JP2010192558A - 電子デバイス及びオーミック電極形成方法 - Google Patents

Abstract

【課題】高温短時間のアニールによっても、低いコンタクト抵抗を得ることのできるオーミック電極を備える電子デバイスを提供する。
【解決手段】電子デバイスは、ワイドバンドギャップ化合物半導体層１６と、ワイドバンドギャップ化合物半導体層１６上に形成されるオーミック電極であるソース電極１８とを含む電子デバイスであって、オーミック電極は、密着層４０、オーミック層４２、及び、酸化防止層４６が、ワイドバンドギャップ化合物半導体層１６側からこの順に積層されて形成された電極であり、密着層４０はＺｒからなるようにする。
【選択図】図２

Description

本発明は、オーミック電極を含む電子デバイス及びそのオーミック電極の形成方法に関し、特には、オーミック電極の熱安定性を向上させる技術に関する。

一般的に、ダイヤモンド、炭化ケイ素（ＳｉＣ）、硫セレン化亜鉛（ＺｎＳＳｅ）系半導体、及び、ＩＩＩ−Ｖ族窒化物系半導体等は、ワイドバンドギャップ化合物半導体として知られている。これらのワイドバンドギャップ化合物半導体は、赤色レーザ及びＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）に使用されるＩｎＧａＡｌＰ／ＧａＡｓ系半導体よりも広いバンドギャップを有するため、青色レーザ用材料、青色発光ダイオード用材料、並びに、大電力及び高温条件下での使用に耐え得る電子デバイス用材料等への応用が期待されている。

上記したワイドバンドギャップ化合物半導体の中でも特に、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、及び、窒化インジウムガリウム（ＩｎＧａＮ）等を含むＩＩＩ−Ｖ族窒化物系半導体は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、及び、インジウム（Ｉｎ）等のＩＩＩ族（第１３族）元素の割合を変更することで、容易にバンドギャップ（１．８ｅＶ〜６．２ｅＶ）を調整できる。そのため、青色レーザ、青色発光ダイオード、及び、大電力用の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＦＥＴ））等の電子デバイスに対してＩＩＩ−Ｖ族窒化物系半導体を応用する技術の開発が進められている。

これらの素子においては、大電力条件下、すなわち高電流注入条件下における安定動作を可能にするために、ワイドバンドギャップ化合物半導体に対するコンタクト抵抗を可能な限り低くしたオーミック電極を得る技術が重要である。

例えば、後掲の特許文献１には、ｎ型窒化ガリウム系化合物半導体層表面に、チタンとアルミニウムとによりなる多層膜を形成した後アニール（熱処理）することによって、オーミック電極を得る技術について開示されている。

また、後掲の特許文献２には、ｎ型ＧａＮ層表面に対し、第１の高融点金属層であるハフニウム（Ｈｆ）層又はジルコニウム（Ｚｒ）層、第２の高融点金属層であるチタニウム（Ｔｉ）層、及び、低抵抗金属層であるＡｌ層を順次積層した後アニールすることによって、オーミック電極を得る技術について開示されている。

更に、後掲の特許文献３には、ｎ型窒化ガリウム系化合物半導体層に接する側から順に、ＴｉとＡｌとが積層された多層膜よりなる第１の薄膜と、Ｔｉと金（Ａｕ）とが積層された多層膜等の、Ａｌよりも高融点の金属よりなる第２の薄膜とを積層した後アニールすることによって、オーミック電極を得る技術について開示されている。

更に、後掲の特許文献４には、ＩＩＩ族窒化物半導体層上に、Ｔｉ、Ｚｒ、及び、Ｈｆから選ばれる少なくとも１種を含む第３電極層、ガドリニウム（Ｇｄ）、ユウロピウム（Ｅｕ）、サマリウム（Ｓｍ）、及び、ストロンチウム（Ｓｒ）から選ばれる少なくとも１種を含む第１電極層、並びに、Ａｕ、ケイ素（Ｓｉ）、銅（Ｃｕ）、Ｔｉ、パラジウム（Ｐｄ）、及び、スズ（Ｓｎ）から選ばれる少なくとも１種を含む第２電極層をこの順に堆積した後アニールすることによって、オーミック電極を得る技術について開示されている。

特許第２７８３３４９号 特開２００１−１５４５２号公報 特許第３１５４３６４号 特開２００６−２３７１６２号公報

特許文献１〜特許文献４に開示される従来の技術において、４００℃よりも高温でアニールが行なわれた場合、オーミック電極の表面が荒れてしまうという問題がある。このようにオーミック電極の表面が荒れると、電極と外部回路との接続状態が悪くなり、接触抵抗（コンタクト抵抗）が高くなってしまうおそれがある。また、長時間の使用によって抵抗が更に上昇してしまうおそれがある。更にひどい場合には、オーミック電極の剥離が生じてしまうおそれがある。上述したオーミック電極表面の荒れを防止するために、一般的には、４００℃で１０分間という比較的低温長時間の条件下でアニールが行なわれている。

しかし、１０分間のアニールは処理時間が長すぎるため量産性に問題がある。また、ＡｌＧａＮ層上にオーミック電極が形成されるＦＥＴ等の電子デバイスでは、Ａｌを含むＡｌＧａＮ層の表面に酸化物が形成され易いため、アニール温度は高温であることが好ましい。

本発明の目的は、高温短時間のアニールによっても、低いコンタクト抵抗を得ることのできるオーミック電極を備える電子デバイス、及び、そのオーミック電極形成方法を提供することである。

本発明の第１の局面に係る電子デバイスは、ワイドバンドギャップ化合物半導体層と、ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、オーミック電極は、密着層、オーミック層、及び、酸化防止層が、ワイドバンドギャップ化合物半導体層側からこの順に積層されて形成された電極であり、密着層はＺｒからなる。このように、密着層がＺｒからなるので、高温短時間のアニールによっても、低いコンタクト抵抗を得ることが可能な、優れた熱安定性を有するオーミック電極を得ることができる。

好ましくは、オーミック層は、Ａｌからなる層である。これにより、オーミック電極形成時におけるアニール温度及びアニール時間の制御をより一層容易に行なうことができる。また、Ａｌは拡散の程度が小さいので、オーミック層を構成する金属材料の拡散によって生じる電極の性能劣化を防ぐことができる。

より好ましくは、酸化防止層は、Ａｕからなる層である。これにより、オーミック層の酸化をより一層確実に防ぐことができる。

更に好ましくは、オーミック電極は、オーミック層と酸化防止層との間に、Ｍｏからなる相互拡散防止層を更に含む。これにより、より一層確実にオーミック層と酸化防止層との相互拡散を防止することができる。

更に好ましくは、ワイドバンドギャップ化合物半導体層は、Ｉｎ_ａＡｌ_ｂＧａ_ｃＢ_ｄＮ（ａ＋ｂ＋ｃ＋ｄ＝１，０≦ａ，ｂ，ｃ，ｄ≦１）からなる層である。これにより、大電力及び高温条件下での使用に耐え得る優れた電子デバイスをより一層確実に得ることができる。

更に好ましくは、電子デバイスは、基板と、基板とワイドバンドギャップ化合物半導体層との間に形成されるＧａＮ層とを更に含み、ワイドバンドギャップ化合物半導体層は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる層である。これにより、大電力及び高温条件下での使用に耐え得る優れた電子デバイスをより一層確実に得ることができる。

更に好ましくは、ワイドバンドギャップ化合物半導体層の厚みは、１０ｎｍ〜５０ｎｍである。これにより、大電力及び高温条件下での使用に耐え得る優れた電子デバイスを更に確実に得ることができる。

本発明の第２の局面に係るオーミック電極形成方法は、ワイドバンドギャップ化合物半導体層上に、密着層、オーミック層、及び、酸化防止層を、この順に積層した後、７００℃〜９００℃でアニールするオーミック電極形成方法であって、密着層はＺｒからなる。このように、Ｚｒからなる密着層を設けるので、高温短時間のアニールによっても、低いコンタクト抵抗を有し、熱安定性に優れるオーミック電極を形成することができる。さらに、ワイドバンドギャップ化合物半導体層表面に酸化物が形成されるのを防ぐことができるので、オーミック電極の劣化をより一層確実に防ぐことができる。

また、オーミック電極の形成方法において、アニールは、３０秒間行なわれることが好ましい。これにより、アニール時間を短縮することができるので、オーミック電極を有する電子デバイスの量産がより一層容易になる。

本発明によれば、電子デバイスは、Ｚｒからなる密着層、オーミック層、及び、酸化防止層が、ワイドバンドギャップ化合物半導体層側からこの順に積層されて形成されたオーミック電極を含む。このように、密着層がＺｒからなるので、高温短時間のアニールによっても、低いコンタクト抵抗を得ることが可能な、優れた熱安定性を有するオーミック電極を得ることができる。

本発明の一実施の形態に係る電子デバイスの断面図である。 オーミック電極であるソース電極の構成を示す断面図である。 オーミック電極の形成方法の一例を示す図である。 全抵抗Ｒｔ_０の測定方法の一例について説明するための図である。 オーミック電極のコンタクト（接触）抵抗とアニール（熱処理）温度との関係を示すグラフである。

以下の説明及び図面においては、同一の部品には同一の参照符号及び名称を付してある。それらの機能も同様である。したがって、それらについての詳細な説明をその都度繰返すことはしない。

図１は、本発明の一実施の形態に係る電子デバイス１００の断面図である。図１を参照して、電子デバイス１００は、電界効果トランジスタ（ＦＥＴ）である。電子デバイス１００は、基板１０と、基板１０上にこの順に形成される、ＧａＮ層１４及びワイドバンドギャップ化合物半導体層１６とを含む。

基板１０としては、基板１０表面にＧａＮ層１４及びワイドバンドギャップ化合物半導体層１６を形成可能な結晶からなるものであれば特に限定されないが、例えば、シリコン（Ｓｉ）基板、サファイア基板、ＳｉＣ基板、及び、ＧａＮ基板等を使用できる。基板１０の厚みとしては、当該分野において一般的な厚みであれば特に限定されない。基板１０のサイズは、ＦＥＴの用途等に応じて適宜設定されればよい。

ＧａＮ層１４は、ｎ型又はノンドープのＧａＮからなる層である。ＧａＮ層１４の厚みとしては、当該分野において一般的な厚みであれば特に限定されない。

ワイドバンドギャップ化合物半導体層１６には、ＧａＮよりもバンドギャップの大きい材料が使用されることが好ましい。ワイドバンドギャップ化合物半導体層１６には、例えば、ダイヤモンド、ＳｉＣ、ＺｎＳＳｅ系半導体、及び、ＩＩＩ−Ｖ族窒化物系半導体等からなる層を使用できるが、特には、Ｉｎ_ａＡｌ_ｂＧａ_ｃＢ_ｄＮ（ａ＋ｂ＋ｃ＋ｄ＝１，０≦ａ，ｂ，ｃ，ｄ≦１）からなる層であることが好ましく、更には、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる層であることが好ましい。このように、ワイドバンドギャップ化合物半導体層１６に、Ｉｎ_ａＡｌ_ｂＧａ_ｃＢ_ｄＮからなる層、更にはＡｌ_ＸＧａ_１−ＸＮからなる層を使用することによって、大電力及び高温条件下での使用に耐え得る優れた電子デバイス１００をより一層確実に得ることができる。本実施の形態では、ワイドバンドギャップ化合物半導体層１６として、ｎ型又はノンドープのＡｌＧａＮからなる層を使用する。ワイドバンドギャップ化合物半導体層１６の厚みとしては、当該分野において一般的な厚みであれば特に限定されないが、特には、１０ｎｍ〜５０ｎｍであることが好ましい。ワイドバンドギャップ化合物半導体層１６の厚みが上記数値範囲の値であることによって、大電力及び高温条件下での使用に耐え得る優れた電子デバイス１００を更に確実に得ることができる。なお、基板１０とワイドバンドギャップ化合物半導体層１６との間には、バッファ層（図示せず。）を設けてもよい。バッファ層としては、当該分野において一般的に使用されるものであれば特に限定されないが、例えば、ＡｌＧａＮ層又はＧａＮ系超格子層等を使用できる。

ワイドバンドギャップ化合物半導体層１６の表面には、ソース電極１８及びドレイン電極２０が互いに間隔を隔てて形成されるとともに、ソース電極１８及びドレイン電極２０の間にはゲート電極２２が形成される。ソース電極１８及びドレイン電極２０はワイドバンドギャップ化合物半導体層１６に対してオーミック特性を示すオーミック電極であり、ゲート電極２２はショットキー電極である。ソース電極１８及びドレイン電極２０の構成については後述する。ゲート電極２２の構成材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、例えば、Ｎｉ、Ａｕ、白金（Ｐｔ）、及び、Ｐｄ等を使用できる。

上記したように、ＦＥＴのような電子デバイスでは、２次元電子ガス（２ＤＥＧ（Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ））を形成するために、ＧａＮ層１４上に、ＧａＮよりもバンドギャップの大きいワイドバンドギャップ化合物半導体層１６（本実施の形態では、ＡｌＧａＮからなる層）を形成し、このワイドバンドギャップ化合物半導体層１６上に、オーミック電極を形成する必要がある。

基板１０、ＧａＮ層１４、及び、ワイドバンドギャップ化合物半導体層１６におけるソース電極１８の下方部分には、基板１０、ＧａＮ層１４、及び、ワイドバンドギャップ化合物半導体層１６を貫通するバイアホール２４が形成される。このバイアホール２４には、後述する裏面パッド電極２６を構成する金属材料が充填される。

基板１０のＧａＮ層１４及びワイドバンドギャップ化合物半導体層１６とは反対側の面（以下「裏面」と記す。）には、バイアホール２４を介してソース電極１８と電気的に接続される裏面パッド電極２６が形成される。裏面パッド電極２６を構成する金属材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、Ｔｉ、ニッケル（Ｎｉ）、及び、Ａｕ等を使用できる。このように、バイアホール２４を形成して電極の１つを基板１０の裏面に形成できるようにすることで、電子デバイス１００を大きくすることなく電極の面積を大きくすることができる。これによって、大面積では良好な結晶を得ることが困難なワイドバンドギャップ化合物半導体を使用する電子デバイス１００おいて重要な課題である装置の小型化をより一層達成し易くなる。また、放熱効果に優れ、耐熱性に優れる電子デバイスを得ることができる。裏面パッド電極２６は、Ａｕ線又はダイボンドペースト等によって外部回路（図示せず。）と接続される。

ワイドバンドギャップ化合物半導体層１６の表面全体には、更に、ソース電極１８、ドレイン電極２０、及び、ゲート電極２２を覆うように、電界強度を高くするための高誘電体膜２８が形成される。高誘電体膜２８の構成材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、比誘電率（ε）が２以上の材料であることが好ましい。高誘電体膜２８には、例えば、特開２００６−１２８６４６号公報に開示される酸化チタン（ＴｉＯ_２；ε＝８０）、酸化ハフニウム（ＨｆＯ_２；ε＝２５）、及び、窒化ケイ素（ＳｉＮ_２；ε＝７．５）等を使用できる。

高誘電体膜２８におけるドレイン電極２０及びゲート電極２２の上方部分には、貫通孔３０，３２がそれぞれ形成される。この貫通孔３０，３２には、後述する表面パッド電極３４を構成する金属材料が充填される。

高誘電体膜２８の表面には、貫通孔３０，３２を介してドレイン電極２０及びゲート電極２２とそれぞれ電気的に接続される表面パッド電極３４が形成される。表面パッド電極３４を構成する金属材料としては、当該分野において一般的に使用されるものであれば特に限定されないが、Ａｌ等を使用できる。

［オーミック電極］
図２は、オーミック電極であるソース電極１８の構成を示す断面図である。以下、オーミック電極を代表してソース電極１８について説明するが、ドレイン電極２０もソース電極１８と同様の構成を有する。図２を参照して、ソース電極１８は、密着層４０、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６を含む。密着層４０、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６は、ワイドバンドギャップ化合物半導体層１６側からこの順に積層される。

密着層４０は、オーミック層４２と、ワイドバンドギャップ化合物半導体層１６とを密着させることで、ワイドバンドギャップ化合物半導体層１６からのオーミック層４２の剥離を防止する機能を有する。密着層４０はまた、オーミック層４２を構成する金属が、ワイドバンドギャップ化合物半導体層１６内に拡散しすぎないようにする拡散阻害層としての機能も有する。密着層４０の構成材料には、Ｚｒが使用される。このように、密着層４０の構成材料としてＺｒが使用されるので、高温短時間のアニールによっても、低いコンタクト抵抗を得ることが可能な、優れた熱安定性を有するオーミック電極を得ることができる。

オーミック層４２の構成材料としては、オーミック電極として使用される低抵抗の金属であれば特に限定されないが、Ａｌ及びＡｕ等を使用できる。これらの中でも、Ａｌを使用することが特に好ましい。このように、オーミック層４２がＡｌからなる層であると、オーミック電極形成時におけるアニール温度及びアニール時間の制御をより一層容易に行なうことができる。また、Ａｌは拡散の程度が小さいので、オーミック層４２を構成する金属材料の拡散によって生じる電極の性能劣化を防ぐことができる。

相互拡散防止層４４は、オーミック層４２と酸化防止層４６との相互拡散を防止する機能を有する。このように、相互拡散防止層４４がオーミック層４２と酸化防止層４６との間に設けられることによって、例えば、アニール時等において、Ａｌからなるオーミック層４２と、Ａｕからなる酸化防止層４６とが相互拡散を起こすことを防止でき、電極金属として不適切な合金が形成されることを防ぐことができる。相互拡散防止層４４の構成材料としては、Ａｌ及びＡｕよりも融点の高いものが好ましいが、特には、モリブデン（Ｍｏ）及びニオブ（Ｎｂ）が好ましく、更にはＭｏが好ましい。Ｍｏ及びＮｂは、Ａｌ及びＡｕのみでなくＴｉ及びＮｉよりも高融点であるため、Ｔｉ及びＮｉを相互拡散防止層として使用する場合と比較して、より一層確実にオーミック層４２と酸化防止層４６との相互拡散を防止することができる。

酸化防止層４６は、オーミック層４２が、例えば、Ａｌ等の酸化されやすい金属からなる場合に、オーミック層４２の酸化を防ぐ機能を有する。酸化防止層４６が設けられることで、例えば、外部回路とのボールボンディング時に接着不良が生じる等のＦＥＴ製造工程時に生じる不良を低減させることができる。酸化防止層４６の構成材料としては、酸化されにくいものが好ましく、特には、酸化されるおそれのないＡｕが好ましい。このように、酸化防止層４６がＡｕからなる層であると、オーミック層の酸化をより一層確実に防ぐことができる。

上記した密着層４０、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６の厚みとしては、当該分野において一般的な厚みであれば特に限定されず、低いオーミック抵抗が得られるように適宜設定されればよい。

［電子デバイス１００の製造方法］
電子デバイス１００の製造方法の一例としては、まず、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の公知の結晶成長技術によって、基板１０（例えばＳｉ基板）上に、ＧａＮ層１４及びワイドバンドギャップ化合物半導体層１６をこの順に積層させる。次いで、後述するオーミック電極の製造方法に従って、ワイドバンドギャップ化合物半導体層１６上にソース電極１８及びドレイン電極２０を形成した後、蒸着法等の公知の方法によってゲート電極２２を形成する。

ゲート電極２２の形成後、基板１０を研磨して１００μｍ程度まで薄くした後、基板１０側からバイアホール２４を形成する。バイアホール２４の形成方法としては、例えば、特開２００４−３６３５６３号公報、特開２００１−１６０５４号公報、特開平１１−１５０１２７号公報、及び、特表２００４−５３０２８９号公報等に開示される公知の方法を使用できる。これらの中でも、特に、ＧａＮ系半導体導電層を形成したＳｉ基板に関する技術が開示されている、特表２００４−５３０２８９号公報に開示される技術を使用することが好ましい。

バイアホール２４の形成後、基板１０の裏面に、例えば、蒸着法によって、Ｔｉ、Ｎｉ、及び、Ａｕをこの順に積層させた後、低温でアニールすることによって裏面パッド電極２６を形成する。この場合、Ｎｉは、ＴｉとＡｕとの接着性を強くし、Ａｕの剥離を防止するために使用される。また、金メッキによってＡｕ膜を形成することで裏面パッド電極２６を形成してもよい。このように、裏面パッド電極２６をＡｕ膜とすることによって、バイアホール２４がＡｕによって充填されるので、放熱効果をより一層高めることができる。裏面パッド電極２６の形成後、蒸着法及びフォトリソグラフィー等の公知の方法によって、ソース電極１８、ドレイン電極２０及びゲート電極２２の上にＡｌの電極パターンを形成することで、ソース電極１８と裏面パッド電極２６とをバイアホール２４を介して電気的に接続させる。

次いで、例えば、スパッタリング法によって、ワイドバンドギャップ化合物半導体層１６の表面全体に、ソース電極１８、ドレイン電極２０及びゲート電極２２を覆うように高誘電体膜２８を形成した後、フォトリソグラフィー法及びウェットエッチング法等の公知の方法によってパターニングすることで貫通孔３０，３２を形成する。

貫通孔３０，３２の形成後、例えば、真空蒸着法によって高誘電体膜２８表面にＡｌを製膜後、フォトリソグラフィー法及びウェットエッチング法等の公知の方法によってパターニングすることで表面パッド電極３４を形成する。

最後に、裏面パッド電極２６をＡｕ線又はダイボンドペースト等によって外部回路（図示せず。）と接続するとともに、表面パッド電極３４をＡｌ線等によって外部回路（図示せず。）と接続する。

上述のようにして製造された電子デバイス１００において、基板１０とソース電極１８及びドレイン電極２０とは、ＧａＮ層１４によって電気的に分離されている。すなわち、ＧａＮ層１４とワイドバンドギャップ化合物半導体層１６との界面に電子ポテンシャルの谷が形成され、その谷に閉じ込められた電子（２次元電子ガス（２ＤＥＧ））によってソース電極１８からドレイン電極２０に電流が流れるが、基板１０側には電流が流れない。

［オーミック電極の形成方法］
図３は、オーミック電極の形成方法の一例を示す図である。図３（ａ）を参照して、オーミック電極の形成方法の一例としては、まず、ＧａＮ層１４上に形成されたワイドバンドギャップ化合物半導体層１６表面に、一定膜厚のフォトレジスト５０を塗布する。フォトレジスト５０の膜厚は、所望のオーミック電極の厚みよりも大きくなるようにする。次いで、コンタクトアライナー又はステッパーを用いて、所望の電極パターンが形成されたフォトマスクを介してフォトレジスト５０表面を露光する。露光後、現像液に浸すことで現像を行ない、オーミック電極を形成する部分のフォトレジスト５０を除去する。

図３（ｂ）を参照して、ＥＢ（Ｅｌｅｃｔｒｏｎ−Ｂｅａｍ）蒸着機等によって、フォトレジスト５０及びワイドバンドギャップ化合物半導体層１６表面に対し、Ｚｒからなる密着層４０を形成し、さらに、オーミック層４２、相互拡散防止層４４、及び、酸化防止層４６を、それぞれ所望の厚みとなるように、この順で蒸着して積層する。なお、各層の厚みは、水晶振動子膜厚計で測定した蒸着レートと、蒸着時間（積算時間）との積によって求めることができる。

図３（ｃ）を参照して、各層の積層後、アセトン又は剥離液に浸けることでフォトレジスト５０を溶解し、フォトレジスト５０及びフォトレジスト５０上に積層された金属層を除去する。

図３（ｄ）を参照して、ワイドバンドギャップ化合物半導体層１６表面に形成された金属層を、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｅａｌ）炉によって、所定の温度でアニールすることで、オーミック電極が形成される。アニール後には、オーミック電極は、各金属層の界面が判別できないような渾然一体となった状態となるが、各金属層の構造は保持されている。アニール時におけるアニール温度としては、７００℃〜９００℃であることが好ましく、特には８５０℃であることが好ましい。アニール時間としては、特に限定されるものではなく、オーミック電極における各金属層の厚み等に応じて適宜設定されればよいが、例えば、アニール温度が８５０℃である場合には、３０秒間であることが好ましい。このように、アニール時間を３０秒間とすることによって、アニール時間を従来よりも短縮することができるので、オーミック電極を有する電子デバイスの量産がより一層容易になる。

なお、本明細書中において、オーミック電極のコンタクト抵抗（Ｒｃ）は、以下に説明するＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）法によって求めた値である。

すなわち、シート抵抗（本実施の形態では、ｎ型又はノンドープのＡｌＧａＮからなる層の抵抗）をＲｓとし、遷移長をＬｔとすると、オーミック電極のコンタクト抵抗（Ｒｃ）は、下記式（１）で表わすことができる。

また、オーミック電極の幅をｒ_０とし、オーミック電極間の距離をｄとすると、オーミック電極の抵抗（Ｒｔ）は、下記式（２）で表わすことができる。

上記式（２）にｄ＝０を代入すると、オーミック電極間の距離（ｄ）が０であるときのオーミック電極の抵抗、すなわち、全抵抗（Ｒｔ_０）を表す下記式（３）が得られる。

上記式（３）に上記式（１）を代入すると、下記式（４）が得られる。

図４は、全抵抗（Ｒｔ_０）の測定方法の一例について説明するための図である。図４を参照して、全抵抗（Ｒｔ_０）の測定方法の一例としては、まず、オーミック電極の幅（ｒ_０）が一定（例えば、４０μｍ）であって、オーミック電極間の距離（ｄ_１，ｄ_２，ｄ_３，ｄ_４）がそれぞれ異なる４つの測定点を有するサンプル４００について、四探針法を用いてそれぞれの測定点の抵抗を測定する。得られた各測定値を各オーミック電極間の距離（ｄ_１，ｄ_２，ｄ_３，ｄ_４）に対してプロットすると、略直線状のグラフが得られる。このグラフについて、最小二乗法等を用いて最も確からしい直線の関係式を求め、求めた関係式に基づいて、オーミック電極間の距離（ｄ）が０であるときのオーミック電極の抵抗、すなわち全抵抗（Ｒｔ_０）を求めることができる。上述のようにして得られた全抵抗（Ｒｔ_０）と、オーミック電極の幅（ｒ_０）とを上記式（４）に代入することで、オーミック電極のコンタクト抵抗（Ｒｃ）を求めることができる。なお、図４に示すサンプル４００を作製する場合は、オーミック電極形成時に使用するフォトマスクとして、ラウンドＴＬＭパターンが形成されたものを使用すればよい。

以下に本発明の実施例および比較例を具体的に説明するが、本発明は特許請求の範囲に記載された技術的範囲を超えない限り特に本実施例に限定されるものではない。

（実施例１）
まず、Ｓｉ基板上のＧａＮ層上に形成されたＡｌＧａＮ層表面に、一定膜厚のフォトレジストを塗布した。次いで、コンタクトアライナーを用いて、ラウンドＴＬＭパターンが形成されたフォトマスクを介してフォトレジスト表面を露光した。露光後、現像液に浸すことで現像を行ない、オーミック電極を形成する部分のフォトレジストを除去した。

フォトレジストの除去後、ＥＢ蒸着機によって、フォトレジスト及びＡｌＧａＮ層表面に対し、密着層（Ｚｒ；厚み１．５ｎｍ）、オーミック層（Ａｌ；厚み６０ｎｍ）、相互拡散防止層（Ｍｏ；厚み３５ｎｍ）、及び、酸化防止層（Ａｕ；厚み５０ｎｍ）を、それぞれ所望の厚みとなるように、この順で蒸着して積層した。次いで、剥離液に浸けることでフォトレジストを溶解し、フォトレジスト及びフォトレジスト上に積層された金属層を除去することで実施例１のサンプルを作製した。

（比較例１）
密着層の構成材料としてバナジウム（Ｖ）を使用した以外は、実施例１と同様にして、比較例１のサンプルを作製した。

（比較例２）
密着層の構成材料としてＴｉを使用した以外は、実施例１と同様にして比較例２のサンプルを作製した。

（比較例３）
密着層を積層しなかった以外は実施例１と同様にして比較例３のサンプルを作製した。

［評価］
上述のようにして作製した実施例１及び比較例１〜３のサンプルそれぞれに対し、ＲＴＡ炉によってアニールを行なうとともに、ＴＬＭ法を用いてコンタクト抵抗（Ｒｃ）を求めることで、コンタクト抵抗（Ｒｃ）とアニール温度との関係を調べた。なお、アニールは、５５０℃から９５０℃までの温度範囲の間において、５０℃毎に３０秒間行なった。

図５は、オーミック電極のコンタクト（接触）抵抗とアニール（熱処理）温度との関係を示すグラフである。

図５を参照して、グラフａ〜グラフｄは、実施例１及び比較例１〜３の測定結果をそれぞれ示すグラフである。実施例１のオーミック電極（グラフａ参照）は、密着層にＺｒを使用しているので、７００℃以上の高温条件下においても低いコンタクト抵抗を得ることができた。また、８５０℃において最も低いコンタクト抵抗を得た。

一方、密着層としてＶを使用した比較例１のオーミック電極（グラフｂ参照）、及び、密着層としてＴｉを使用した比較例３のオーミック電極（グラフｄ参照）は、７００℃以上の高温条件下では、温度の上昇に伴ってコンタクト抵抗の上昇が見られた。

更に、密着層が形成されていない比較例２のオーミック電極（グラフｃ参照）は、７００℃〜８００℃までにおいてはコンタクト抵抗の低下が見られたものの、８００℃以上の高温条件下では、温度の上昇に伴ってコンタクト抵抗の急激な上昇が見られた。

〈作用・効果〉
上記実施の形態によれば、電子デバイス１００は、ワイドバンドギャップ化合物半導体層１６と、ワイドバンドギャップ化合物半導体層１６上に形成される、オーミック電極であるソース電極１８及びドレイン電極２０とを含む電子デバイスであって、オーミック電極は、密着層４０、オーミック層４２、及び、酸化防止層４６が、ワイドバンドギャップ化合物半導体層１６側からこの順に積層されて形成された電極であり、密着層４０はＺｒからなる。このように、密着層４０がＺｒからなるので、高温短時間のアニールによっても、低いコンタクト抵抗を得ることが可能な、優れた熱安定性を有するオーミック電極を得ることができる。

また上記実施の形態によれば、オーミック電極形成方法は、ワイドバンドギャップ化合物半導体層１６上に、密着層４０、オーミック層４２、及び、酸化防止層４６を、この順に積層した後、７００℃〜９００℃でアニールするオーミック電極形成方法であって、密着層４０はＺｒからなる。このように、Ｚｒからなる密着層４０を設けるので、高温短時間のアニールによっても、低いコンタクト抵抗を有し、熱安定性に優れるオーミック電極を形成することができる。さらに、ワイドバンドギャップ化合物半導体層１６表面に酸化物が形成されるのを防ぐことができるので、オーミック電極の劣化をより一層確実に防ぐことができる。

なお、上記実施の形態において、電子デバイス１００はＦＥＴであったが、本発明はそのような実施の形態に限定されない。電子デバイス１００は、上記構成のオーミック電極を適用可能ものであればよく、例えば、高電子移動度トランジスタ（ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ））、及び、青色レーザ等であってもよい。

今回開示された実施の形態は単に例示であって、この発明が上記した実施の形態のみに制限されるわけではない。この発明の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。

１０ 基板
１４ ＧａＮ層
１６ ワイドバンドギャップ化合物半導体層
１８ ソース電極
２０ ドレイン電極
２２ ゲート電極
２４ バイアホール
２６ 裏面パッド電極
２８ 高誘電体膜
３０，３２ 貫通孔
３４ 表面パッド電極
４０ 密着層
４２ オーミック層
４４ 相互拡散防止層
４６ 酸化防止層
５０ フォトレジスト
１００ 電子デバイス

Claims (8)

1. ワイドバンドギャップ化合物半導体層と、前記ワイドバンドギャップ化合物半導体層上に形成されるオーミック電極とを含む電子デバイスであって、
   前記オーミック電極は、密着層、オーミック層、及び、酸化防止層が、前記ワイドバンドギャップ化合物半導体層側からこの順に積層されて形成された電極であり、前記密着層はＺｒからなる、電子デバイス。
2. 前記オーミック層は、Ａｌからなる層である、請求項１に記載の電子デバイス。
3. 前記酸化防止層は、Ａｕからなる層である、請求項１又は請求項２に記載の電子デバイス。
4. 前記オーミック電極は、前記オーミック層と前記酸化防止層との間に、Ｍｏからなる相互拡散防止層をさらに含む、請求項１〜請求項３のいずれか１つに記載の電子デバイス。
5. 前記ワイドバンドギャップ化合物半導体層は、Ｉｎ_ａＡｌ_ｂＧａ_ｃＢ_ｄＮ（ａ＋ｂ＋ｃ＋ｄ＝１，０≦ａ，ｂ，ｃ，ｄ≦１）からなる層である、請求項１〜請求項４のいずれか１つに記載の電子デバイス。
6. 基板と、
   前記基板と前記ワイドバンドギャップ化合物半導体層との間に形成されるＧａＮ層とを更に含み、
   前記ワイドバンドギャップ化合物半導体層は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる層である、請求項１〜請求項５のいずれか１つに記載の電子デバイス。
7. 前記ワイドバンドギャップ化合物半導体層の厚みは、１０ｎｍ〜５０ｎｍである、請求項１〜請求項６のいずれか１つに記載の電子デバイス。
8. ワイドバンドギャップ化合物半導体層上に、密着層、オーミック層、及び、酸化防止層を、この順に積層した後、７００℃〜９００℃でアニールするオーミック電極形成方法であって、前記密着層はＺｒからなる、オーミック電極形成方法。
   

Images