JP2014116412A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2014116412A
JP2014116412A JP2012268432A JP2012268432A JP2014116412A JP 2014116412 A JP2014116412 A JP 2014116412A JP 2012268432 A JP2012268432 A JP 2012268432A JP 2012268432 A JP2012268432 A JP 2012268432A JP 2014116412 A JP2014116412 A JP 2014116412A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor layer
semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012268432A
Other languages
English (en)
Inventor
Takuya Kazama
拓也 風間
Keita Akiyama
慶太 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012268432A priority Critical patent/JP2014116412A/ja
Publication of JP2014116412A publication Critical patent/JP2014116412A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】全体が均一に発光し、高い発光効率で信頼性に優れ、また製造コストが安いLED素子を提供する。
【解決手段】発光素子は、第1の半導体層、活性層、及び第2の半導体層がこの順に積層されているAlGaInP系半導体からなる半導体構造層11と、当該第1の半導体層上の一部に形成されている第1の電極と、当該第2の半導体層上の一部に形成されている第2の電極と、を含み、当該第2の電極は、当該第2の半導体層とショットキー接合を形成している給電配線21、半導体層とオーミック接合を形成している配線電極19を含み、当該給電配線が形成されている領域と当該半導体構造層を挟んで対向する領域の当該第1の半導体層上に当該第1の半導体層とショットキー接合を形成している対向電極25が形成されている。
【選択図】図1

Description

本発明は、半導体発光素子、特に、発光ダイオード(LED:Light Emitting Diode)素子に関する。
LED素子を搭載した発光装置が、照明、バックライト、産業機器等に従来から用いられてきた。特許文献1に記載されているようなLED素子は、GaAs基板またはサファイヤ基板等の成長基板上にMOCVD(Metal-Organic Chemical Vapor Deposition)法等を用いてAlGaInPまたはGaN等の半導体層をエピタキシャル成長させ、成長基板上に成長した半導体層を導電性の支持基板に貼り合わせた後、成長基板を除去して製造されている。
特開2011−165853号公報 特開2009−21416号公報
上記したような発光素子には、活性層全体に電流を均一に拡散させて発光ムラをなくす為、n電極直下の反射面側電極に透光性絶縁体層を挿入して、p電極とn電極とが互い違いに配されるようにすることで、n電極直下での電流集中を抑制し、電流を拡散させる方法が用いられているものがある(特許文献1)。このような発光素子において、活性層から見て光取り出し面側にあるn型半導体層の層厚を厚く(例えば、数千nm)することによって、n型半導体層内での電流の水平方向拡散(活性層と平行な面内における電流拡散)を促進し、活性層全体を均一に発光させているものがある(特許文献2)。
しかし、n型半導体層の層厚を厚くすると、半導体層内の不純物キャリアによる光の吸収が増加するため発光素子の光取り出し効率の低下が生じてしまう。さらに、半導体層の層厚を厚くすることで半導体膜を成長する時間が増加してしまい、製造コストの増加も生じてしまう。
また、n型半導体層の層厚を薄くして、光吸収を抑制しようとすると、n型半導体層内での電流の水平方向拡散が不十分になり、活性層の発光面積が減少してしまう。さらに、層厚の薄いn型半導体層内で電流集中が生ずることにより、静電破壊耐圧(ESD耐圧)、特に逆方向バイアスの電流が流れる際の静電破壊耐圧が低下してしまう。
本発明は、上述の点に鑑みてなされたものであり、全体が均一に発光し、高い発光効率で信頼性に優れ、また製造コストが安いなど、高性能なLED素子等の半導体発光素子を提供することを目的とする。
本発明の発光素子は、p型の第1の半導体層、活性層、及びn型の第2の半導体層がこの順に積層されているAlGaInP系半導体からなる半導体構造層と、当該第1の半導体層上の一部に形成されている第1の電極と、当該第2の半導体層上の一部に形成されている第2の電極と、を含み、当該第1の電極は、当該第2の電極が形成されている領域と当該半導体構造層を挟んで対向している領域以外の領域に形成されており、当該第2の電極は、当該第2の半導体層とショットキー接合を形成している給電配線、及び当該給電配線から伸張し、当該第2の半導体層とオーミック接合を形成している配線電極を含み、当該給電配線が形成されている領域と当該半導体構造層を挟んで対向する領域の当該第1の半導体層上に当該第1の半導体層とショットキー接合を形成している対向電極が形成されており、当該第2の半導体層は、電流拡散層を含み、当該電流拡散層の電気抵抗率をρ、層厚をdとしたとき、当該電流拡散層のAl組成、キャリア濃度及び層厚は、ρ/d≦600[Ω]の関係を満たすように定められていることを特徴とする。
本発明の実施例に係る発光素子の平面図である。 図1の2−2線に沿った断面図である。 発光素子内の順方向バイアス時の電流の流れを示す図である。 電流拡散層の層厚と組成との関係を示す図である。 発光素子内の逆方向バイアス時の電流の流れを示す図である。 発光素子の静電破壊耐圧と電流拡散層の厚みとの関係を示す図である。 実施例及び比較例の発光分布、相対輝度、静電破壊耐圧を示す図である。 図1の発光素子の製造工程を示す断面図である。 図1の発光素子の製造工程を示す断面図である。
<実施例>
以下に、LED素子を例にして、本発明の実施例に係る発光素子10について、図1及び図2を参照しつつ説明する。
半導体構造層11は、p型コンタクト層及びp型クラッド層からなるp型半導体層13、多重量子井戸構造(MQW)を有する活性層15、並びにn型クラッド層17A、電流拡散層17B及び表面加工層17Cからなるn型半導体層17が積層されている構造を有している。例えば、p型コンタクト層は、Mgがドープされ、層中のキャリア濃度が3×1018cm−3である厚さ500nmのIn0.05Ga0.95Pの層であり、p型クラッド層は、Mgがドープされ、層中のキャリア濃度が5×1017cm−3である厚さ500nmのAl0.5In0.5Pの層である。
活性層15を構成する多重量子井戸構造は、例えば、井戸層を(Al0.1Ga0.90.5In0.5P層(厚さ20nm)、バリア層を(Al0.5Ga0.50.5In0.5P層(厚さ10nm)とし、15層の井戸層を有している。なお、p型半導体層13及び活性層の各層の組成比及び層厚は、上記したものに限定されるものではなく、発光波長等に合わせて適宜変更可能である。
上述のように、n型半導体層17は、n型クラッド層17A、電流拡散層17B、表面加工層17Cがこの順に積層されて構成されている。すなわち、n型半導体層17は、3層構造になっており、その中央の層として電流拡散層17Bを有している。n型クラッド層17Aは、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層であり、電流拡散層17Bは、Siがドープされ、層中のキャリア濃度が2×1018cmー3である厚さ500nmの(Al0.4Ga0.60.5In0.5Pの層であり、表面加工層17Cは、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層である。n型半導体の各層内の電気抵抗率は、Al組成が小さくなるかまたは層中のキャリア濃度が高いほど低くなり、n型クラッド層17A及び表面加工層17Cの電気抵抗率が0.14Ω・cm、電流拡散層17Bの電気抵抗率が0.02Ω・cmとなっている。
なお、nクラッド層17A及び表面加工層17Cの組成は、上記したものに限らずGaAs基板上に成長させることが可能であり、活性層15から出射される光に対して十分な透光性を有する範囲である、例えば(AlGa1−ZIn1−xP (0.65≦Z≦1.0、0.45≦x≦0.55)のような組成であってもよい。また、電流拡散層17Bの組成は、上記したものに限らず、後述するように、電流拡散層17Bにおいて水平方向に電流が十分広がり活性層15を均一に発光させることができ、電流拡散層17Bによる活性層15から出射された光の吸収の影響を無視できる範囲の組成であればよい。
半導体構造層11のn型半導体層17の上面、すなわち光取り出し面上には、n配線電極19及びn配線電極19に電力を供給するためのn給電配線21が形成されている。n配線電極19は、AuGeNiからなり、n型半導体層17上に互いに平行に配され、n型半導体層17とオーミック接合を形成している線状電極として形成されている(本実施例では、3本の互いに平行な直線上に配置されている)。n配線電極19は、n型半導体層17とオーミック接合を形成できる他の金属、AuGe、AuSn、AuSnNi等で形成されていてもよい。
n給電配線21は、n型半導体層17の上面に、n型半導体層17の上面中央の後述するボンディングパッド22を形成する円状の領域から十字方向に伸張し、n配線電極19の各々の一部を覆うように形成されており、n配線電極19と電気的に接続している。n給電配線21は、n型半導体層17及びn配線電極19上に、Tiが100nm堆積されて形成されており、n型半導体層17とショットキー接合を形成している。なお、n給電配線21の材料は、n型半導体層17とショットキー接合を形成する金属であればよく、TaN、Au、Ag、Cu、Fe、Ni、Pd、Pt、Mo、Ta、Ti、W、これらの窒化物、またはこれらのシリサイドを使用することも可能である。また、n給電配線21とn型半導体層17との間で形成されるショットキー接合のショットキー障壁は、半導体構造層11内に動作電流が流れ始めるまでの配線抵抗を含む順方向電圧降下(V)(例えば、0.2V)よりも高く、0.5V以上であるのが好ましい。
n給電配線21の上面の中央には、ボンディングパッド22が形成されている。ボンディングパッド22は、n給電配線21上にAuが1000nm堆積されて形成されており、直径が70μmの円柱形状を有している。n給電配線21がTi以外の材料で形成されている場合には、ボンディングパッド22は、n給電配線21の上面のボンディングパッド22を形成する領域にTi等の密着性の高い金属を形成し、その上にAuを堆積することで形成されもよい。なお、ボンディングパッド22は、角柱状、錐台形状等任意の形状をとることが可能である。
半導体構造層11の光取り出し面と反対側の面上(すなわちp型半導体層13の表面)の一部領域には、p電極23が形成されている。p電極23は、半導体構造層11を挟んでn配線電極19及びn給電配線21が形成されている領域と対向する領域以外の領域に形成されている。本実施例においては、p電極23は、n配線電極19の伸長方向と平行に伸張する電極であり、半導体構造層の上面方向から見た場合に、n配線電極19を挟み込む4本の直線上に形成されている。p電極23は、p型半導体層とオーミック接合を形成する金属、例えば、AuZnからなり、100nmの厚さを有している。
半導体構造層11を挟んでボンディングパッド22が形成されている領域と対向する領域(ボンディングパッド22の真下)のp型半導体層13の表面には、p型半導体層13とショットキー接合を形成する対向電極25が形成されている。対向電極25は、p型半導体層13とショットキー接合を形成する材料、例えば、Auからなる厚さ100nmで直径が70μmの円柱体である。なお、対向電極25は、角柱状、錐台形状等任意の形状をとることが可能である。なお、対向電極25の材料は、p型半導体層13とショットキー接合を形成する材料であればよく、Al、Ag、Cu、Fe、Ni、Pd、Pt、Mo、Ta、Ti、W、これらの窒化物(TaN、WN等)、またはこれらのシリサイド(WSi、TaSi等)を使用することも可能である。
p型半導体層13の表面の、p電極23及び対向電極25を介して露出している領域には、透光性絶縁層27が形成されている。透光性絶縁層27は、絶縁性を有する透光性材料、例えば、SiOからなる層厚100nmの層である。透光性絶縁層27の材料としては、SiO以外にもSiやAl等の他の透光性を有する絶縁性材料も用いることができる。
p電極23、対向電極25及び透光性絶縁層27の半導体構造層11に接している面と反対側の面上には、反射金属層29が形成されている。反射金属層29は、光反射性の高い金属、例えばAuZnからなり、200nmの層厚を有している。なお、反射金属層29には、Au、Ag、Al、Rh等の他の光反射性の高い金属を用いてもよい。
半導体側接合層31は、反射金属層29のp電極23、対向電極25及び透光性絶縁層27と接している面と反対側の表面上に形成されている。半導体側接合層31は、反射金属層29側からTaN(層厚100nm)、TiW(層厚100nm)、TaN(100nm)、Ni(層厚300nm)、Au(層厚30nm)がこの順に積層されている層である。
支持基板側接合層33は、上面及び下面にPtからなるオーミック金属層(図示せず)を有するSi等の導電性基板である支持基板35上に、Ti(層厚150nm)、Ni(層厚150nm)、AuSn(層厚600nm)がこの順に形成されている層であり、半導体側接合層31と共晶接合している。支持基板35は、例えば、一辺が350μmの正方形の上面形状を有している。なお、支持基板35は、導電性を有し熱伝導率が高い材料であれば、Ge、Al、Cu、CuW等の他の材料を用いてもよい。
ここで、図3を用いて、通常の動作時(例えば、10V以下の電圧が印加されている場合)の発光素子10の半導体構造層11内での電流の流れについて説明する。図3は、図2の領域Aの部分拡大図である。図3の太線矢印で示すように、通常の動作時において、半導体構造層11内では、p電極23とn配線電極19との間に電流が流れている。図3に示すように、n型半導体層17内においては、n型半導体層17において、電気抵抗率が比較的高いn型クラッド層17A及び表面加工層17Cにおいては、電流は水平方向、すなわち活性層15の上面と平行な面内方向にはあまり拡散せず、電流は主に電気抵抗率が比較的低い電流拡散層17Bにおいて水平方向に拡散する。なお、n給電配線21及び対向電極25は、それぞれn型半導体層17及びp型半導体層13とショットキー接合を形成しているので、通常の動作時においては、n給電配線21とp電極23または対向電極25との間、及びn配線電極19と対向電極25との間には電流は流れない。
本願の発明者は、電流拡散層17Bの電気抵抗率ρ(Ω・cm)と層厚dとの間で、ρ/d≦600[Ω]という関係が成り立つ膜厚d以上のときに、電流拡散層のキャリア濃度にかかわらず電流拡散層17Bにおいて水平方向に電流が十分広がり活性層15が均一に発光すること、また電流拡散層17Bによる活性層から出射された光の吸収の影響を無視できるということを見出した。さらに、局所的な電流集中がなくなることで、局所的なキャリアオーバーフローが減少し、光出力が向上することも見出した。図4にSiがドープされた電流拡散層17Bの層中のキャリア濃度を1×1018cm−3(実線)、2×1018cm−3(破線)、及び3×1018cm−3(一点鎖線)とした場合に、ρ/d=600[Ω]を満たす電流拡散層の層厚dとAl組成Zとの関係を示す。この図において、ρ/d≦600[Ω]を満たす領域は、各曲線よりも上の領域、すなわち、層厚dが大なる領域である。
例えば、本実施例のように、Siがドープされた電流拡散層17Bの層厚が500nm、層中のキャリア濃度が2×1018cm−3(破線)である場合、Al組成Z≦0.5であれば、電流拡散層において水平方向に電流が十分広がり活性層15が均一に発光し、電流拡散層17Bによる活性層15から出射される光の吸収の影響を無視することができる。
また、例えば、Siがドープされた電流拡散層17Bの層厚が500nm、層中のキャリア濃度が1×1018cm−3(実線)である場合はAl組成Z≦0.45、Siがドープされた電流拡散層17Bの層厚が500nm、層中のキャリア濃度が3×1018cm−3(一点鎖線)である場合はAl組成Z≦0.52であれば、電流拡散層において水平方向に電流が十分広がり活性層15が均一に発光し、電流拡散層17Bによる活性層15から出射される光の吸収の影響を無視することができる。さらに、本実施例では、例えば500nm以下の薄い電流拡散層17Bとすることを可能にすることによって、n型半導体層17全体を薄くすることができ、半導体構造層の成長時間が短縮でき、発光素子の製造コストを削減することが可能である。
なお、電流拡散層17Bの層厚及びAl組成Zは上記ρ/d≦600であれば任意に変更可能であるが、層厚を厚くし過ぎると電流拡散層17Bの光吸収量が増大し過ぎて、光取り出し効率の低下を招く可能性がある故に、500nm以下であるのが好ましい。また、電流拡散層17BのAl組成Zを低くし過ぎると、電流拡散層17Bの光吸収量が増大し光取り出し効率の低下を招く可能性がある故に、電流拡散層17BのAl組成Zは0.3以上(0.3≦Z)であるのが好ましく、0.35以上(0.35≦Z)であるのがさらに好ましい。
次に、発光素子10内に、逆方向バイアスの電流が流れた場合(例えば、100V以上の高電圧が印加された場合)の電流の流れを図5に示す。図5は、図3と同様に図2の領域Aの部分拡大図である。図5の太線矢印で示すように、逆方向バイアスの電流が流れた場合、電流は、n配線電極19とp電極23との間だけではなく、n型半導体層17とショットキー接合を形成しているボンディングパッド22下のn給電配線21と、p型半導体層13とショットキー接合を形成している対向電極25との間にも流れる。従って、n配線電極19とp電極23との間の経路に流れるはずの電流を、ボンディングパッド22下のn給電配線21と対向電極25との間の経路にも分散させ、n配線電極19とp電極23との間の経路に流れる電流の量を低下させることができる。よって、発光素子の静電破壊耐圧、特に、逆方向バイアスに電圧がかかった際の静電破壊耐圧を向上させることが可能である。
本実施例の発光素子10のように、電流拡散層17Bとして、電気抵抗率が比較的低く、薄い層(例えば500nm以下の層)を挿入する構造をとる場合、電流拡散層17Bにおいて、電流集中が生じやすく、それによる静電破壊耐圧の低下が生じ易い。図6に、対向電極が無い場合及び有る場合における、発光素子の静電破壊耐圧(V)の値と電流拡散層の厚み(nm)との関係を、電流拡散層のAl組成毎に示す。例えば、図6に示すように、対向電極を形成しない場合には、特に、上記実施例において示したようなAl組成Z=0.4またはZ=0.5で層厚500nm程度の電流拡散層としたときに、発光素子の静電破壊耐圧が3000V程度と低くなっている。しかし、対向電極を形成した場合には、静電破壊耐圧は、13000V程度と非常に高くなる。従って、対向電極を形成することによって、薄膜の電流拡散層を用いて光吸収を抑制しつつ、高い電流拡散効果を得ることができ、かつ非常に信頼性の高い発光素子が得られる。
上記実施例との比較のため、比較例のサンプルを作成し、それらの特性の評価を行った。比較例1の発光素子は、n型半導体層全体が厚膜のもの(層厚3μm)の発光素子であり、対向電極を形成せず、電流拡散層の層厚を2μmとしAl組成ZをZ=1.0とした以外は、実施例の発光素子10と同一の構成を有している。比較例2の発光素子は、対向電極を形成せず、n型半導体層全体を層厚1.5μm、Al組成ZがZ=0.4である電流拡散層とすることで電流拡散を行っている以外は、実施例の発光素子10と同一の構成を有している。比較例3の発光素子は、対向電極を形成していない以外は、実施例の発光素子10と同一の構成を有している。
図7に比較例1−3及び実施例の発光素子の上面から見た際の発光分布(NFP:near -field pattern)、発光素子の相対輝度(比較例1の発光素子の輝度を1とする)及び静電破壊耐圧を示す。発光分布の図においては、光の強度を色の濃淡で示しており、色の濃い部分ほど明るく光っていることを示している。発光分布は、発光素子の上面の光取り出し面に平行な面における電流分布に依存しており、均一に発光しているということは、電流が良好に拡散して発光素子全体に均一に流れているということを示している。図7から明らかなように、比較例1の発光素子の場合、光取出し面側のn配線電極付近のみが強く発光しており、n配線電極直下に電流が集中し、発光素子全体に電流が均一に流れていないことが分かる。
比較例2の発光素子の場合、Al組成が低く電気抵抗率が低い層を使用しているので、比較例1よりも電流拡散の改善はなされており、発光素子全体が均一に光っている。しかし、相対輝度が0.95となっており、比較例1の発光素子と比べて明るさが減少している。これは電流拡散層のAl組成ZがZ=0.4と低く、かつ層厚が厚いため、光が電流拡散層に吸収されている故である。
比較例3の発光素子の場合、Al組成が低く電気抵抗率が低く、かつ光の吸収が無視できる程度に薄い電流拡散層を用いている故に、電流拡散も良好に行われ、発光素子全体が均一に光っている。また、輝度についても比較例1の発光素子よりも高くなっている。しかし、電流拡散層の低抵抗化及び薄膜化による電流集中の故に、静電破壊耐圧が比較例1の発光素子よりも低くなっている。
上記実施例の発光素子の場合、比較例3の発光素子と同様に、発光分布は均一となっているので電流は面内に一様に拡散していることがわかり、輝度についても、電流拡散層による光の吸収が無視できる程度に電流拡散層を薄くしているために比較例1のものと比較しても高くなっている。また、対向電極を形成することによって静電破壊耐圧も向上している。従って、この比較からも、上記実施例の発光素子が、全体が均一に発光し、高い発光効率で信頼性に優れた発光素子であることがわかる。
以下に、上述した発光素子10を製造する方法について、図1の2−2線に沿った発光素子10の断面における製造過程の図である図8(a)−(d)及び図9(a)−(b)を用いて説明する。最初に、半導体構造層11の結晶成長に使用する成長基板37として(100)面から[011]方向に15°傾斜させた厚さ300μmのn型GaAs基板を用意し、半導体構造層11をMOCVD法により成膜する。
まず、成長基板37上に表面加工層17C、電流拡散層17B、n型クラッド層17Aを形成した(図8(a))。表面加工層17Cは、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層とし、電流拡散層17Bは、Siがドープされ、層中のキャリア濃度が2×1018cmー3である厚さ500nmの(Al0.4Ga0.60.5In0.5Pの層とし、n型クラッド層17Aは、Siがドープされ、層中のキャリア濃度が1×1018cm−3である厚さ500nmのAl0.5In0.5Pの層とする。
次に、活性層15、並びにp型クラッド層及びp型コンタクト層からなるp型半導体層13をこの順に成膜し、半導体構造層11を完成する(図8(b))。p型クラッド層は、Mgがドープされ、層中のキャリア濃度が5×1017cm−3である厚さ500nmのAl0.5In0.5Pの層とし、p型コンタクト層は、Mgがドープされ、層中のキャリア濃度が3×1018cm−3である厚さ500nmのIn0.05Ga0.95Pの層とした。活性層15を構成する多重量子井戸構造は、例えば、井戸層を(Al0.1Ga0.90.5In0.5P層(厚さ20nm)、バリア層を(Al0.5Ga0.50.5In0.5P層(厚さ10nm)とし、15層の井戸層を有するように形成した。
なお、p型コンタクト層には、活性層15からの光を吸収しない範囲でInを含めることができ、井戸層のAl組成比Zは発光波長に合わせて0≦Z≦0.4の範囲で調整することができる。また、V族原料としてホスフィン(PH)を使用し、III族原料としてトリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)の有機金属を使用した。また、n型不純物であるSiの原料としてシラン(SiH)を使用し、p型不純物であるMgの原料としてビスシクロペンタジエニルマグネシウム(CpMg)を使用した。成長温度は750〜850℃とし、キャリアガスに水素を使用し、成長圧力は10kPaとした。
次に、p型半導体層13上にプラズマCVD法により透光性絶縁層27を構成するSiO膜を100nmの厚さで形成する。続いて、SiO膜上にレジストマスクを形成した後、バッファードフッ酸(BHF)を用いてエッチングを行うことにより、SiO膜にp電極23及び対向電極25のパターンに対応したパターニングを施した。SiO膜を除去した部分において開口部が形成され、この開口部においてp型半導体層13が露出する(図8(c))。尚、SiO膜の成膜方法として熱CVD法やスパッタ法を用いることもできる。また、SiO膜のエッチング方法としてドライエッチング法を用いることも可能である。透光性絶縁層27の材料としては、SiO以外にもSiやAl等の他の透光性を有する絶縁性材料も用いることができる。
次に、EB蒸着法により、上記透光性絶縁層27の開口部を介して露出しているp型半導体層13上に、p電極23及び対向電極25を形成する。具体的には、まず、p型半導体層13及び透光性絶縁層27上の対向電極25を形成する領域以外の領域にレジストを形成し、その上からAuをEB蒸着によって層厚100nmとなるように堆積し、リフトオフを行って対向電極25を形成する。その後、対向電極25上及び透光性絶縁層27上にレジストを形成し、その上からAuZnをEB蒸着によって100nmとなるように堆積し、リフトオフによって対向電極25及び透光性絶縁層27上に堆積されたAuZnを除去することによってp電極23を形成する。その後、p電極23、対向電極25、及び透光性絶縁層27上にEB蒸着法によりAuZnを200nm堆積し反射金属層29を形成した(図8(d))。
なお、上記したように、対向電極25の材料は、p型半導体層13とショットキー接合を形成する材料であればよく、Al、Ag、Cu、Fe、Ni、Pd、Pt、Mo、Ta、Ti、W、これらの窒化物(TaN、WN等)、またはこれらのシリサイド(WSi、TaSi等)を使用することも可能である。また、後に形成される半導体構造層11の光取り出し面側に形成されるn配線電極19の形成において、熱処理が必要な場合には、上記窒化物(TaN、WN等)またはシリサイド(WSi、TaSi等)の耐熱性のある材料を用いるのが好ましい。また、反射金属層29には、上記したように、光反射性の高い他の材料、Au、Ag、Al、Rh等を用いることも可能である。
なお、p電極23、対向電極25及び反射金属層29を同一の材料で形成する場合には、これらを一工程で形成すべく、透光性絶縁層27を形成した後に、透光性絶縁層27上にEB蒸着法等で層厚300nmとなるように金属材料を堆積することとしてもよい。このように、p電極23及び対向電極25を同一の材料で形成する場合、すなわちp型半導体層とオーミック接合可能な材料で対向電極25を形成する場合には、p型半導体層13の対向電極25と接する領域のキャリア濃度を制御することでp型半導体層13の対向電極25とのショットキー接合を形成することとしてもよい。例えば、p型半導体層13が活性層に接して形成されているクラッド層とそれよりもキャリア濃度の高いコンタクト層から形成されている場合に、対向電極25を形成する領域のコンタクト層をエッチングにより除去し、キャリア濃度の低いクラッド層に接して対向電極25を形成し、p型半導体層13と対向電極25との間でショットキー接合を形成することとしてもよい。
また、対向電極25の形成後のアニール条件の変更、対向電極25を形成する領域のp型半導体層13の成長条件の変更によっても、対向電極25とp型半導体層13とのショットキー接合を実現することが可能である。
次に、反射金属層29上に半導体側接合層31を形成する。具体的には、例えば、電子ビーム真空蒸着法によりTaN(層厚100nm)、TiW(層厚100nm)、TaN(100nm)、Ni(層厚200nm)、Au(層厚30nm)を順に成膜して積層する(図9(a))。なお、半導体側接合層31の形成には、抵抗加熱蒸着法やスパッタ法を用いることも可能である。
次に、上面に支持基板側接合層33が形成されている支持基板35を用意する。例えば、支持基板35は、上面及び下面にEB蒸着法によりPtからなる層厚200nmのオーミック金属層(図示せず)が形成されているSi基板である。支持基板側接合層33は、スパッタ法等により、支持基板35上にTi(層厚150nm)、Ni(層厚150nm)、AuSn(層厚600nm)がこの順に形成されている。
次に、半導体側接合層31の表面と支持基板側接合層33の表面とを接触させて、互いに対して圧力1MPaで押圧しつつ、温度330℃の窒素雰囲気下で10分間かけて熱圧着を行うことにより支持基板35を貼り付ける。その後、例えば、アンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより成長基板37を除去する(図9(a))。なお、成長基板37の除去は、ドライエッチング、機械研磨法、もしくは化学機械研磨(CMP)法、またはこれらの方法を組み合わせて行ってもよい。なお、光取り出し効率を向上させる為に、露出したn型半導体層表面には、ウェットエッチング等で凹凸加工を施す事が好ましい。
上記処理の終了後、n型半導体層17上にn配線電極19、n給電配線21及びボンディングパッド22を形成する(図9(b))。n配線電極19は、n型半導体層17上にAuGeNiをEB蒸着法により堆積させた後に、リフトオフ法によりパターニングを行って形成する。続いて、n型半導体層17の上面及びn配線電極19を覆うように、Ti(層厚100nm)をEB蒸着等で順に堆積し、リフトオフ法によりパターニングを行って、n給電配線21を形成した。その後、Auを1000nm堆積し、リフトオフ法によりパターニングを行ってボンディングパッド22を形成した。なお、n配線電極19は、n型半導体とオーミック接合を形成することが可能な材料で形成されていればよく、例えば、AuGe、AuSn、AuSnNi等を用いて形成してもよい。
最後に、n型半導体層17とn配線電極19との間でのオーミック接合の形成を促進するために、400℃の窒素雰囲気下で熱処理を行い、発光素子10が完成する。
上述した実施例における種々の数値、寸法、材料、電極の配置等は、例示に過ぎず、用途及び製造される半導体発光素子等に応じて、適宜選択することができる。
10 発光素子
11 半導体構造層
13 p型半導体層
15 活性層
17 n型半導体層
17A n型クラッド層
17B 電流拡散層
17C 表面加工層
19 n配線電極
21 n給電配線
22 ボンディングパッド
23 p電極
25 対向電極
27 透光性絶縁層
29 反射金属層
31 半導体側接合層
33 支持基板側接合層
35 支持基板
37 成長基板

Claims (3)

  1. p型の第1の半導体層、活性層、及びn型の第2の半導体層がこの順に積層されているAlGaInP系半導体からなる半導体構造層と、
    前記第1の半導体層上の一部に形成されている第1の電極と、
    前記第2の半導体層上の一部に形成されている第2の電極と、を含み、
    前記第1の電極は、前記第2の電極が形成されている領域と前記半導体構造層を挟んで対向している領域以外の領域に形成されており、
    前記第2の電極は、前記第2の半導体層とショットキー接合を形成している給電配線、及び前記給電配線から伸張し、前記第2の半導体層とオーミック接合を形成している配線電極を含み、
    前記給電配線が形成されている領域と前記半導体構造層を挟んで対向する領域の前記第1の半導体層上に前記第1の半導体層とショットキー接合を形成している対向電極が形成されており、
    前記第2の半導体層は、電流拡散層を含み、前記電流拡散層の電気抵抗率をρ、層厚をdとしたとき、前記電流拡散層のAl組成、キャリア濃度及び層厚は、ρ/d≦600[Ω]の関係を満たすように定められていることを特徴とする半導体発光素子。
  2. 前記電流拡散層の層厚dが500nm以下であることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記電流拡散層の組成が(AlGa1−ZIn1−xP(0.30≦Z)であることを特徴とする請求項1または2に記載の半導体発光素子。
JP2012268432A 2012-12-07 2012-12-07 半導体発光素子 Pending JP2014116412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012268432A JP2014116412A (ja) 2012-12-07 2012-12-07 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012268432A JP2014116412A (ja) 2012-12-07 2012-12-07 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2014116412A true JP2014116412A (ja) 2014-06-26

Family

ID=51172126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012268432A Pending JP2014116412A (ja) 2012-12-07 2012-12-07 半導体発光素子

Country Status (1)

Country Link
JP (1) JP2014116412A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005156A (ja) * 2015-06-12 2017-01-05 ウシオ電機株式会社 半導体発光素子及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173404A (ja) * 2005-12-20 2007-07-05 Rohm Co Ltd 酸化物半導体発光素子
JP2009021416A (ja) * 2007-07-12 2009-01-29 Toshiba Corp 半導体発光素子
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
JP2012033800A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
WO2012157163A1 (ja) * 2011-05-18 2012-11-22 株式会社 東芝 半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173404A (ja) * 2005-12-20 2007-07-05 Rohm Co Ltd 酸化物半導体発光素子
JP2009021416A (ja) * 2007-07-12 2009-01-29 Toshiba Corp 半導体発光素子
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
JP2012033800A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
WO2012157163A1 (ja) * 2011-05-18 2012-11-22 株式会社 東芝 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005156A (ja) * 2015-06-12 2017-01-05 ウシオ電機株式会社 半導体発光素子及びその製造方法

Similar Documents

Publication Publication Date Title
US9281439B2 (en) Nitride semiconductor element and method for producing same
JP5169012B2 (ja) 半導体発光素子
JP5829453B2 (ja) 半導体発光素子
JP2005244207A (ja) 窒化ガリウム系化合物半導体発光素子
TWI488330B (zh) Semiconductor light emitting element and manufacturing method thereof
JP2006156590A (ja) 発光ダイオード
JP2013026451A (ja) 半導体発光素子
JP5608589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2012129357A (ja) 半導体発光素子
KR101000276B1 (ko) 반도체 발광소자
TWI502774B (zh) Semiconductor light emitting element and manufacturing method thereof
JP2012129281A (ja) 発光素子
KR102099440B1 (ko) 발광 소자의 제조 방법
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP6190591B2 (ja) 半導体発光素子
TWI585993B (zh) Nitride light emitting device and manufacturing method thereof
JP2013122950A (ja) Iii族窒化物半導体発光素子
JP2010192709A (ja) 発光素子
JP2013243202A (ja) 半導体発光素子の製造方法
JP2014116412A (ja) 半導体発光素子
JP2010199381A (ja) 半導体発光装置の製造方法及び半導体発光装置
JP2014107475A (ja) 半導体発光素子
JP4062360B2 (ja) 発光素子
JP6198396B2 (ja) 半導体発光素子
JP2014116397A (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170124