JP2013516749A - オプトエレクトロニクス半導体チップおよびAlGaNをベースとする中間層の使用 - Google Patents

オプトエレクトロニクス半導体チップおよびAlGaNをベースとする中間層の使用 Download PDF

Info

Publication number
JP2013516749A
JP2013516749A JP2012546412A JP2012546412A JP2013516749A JP 2013516749 A JP2013516749 A JP 2013516749A JP 2012546412 A JP2012546412 A JP 2012546412A JP 2012546412 A JP2012546412 A JP 2012546412A JP 2013516749 A JP2013516749 A JP 2013516749A
Authority
JP
Japan
Prior art keywords
intermediate layer
layer
semiconductor chip
hole
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012546412A
Other languages
English (en)
Other versions
JP2013516749A5 (ja
Inventor
マティアス ペーター
トビアス マイヤー
ニコラウス グマインワイザー
瀧  哲也
ハンス−ユルゲン ルガウアー
アレキサンダー ワルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013516749A publication Critical patent/JP2013516749A/ja
Publication of JP2013516749A5 publication Critical patent/JP2013516749A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

オプトエレクトロニクス半導体チップ(100)の少なくとも一実施形態において、このチップは、GaN、InGaN、AlGaN、InAlGaNのうちの少なくとも1種類をベースとする半導体積層体(1)、を備えている。半導体積層体(1)は、p型にドープされた積層体(2)と、n型にドープされた積層体(4)と、これらp型にドープされた積層体(2)とn型にドープされた積層体(4)との間の活性ゾーン(3)と、を含んでいる。半導体積層体(1)は、AlGa1−xN(0<x≦1))をベースとする少なくとも1層の中間層(5)を備えている。中間層(5)は、活性ゾーン(3)を基準としてn型にドープされた積層体(4)と同じ側にあり、低い粘性の液体に関する中間層(5)の固有の薬液浸透性が、中間層(5)に隣接する半導体積層体(1)の領域の固有の薬液浸透性よりも低い。

Description

AlGaNをベースとする中間層を備えたオプトエレクトロニクス半導体チップを開示する。さらには、AlGaNをベースとする中間層の使用を開示する。
本発明の目的は、薬液に対する高い不浸透性を有するオプトエレクトロニクス半導体チップを開示することである。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、GaN、InGaN、AlGaN、InAlGaNのうちの少なくとも1種類をベースとする、特にエピタキシャル成長させた半導体積層体、を備えている。「ベースとする」とは、半導体積層体が、これらの材料の少なくとも1種類を主成分として含んでいる、またはこれらのうち少なくとも1種類の材料からなることを意味する。この場合、半導体積層体が比較的少量のさらなる物質(特にドーパント)を含むことは、この条件に該当しない。
本半導体チップの少なくとも一実施形態によると、半導体積層体は、p型にドープされた積層体と、n型にドープされた積層体と、これらp型にドープされた積層体とn型にドープされた積層体との間に位置する活性ゾーンと、を備えている。この場合、用語「積層体」には、物理特性に関して均一である1層のみを備えた積層体も含まれる。「層」とは、特に、半導体積層体の成長方向に垂直な方向に、半導体積層体全体にわたり、または半導体積層体の大部分(例えば80%以上)にわたり延在する領域を意味するものと理解されたい。したがって、層は、半導体積層体の領域であって、平面状であり、成長方向に垂直な向きにあり、かつ固有の物理特性(例えば固有の材料組成)を有する領域、とすることができる。互いに異なる層または領域は、成長方向に平行な方向における急激な遷移によって、互いに分けることができる。「急激な遷移」とは、特に、層または領域の間の、物理特性(例えば材料組成)に関する遷移領域が、製造公差の範囲内で形成されている、もしくは、結晶構造の最大で5つの単分子層、特に、最大で2つの単分子層である、またはその両方であることを意味する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、活性ゾーンは、半導体チップの動作時、紫外線、可視光、近赤外線のうちの少なくとも1つのスペクトル領域の電磁放射を生成するように設計されている。特に、半導体チップの動作時に活性ゾーンによって生成される放射の主波長は、380nm〜550nmの範囲内(両端値を含む)である。主波長とは、活性ゾーンにおいて生成される放射の強度(スペクトル幅1nmあたりの強度)が最大である波長である。さらには、活性ゾーンにおいて生成され半導体チップによって放出される放射は、インコヒーレントな放射であることが好ましい。言い換えれば、半導体チップは、レーザダイオードまたはスーパールミネセンスダイオードとしてではなく、発光ダイオードとして構成されている。
本半導体チップの少なくとも一実施形態によると、半導体積層体は、AlGa1−xNをベースとする中間層を備えている。この場合、xは、0より大きく1より小さい。言い換えれば、中間層は、GaNをベースとする層であって、Gaの格子位置の特定の割合がAl原子によって占有されている。中間層は、活性ゾーンを基準としてn型にドープされた積層体と同じ側に位置する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層、または複数の中間層のうちの1層は、ドープされていない。「ドープされていない」とは、特に、ドーパント濃度が5×1016/cm未満であることを意味する。この場合、中間層は、n型にドープされた積層体に直接隣接していることができる。言い換えれば、中間層の材料は、n型にドープされた積層体のn型ドープ材料に直接接触している。中間層は、半導体積層体の中の位置として、成長方向に平行な方向において自身が半導体積層体の境界領域を形成しない位置にあることが好ましい。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層、または複数の中間層のうちの少なくとも1層は、n型にドープされた積層体の中に位置しており、自身もn型にドープされている。n型にドープされた積層体の中に中間層が位置しているとは、中間層がその両側の面において、n型にドープされた積層体のさらなるn型ドープ領域に隣接していることを意味する。したがって、中間層は、成長方向に平行な方向において、n型にドープされた積層体の境界領域を形成していない。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層の固有の薬剤浸透性(specific chemical permeability)は、中間層に隣接する半導体積層体の領域または層の固有の薬剤浸透性よりも小さい。特に、少なくとも1層の中間層の固有の薬剤浸透性は、半導体積層体全体、またはn型にドープされた積層体全体中で最小である。固有の薬剤浸透性とは、特に低い粘性の液体に対する浸透性であって、層の固有の幾何学的厚さおよび固有の時間長における浸透性を意味する。低い粘性とは、液体の粘性が最大で2.5mPasであることを意味する。特に、中間層を分解させることのない薬液または薬剤を意味するものと理解されたい。一例として、中間層は、特に半導体積層体の残りの部分と比較して、薬液(例えば硝酸)に対して不浸透性である。同様に、中間層は、蒸気に対して不浸透性であることが好ましい。さらには、中間層は、金属(例えば銀)の拡散を阻止することが好ましく、または、中間層は、拡散によって金属が浸透しない、あるいは半導体積層体の別の層と比較して浸透される程度が小さい。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、GaN、InGaN、AlGaN、InAlGaNのうちの少なくとも1種類をベースとする、好ましくはエピタキシャル成長させた半導体積層体、を備えている。半導体積層体は、p型にドープされた積層体と、n型にドープされた積層体と、電磁放射を生成するための活性ゾーンであって、p型にドープされた積層体とn型にドープされた積層体との間に位置する活性ゾーンと、を備えている。さらには、半導体積層体は、AlGa1−xN(0<x≦1)をベースとする、ドープされていない、またはn型にドープされた少なくとも1層の中間層、を備えている。中間層は、半導体積層体の中に位置していることが好ましく、特に、低い粘性を有する液体に対する固有の薬剤浸透性は、中間層に隣接する半導体積層体の領域または層の固有の薬剤浸透性よりも小さい。
このような中間層を使用することによって、薬液(例えば硝酸)に対する半導体積層体の浸透性を効果的に減少させることができる。結果として、製造時の高い歩留りと、半導体チップの高い信頼性とを達成することができる。薬液または蒸気に対する、半導体積層体の層の浸透性は、例えば転位(例えばいわゆる貫通転位)に起因するものであり、転位によって半導体材料内に溝や穴が形成されうる。例えば、割れは転位線である。中間層のAlGaNは、割れや穴の中に堆積する、あるいは割れや穴に結合し、結果として、割れ、穴、転位の核の大きさを低減することができる。
本半導体チップの少なくとも一実施形態によると、n型にドープされた積層体の層または半導体積層体の層のうち、中間層に隣接する層は、中間層の主延在方向を横切る方向に延びる割れもしくは穴またはその両方を有する。割れもしくは穴またはその両方の、横方向(すなわち半導体積層体の成長方向に垂直な方向)に沿った横方向の大きさは、ナノメートルまたはマイクロメートルのオーダーである。割れまたは穴の横方向の大きさは、例えば、最大で25nm、最大で50nm、最大で0.10μm、最大で0.25μm、または最大で0.40μmである。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層は、割れもしくは穴またはその両方の少なくとも一部分をふさいでいる。言い換えれば、中間層は、割れもしくは穴またはその両方の少なくとも一部分を完全に覆っている。特に、中間層は、活性ゾーンから遠ざかる方向、もしくは活性ゾーンに向かう方向、またはこの両方向に、割れまたは穴の中に延びる突出部を有する。突出部(中間層と同じ材料によって形成されていることが好ましい)は、部分的に、割れまたは穴が形成されている層の材料に物理的に直接接触している。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層は、割れもしくは穴またはその両方の直径もしくは横方向の大きさまたはその両方を低減する。すなわち、割れもしくは穴またはその両方の少なくとも一部分、例えば割れもしくは穴またはその両方の80%以上、95%以上、または99%以上が、成長方向に沿って見たとき中間層の下流において、中間層の上流におけるよりも小さい。「小さい」とは、割れもしくは穴またはその両方が、中間層によって完全に覆われている、遮られている、または途中で切れている状態を含む。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、割れもしくは穴またはその両方は、成長方向に沿って見たとき、少なくとも一部分が中間層の下流にさらに延びている。言い換えれば、中間層は、薬液の浸透に対して、割れや穴をふさぐことができるが、結晶格子中の欠陥としての割れもしくは穴またはその両方が完全に排除されるわけではなく、割れや穴の少なくとも一部は中間層の両側に存在する。一例として、成長方向に見たとき中間層のすぐ下流における穴の数は、中間層のすぐ上流における穴の数の少なくとも50%、少なくとも75%、または少なくとも90%、もしくは、最大で90%、または最大で95%、あるいはこれらの両方である。割れまたは転位線に関しては、中間層によって、これらを完全に排除する、またはその数を少なくとも50%、少なくとも75%、または少なくとも90%減少させることが可能である。
オプトエレクトロニクス半導体チップ(特に発光ダイオード)における半導体積層体は、例えばサファイア基板の上にエピタキシャル成長させる。成長時には、成長させる半導体材料中に、特に、穴が発生することがある。同様に、レーザリフトオフ法(成長後の完成した半導体積層体を基板から除去する)を行うとき、特に、割れが発生することがある。除去する前に基板に面していた半導体積層体の境界領域における割れや穴は、例えば、レーザリフトオフ法自体において、あるいは例えば湿式エッチングによって粗面を形成するときに、割れや穴の少なくとも一部が半導体積層体の境界領域に達して表面に現れることがある。
これらの表面に現れた割れや穴を介して、以降の工程ステップにおいて薬液が半導体積層体を通って浸入することがあり、特に、成長基板とは反対側の半導体積層体の面またはめっきスルーホールにすでに形成されているミラー(例えば銀のミラー)を腐食させる。このようなミラーの損傷によって、光取り出し効率が低下する。さらには、割れや穴は、半導体積層体中の欠陥でもあり、活性ゾーンにおいて放射を生成するときの効率も低下させる。同様に、割れや穴によって、半導体チップの電流−電圧特性における小電流時の問題(small-current problems)も発生しうる。
エピタキシャル成長時(例えばいわゆるMOVPE工程時)、結晶表面におけるAl原子は、Ga原子よりも移動性が小さいため、AlGaN層は、純粋なGaN層と比較して、成長時において表面モフォロジに関して平滑化の効果を有し得る。したがって、AlGaN層は、ファセット成長に対する反応性がGaN層よりも大幅に小さく、結果として、GaNの結晶中に存在しうる穴、割れ、溝を、このようなAlGaN層によってふさぐ、または大きさを減少させることができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層、または複数の中間層のうちの1層は、2×1018/cm〜5×1019/cmの範囲内(両端値を含む)のドーパント濃度、好ましくは4×1018/cm〜3×1019/cmの範囲内(両端値を含む)のドーパント濃度、特に、6×1018/cm〜2×1019/cmの範囲内(両端値を含む)のドーパント濃度によって、ドープされている。ドーピングは、例えばSi原子によって行われている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、Al原子によって占有されているGaの格子位置の割合xは、0.03〜0.2の範囲内(両端値を含む)、または0.03〜0.5の範囲内(両端値を含む)、好ましくは0.07〜0.13の範囲内(両端値を含む)、例えば約0.1の値を有する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層は、5nm〜250nmの範囲内(両端値を含む)、または15nm〜200nmの範囲内(両端値を含む)、特に、25nm〜100nmの範囲内(両端値を含む)の厚さを有する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層、または複数の中間層のうちの1層、または複数の中間層のうちの少なくとも1層は、中断のない連続的な層である。言い換えれば、中間層には、成長方向に垂直な方向において、開口および孔(perforations)が意図的には形成されていない。したがって、中間層は、成長方向に垂直な方向に、半導体積層体全体にわたり延在しており、意図的な中断は形成されていない。ただし、中間層が中断のない連続的な層であるという条件において、半導体積層体の結晶格子中の欠陥(例えば割れや穴)によって、意図しない小さい開口が中間層に形成されることは、これに該当しない。言い換えれば、割れおよび穴のすべてが中間層によってふさがれるわけではない。しかしながら、このような意図しない開口は発生しないことが好ましい。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、中間層、特に、半導体積層体に形成されている2層の中間層のうちの1層、もしくは活性ゾーン、またはこれらの両方を、少なくとも1つの電気めっきスルーホールまたはビアが貫いている。この場合、半導体チップに通電するための電気コンタクト接続部すべてを活性ゾーンの一方の側のみに位置させることが可能である。言い換えれば、半導体チップを、いわゆるフリップチップとして形成することができる。
特にこの実施形態においては、半導体積層体の外側境界領域から、例えばめっきスルーホールにおけるミラーまでの距離は、比較的小さく、例えば約2μmである。このような小さい距離の場合、半導体積層体中の割れや穴が外側境界領域からミラーまで達する確率は、特に高く、特に、半導体積層体をレーザリフトオフ法によって基板から分離するときと、外側境界領域において半導体積層体に粗面を形成するときにも高まる。すなわち、特に半導体積層体が比較的薄く、めっきスルーホールを有する場合、少なくとも1層の中間層を使用することによって、製造時の歩留りが特に大きく向上する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、AlGaNをベースとする中間層は、その両側の面において、Al含有量がゼロまたは大きくないGaN層に隣接している。これらのGaN層の少なくとも一方は、好ましくは、中間層よりも高濃度にドープされており、例えば電流拡散層として具体化されている。これらのGaN層のもう一方は、中間層の少なくとも1/2以下の低いドーパント濃度を有することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、1層または2層の中間層を備えている。この場合、中間層と同じ材料組成を有するさらなる層が、半導体積層体中に存在しないことが好ましい。特に、中間層は、いわゆる超格子の一部ではない。
さらには、AlGaN、InGaN、AlInGan、GaNのうちの少なくとも1種類をベースとする半導体積層体中の溝、割れ、穴をふさぐ層として、AlGaNをベースとする、ドープされていない、またはn型にドープされた中間層の使用、を開示する。この中間層は、上に記載した例示的な実施形態のうちの1つまたは複数に開示されているように形成することができる。したがって、オプトエレクトロニクス半導体チップの特徴は、中間層の使用に関してもあてはまり、逆も同様である。
以下では、本発明のオプトエレクトロニクス半導体チップについて、例示的な実施形態に基づき、図面を参照しながらさらに詳しく説明する。この場合、個々の図面において、同じ要素には同じ参照数字を付してある。しかしながら、要素の互いの関係は必ずしも正しい縮尺ではない。むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 発光ダイオードチップの概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。 発光ダイオードチップの概略的な断面図を示している。 本発明のオプトエレクトロニクス半導体チップの例示的な実施形態の概略的な断面図を示している。
図1は、オプトエレクトロニクス半導体チップ100の例示的な実施形態を示している。半導体チップ100は、特に、動作時にインコヒーレントな放射を放出する発光ダイオードである。
半導体積層体1は、成長基板11の上にエピタキシャル成長させたものである。半導体積層体1は、GaN、InGaN、AlGaN、InAlGaNのうちの少なくとも1種類をベースとする。半導体積層体1の合計厚さGは、例えば、1.0μm〜10μmの範囲内(両端値を含む)、特に、1.5μm〜7.0μmの範囲内(両端値を含む)、特に、約5μm〜6μmである。
成長基板11のすぐ後ろに、ドープされていないGaN層15が位置している。このドープされていない層15は、例えば、300nm〜400nmの範囲内(両端値を含む)の厚さを有する。成長基板11とは反対側の、ドープされていない層15の面には、n型にドープされた部分層17が形成されており、この部分層17は、半導体積層体1のn型にドープされた積層体4の一部分である。層15および層17の一方のみを設けることも可能である。
成長基板11とは反対側の、n型にドープされた積層体4の面には、活性ゾーン3が位置しており、その後ろに、p型にドープされた積層体2が続いている。n型にドープされた積層体4と、p型にドープされた積層体2との間に配置されている活性ゾーン3は、特に、所望の次元の少なくとも1つの量子井戸構造、好ましくは複数の量子井戸構造を有する。動作時、活性ゾーンにおいて、一例として、紫外線、青色光、または緑色光が生成される。
n型にドープされた積層体4は、中間層5を備えている。中間層5は、n型にドープされた積層体4の中、部分層17とn型にドープされた電流拡散層7(n型にドープされた積層体4の一部である)との間に位置している。言い換えれば、中間層5は、成長基板11と活性ゾーン3のいずれとも直接には接触していない。したがって、ドープされていない層15もしくは部分層17またはその両方の最小厚さは、少なくとも次の条件が満たされるように決められる。すなわち、これらの層15,17の少なくとも一方によって成長基板11が実質的に完全に覆われ、かつ成長基板11とは反対側の層15,17の面が実質的に平坦に形成されるように、決められる。
中間層5の厚さTは、好ましくは15nm〜500nmの範囲内(両端値を含む)、特に、25nm〜150nmの範囲内(両端値を含む)である。中間層5は、AlGaNをベースとしており、この場合、純粋なGaNと比較して、ガリウムの格子位置の3%〜20%の範囲内(両端値を含む)、特に、約10%の割合が、アルミニウム原子によって占有されている。この例示的な実施形態においては、中間層のドーパント濃度は、好ましくは4×1018/cm〜5×1019/cmの範囲内(両端値を含む)、特に、6×1018/cm〜2×1019/cmの範囲内(両端値を含む)である。ドーパントは、例えばシリコンである。中間層5は、連続的な閉じた層である。言い換えれば、中間層5には、開口および孔のいずれも意図的には形成されていない。
半導体積層体1のバッファ層6は、部分層17と、中間層5と、電流拡散層7とによって形成されており、n型にドープされた積層体4を備えている。バッファ層6の厚さは、例えば、300nm〜6μmの範囲内(両端値を含む)、好ましくは500nm〜1.8μmの範囲内(両端値を含む)である。バッファ層6の厚さは、p型にドープされた積層体2(図1による例示的な実施形態では1層のみによって形成されている)の厚さよりも大きく、好ましくは少なくとも10倍、または少なくとも20倍である。
図2による半導体チップ100の例示的な実施形態は、例えば、図1による半導体チップ100の発展形態である。活性ゾーン3とは反対側の、p型にドープされた積層体2の面20に、p型コンタクト層12pが形成されている。p型コンタクト層12pは、特に、1層または複数の金属層によって形成されており、活性ゾーン3において生成される放射に対するミラー16を構成している、またはミラー16を備えている。活性ゾーン3とは反対側のp型コンタクト層12pの面には、キャリア9が結合されており、半導体チップ100を機械的に支えている。キャリア9の厚さは、40μm〜600μmの範囲内(両端値を含む)であることが好ましい。キャリア9により、いわゆるピックアンドプレイス工程(pick-and-place process)によって半導体チップ100を扱うことが可能になる。
n型にドープされた積層体4の部分層17には、活性ゾーン3とは反対側の面40に、例えばエッチングによって、粗面8が形成されている。粗面8は、中間層5には達していない。粗面8を形成する結果として、図1による、ドープされていない層15を完全に除去することが可能である。粗面8によって、半導体チップ100からの放射の取り出し効率を高めることができる。粗面8の平均粗さは、好ましくは0.4μm〜4.0μmの範囲内(両端値を含む)、特に、0.5μm〜1.5μmの範囲内(両端値を含む)である。さらには、粗面8が形成されている面40に、n型コンタクト接続部12nが形成されている。このn型コンタクト接続部12nは、特に、1層または複数の金属層、もしくは透明導電性酸化物(transparent conductive oxide)、またはその両方によって、形成されている。特に、n型コンタクト接続部12nは、いわゆるボンディングパッドである。したがって、図2によると、電流フローは中間層5を介して達成され、したがって、中間層5を導電性として(すなわち、特にn型にドープされるように)具体化する必要がある。
図2による半導体チップ100は、図1による半導体チップ100から、以下のように製造することができる。成長基板11の上に半導体積層体100を成長させた後、p型コンタクト接続部12pを設け、次いで、このp型コンタクト接続部12pの上にキャリア9を結合する。その後、半導体積層体1およびキャリア9から、特にレーザリフトオフ法によって成長基板11を除去する。この場合、n型にドープされた積層体4のうち、成長基板11の近くに位置する薄い領域(具体的には、ドープされていない層15の一部)を分解させる。半導体積層体1から成長基板11を除去した後、n型にドープされた積層体4の部分層17の面40に、特にエッチングによって、粗面8を形成する。
図3による半導体チップ100の例示的な実施形態においては、n型コンタクト接続部12nとp型コンタクト接続部12pとが、活性ゾーン3の同じ側に配置されている。この構造が可能であるのは、特に、めっきスルーホール10が、n型コンタクト接続部12nを起点として、p型にドープされた積層体2および活性ゾーン3を貫いて、n型にドープされた積層体4の方に形成されていることによる。めっきスルーホール10は、1種類または複数種類の金属によって形成することができる。n型コンタクト接続部12n(キャリア9とp型コンタクト層12pとの間に形成されている)と、n型にドープされた積層体4の電流拡散層7との間の直接的な電気接続が、めっきスルーホール10を介して形成されている。
n型コンタクト接続部12nおよびめっきスルーホール10は、活性ゾーン3と、p型にドープされた積層体2と、p型コンタクト接続部12pとから、電気絶縁層13によって隔てられており、電気絶縁層13は、例えば、透明な材料(例:二酸化ケイ素、窒化ケイ素)によって形成されている。この例示的な実施形態においては、p型コンタクト接続部12pは、動作時に活性ゾーン3において生成される放射に対するミラー16aの役割も果たし、放射は粗面8を介して半導体チップ100から取り出される。
粗面8の側の、めっきスルーホール10の面には、さらなるミラー16b(例えば銀のミラー)が設けられていることが好ましい。記載した形態のバリエーションとして、ミラー16bが、絶縁層13とめっきスルーホール10との間に部分的または完全に延在していることも可能である。
したがって、この例示的な実施形態によると、活性ゾーン3への通電は中間層5を介して行われない。結果として、中間層5は、ドープせずに、5%〜50%の範囲内(両端値を含む)の高いAl含有量を有する、または、AlNをベースとする、あるいはAlNからなる層とすることができる。
図4による例示的な実施形態においては、半導体チップ100の半導体積層体1は、2層の中間層5を備えている。これら2層の中間層5の間には、高濃度にn型にドープされた電流拡散層7が配置されている。電流拡散層7は、中間層5のようにAlGaNをベースとするのではなく、例えばGaNをベースとしており、好ましくは少なくとも5×1018/cmの高いドーパント濃度を有する。電流拡散層7は、2層の中間層5に直接隣接していることが好ましい。図4による半導体チップ100のそれ以外の構造は、図1による例示的な実施形態と同じである。
図5による半導体チップ100は、図4による半導体チップ100の発展形態であり、図1と図2の関係と同様である。n型コンタクト接続部12nからp型コンタクト接続部12pへの電流フローが2層の中間層5を介して達成されるため、これらの中間層5は、ドープされた導電性の層として具体化されている。
図6による半導体チップ100の例示的な実施形態においては、中間層5bは、めっきスルーホール10が貫いており、中間層5aは、図1〜図5による中間層5と同様に中断のない連続的な層である。めっきスルーホール10は、n型コンタクト接続部12nを電流拡散層7に直接的に導電接続している。この例示的な実施形態においては、めっきスルーホール10が貫いている中間層5bは、めっきスルーホール10の切取り部をエッチングする際の終端を検出する役割を果たすことができる。電流フローは中間層5aを介さないため、中間層5aは、ドープする、またはドープしないことができる。
他の例示的な実施形態すべてにおいても、中間層5,5a,5bと、電流拡散層7と、ドープされていない層15もしくは部分層17またはその両方とが、バッファ層6の一部を形成していることが可能である。
図7Aおよび図7Bは、中間層を備えていない発光ダイオードチップを示している。割れ14もしくは穴14またはその両方は、成長基板11の上に半導体積層体1を成長させるとき、ドープされていない層15またはn型にドープされた積層体4(図7によると1層によって形成されている)と、成長基板11との間の界面に形成される、あるいは、成長時、またはレーザリフトオフ法を行うときに、半導体積層体1の中に形成される(図7Aを参照)。半導体積層体1から、例えばレーザリフトオフ法によって成長基板11を分離すると、割れ14や穴14の一部分が表面に現れる(図7Bを参照)。
割れ14や穴14の一部は、n型にドープされた積層体4の面40からp型コンタクト接続部12pに達する。以降の方法ステップ(例えばn型にドープされた積層体4に粗面を形成する方法ステップ)において、薬液(例えば硝酸、水酸化カリウム溶液)は、これらの割れ14や穴14を介して、半導体積層体1を通ってp型コンタクト接続部12pに達しうる、すなわち半導体積層体1を完全に浸透することがある。
例えば、これらの薬剤の結果として、p型コンタクト接続部12p(好ましくはミラー16,16aとして具体化されている)が腐食または損傷し、その結果として、p型コンタクト接続部12pの反射率が下がり、半導体チップからの放射の取り出し効率が低下することがある。めっきスルーホール10におけるミラー16bが損傷する危険性は(図3および図6を参照)、ミラー16bと粗面8との間の距離が小さいため、さらに高い。
図8は、中間層5を有する半導体チップ100の例示的な実施形態を示しており、半導体積層体1から成長基板11を分離した後の状態である。記載した形態のバリエーションとして、層15および層17のうちの一方のみを設けることも可能である。図8による半導体積層体1においても、n型にドープされた積層体4の面40からp型コンタクト接続部12pの方に、割れ14や穴14が延び、例えばレーザリフトオフ法の結果として、分離された成長基板11の側の面40に現れる。
しかしながら、図8によると、面40から活性ゾーン3の方に延びている割れ14や穴14のすべて、または少なくとも一部が、中間層5によって覆われて閉じられている。この場合、半導体積層体1または中間層5を成長させるとき、中間層5の突出部50が活性ゾーン3から成長基板11の方に延びる。突出部50は、中間層5と同じ材料によって形成されている。したがって、突出部50は、割れ14や穴14の少なくとも一部の中に栓のように入り込み、半導体積層体1の成長方向に垂直な方向には、割れ14や穴14の横方向の境界領域の少なくとも一部分に直接結合される。同様に、割れ14や穴14の少なくとも一部を突出部50の材料によって完全に満たすことも可能である。
したがって、中間層5は、割れ14や穴14に対して一種の栓または蓋となる層として使用されている。これが可能であるのは、特に、中間層5および突出部50が、GaNではなくAlGaNによって形成されているためである。表面におけるエピタキシャル成長時、アルミニウム原子は、ガリウム原子よりも移動性が小さい。これにより、割れ14や穴14を閉じて、その一部分に入り込むことができる。
さらに半導体積層体1をエピタキシャル成長させるとき、割れ14や穴14(例えば、成長基板11とは反対側の、n型にドープされた積層体の面40から、p型コンタクト接続部12pに達する)が発生しうるが、活性ゾーン3とは反対側の層15,17の面から、p型コンタクト接続部12pまたはミラー16b(図3および図6)まで途切れずに連続的に延びる割れ14や穴14は存在しない。結果として、以降の工程ステップ時、特に、低い粘性の薬液が使用される工程時に、ミラー16,16a,16b、あるいは、めっきスルーホール10またはコンタクト接続部12n,12pのそれ以外の材料(例えば、Al、WN、Ti)は、損傷を受けない。特に、半導体積層体1の粗面8または外側境界領域とミラー16,16a,16bとの間の距離が特に小さいとき、特に、図3および図6による例示的な実施形態の場合、割れ14や穴14を中間層5によってふさぐ効果は重要である。
図9は、半導体チップ100のさらなる例示的な実施形態を、断面図および対応する平面図として示しており、平面図は、例えばボンディングワイヤのためのコンタクト領域18を有する放射通過面を示している。それぞれの半導体チップ100は、複数のめっきスルーホール10およびミラー16b(断面図には示していない)を備えている(図3および図6を参照)。したがってそれぞれの場合において、めっきスルーホール10およびミラー16bは、p型導電積層体2から電流拡散層7(それぞれ約1.1μmの厚さを有する)の中まで達している。
中間層5は、図9Aによると約60nmの厚さを有し、図9Bによると約30nmの厚さを有する。それぞれの場合において、n型にドープされた層17は、約1.3μmの厚さを有する。図9Cによると、それぞれ約30nmの厚さを有する2層の中間層5a,5bの間に、電流拡散層7が配置されている。したがってそれぞれの場合において、活性ゾーン3とは反対側の電流拡散層7の面に、少なくとも1層の中間層5,5a,5bが存在する。放射通過面の平面図は、ミラー16bの反射率が低下しておらず、したがって損傷していないことを示している。特に、放射の50%以上または80%以上が、放射通過面を通って半導体チップ100から放出される。
図10Aおよび図10Bによる発光ダイオードチップの場合には、それぞれの図において、中間層5は、電流拡散層7と活性ゾーン3との間に位置している。したがって、ミラー16bと放射通過面との間には中間層が存在しない。結果として、例えば、放射通過面に粗面を形成するとき、ミラー16bが薬液にさらされて損傷し(陰影によって示してある)、したがってミラー16bの反射率が低下する。
半導体チップ100の例示的な実施形態においては、中間層5を備えた半導体積層体1は、単純化した断面図として示してあり、特に、電気コンタクトを描いてない。半導体積層体1における割れ14や穴14は、中間層5によって直径が減少している、または中間層5の領域において、中間層5の材料によって完全に覆われている、または遮られている。
したがって、割れ14や穴14は、半導体積層体の成長方向に沿って見たとき、中間層5の下流よりも中間層5の上流において大きい。さらには、割れ14や穴14が延びる方向を、中間層5によって変化させることができる。結果として、薬液、蒸気、金属の拡散のうちの少なくとも1つに対して、割れ14や穴14がふさがれる。
しかしながら、中間層5によって、半導体積層体1の結晶格子中の割れ14や穴14が排除されるわけではなく、半導体積層体1の成長方向に沿って見たとき、中間層5の下流に続いている。言い換えれば、割れ14や穴14の数は、中間層5によって大幅には減少しないことがある。しかしながら、中間層14の両側にほぼ同じ数の割れ14や穴14が残っていても、中間層5の材料によって割れ14や穴14は薬剤に対して不浸透性になっている。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
関連出願
本特許出願は、独国特許出願第102009060749.8号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (14)

  1. GaN、InGaN、AlGaN、InAlGaNのうちの少なくとも1種類をベースとする、エピタキシャル成長した半導体積層体(1)、を備えたオプトエレクトロニクス半導体チップ(100)であって、前記半導体積層体(1)が、
    − p型にドープされた積層体(2)と、
    − n型にドープされた積層体(4)と、
    − 電磁放射を生成する目的で設けられている活性ゾーン(3)であって、前記p型にドープされた積層体(2)と前記n型にドープされた積層体(4)との間に位置している、活性ゾーン(3)と、
    − AlGa1−xN(0<x≦1))をベースとする少なくとも1層の中間層(5)であって、前記活性ゾーン(3)を基準として前記n型にドープされた積層体(4)と同じ側に位置している、中間層(5)と、
    を備えており、
    以下の関係、すなわち、
    − 前記中間層(5)が、前記半導体積層体(1)の層のうち前記中間層(5)に隣接する層(4,7,15,17)、における割れ(14)もしくは穴(14)またはその両方の中に延びる突出部(50)、を有し、前記突出部(50)が、前記割れ(14)もしくは前記穴(14)またはその両方の境界領域に少なくとも部分的に直接接触しており、前記割れ(14)もしくは前記穴(14)またはその両方の少なくとも一部またはすべてが、前記中間層(5)によって完全に覆われている、もしくは、
    − 前記割れ(14)もしくは前記穴(14)またはその両方の大きさが、前記半導体積層体(1)の成長方向に沿って、前記中間層(5)によって減少し、前記割れ(14)もしくは前記穴(14)またはその両方の少なくとも一部が、前記中間層(5)の両側に延びている、
    の少なくとも一方があてはまる、
    オプトエレクトロニクス半導体チップ(100)。
  2. 特に液体に対する、前記中間層(5)の固有の薬剤浸透性が、前記半導体積層体(1)の層のうち前記中間層(5)に隣接する層(4,7,15,17)、におけるよりも小さい、もしくは、
    前記中間層(5)が薬液に対して不浸透性である、
    またはその両方である、
    請求項1に記載のオプトエレクトロニクス半導体チップ(100)。
  3. 前記中間層(5)、または複数の前記中間層(5)のうちの1層のドーパント濃度が、4×1018/cm〜5×1019/cmの範囲内(両端値を含む)であり、ドーパントがSiである、
    請求項1または請求項2に記載のオプトエレクトロニクス半導体チップ(100)。
  4. 前記中間層(5)、または複数の前記中間層(5)のうちの1層が、ドープされていない、
    請求項1から請求項3のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  5. 0.03≦x≦0.5が成り立ち、
    1層または2層の前記中間層(5)を備えている、
    請求項1から請求項4のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  6. 前記中間層(5)が、15nm〜250nmの範囲内(両端値を含む)の厚さ(T)を有する、
    請求項1から請求項5のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  7. 前記中間層(5)、または複数の前記中間層(5)のうちの少なくとも1層が、中断のない連続的な層である、
    請求項1から請求項6のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  8. 前記n型にドープされた積層体(4)の、GaNをベースとする電流拡散層(7)であって、少なくとも5×1018/cmのドーパント濃度でn型にドープされている、前記電流拡散層(7)が、2層の前記中間層(5)の間に位置しており、前記中間層(5)に直接隣接している、
    請求項1から請求項7のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  9. 前記活性ゾーン(3)を基準として前記n型にドープされた積層体(4)と同じ側、前記活性ゾーン(3)とは反対側の前記半導体積層体(1)の面(40)が、0.4μm〜4.0μmの範囲内(両端値を含む)の平均粗さを有する粗面(8)を有する、
    請求項1から請求項8のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  10. 前記活性ゾーン(3)を電気めっきスルーホール(10)が貫いている、
    請求項1から請求項9のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  11. 電気めっきスルーホール(10)が、前記中間層(5)のうちの1層を貫いており、前記中間層(5)のさらなる1層が、中断されておらず連続的である、
    請求項1から請求項10のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  12. 前記半導体積層体(1)の合計厚さ(G)が、1.0μm〜10.0μmの範囲内(両端値を含む)である、
    請求項1から請求項11のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  13. 前記半導体チップ(100)に通電するための電気コンタクト接続部(12)すべてが、前記活性ゾーン(3)とは反対側の、前記p型にドープされた積層体(2)の面(20)、に位置している、
    請求項1から請求項12のいずれかに記載のオプトエレクトロニクス半導体チップ(100)。
  14. GaN、InGaN、AlGaN、InAlGaNのうちの少なくとも1種類をベースとするエピタキシャル成長した半導体積層体(1)において、前記半導体積層体(1)の層のうち中間層(5)に隣接する層(4,7,15,17)、における割れ(14)もしくは穴(14)またはその両方をふさぐ層として、AlGa1−xN(0.03≦x≦1)をベースとする前記中間層(5)の使用であって、
    前記割れ(14)もしくは前記穴(14)またはその両方の、横方向の大きさが、最大で0.40μmであり、
    以下の関係、すなわち、
    − 前記隣接する層(4,7,15,17)の前記割れ(14)もしくは前記穴(14)またはその両方の中に、前記中間層(5)の突出部(50)が延びており、前記突出部(50)が、前記割れ(14)もしくは前記穴(14)またはその両方の横方向の境界領域に少なくとも部分的に直接接触しており、前記割れ(14)もしくは前記穴(14)またはその両方の少なくとも一部またはすべてが、前記中間層(5)によって完全に覆われている、もしくは、
    − 前記割れ(14)もしくは前記穴(14)またはその両方の大きさが、前記半導体積層体(1)の成長方向に沿って、前記中間層(5)によって減少しており、前記割れ(14)もしくは前記穴(14)またはその両方の少なくとも一部が、前記中間層(5)の両側に延びている、
    の少なくとも一方があてはまる、
    中間層(5)の使用。
JP2012546412A 2009-12-30 2010-12-20 オプトエレクトロニクス半導体チップおよびAlGaNをベースとする中間層の使用 Pending JP2013516749A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009060749.8 2009-12-30
DE102009060749.8A DE102009060749B4 (de) 2009-12-30 2009-12-30 Optoelektronischer Halbleiterchip
PCT/EP2010/070274 WO2011080144A2 (de) 2009-12-30 2010-12-20 Optoelektronischer halbleiterchip und verwendung einer auf algan basierenden zwischenschicht

Publications (2)

Publication Number Publication Date
JP2013516749A true JP2013516749A (ja) 2013-05-13
JP2013516749A5 JP2013516749A5 (ja) 2013-10-10

Family

ID=43640034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546412A Pending JP2013516749A (ja) 2009-12-30 2010-12-20 オプトエレクトロニクス半導体チップおよびAlGaNをベースとする中間層の使用

Country Status (8)

Country Link
US (1) US8592840B2 (ja)
EP (1) EP2519979B1 (ja)
JP (1) JP2013516749A (ja)
KR (1) KR101759273B1 (ja)
CN (1) CN102687289B (ja)
DE (1) DE102009060749B4 (ja)
TW (1) TWI442600B (ja)
WO (1) WO2011080144A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US9419182B2 (en) 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
KR102148363B1 (ko) 2012-07-11 2020-08-27 루미리즈 홀딩 비.브이. Iii-질화물 구조체들에서의 나노파이프 결함들의 감소 또는 제거
DE102012111245A1 (de) * 2012-11-21 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE102013104192A1 (de) * 2013-04-25 2014-10-30 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit einer Zwischenschicht
DE102018126936A1 (de) * 2018-10-29 2020-04-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353821A (ja) * 1999-06-10 2000-12-19 Pioneer Electronic Corp 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2005191306A (ja) * 2003-12-25 2005-07-14 Nichia Chem Ind Ltd 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121638A (en) * 1995-09-12 2000-09-19 Kabushiki Kaisha Toshiba Multi-layer structured nitride-based semiconductor devices
US5903017A (en) * 1996-02-26 1999-05-11 Kabushiki Kaisha Toshiba Compound semiconductor device formed of nitrogen-containing gallium compound such as GaN, AlGaN or InGaN
DE69835216T2 (de) 1997-07-25 2007-05-31 Nichia Corp., Anan Halbleitervorrichtung aus einer nitridverbindung
JP4166885B2 (ja) 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
DE10042947A1 (de) 2000-08-31 2002-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US6504183B1 (en) 2000-09-08 2003-01-07 United Epitaxy Company Epitaxial growth of nitride semiconductor device
DE10056475B4 (de) * 2000-11-15 2010-10-07 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
KR100580623B1 (ko) * 2003-08-04 2006-05-16 삼성전자주식회사 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법
EP1673815B1 (en) * 2003-10-14 2019-06-05 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor element and semiconductor devices incorporating the same
EP1709694B1 (de) 2004-01-26 2017-03-15 OSRAM Opto Semiconductors GmbH Dünnfilm-led mit einer stromaufweitungsstruktur
DE102005003460A1 (de) 2004-01-26 2005-10-13 Osram Opto Semiconductors Gmbh Dünnfilm-LED mit einer Stromaufweitungsstruktur
JP4653804B2 (ja) 2004-04-29 2011-03-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体チップの製造方法および半導体チップ
JP2007201195A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
US8148712B2 (en) * 2006-05-10 2012-04-03 Showa Denko K.K. Group III nitride compound semiconductor stacked structure
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
DE102006046237A1 (de) 2006-07-27 2008-01-31 Osram Opto Semiconductors Gmbh Halbleiter-Schichtstruktur mit Übergitter
DE102007046027A1 (de) 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer Mehrfachquantentopfstruktur
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102007057241A1 (de) * 2007-11-28 2009-06-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Schichtenstapels auf einem kristallinen Substrat und Anordnung umfassend einen auf einem Substrat angeordneten Schichtenstapel
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353821A (ja) * 1999-06-10 2000-12-19 Pioneer Electronic Corp 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2005191306A (ja) * 2003-12-25 2005-07-14 Nichia Chem Ind Ltd 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子

Also Published As

Publication number Publication date
US20120313138A1 (en) 2012-12-13
DE102009060749B4 (de) 2021-12-30
TW201135976A (en) 2011-10-16
WO2011080144A2 (de) 2011-07-07
TWI442600B (zh) 2014-06-21
EP2519979A2 (de) 2012-11-07
EP2519979B1 (de) 2019-12-18
US8592840B2 (en) 2013-11-26
CN102687289B (zh) 2016-08-03
KR20120094528A (ko) 2012-08-24
DE102009060749A1 (de) 2011-07-07
CN102687289A (zh) 2012-09-19
WO2011080144A3 (de) 2011-12-22
KR101759273B1 (ko) 2017-07-18

Similar Documents

Publication Publication Date Title
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
TWI711186B (zh) 深紫外線發光元件的製造方法
JP2007173465A (ja) 窒化物半導体発光素子の製造方法
JP2007134415A (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
US9214595B2 (en) Semiconductor light emitting device
US7846753B2 (en) Vertical light emitting diode and method of making a vertical light emitting diode
JP2010103478A (ja) 窒化物半導体装置及びその製造方法
JP4804930B2 (ja) 窒化物半導体素子の製造方法
KR102401209B1 (ko) 반도체 발광 소자의 제조 방법
JP2013516749A (ja) オプトエレクトロニクス半導体チップおよびAlGaNをベースとする中間層の使用
TW201817034A (zh) 用於發光裝置之反射性結構
JP2007200932A5 (ja)
JP2021097148A (ja) 半導体発光素子
JP2011505073A (ja) オプトエレクトロニクス半導体ボディおよびオプトエレクトロニクス半導体ボディの製造方法
JP3767863B2 (ja) 半導体発光素子およびその製法
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP2016171141A (ja) 窒化物発光素子および窒化物発光素子の製造方法
WO2016072326A1 (ja) 半導体発光素子
KR101910567B1 (ko) 광추출 효율이 개선된 발광다이오드 및 그 제조방법
KR101124470B1 (ko) 반도체 발광소자
KR102051477B1 (ko) 반도체 발광소자의 제조방법
JP6785221B2 (ja) 半導体発光素子
KR101986548B1 (ko) 질화갈륨계 발광다이오드 제조방법 및 이에 의한 질화갈륨계 발광다이오드
JP5725069B2 (ja) 窒化物半導体発光素子
WO2014148542A1 (ja) Led素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140916