JP2005191306A - 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子 - Google Patents

窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子 Download PDF

Info

Publication number
JP2005191306A
JP2005191306A JP2003431395A JP2003431395A JP2005191306A JP 2005191306 A JP2005191306 A JP 2005191306A JP 2003431395 A JP2003431395 A JP 2003431395A JP 2003431395 A JP2003431395 A JP 2003431395A JP 2005191306 A JP2005191306 A JP 2005191306A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
gan
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003431395A
Other languages
English (en)
Other versions
JP4423969B2 (ja
Inventor
Atsuo Michigami
敦生 道上
Hiroaki Matsumura
拓明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2003431395A priority Critical patent/JP4423969B2/ja
Publication of JP2005191306A publication Critical patent/JP2005191306A/ja
Application granted granted Critical
Publication of JP4423969B2 publication Critical patent/JP4423969B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】高品質の窒化物半導体デバイスを歩留まり良く、低コストで実現することが可能になり、窒化物半導体デバイス形成用に好適な窒化物半導体積層基板を提供する。
【解決手段】窒化物半導体を積層するための窒化物半導体積層基板であって、GaN基板11の上面およびそれに存在し得る凹部の内面に接するように、GaN基板よりも格子定数が小さいAlb Ga1-b N(0<B<0.1) 層12が積層されてなる。両者の格子定数の違いは0.125 %程度である。ALの混晶比Bを0.01以上、望ましくは、0.03〜0.06に設定すると、AL<SUB>b Ga1-b N層を成長させる際にGaN基板の凹部の内面で横方向成長によって凹部が埋め込まれるようになる。この際、Alb Ga1-b N層の膜厚は、凹部の最大深さの2倍程度以上、凹部を完全に埋め込むには最大深さの6 〜7 倍程度以上が望ましい。
【選択図】 図1

Description

本発明は、窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子に係り、特に窒化物半導体基板を備えた積層基板、半導体デバイス、半導体レーザ素子に関するもので、発光ダイオード(LED)、青色、紫色などの短波長レ−ザダイオード(LD)などの発光デバイス、受光素子、高周波トランジスタ、高耐圧トランジスタなどに使用されるものである。
III-V族化合物半導体のうちで窒化物系半導体を用いた発光デバイスは、青色LEDなどで既に実用化されている。窒化物半導体発光デバイスは、基板としてサファイアを用い、その上に窒化ガリウム(GaN)の単結晶膜を成長させた構造を有するが、基板とその上に堆積した単結晶膜との間における物理的な不整合の差が大きい場合に格子定数や結晶構造の違いなどに起因して線状欠陥(転位)が単結晶膜を貫通する欠陥(貫通転位)が発生する。この貫通転位は、非発光性の再結合中心として働くので、貫通転位の密度の影響を受けて発光特性が劣化する。
基板とその上に堆積される単結晶膜格子定数の不整合を緩和するために、サファイア基板上に従来よりも低い温度で窒化アルミニウム(AlN)もしくはGaNからなるバッファ層を形成し、その上にGaN単結晶膜を成膜する二段階成膜法が知られている。この方法を使用し、貫通転位の発生を抑制し、且つ、膜の平坦性を維持し、優れた発光特性を有するGaN 系半導体発光素子を製造する方法が特許文献1に開示されている。
一方、GaN系半導体デバイスの基板の材料は、その上に成膜しようとするGaN系単結晶膜の材料と同種のGaN単結晶基板(以下、GaN基板と記す)であることが好ましいと考えられている。つまり、GaN基板の上にGaN系単結晶の薄膜を成長させる場合に両者の格子定数の不整合の問題が生じないので、GaN基板はGaN半導体デバイスにとって最適な基板と考えられている。また、GaN基板は劈開性があるので、ウェハーから素子チップを切り出す工程が容易になり、LDを形成する場合には劈開面を共振器のミラー面として利用できる。しかも、GaN基板は導電性があるので、GaN基板の底面にn電極を設けることにより、p電極(アノード電極)とn電極(カソード電極)を上下に分散して配置することが可能になる。したがって、これらの二つの電極を同一平面上に設けないで済むので、電極配置を単純化し、チップ面積を節減することができる。また、GaN基板は熱伝導率が高いので、放熱性が良い。
このようなGaN基板は、LED基板としては有用であるが、LEDに比べて高密度の電流が流れるLD基板として使用する場合にGaN基板に転位などの欠陥が多数存在すると、欠陥が引き金になって格子構造が乱れ、LDの特性や寿命に悪影響を及ぼすという問題がある。
このような問題に鑑み、GaN基板の製造に際して結晶欠陥を制御し、低い転位密度を実現し得る製造方法が特許文献2に開示されている。この製造方法は、単結晶GaNの気相成長表面が、平面状態でなく、三次元的なファセット構造を持つようにし、ファセット構造を持ったまま、ファセット構造を埋め込まないで成長させることで転位を低減し、その後、機械的な加工により平面性を与え、さらにその表面を研磨することにより平坦な表面を得ることを特徴とするものである。また、特許文献2には、GaN基板上に単結晶GaNを複数枚分以上の厚さに気相成長させた後、厚さ方向にスライス切断する製造方法も示されている。さらに、特許文献2には、GaN基板の転位密度を低減するための結晶成長法として、ストライプマスク等を使用してGaNのラテラルオーバーグロースを行う方法が紹介されている。
ところで、最近は比較的大口径(直径が約5cm)の実用的なサイズを持ったGaN単結晶基板が製造されるようになった。しかし、例えば図5に概略的に示すように、市販のGaN基板50の表面には、転位が集中している箇所(高転位密度領域)51と低転位密度領域52が周期的に存在する。この高転位密度領域51には、例えば図6(a)に模式的に示すように、約0.2 μm〜1.5 μmの深さの溝aが存在している。この高転位密度領域51は、GaN単結晶基板50の製造に際して、単結晶GaNの気相成長の最表面に例えば逆六角錐形や逆十二角錐形のファセット面からなるピットを形成し、この形状を維持しながら成長させる際に、ピットの領域に存在する転位欠陥がピットの底に集中することにより形成される。
なお、特許文献3には、GaN基板の評価に際して基板表面を顕微鏡で詳細に観察すると、転位集中領域(高転位密度領域)に対応して約10μm〜40μmの幅の窪みが数百μmオーダーのピッチで存在していることが開示されている。
しかし、例えば図6(b)に模式的に示すように、上記した市販のGaN単結晶基板50上に所望の素子を形成するためにGaN系結晶膜61を成膜しようとすると、通常の単結晶GaNの気相成長の反応条件では、高転位密度領域の溝aがそのまま上方(膜の成長方向)に引き継がれるので溝a上にGaN系結晶膜61を成長させることができず、溝aに対応して約4 μm以上の深い凹部a´が発生してしまい、上面の平坦性が十分には得られない。
このような深い凹部が発生すると、後の工程に悪影響を及ぼし、素子の特性に悪影響を及ぼすことになる。例えばフォトリソグラフィ工程に際して、レジスト膜厚の分布に悪影響を及ぼし、反応性エッチングによるレジストのパターニング精度が低下する。特に、LD製造に際して、リッジ部のパターニング形成の精度低下が問題となり、また、劈開工程で劈開面のずれが生じたり、量子井戸発光波長の周期的変化が生じたりする。
また、市販のGaN基板は、キャリア濃度が1×1018/cm3 以上、表面の多くの領域では5×1018/cm3 以上とかなり高い。このため、GaN基板上に素子を成長形成させた際に基板からキャリアが過剰に供給され、熱が発生し易く、ライフ特性を悪化させるおそれがある。
また、市販のGaN基板は、n型不純物を含有するが、その不純物量は基板表面においてむらがある。特に、高転位密度領域と低転位密度領域とでn型不純物(酸素)の含有量が異なる。このような基板表面における不純物量のむらは、LED内部に均一に電流が流れることを妨げ、発光面における均一な発光を妨げることになる。また、基板表面における不純物量のむらにより、LDにおけるリッジストライプ下のn型不純物濃度にむらが生じ、LD特性にむらが生じる。この場合、LDの素子構造を形成する層(ガイド層、活性層)と、n型不純物濃度が面内で異なる(面内均一性にむらがある)層とが近いと、後者の層の抵抗が高くなってしまい、発熱による素子寿命の低下をまねく傾向がある。
特開2000−357820号公報 特開2001−102307号公報 特開2003−133650号公報
上記したように従来のGaN基板の上にGaN系結晶膜を成膜させて所望の素子を形成しようとすると、高転位密度領域の溝が後の工程に悪影響を及ぼし、素子の特性に悪影響を及ぼすという問題があり、また、基板表面における不純物量のむらは、発光面における均一な発光を妨げたり、LDの寿命特性が低下するという問題があった。
本発明は上記の問題を解決すべくなされたもので、その目的は、高品質の窒化物半導体デバイスを歩留まり良く、低コストで実現することが可能になり、発光面における均一な発光を可能としたり、寿命特性の良いレーザ素子を歩留まり良く実現することができ、窒化物半導体デバイスを形成するために使用して好適な窒化物半導体積層基板を提供することにある。
本発明の他の目的は、製造工程を安定化し、高品質デバイスを歩留まり良く実現することが可能になる窒化物半導体デバイスを提供することにある。
本発明のさらに他の目的は、製造工程を安定化し、高品質デバイスを歩留まり良く実現し、ライフ特性を向上させることが可能になる窒化物半導体レーザ素子を提供することにある。
本発明の窒化物半導体積層基板は、窒化物半導体基板と、該窒化物半導体基板の上面に接して積層され、該窒化物半導体基板よりも格子定数が小さい第1の半導体層を具備することを特徴とする。
本発明の窒化物半導体デバイスは、窒化物半導体基板およびその上面に接して積層された該窒化物半導体基板よりも格子定数が小さい第1の半導体層を具備する窒化物半導体積層基板と、該窒化物半導体積層基板上に形成され、少なくともn型窒化物半導体層およびp型窒化物半導体層を含む第2の半導体層とを具備することを特徴とする。
本発明の窒化物半導体レーザ素子は、窒化物半導体基板およびその上面に接して積層された該窒化物半導体基板よりも格子定数が小さい第1の半導体層を具備する窒化物半導体積層基板と、該窒化物半導体積層基板上に形成され、光導波領域として用いられる少なくともn型窒化物半導体層および/またはp型窒化物半導体層を含む第2の半導体層とを具備することを特徴とする。
本発明の窒化物半導体積層基板によれば、高品質の窒化物半導体デバイスを歩留まり良く、低コストで実現することが可能になり、窒化物半導体デバイスを形成するために使用して好適である。また、積層基板の上面における不純物濃度の面内均一性、ひいてはキャリア濃度の面内均一性が極めて良好になり、窒化物半導体デバイスを形成した場合の発光面における均一な発光を可能としたり、寿命特性の良いレーザ素子を歩留まり良く実現することが可能になる。
本発明の窒化物半導体デバイスによれば、製造工程を安定化し、高品質デバイスを歩留まり良く実現することができる。
本発明の窒化物半導体レーザ素子によれば、製造工程を安定化し、高品質デバイスを歩留まり良く実現し、ライフ特性を向上させることができる。
<第1の実施形態>(窒化物半導体積層基板)
図1(a)、(b)は、第1の実施形態に係る窒化物半導体積層基板の製造工程を模式的に示す断面図である。図1(a)に示す窒化物半導体積層基板10は、窒化物半導体を積層するための窒化物半導体積層基板であって、窒化物半導体基板11と、該窒化物半導体基板の上面に接して積層され、該窒化物半導体基板よりも格子定数が小さい第1の半導体層12を具備する。
(窒化物半導体基板)窒化物半導体基板11は、Alx Gay In1-x-y N(0≦x,0≦y,x+y≦1)が好ましく、特に組成が一定で安定した特性を得やすい二元結晶のGaN基板が好ましく、以下、窒化物半導体基板11をGaN基板11と記す場合もある。このGaN基板11は、上面が平滑平坦(鏡面)である場合に限らず、高転位密度領域11aと低転位密度領域11bが周期的に存在し、高転位密度領域11aに対応する凹部aが例えば約0.2 μm〜1.5 μmの深さ、約10μm〜40μmの幅、数百μmオーダーのピッチで基板上面に存在する場合もあり得る。この場合、GaN基板11の上面(平坦面)には(0001)面が露出し、凹部の表面には(000−1)面が露出している。なお、窒化物半導体基板11に含有されるn型不純物としては、Si、Ge、Se、S、O等の周期律表第IVB族、第VIB族元素を選択し、好ましくはO(酸素)をn型不純物とする。以下、GaN基板11上に第1の半導体層12が積層された窒化物半導体積層基板をGaN積層基板10と記す。
なお、窒化物半導体基板11は、n型不純物量が表面において異なる部分(むら)があり、特に凹部表面にある高転位密度領域は低転位密度領域と比較して抵抗が高く、低転位密度領域が低抵抗領域であるのに対して高転位密度領域は高抵抗領域となっている。さらに、低転位密度領域においても、一部に高抵抗領域が存在する。
(第1の半導体層)第1の半導体層12として、意図的にGaN基板11よりも格子定数が小さい単結晶層を成長させることにより、GaN基板11と第1の半導体層12の界面に格子歪が発生し、微視的に下に凸状に反るような応力が発生する。GaN基板11の上面に凹部aが存在する場合には、上面とは反対面の下面側への引っ張り応力が発生し、凹部aの幅が狭められる効果が期待される。
第1の半導体層12の一具体例として、GaN基板11と同種のGaN系材料であって、GaN単結晶よりも格子定数が小さいAlb Ga1-b N層が望ましい。ここで、Alの混晶比は0.1 以下(0<B<0.1)であり、B>0.01、望ましくは、b=0.03〜0.06に設定すると、Alb Ga1-b N層を成長させる際に、GaN基板11の上面の凹部aの内面で横方向成長によって凹部aが埋め込まれるようになることが確認された。また、第1の半導体層12の上面における不純物濃度の面内均一性は極めて良好であることが確認された。以下、第1の半導体層12をAlb Ga1-b N層12と記す場合もある。
因みに、六方晶系のGaN単結晶の格子定数(結晶軸の長さ)は、GaNのa軸が3.189 オングストロームであり、Alb Ga1-b Nの格子定数は、例えばb=0.05の場合に3.185 オングストロームであり、両者の格子定数の違いは0.125 %程度である。GaN単結晶よりも格子定数が小さい第1の半導体層の他の具体例として、格子定数が3.112 オングストロームのAlNなどを形成してもよい。
Alb Ga1-b N層12は、GaN基板11の上面に接するように積層される。GaN基板11の上面に凹部aが存在する場合には、その内面にAlb Ga1-b N層12が接するように積層される。この際、Alb Ga1-b N層12は、GaN基板11の上面の凹部aの深さよりも大きい膜厚を有し、かつ、凹部aを埋め込むように少なくとも凹部内面上部が横方向に成長するような条件で形成されることが望ましい。Alb Ga1-b N層12の膜厚は、凹部aの深さが約0.2 μm〜1.5 μmである場合、その最大深さの2倍程度(3 μm)以上が、その上に半導体層を成長させた時に凹部深さが小さくなる傾向にあるので望ましく、さらに凹部aを完全に埋め込むには凹部aの最大深さの6 〜7 倍程度(10μm)以上が望ましい。
第1の半導体層12としてn型不純物を有するn型窒化物半導体を用いると、GaN基板11の上面の凹部aを埋め込み易くなる傾向にあり、n型不純物として例えばSi(ケイ素)をドープしたSi−Alb Ga1-b N(0<b<0.1) を形成する。なお、上記n型不純物としてはSi、Ge、Se、S、O等の周期律表第IVB族、第VIB族元素を選択し、好ましくはSi、Ge、Sをn型不純物とする。
(第1の半導体層の不純物濃度)GaN基板11上に窒化物半導体発光素子(LED、LD等)を形成した際に、もし、GaN基板11からクラッド層(光閉じ込め層、キャリア閉じ込め層)および活性層(発光層)にキャリアが過剰に供給されると、クラッド層にn型不純物として存在するSiによる発熱が生じ易く、発光素子のライフ特性を悪化させるおそれがある。そこで、GaN基板11からのキャリア供給量を調整(抑制)する役割を第1の半導体層12に持たせるために、第1の半導体層12のキャリア濃度をGaN基板11のキャリア濃度よりも低く形成することが望ましい。例えば、GaN基板11のキャリア濃度が1×1018/cm3 以上、1×1020/cm3 以下であると、第1の半導体層12のキャリア濃度は、GaN基板11のキャリア濃度以下であって、例えば1×1018以上、2×1018/cm3 以下であることが望ましい。キャリア濃度は不純物濃度に依存するので、例えば、GaN基板11のn型不純物濃度を1×1018/cm3 以上、3×1018/cm3 以下にし、第1の半導体層12の不純物濃度をGaN基板11の不純物濃度よりも低く、1×1018/cm3 程度にする。
(第1の半導体層の機能)GaN基板11上に形成した第1の半導体層12は、クラッド層として用いることが可能になる。そして、GaN基板11は、n型不純物濃度を含有しているので、その裏面にn電極を形成する際に良好なオーミック接触が得られるnコンタクト層として用いることができ、発光素子全体の厚さを薄くし、発光による発熱を放散し易くなる。
上記した第1の実施形態によれば、GaN基板11の上面に高転位密度領域に対応する凹部aが存在する場合でも、GaN基板11上にそれよりも格子定数が小さいAlb Ga1-b N層12を積層することにより、高レベルで平坦化された上面を有する高品質のGaN積層基板10を提供することができる。したがって、図1(b)に示すように、GaN積層基板10上に結晶性の良い窒化物半導体層13を積層して窒化物半導体デバイスを形成する際、デバイスの製造工程を安定化し、所望のデバイスを歩留まり良く、低コストで実現することができる。
また、GaN基板11の上面にそれよりも格子定数が小さいAlb Ga1-b N層12を積層することにより、積層基板の上面がほぼ均一な不純物濃度になり、ほぼ均一なキャリア濃度になる。したがって、GaN積層基板10上にLEDを形成した場合には、発光面に電流が均一に流れるので、発光面における均一な発光が可能になる。また、GaN積層基板10上にLDを形成した場合には、リッジストライプの不純物濃度が均一になり、発熱の原因となる抵抗の増大を抑制できるので、寿命特性の良いLDを歩留まり良く実現することが可能になる。
リッジストライプは、好ましくはGaN基板の表面において低転位密度領域上に設けることが好ましく、さらには、低転位密度領域においても高抵抗領域を避けて低抵抗領域上に設けることが好ましい。発光素子を形成する場合も、好ましくは、正電極形成面を低転位密度領域上であって、かつ低抵抗領域に形成することが好ましい。
<第2の実施形態>(窒化物半導体デバイス)
第1の実施形態に係る窒化物半導体積層基板10を使用して窒化物半導体デバイス、例えばLED、受光素子などを実現する際、窒化物半導体積層基板10の上に、少なくともn型窒化物半導体層およびp型窒化物半導体層を含む半導体層を結晶性良く形成することによって、高品質の窒化物半導体デバイスを歩留まり良く得ることができる。
<第3の実施形態>(LD)
第1の実施形態に係る窒化物半導体積層基板10を使用してLDを実現する際、窒化物半導体積層基板10の上に、光導波領域を形成する光ガイド層として用いられる少なくともn型窒化物半導体層および/またはp型窒化物半導体層を含む半導体層を結晶性良く形成することによって、高品質の窒化物半導体レーザ素子を歩留まり良く得ることができる。特に、窒化物半導体レーザ素子のリッジ構造を形成する際にパターニング精度が良くなり、共振器端面として良好な劈開面が得られる。
したがって、本発明によれば、今後、より大口径のGaN基板が製造された際にその上面に高転位密度領域の溝が存在する場合でも、大口径のGaN基板を利用して高品質の窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子を実現することが可能になる。
以下、本発明の実施例を数例示すが、本発明はこれらの実施例に限定されるものではない。
[実施例1]
図1(a)、(b)、(c)は、本発明の窒化物半導体積層基板の一実施例の製造工程を模式的に示す断面図である。
図1(a)において、11は市販されている口径が約5cmのn型のGaN基板であり、高転位密度領域11aと低転位密度領域11bが周期的に存在する。基板上面には、高転位密度領域11aに対応して、約0.2 μm〜1.5 μmの深さ、約10μm〜40μmの幅、数百μmオーダーのピッチで凹部(溝)aが存在しており、この凹部aの表面は、(0001)面ではなく(000−1)面が露出している。
次に、GaN基板11上にAlb Ga1-b N層12を積層するために、GaN基板11を例えばMOVPE装置の反応容器内にセットし、基板の温度を所定の温度に設定し、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とTMA(トリメチルアルミニウム)、ドーパントガスにシランガスを用い、図1(b)に示すように、GaN基板11上にSi−Al0.05Ga0.95N層を10μm程度成長させることによってGaN積層基板10を得る。最終的に、図1(c)に示すように、凹部上方を避けた位置100に活性層を含んだ半導体デバイスが形成される。
上記Si−Al0.05Ga0.95N層が成長する際、平均的な成長方向はc軸方向であるが、GaN基板11の凹部aの少なくとも上部を埋め込むように横方向に成長するような条件に設定する。この際、凹部aを完全に埋め込むことが望ましいので、GaN基板11の凹部aを埋め込み易くするためにn型のAlb Ga1-b N層12を形成することが望ましく、n型不純物として例えばSiをドープしてSi−Al0.05Ga0.95N層を形成している。ここで、Si−Al0.05Ga0.95N層にドープするSiの不純物量は、GaN基板11に含有される不純物量より小さく、1×1018/cm3 とする。
なお、窒化物半導体の形成は、MOVPEに限らず、ハライド気相成長法(HDVPE)、分子線気相成長法(MBE)等の気相成長法によっても成長できる。その中でもMOVPE法によると、迅速に結晶性の良いものが得られる。
上記構成のGaN積層基板10によれば、GaN基板11の上面に高転位密度領域に対応する凹部aが存在する場合でも、GaN基板11上にそれよりも格子定数が小さいAlb Ga1-b N層12を積層することにより、高レベルで平坦化された上面を有する高品質のGaN積層基板を実現することができる。したがって、このGaN積層基板10上に結晶性の良い窒化物半導体層13を積層して窒化物半導体デバイス(LED、LDなど)を形成する際、デバイスの製造工程を安定化し、デバイスを歩留まり良く、低コストで実現することができる。
[実施例2]
図2は、本発明の窒化物半導体デバイスの一実施例として、本願出願人に係る特開平9−153642号公報に開示の窒化物半導体発光素子(LED)を参考にした場合の構造を模式的に示す断面図である。この発光素子は、実施例1に示したGaN積層基板(ウェハー)10を使用して素子を形成した後にチップに切り出したものである。
図2に示すLEDは、実施例1で得られたGaN積層基板10のn型のGaN基板11をnコンタクト層、Alb Ga1-b N層12をクラッド層として利用している。Si−Alb Ga1-b N層12上に、単一量子井戸若しくは多重量子井戸構造を有する活性層16、p型クラッド層17、p型コンタクト層18が形成されている。p型コンタクト層18上にはp電極14が形成されており、さらに、ウェハー裏面側(基板側)が研磨され、ウェハーが所定の厚さに調整された後で、基板の裏側にn電極15が形成されている。そして、ウェハーが320μm角のチップにカットされた後、カップ形状を有するリードフレームに設置され、エポキシ樹脂でモールドされることによってLED素子が構成されている。
前記活性層16は、単一量子井戸(SQW:Single-Quantum-Well) 構造、若しくは多重量子井戸(MQW:Multi-Quantum-Well)構造にすると、非常に出力の高い発光素子が得られる。SQW、MQWとはノンドープのInGaNによる量子準位間の発光が得られる活性層の構造を指し、例えばSQWでは活性層を単一組成のInX Ga1-X N(0≦X <1)で構成した層であり、InX Ga1-X Nの膜厚を10nm以下、さらに好ましくは7nm以下とすることにより量子準位間の強い発光が得られる。また、MQWは組成比の異なるInX Ga1-X N(X =0、X =1を含む)の薄膜を複数積層した多層膜とする。このように活性層をSQW、MQWとすることにより、量子準位間発光で約365nm〜660nmまでの発光が得られる。量子構造の井戸層の厚さとしては、前記のように7nm以下が好ましい。多重量子井戸構造では井戸層はInX Ga1-X Nで構成し、障壁層は同じくInY Ga1-Y N(Y <X 、Y =0を含む)で構成することが望ましい。特に好ましくは井戸層と障壁層をInGaNで形成すると同一温度で成長できるので結晶性のよい活性層が得られる。障壁層の膜厚は15nm以下、さらに好ましくは12nm以下にすると高出力な発光素子が得られる。
前記したように量子構造の井戸層の厚さとしては7nm以下、さらに好ましくは5nm以下とすると発光出力の高い素子を実現できる。これは、この膜厚がInGaN活性層の臨界膜厚以下であることを示している。多重量子井戸構造の場合も同様に、井戸層の厚さは7nm以下に調整し、一方、障壁層の厚さは15nm以下に調整することが望ましい。
活性層16に接するp型クラッド層17は、p型AlY Ga1-Y N(0≦Y <1)とする必要があり、特に好ましくはY 値を0.05以上とすると高出力の素子が得られる。さらに、AlGaNは高キャリア濃度のp型が得られやすく、また成長時に分解しにくく、InGaN活性層16の分解を抑える作用がある。しかも、InGaN活性層16に対して、バンドオフセットおよび屈折率差を他の窒化物半導体に比べて大きくできるので最も優れている。また、p型クラッド層17をp型GaNとすると、p型AlGaNに比べて発光出力が約1/3に低下してしまう。これは、AlGaNがGaNに比べてp型になり易いか、あるいはGaN成長時にInGaN活性層が分解していると推察される。したがって、p型クラッド層17としては、Y 値が0.05以上のMgドープp型AlY Ga1-Y Nが最も好ましい。このp型クラッド層17の膜厚は、1nm以上、2μm以下、さらに好ましくは5nm以上、0.5μm以下にすることが望ましい。p型クラッド層17の膜厚が1nmよりも薄いと、p型クラッド層17が存在しないのに近い状態になり、発光出力が低下する傾向にあり、2μmより厚いと結晶成長中にp型クラッド層自体にクラックが入りやすくなり、クラックの入った層に次の層を積層しても、結晶性の良い半導体層が得られず、出力が低下する傾向にあるからである。なお、窒化物半導体をp型とするには、結晶成長中にMg、Zn、C、Be、Ca、Ba等のアクセプター不純物をドープすることによって得られるが、高キャリア濃度のp層を得るためには、アクセプター不純物ドープ後、窒素、アルゴン等の不活性ガス雰囲気中、400℃以上でアニーリングすることがより望ましい。アニーリングを行うことにより、通常p型AlGaNで1×1017〜1×1019/cm3 のキャリア濃度が得られる。またその他、電子線照射処理を行ってもよい。
p型コンタクト層18は、p型GaN、特に好ましくはMgドープp型GaNとする。このp型GaNは、p電極14と接する層であるので、発光素子の場合、オーミック接触を得ることが重要である。p型GaNは、多くの金属とオーミックが取り易く、コンタクト層として最も好ましい電極材料としては、例えばNi−Au、Ni−Ti等によりオーミックを得ることができる。p型コンタクト層18の厚さは特に限定するものではないが、通常50nm〜2μm程度の厚さで成長することが望ましい。
図2に示したデバイス構造によれば、必要最小限の構造で、発光出力に優れたLEDを得ることができる。その理由は、各層それぞれが有効に作用しているからである。まず、Si−Al0.05Ga0.95N層12からなるn型クラッド層は、電流注入層にもなるし、キャリア閉じ込め層にもなる。また、n型クラッド層は、n型不純物量をGaN基板より小さくしており、その上に積層する活性層やp型窒化物半導体層の結晶性を悪化させることなく、良好な窒化物半導体発光素子を得ることができる。また、n型クラッド層は、n型不純物を発光層への電流注入層として適切な量だけ含んでおり、過剰なn型不純物を含まないので、発光層からの発熱をGaN積層基板側から効率良く放熱することが可能になり、素子寿命に優れた窒化物半導体発光素子を得ることができる。
SQW、MQWの活性層16は結晶性が良いので、発光層として非常に効率の良い層となる。p型クラッド層17は、キャリア閉じ込め層として濃度が高い層であり、さらにキャリア閉じ込め層としているので高発光出力が得られる。さらに、p型コンタクト層18も、電極材料と好ましいオーミックが得られるのでLED素子の順方向電圧を下げて、発光効率を向上させる。
[実施例3]
図3は、本発明の窒化物半導体デバイスの他の実施例として、本願出願人に係る特許第3063757号公報に開示の窒化物半導体素子の1つであるLEDを参考にした場合の構造を模式的に示す断面図である。このLEDは、実施例1に示したGaN積層基板(ウェハー)10を使用して素子を形成した後にチップに切り出したものである。
図3に示すLEDは、実施例1で得られたGaN積層基板10のn型のGaN基板11をnコンタクト層、Alb Ga1-b N層12をクラッド層として利用している。Si−Alb Ga1-b N層12上に、アンドープ窒化物半導体の下層5a、n型不純物ドープ窒化物半導体の中間層5bおよびアンドープ窒化物半導体の上層5cの3層が順に積層されてなるn側第1多層膜5、第1および第2の窒化物半導体層よりなるn側第2多層膜層6、多重量子井戸構造の活性層7、p側クラッド層8、(Mgドープ)p側GaNコンタクト層9が順に積層されている。そして、p側GaNコンタクト層9上にはp電極14が形成されており、さらに、基板の裏側にn電極15が形成されている。
なお、前記活性層7は、Ina Ga1-a N(0≦a <1)を含んでなる多重量子井戸構造である。p側クラッド層8は、互いにバンドギャップエネルギーが異なり且つ互いにp型不純物濃度が異なる(または同一の)第3の窒化物半導体層および第4の窒化物半導体層が積層されてなるp側多層膜クラッド層、または、p型不純物を含みAlb Ga1-b N(0≦b≦1)よりなるp側単一膜クラッド層である。
図3に示したデバイス構造によれば、発光出力に優れたLEDを得ることができる。その理由は、各層それぞれが有効に作用しているからである。まず、Si−Al0.05Ga0.95N層12からなるn型クラッド層は、電流注入層にもなるし、キャリア閉じ込め層にもなる。また、n型クラッド層は、n型不純物量をGaN基板より小さくしており、その上に積層する活性層やp型窒化物半導体層の結晶性を悪化させることなく、良好な窒化物半導体発光素子を得ることができる。また、n型クラッド層は、n型不純物を発光層への電流注入層として適切な量だけ含んでおり、過剰なn型不純物を含まないので、発光層からの発熱をGaN積層基板側から効率良く放熱することが可能になり、素子寿命に優れた窒化物半導体発光素子を得ることができる。
次に、n側第1多層膜5、n側第2多層膜層6、多重量子井戸構造の活性層7、p側クラッド層8、p側GaNコンタクト層9、p電極およびpパッド電極14、n電極15を形成する工程について説明する。
(n側第1多層膜層5)実施例1で得られたGaN積層基板10上に、1050℃で、TMG、アンモニアガスを用いて、アンドープGaNからなる下層5aを2000オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加し、Siを4.5×1018/cm3 ドープしたGaNからなる中間層5bを300オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層5cを50オングストロームの膜厚で成長させ、3層からなる総膜厚2350オングストロームの第1多層膜層5を成長させる。
(n側第2多層膜層6)次に、同様の温度で、アンドープGaNよりなる第2の窒化物半導体層を40オングストローム成長させ、次に温度を800℃にして、TMG、TMI(トリメチルインジウム)、アンモニアを用い、アンドープIn0.13Ga0.87Nよりなる第1の窒化物半導体層を20オングストローム成長させる。そしてこれらの操作を繰り返し、第2+第1の順で交互に10層づつ積層させ、最後にGaNよりなる第2の窒化物半導体層を40オングストローム成長させた超格子構造の多層膜よりなるn側第2多層膜層6を640オングストロームの膜厚で成長させる。
(活性層7)次に、アンドープGaNよりなる障壁層を200オングストロームの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニアを用いアンドープIn0.4 Ga0.6 Nよりなる井戸層を30オングストロームの膜厚で成長させる。そして、障壁+井戸+障壁+井戸・・・・+障壁の順で障壁層を5層、井戸層を4層、交互に積層して、総膜厚1120オングストロームの多重量子井戸構造よりなる活性層7を成長させる。
(p側多層膜クラッド層8)次に、温度1050℃で、TMG、TMA、アンモニア、Cp2 Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3 ドープしたp型Al0.2 Ga0.8 Nよりなる第3の窒化物半導体層を40オングストロームの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニア、Cp2 Mgを用い、Mgを1×1020/cm3 ドープしたIn0.03Ga0.97Nよりなる第4の窒化物半導体層を25オングストロームの膜厚で成長させる。そしてこれらの操作を繰り返し、第3+第4の順で交互に5層ずつ積層し、最後に第3の窒化物半導体層を40オングストロームの膜厚で成長させた超格子構造の多層膜よりなるp側多層膜クラッド層8を365オングストロームの膜厚で成長させる。
(p側GaNコンタクト層9)続いて1050℃で、TMG、アンモニア、Cp2 Mgを用い、Mgを1×1020/cm3 ドープしたp型GaNよりなるp側コンタクト層(Mgドープp側GaNコンタクト層)9を700オングストロームの膜厚で成長させる。
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェハーを反応容器内において、700℃でアニーリングを行い、p型層をさらに低抵抗化する。
この後、最上層にあるp側コンタクト層9のほぼ全面に膜厚200オングストロームのNiとAuを含む透光性のp電極を形成し、その上にボンディング用のAuよりなるpパッド電極を0.5μmの膜厚で形成する。ここで、14はp電極およびpパッド電極を示している。
そして、ウェハーを反応容器から取り出し、ウェハー裏面側(基板側)を研磨してウェハーを所定の厚さに調整した後で、基板裏面にWとAlを含むn電極15を形成する。
この後、ウェハーを320μm角のチップにカットした後、カップ形状を有するリードフレームに設置し、エポキシ樹脂でモールドすることによってLED素子とする。
[実施例4〜8]
次に、実施例1に示したGaN積層基板10を使用した窒化物半導体レーザ素子を、5つの形態に分けて説明する。
第1の形態は、GaN積層基板10の第1の半導体層12をクラッド層として利用する形態であり、ベストモードと考える。
第2の形態は、GaN積層基板10の第1の半導体層12上にn側超格子クラッド層を形成する形態である。この場合、第1の半導体層12は単一膜で形成する。
第3の形態は、GaN積層基板10の第1の半導体層12上に、クラック防止層とn側超格子クラッド層を積層形成する形態である。第1の半導体層12のAlの混晶比が比較的高くなると、その上に成長させる窒化物半導体層にクラックが発生する傾向にあるので、クラック防止層を形成するものである。
第4の形態は、リッジストライプに垂直な方向のチップ幅を400μmとするものであり、第5の形態は、リッジストライプに垂直な方向のチップ幅を200μmとするものである。
[実施例4]
図4は、本発明の窒化物半導体レーザ素子の一実施例として、本願出願人に係る特開平10−326943号公報に開示されている窒化物半導体素子の1つであるLDを参考にした場合のレーザ光の共振方向に垂直な位置で切断した際の構造を模式的に示す断面図である。このLDは、実施例1に示したGaN積層基板(ウェハー)10を使用して素子を形成した後にチップに切り出したものである。
図4に示すLDは、実施例1で得られたGaN積層基板10のn型のGaN基板11をnコンタクト層、Alb Ga1-b N層12をクラッド層として利用している。Si−Alb Ga1-b N層12上に、n側光ガイド層26、活性層27、キャップ層28、p側光ガイド層29、p側クラッド層30、p側コンタクト層31が順に積層されている。そして、p側クラッド層30、p側コンタクト層31がリッジストライプ構造となるようにエッチングされている。p側コンタクト層31の最上層全面に正電極20が形成され、正電極20の位置を除く上面を覆うようにSiO2 よりなる絶縁膜32が形成され、正電極20上に電気的に接続された状態でパッド電極21が形成されている。さらに、ウェハー裏面側がラッピングおよび研磨され、放熱性を高めるためにウェハーが薄く(例えば100μm以下)された後で、GaN基板11の裏側に負電極22が形成されている。そして、ウェハーがLDチップにカットされた後、アセンブリされてLDとなる。
図4に示したデバイス構造によれば、発光出力に優れたLDを得ることができる。その理由は、各層それぞれが有効に作用しているからである。まず、Si−Al0.05Ga0.95N層12からなるn型クラッド層は、電流注入層にもなるし、キャリア閉じ込め層にもなる。また、n型クラッド層は、n型不純物量をGaN基板より小さくしており、その上に積層する活性層やp型窒化物半導体層の結晶性を悪化させることなく、良好な窒化物半導体発光素子を得ることができる。また、n型クラッド層は、n型不純物を発光層への電流注入層として適切な量だけ含んでおり、過剰なn型不純物を含まないので、発光層からの発熱をGaN積層基板側から効率良く放熱することが可能になり、素子寿命に優れた窒化物半導体発光素子を得ることができる。
次に、n側光ガイド層26、活性層27、キャップ層28、p側光ガイド層29、p側クラッド層30、p側コンタクト層31、正電極20、絶縁膜32、パッド電極21、負電極22を形成する工程について説明する。
(n側光ガイド層26)不純物ガスを止めた状態で、1050℃でアンドープGaNよりなるn側光ガイド層6を0.2μmの膜厚で成長させる。
(活性層27)次に、原料ガスにTMG、TMI、アンモニア、シランガスを用いて活性層27を成長させる。活性層7は温度を800℃に保持して、まずSiを8×1018/cm3 でドープしたIn0.2 Ga0.8 Nよりなる井戸層を25オングストロームの膜厚で成長させる。次に、TMIのモル比を変化させるのみで同一温度で、Siを8×1018/cm3 ドープしたIn0.01Ga0.95Nよりなる障壁層を50オングストロームの膜厚で成長させる。この操作を2回繰り返し、最後に井戸層を積層した多重量子井戸構造とする。
(p側キャップ層28)次に、温度を1050℃に上げ、TMG、TMA、アンモニア、Cp2 Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3 ドープしたp型Al0.1 Ga0.9 Nよりなるp側キャップ層28を300オングストロームの膜厚で成長させる。
(p側光ガイド層29)不純物ガスを止め、1050℃で、アンドープGaNよりなるp側光ガイド層29を0.2μmの膜厚で成長させる。
(p側クラッド層30)続いて1050℃で、Mgを1×1020/cm3 ドープしたp型Al0.20Ga0.80NよりなるA層を20オングストロームと、Mgを1×1020/cm3 ドープしたp型GaNよりなるB層を20オングストローム成長させる。そしてこのペアを125回成長させ、総膜厚0.5μm(5000オングストローム)の超格子構造のp側クラッド層30を成長させる。
(p側コンタクト層31)最後に、p側クラッド層30の上に、1050℃でMgを1×1020/cm3 ドープしたp型GaNよりなるp側コンタクト層31を150オングストロームの膜厚で成長させる。
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェハーを反応容器内において、700℃でアニーリングを行い、p型層をさらに低抵抗化する。
アニーリング後、ウェハーを反応容器から取り出し、RIE(反応性イオンエッチング)装置でエッチングを行い、図4に示すように最上層のp側コンタクト層31と、p側クラッド層30とをエッチングして、4μmのストライプ幅を有するリッジストライプを形成する。リッジストライプを形成する際は、予めストライプ幅の中心が後に形成する負電極22に接近しているように設計する。リッジストライプを形成する場合、特に活性層よりも上にあるAlを含むp型窒化物半導体層以上の層をリッジ形状とすることにより、活性層の発光がリッジ下部に集中して、横モードが単一化しやすく、閾値が低下し易い。また、本実施例にように、絶縁性基板を使用した場合には、リッジ部のストライプの中央を活性層のストライプの中央とずらして、負電極22側に接近させる方が閾値を低下させる上で好ましい。
次に、最上層にあるp側コンタクト層31のリッジストライプの最上層全面に、Ni、Pt、Auなどから選択された少なくとも1つを有する正電極、ここではNi/Auよりなる正電極20を500オングストロームの膜厚で形成する。
次に、正電極20を形成した位置を除く窒化物半導体層の表面全面にSiO2 よりなる絶縁膜32を0.5μmの膜厚で形成する。この絶縁膜32の形成後、正電極20の上にその正電極20と電気的に接続したRuとAuとを含む取り出し用のパッド電極21を、絶縁膜32を介して、正電極20の表面積よりも広い面積で、2μmの膜厚で形成する。 次に、窒化物半導体積層基板10の裏面(GaN基板11側)を研磨した後、TiとAlよりなる負電極22をリッジストライプと平行に0.5μmの膜厚で形成する。なお、GaN基板11からなるn側コンタクト層と好ましいオーミックが得られる負電極22の材料としては、Al、Ti、W、Cu、Zn、Sn、In、V等の金属若しくは合金を挙げることができる。
この後、ウェハーの研磨面(裏面)側をスクライブして、リッジストライプに垂直な方向でバー状に劈開し、劈開面に共振器長500μmの共振器を作製する。さらに共振器面にSiO2 とTiO2 よりなる誘電体多層膜を形成し、最後にリッジストライプに平行な方向で、バーを切断してレーザチップとする。
そして、ウェハーがチップにカットされた後、アセンブリ時に、パッド電極21はボンディングワイヤーを介して外部端子に接続される。ワイヤーボンディング時の位置は、リッジストライプの位置から離れた位置とする。リッジストライプの真上を避けることにより、リッジ部に衝撃を与えないので、リッジ部の結晶が破壊されない。
なお、パッド電極21はp側コンタクト層31とオーミック接触が得られていなくても良く、単に正電極20と電気的に接続するだけでよい。パッド電極21は、正電極20よりも膜厚を厚くして、正電極20の剥離を防止すると共に、表面積を正電極20よりも大きくしてあるので、本実施例のようなLDのような場合には、正電極20側でパッド電極21にワイヤーボンディングを行うことを容易にすると共に、正電極20側をヒートシンク、サブマウントのような放熱体に接続する際に、接着面積を大きくして放熱性を向上させる。
上記したように作製されたLDチップのレーザ発振を試みたところ、室温において、発振波長405nmの連続発振が確認された。
[実施例5]
実施例5は、実施例1で得られたGaN積層基板10のSi−Al0.05Ga0.95N層12(n型クラッド層)上に実施例4で述べたn側光ガイド層26を形成する前に、n側超格子クラッド層を形成するように変更したものであり、その他は同じである。
(n側超格子クラッド層)温度を1050℃にして、原料ガスにTMA、TMG、NH3 、SiH4 を用い、Siを1×1019/cm3 ドープしたn型Al0.20Ga0.80NよりなるA層を20オングストロームと、Siを1×1019/cm3 ドープしたn型GaNよりなるB層を20オングストローム成長させる。そしてこのペアを125回成長させ、総膜厚0.5μm(5000オングストローム)の超格子構造よりなるn側クラッド層を成長させる。その上に実施例4で述べたn側光ガイド層26の形成工程以降を実施する。これにより、実施例4とほぼ同等の特性のLDを得ることができる。
[実施例6]
実施例6は、実施例1で得られたGaN積層基板10のSi−Al0.05Ga0.95N層12(n型クラッド層)上に実施例5で述べたn側超格子クラッド層を形成する前に、クラック防止層を形成を形成するように変更したものであり、その他は同じである。
(クラック防止層)温度を800℃にして、原料ガスにTMG、TMI、アンモニア、シランガスを用い、Siを1×1019/cm3 ドープしたIn0.1 Ga0.9 Nよりなるクラック防止層を500オングストロームの膜厚で成長させる。その上に実施例5で述べたn側超格子クラッド層を形成し、その上に実施例4で述べたn側光ガイド層26の形成工程以降を実施する。これにより、実施例4とほぼ同等の特性のLDを得ることができる。
[実施例7]
実施例7のLDは、実施例1で得られたGaN積層基板10に正電極20および負電極22を形成するまでは、実施例4のLDと同様に作製する。この後、ウェハーの研磨面(裏面)側をスクライブして、リッジストライプに垂直な方向でバー状に劈開し、劈開面に共振器長600μmの共振器を作製する。さらに共振器面にSiO2 とTiO2 よりなる誘電体多層膜を形成し、最後に、リッジストライプに平行な方向で、幅が400μmとなるようにバーを切断してレーザチップとする。そして、正電極20をヒートシンク、サブマウントのような放熱体に接続し、負電極22側にワイヤーボンディングを行う。
このLDは、GaN基板11においてリッジストライプ直下は低転位密度領域であり、リッジストライプ直下とは異なる位置には、少なくとも高抵抗領域が存在し、また、高転位密度領域が存在することがある。
上記したように作製されたLDチップのレーザ発振を試みたところ、室温において、発振波長405nmの連続発振が確認された。また、正電極20側を放熱体に接続するので、レーザ発振による熱を好適に放熱でき、さらに長寿命の半導体レーザ素子が得られる。
[実施例8]
実施例8のLDは、実施例7においてリッジストライプに平行な方向の幅を200μmとし、その他は同様に作製する。
このLDは、GaN基板11においてリッジストライプ直下は低転位密度領域であり、リッジストライプ直下とは異なる位置には、少なくとも高抵抗領域が存在し、また、高転位密度領域が存在することがある。
上記したように作製されたLDチップのレーザ発振を試みたところ、室温において、発振波長405nmの連続発振が確認された。また、正電極20側を放熱体に接続するので、レーザ発振による熱を好適に放熱でき、さらに長寿命の半導体レーザ素子が得られる。
本発明の第1の実施形態に係る窒化物半導体積層基板の製造工程を模式的に示す断面図。 本発明の窒化物半導体デバイスをLEDに適用した場合の構造の一例を模式的に示す断面図。 本発明の窒化物半導体デバイスをLEDに適用した場合の構造の他の例を模式的に示す断面図。 本発明の窒化物半導体デバイスをLDに適用した場合の構造の一例を模式的に示す断面図。 市販のGaN基板の表面に高転位密度領域と低転位密度領域が周期的に存在する様子を概略的に示す平面図。 市販のGaN基板上に通常の気相成長によりGaN系結晶膜を成膜した際に高転位密度領域の溝部が膜の成長方向に引き継がれる様子を概略的に示す断面図。
符号の説明
11……GaN基板(窒化物半導体基板)
11a…高転位密度領域
11b…低転位密度領域
a……凹部(溝)
12……Alb Ga1-b N(0<b<0.1) 層(第1の半導体層)
13…窒化物半導体層

Claims (15)

  1. 窒化物半導体基板と、該窒化物半導体基板の上面に接して積層され、該窒化物半導体基板よりも格子定数が小さい第1の半導体層を具備することを特徴とする窒化物半導体積層基板。
  2. 前記窒化物半導体基板は、上面に低転位密度領域と高転位密度領域を有することを特徴とする請求項1記載の窒化物半導体積層基板。
  3. 前記窒化物半導体基板は、上面の高転位密度領域に対応して凹部を有することを特徴とする請求項2記載の窒化物半導体積層基板。
  4. 前記窒化物半導体基板は、上面に凹部を有し、
    前記第1の半導体層は、前記窒化物半導体基板の上面および凹部の内面に接している
    ことを特徴とする請求項1記載の窒化物半導体積層基板。
  5. 前記第1の半導体層は、n型不純物を有する窒化物半導体であることを特徴とする請求項1乃至4のいずれか1つに記載の窒化物半導体積層基板。
  6. 前記第1の半導体層に含有されるn型不純物は、前記窒化物半導体基板に含有されるn型不純物よりも不純物濃度が低いことを特徴とする請求項1乃至5のいずれか1つに記載の窒化物半導体積層基板。
  7. 前記第1の半導体層に含有されるn型不純物は、前記窒化物半導体基板に含有されるn型不純物とは異なることを特徴とする請求項6記載の窒化物半導体積層基板。
  8. 前記第1の半導体層に含有されるn型不純物は、ケイ素であることを特徴とする請求項7記載の窒化物半導体積層基板。
  9. 前記窒化物半導体基板に含有されるn型不純物は、酸素であることを特徴とする請求項6または8記載の窒化物半導体積層基板。
  10. 前記第1の半導体層は、Alb Ga1-b N(0<b<0.1) であることを特徴とする請求項1乃至9のいずれか1つに記載の窒化物半導体積層基板。
  11. 前記第1の半導体層は、前記窒化物半導体基板の凹部の深さよりも大きい膜厚を有することを特徴とする請求項3乃至10のいずれか1つに記載の窒化物半導体積層基板。
  12. 請求項1乃至11のいずれか1つに記載の窒化物半導体積層基板は、前記窒化物半導体基板の凹部が存在する面とは反対面側に引っ張り応力を有することを特徴とする窒化物半導体積層基板。
  13. 窒化物半導体基板およびその上面に接して積層された該窒化物半導体基板よりも格子定数が小さい第1の半導体層を具備する窒化物半導体積層基板と、該窒化物半導体積層基板上に形成され、少なくともn型窒化物半導体層およびp型窒化物半導体層を含む第2の半導体層とを具備することを特徴とする窒化物半導体デバイス。
  14. 窒化物半導体基板およびその上面に接して積層された該窒化物半導体基板よりも格子定数が小さい第1の半導体層を具備する窒化物半導体積層基板と、該窒化物半導体積層基板上に形成され、光導波領域として用いられる少なくともn型窒化物半導体層および/またはp型窒化物半導体層を含む第2の半導体層とを具備することを特徴とする窒化物半導体レーザ素子。
  15. 請求項14記載の窒化物半導体レーザ素子において、前記第1の半導体層は光閉じ込め層として用いられることを特徴とする窒化物半導体レーザ素子。
JP2003431395A 2003-12-25 2003-12-25 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子 Expired - Lifetime JP4423969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003431395A JP4423969B2 (ja) 2003-12-25 2003-12-25 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003431395A JP4423969B2 (ja) 2003-12-25 2003-12-25 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子

Publications (2)

Publication Number Publication Date
JP2005191306A true JP2005191306A (ja) 2005-07-14
JP4423969B2 JP4423969B2 (ja) 2010-03-03

Family

ID=34789436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003431395A Expired - Lifetime JP4423969B2 (ja) 2003-12-25 2003-12-25 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子

Country Status (1)

Country Link
JP (1) JP4423969B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142198A (ja) * 2005-11-18 2007-06-07 Rohm Co Ltd 半導体レーザ及び半導体レーザ製造方法
WO2007083647A1 (ja) * 2006-01-18 2007-07-26 Matsushita Electric Industrial Co., Ltd. 窒化物半導体発光装置
JP2010067858A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US7981713B2 (en) 2006-03-15 2011-07-19 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
JP2012038958A (ja) * 2010-08-09 2012-02-23 Toshiba Corp 半導体発光素子
JP2013516749A (ja) * 2009-12-30 2013-05-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびAlGaNをベースとする中間層の使用
JP2013219386A (ja) * 2013-06-24 2013-10-24 Toshiba Corp 半導体発光素子
US10134960B2 (en) 2014-12-05 2018-11-20 Osram Opto Semiconductors Gmbh Semiconductor layering sequence for generating visible light and light emitting diode

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142198A (ja) * 2005-11-18 2007-06-07 Rohm Co Ltd 半導体レーザ及び半導体レーザ製造方法
WO2007083647A1 (ja) * 2006-01-18 2007-07-26 Matsushita Electric Industrial Co., Ltd. 窒化物半導体発光装置
US8044430B2 (en) 2006-01-18 2011-10-25 Panasonic Corporation Nitride semiconductor light-emitting device comprising multiple semiconductor layers having substantially uniform N-type dopant concentration
JP5108532B2 (ja) * 2006-01-18 2012-12-26 パナソニック株式会社 窒化物半導体発光装置
US7981713B2 (en) 2006-03-15 2011-07-19 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
JP2010067858A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2013516749A (ja) * 2009-12-30 2013-05-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびAlGaNをベースとする中間層の使用
KR101759273B1 (ko) * 2009-12-30 2017-07-18 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩 그리고 AlGaN을 기본으로 하는 중간층의 용도
JP2012038958A (ja) * 2010-08-09 2012-02-23 Toshiba Corp 半導体発光素子
JP2013219386A (ja) * 2013-06-24 2013-10-24 Toshiba Corp 半導体発光素子
US10134960B2 (en) 2014-12-05 2018-11-20 Osram Opto Semiconductors Gmbh Semiconductor layering sequence for generating visible light and light emitting diode

Also Published As

Publication number Publication date
JP4423969B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
JP3705047B2 (ja) 窒化物半導体発光素子
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2005311374A (ja) 歪みを制御したiii族窒化物発光装置
JP2002246698A (ja) 窒化物半導体発光素子とその製法
JP2008182275A (ja) 窒化物系半導体発光素子
JP3660446B2 (ja) 窒化物半導体素子及びその製造方法
US6462354B1 (en) Semiconductor device and semiconductor light emitting device
JP2900990B2 (ja) 窒化物半導体発光素子
JP2005209925A (ja) 積層半導体基板
JPH10145002A (ja) 窒化物半導体素子及び窒化物半導体の成長方法
JPH1065213A (ja) 窒化物半導体素子
JP2002270971A (ja) 窒化物半導体素子
JP4493041B2 (ja) 窒化物半導体発光素子
JP3951973B2 (ja) 窒化物半導体素子
JP4423969B2 (ja) 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子
JP3366188B2 (ja) 窒化物半導体素子
JP5075298B1 (ja) 窒化物系半導体発光素子およびその製造方法
JP2004134772A (ja) 窒化物系半導体発光素子
JP3371830B2 (ja) 窒化物半導体発光素子
JP4442093B2 (ja) 窒化物半導体積層用基板の製造方法
JP2003283057A (ja) 窒化物半導体発光素子及びその製造方法
JP2002141617A (ja) 窒化物半導体発光素子とそれを含む光学装置
JP2005101536A (ja) 窒化物半導体レーザ素子
JP3857417B2 (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Ref document number: 4423969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250