JP2012038958A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2012038958A
JP2012038958A JP2010178534A JP2010178534A JP2012038958A JP 2012038958 A JP2012038958 A JP 2012038958A JP 2010178534 A JP2010178534 A JP 2010178534A JP 2010178534 A JP2010178534 A JP 2010178534A JP 2012038958 A JP2012038958 A JP 2012038958A
Authority
JP
Japan
Prior art keywords
light emitting
layer
multilayer structure
lattice constant
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010178534A
Other languages
English (en)
Other versions
JP5388967B2 (ja
Inventor
Michiya Shioda
倫也 塩田
Toshiteru Hikosaka
年輝 彦坂
Yoshiyuki Harada
佳幸 原田
Koichi Tachibana
浩一 橘
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010178534A priority Critical patent/JP5388967B2/ja
Priority to US13/032,934 priority patent/US20120032209A1/en
Priority to EP11157657A priority patent/EP2418697A3/en
Publication of JP2012038958A publication Critical patent/JP2012038958A/ja
Application granted granted Critical
Publication of JP5388967B2 publication Critical patent/JP5388967B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】結晶歪みを抑制した半導体発光素子を提供する。
【解決手段】実施形態によれば、ｎ形半導体層と、ｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた多層構造体と、多層構造体とｐ形半導体層との間で多層構造体に接する発光部と、を備えた半導体発光素子が提供される。多層構造体は交互に積層された第１層と第２層とを含む。発光部は交互に積層された障壁層と井戸層とを含む。第１層、第２層及び障壁層のＩｎ組成比は井戸層のＩｎ組成比よりも低い。多層構造体の、積層方向に対して垂直な第１方向の軸の平均格子定数は、ｎ形半導体層の第１方向の軸の平均格子定数よりも大きい。多層構造体の第１方向の軸の平均格子定数と発光部の第１方向の軸の平均格子定数との差の絶対値は、多層構造体の第１方向の軸の平均格子定数とｎ形半導体層の第１方向の軸の平均格子定数との差の絶対値よりも小さい。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子に関する。
発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）などの半導体発光素子に窒化物半導体が用いられている。半導体発光素子のｎ形半導体層とｐ形半導体層との間に設けられた活性層の発光部において結晶に歪みがあると、結晶欠陥が発生し易くなり、発光効率が低下する。
特公平７−１０５５５２号公報
本発明の実施形態は、結晶歪みを抑制した半導体発光素子を提供する。
本発明の実施形態によれば、窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられた多層構造体と、前記多層構造体と前記ｐ形半導体層との間において前記多層構造体に接する発光部と、を備えた半導体発光素子が提供される。前記多層構造体は、複数の第１層と、前記複数の第１層どうしの間のそれぞれに設けられＩｎを含む第２層と、を含む。前記発光部は、複数の障壁層と、前記複数の障壁層どうしの間のそれぞれに設けられＩｎを含む井戸層と、を含む。前記第１層のIII族元素中におけるＩｎ組成比は、前記井戸層のIII族元素中におけるＩｎ組成比よりも低い。前記第２層のIII族元素中におけるＩｎ組成比は、前記井戸層のIII族元素中におけるＩｎ組成比よりも低い。前記障壁層のIII族元素中におけるＩｎ組成比は、前記井戸層のIII族元素中におけるＩｎ組成比よりも低い。前記多層構造体の前記ｎ形半導体層から前記ｐ形半導体層に向かう積層方向に対して垂直な第１方向に沿った軸の平均格子定数は、前記ｎ形半導体層の前記第１方向に沿った軸の平均格子定数よりも大きい。前記多層構造体の前記第１方向に沿った前記軸の前記平均格子定数と、前記発光部の前記第１方向に沿った軸の平均格子定数と、の差の絶対値は、前記多層構造体の前記第１方向に沿った前記軸の前記平均格子定数と、前記ｎ形半導体層の前記第１方向に沿った前記軸の前記平均格子定数と、の差の絶対値よりも小さい。
実施形態に係る半導体発光素子を示す模式的断面図である。 半導体発光素子の特性を示すグラフ図である。 図３（ａ）、図３（ｂ）及び図３（ｃ）は、半導体発光素子の特性を示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（実施の形態）
図１は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体発光素子１１０は、ｎ形半導体層１０と、ｐ形半導体層２０と、多層構造体４０と、発光部３０と、を備える。
ｎ形半導体層１０及びｐ形半導体層２０は、窒化物半導体を含む。
多層構造体４０は、ｎ形半導体層１０とｐ形半導体層２０との間に設けられる。多層構造体４０は、複数の第１層４１と、複数の第１層４１どうしの間のそれぞれに設けられＩｎを含む第２層４２と、を含む。第１層４１及び第２層４２には、III族元素を含む窒化物半導体が用いられる。
発光部３０は、多層構造体４０とｐ形半導体層２０との間において多層構造体４０に接する。発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間のそれぞれに設けられた井戸層３２と、を含む。障壁層３１及び井戸層３２には、III族元素を含む窒化物半導体が用いられる。
第１層４１のIII族元素中におけるＩｎ組成比は、井戸層３２のIII族元素中におけるＩｎ組成比よりも低い。第１層４１には、例えばＩｎを実質的に含まないＧａＮなどが用いられる。
第２層４２のIII族元素中におけるＩｎ組成比は、井戸層３２のIII族元素中におけるＩｎ組成比よりも低い。第２層４２には、Ｉｎ組成比が井戸層３２よりも低いＩｎＧａＮなどが用いられる。
障壁層３１のIII族元素中におけるＩｎ組成比は、井戸層３２のIII族元素中におけるＩｎ組成比よりも低い。これにより、障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きくなる。例えば、障壁層３１にはＧａＮまたはＩｎＧａＮが用いられ、井戸層３２にはＩｎＧａＮなどが用いられる。
ここで、ｎ形半導体層１０からｐ形半導体層２０に向かう積層方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向（第１方向）とする。Ｚ軸方向に対して垂直でＸ軸方向に対して垂直な方向をＹ軸方向とする。
多層構造体４０の第１方向に沿った軸の平均格子定数は、ｎ形半導体層１０の第１方向に沿った軸の平均格子定数よりも大きい。
多層構造体４０の第１方向に沿った軸の平均格子定数と、発光部３０の第１方向に沿った軸の平均格子定数と、の差の絶対値は、多層構造体４０の第１方向に沿った軸の平均格子定数と、ｎ形半導体層１０の第１方向に沿った軸の平均格子定数と、の差の絶対値よりも小さい。
例えば、ウルツ鉱型構造の窒化物半導体がｃ軸方向に結晶成長されている場合は、Ｚ軸方向がｃ軸方向となり、第１方向は例えばａ軸方向となる。第１方向は、例えばｍ軸方向でも良い。
以下では、多層構造体４０の第１方向に沿った軸の平均格子定数が、多層構造体４０のａ軸の平均格子定数であり、ｎ形半導体層１０の第１方向に沿った軸の平均格子定数が、ｎ形半導体層１０のａ軸の平均格子定数であり、発光部３０の第１方向に沿った軸の平均格子定数が、発光部３０のａ軸の平均格子定数である場合として説明する。
ここで、平均格子定数は、Ｘ線回折法によって得られる結晶層の回折像を基に得られる、その結晶層における平均的な格子間隔をいうものとする。平均格子定数は、例えば、逆格子マップ（逆格子空間マップ）により得られる。
例えば、発光部３０のａ軸の平均格子定数は、多層構造体４０のａ軸の平均格子定数と実質的に等しい。換言すると、発光部３０の格子は、多層構造体４０の格子とコヒーレント（コメンシュレート）である。コヒーレントの状態は、擬似格子整合（シュードモロフィック）の状態を含む。すなわち、発光部３０の格子と、多層構造体４０の格子と、は、連続的であり、格子定数の相違によるミスフィット欠陥（転位など）の発生が発光部３０において抑制された状態にある。
これにより、発光部３０における結晶歪みを抑制できる。これにより、結晶欠陥が抑制でき、発光効率が向上する。さらに、発光部３０におけるピエゾ電界の影響を抑制でき、発光効率が向上する。
図１に表したように、半導体発光素子１１０は、ｎ形半導体層１０の多層構造体４０とは反対の側に設けられた基板５と、基板５とｎ形半導体層１０との間に設けられたバッファ層６と、をさらに備えることができる。後述するように、例えば、基板５の上にバッファ層６が形成され、バッファ層６の上にｎ形半導体層１０の結晶が成長され、ｎ形半導体層１０の上に多層構造体４０の結晶が形成され、多層構造体４０の上に発光部３０の結晶が形成され、発光部３０の上にｐ形半導体層２０の結晶が形成される。基板５及びバッファ層６は、上記の結晶成長の後に除去されても良い。
多層構造体４０において、最もｎ形半導体層１０に近い側には例えば第１層４１が配置される。そして、第２層４２と第１層４１とが交互に積層される。そして、多層構造体４０において、最も発光部３０に近い側に第２層４２が配置される。
発光部３０において、最も多層構造体４０に近い側には例えば障壁層３１が配置される。そして、障壁層３１と井戸層３２とが交互に積層される。そして、発光部３０において、最もｐ形半導体層２０に近い側に障壁層３１がさらに配置される。
基板５としてＧａＮ層（ｎ形半導体層１０）を用い、その上にＩｎＧａＮ層（井戸層３２）を成長する際には、格子不整合差が大きく、欠陥が生じやすい。また、歪みを保ったままＩｎＧａＮ層を成長したときには、歪み有するＩｎＧａＮ層においては内部電界が大きくその影響のために、発光の高効率化が阻害される。
本実施形態においては、ａ軸方向の平均格子定数が下地のｎ形半導体層１０よりも大きい多層構造体４０を形成し、その上に、多層構造体４０の最表面とコヒーレントな発光部３０を成長させることで、発光部３０の歪みが低減され、高効率な発光が得られる。この新規な構成を創案する基となった現象は、発明者の実験により見出された。
以下、この実験について、説明する。
半導体発光素子１１０の作製方法の例は、以下である。
半導体発光素子１１０に含まれる半導体結晶の成長には、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法が用いられる。
基板５として、例えば、サファイアの（０００１）面を主面とする基板が用いられる。基板５を、例えば１１００℃のサセプタ温度でサーマルクリーングを行う。
サセプタ温度を５００℃に下げ、基板５の上に、バッファ層６の結晶を成長する。バッファ層６には、例えばＧａＮ層が用いられる。
サセプタ温度を１１２０℃まで昇温する。この状態で、ｎ形半導体層１０の結晶を成長する。ｎ形半導体層１０には、例えばＧａＮ層が用いられる。ｎ形半導体層１０は、例えば高温成長のＧａＮ層である。このＧａＮ層は、多層構造体４０の結晶成長の下地層となる。
なお、上記において、基板５にはサファイアの（０００１）面の基板の他に、ＳｉＣ基板またはＧａＮ基板を用いても良い。また、基板５には、サファイアの（０００１）面以外の面を有する基板を用いても良い。
キャリアガスをＨ２からＮ２に変え、サセプタ温度を８１０℃まで降温する。そして、第１層４１となるＧａＮ層の結晶を成長させる。第１層４１の厚さは、例えば３．１５ナノメートル（ｎｍ）とされる。さらに、第２層４２となる例えばＩｎ０．１Ｇａ０．９Ｎ層の結晶を成長させる。第２層４２の厚さは、例えば１ｎｍとされる。
このような第１層４１と第２層４２との組み合わせを１０周期（すなわち、第１層４１が１０層で、第２層４２が１０層）を形成する。これにより、多層構造体４０が形成される。
成長を中断し、サセプタ温度を８５０℃まで昇温し、障壁層３１となるＧａＮ層を成長する。障壁層３１の厚さは、例えば１４．５ｎｍとされる。なお、障壁層３１の厚さは、３ｎｍ以上２０ｎｍ以下に設定することが好ましい。障壁層３１の厚さが厚いと平坦性が向上する傾向があるが、障壁層３１の厚さが２０ｎｍよりも厚いと障壁層３１における歪みが大きくなりすぎる。障壁層３１の厚さが３ｎｍより薄いと表面の平坦性が十分でなくなる。障壁層３１の形成におけるサセプタ温度が９００℃〜１０００℃の範囲では、キャリアガスにはＮ２を用いることが好ましい。ただし、キャリアガスにＨ２を添加することで結晶品質を向上させることもできる。
その後、サセプタ温度を７００℃以上８５０℃以下の温度に降温し、井戸層３２となる例えばＩｎ０．２Ｇａ０．８Ｎ層を成長する。井戸層３２の厚さは、例えば２．５ｎｍとされる。なお、Ｉｎ組成比によって最適な成長温度は異なる。例えば、Ｉｎ組成比が低い青色ＬＥＤ用途には７８０℃以上８５０℃以下が好ましい。Ｉｎ組成比が高い緑色ＬＥＤ用途には７００℃以上８００℃以下が好ましい。
このような障壁層３１と井戸層３２との組み合わせを４周期（すなわち、障壁層３１が４層で、井戸層３２が４層）を形成する。さらに、最も上の井戸層３２の上に、最もｐ形半導体層２０の側となる障壁層３１を形成する。これにより、発光部３０が形成される。
上記において、障壁層３１の成長温度は、井戸層３２の成長温度よりも高いことが好ましい。障壁層３１の成長温度を井戸層３２の成長温度よりも高く設定することで、障壁層３１のＧａＮ層におけるピットの発生が抑制される。障壁層３１の成長温度は井戸層３２の成長温度よりも高く、障壁層３１の成長温度と井戸層３２の成長温度との差は、２００℃以下であることが好ましい。障壁層３１の成長温度と井戸層３２の成長温度との差を２００℃以下に設定することで、井戸層３２のＩｎＧａＮ層の劣化が抑制される。
その後、サセプタ温度を９７０℃に設定し、ＭｇドープのＡｌＧａＮ層を成長する。引き続き、９７０℃でＭｇドープのＧａＮ層を成長し、９７０℃でＭｇ高濃度ドープのＧａＮ層を成長する。ＭｇドープのＡｌＧａＮ層、ＭｇドープのＧａＮ層、及び、Ｍｇ高濃度ドープのＧａＮ層は、ｐ形半導体層２０に含まれる。
上記の結晶の成長後、反応炉から、結晶が成長された基板５を取り出し、電極形成を行い、チップ化し、発光ダイオードを作製した。
以下、参考例の半導体発光素子について説明する。
第１参考例の半導体発光素子１１９ａ（図示せず）は、半導体発光素子１１０において多層構造体４０を設けないものである。第１参考例の半導体発光素子１１９ａは、上記で説明した製造工程において、多層構造体４０の形成（第１層４１及び第２層４２の形成）を実施しないで、ｎ形半導体層１０の上に、発光部３０の形成（障壁層３１及び井戸層３２の形成）を実施したものである。それ以外の条件は、半導体発光素子１１０と同様である。
第２参考例の半導体発光素子１１９ｂ（図示せず）は、半導体発光素子１１０と同様に多層構造体４０を有する。ただし、多層構造体４０の構成が、半導体発光素子１１０とは異なる。すなわち、半導体発光素子１１９ｂにおいては、第１層４１にはＩｎ０．０８Ｇａ０．９２Ｎが用いられた。なお、第１層４１の厚さは１ｎｍである。第２層４２の条件は、半導体発光素子１１０と同様である。そして、半導体発光素子１１９ｂにおいては、第１層４１と第２層４２との組み合わせが２０周期（第１層４１が２０層であり第２層４２が２０層）とされた。それ以外の条件（例えば発光部３０の条件など）は、半導体発光素子１１０と同様とされた。
図２は、半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、上記の半導体発光素子１１０、１１９ａ及び１１９ｂの特性を評価した結果を示している。横軸は、入力した電流Ｉｃ（ミリアンペア：ｍＡ）であり、縦軸は、発光出力ＯＰ（任意目盛り）である。
図２に表したように、第１参考例の半導体発光素子１１９ａの発光出力ＯＰは低い。半導体発光素子１１９ａにおいては多層構造体４０が設けられないため、ｎ形半導体層１０のＧａＮの格子定数と、Ｉｎを含む発光部３０の格子定数と、の差の格子不整合により、発光部３０の結晶品質が低下したことが原因と考えられる。
第２参考例の半導体発光素子１１９ｂの発光出力ＯＰは、半導体発光素子１１９ａよりも増大している。これは、多層構造体４０を設けることで、ｎ形半導体層１０と発光部３０との間の格子不整合が多層構造体４０で緩和され、発光部３０の結晶品質が改善したことが原因と考えられる。しかし、半導体発光素子１１９ｂにおける発光出力ＯＰの向上は不十分である。
これに対し、本実施形態に係る半導体発光素子１１０の発光出力ＯＰは、半導体発光素子１１９ａよりも大きく、半導体発光素子１１９ｂよりも大きい。このように、本実施形態に係る半導体発光素子１１０によれば、大きい発光出力ＯＰが得られる。
すなわち、半導体発光素子１１０においては、発光部３０の結晶品質が、半導体発光素子１１９ｂよりもさらに高い。
以下、上記の半導体発光素子における結晶の特性を解析した結果を説明する。
図３（ａ）、図３（ｂ）及び図３（ｃ）は、半導体発光素子の特性を例示する模式図である。
すなわち、これらの図は、上記の半導体発光素子１１０、１１９ａ及び１１９ｂにおける、ｎ形半導体層１０、多層構造体４０及び発光部３０の格子定数を測定した結果を示す（２０４）逆格子マップである。それぞれの図において、横軸は、基板５の主面に対して水平方向（第１方向）の格子間隔の逆数を示し、縦軸は、基板５の主面に対して垂直方向（Ｚ軸方向）の格子間隔の逆数を示す。すなわち、横軸は、ａ軸方向の格子定数の逆数の指標となり、縦軸は、ｃ軸方向の格子定数の逆数の指標となる。
逆格子マップから、ｎ形半導体層１０、多層構造体４０及び発光部３０における平均の格子定数が得られる。
図３（ａ）に表したように、本実施形態に係る半導体発光素子１１０においては、多層構造体４０のａ軸の平均格子定数は、ｎ形半導体層１０のａ軸の平均格子定数よりも大きい。そして、発光部３０のａ軸の平均格子定数は、多層構造体４０のａ軸の平均格子定数と実質的に同じである。多層構造体４０のａ軸の平均格子定数と、ｎ形半導体層１０のａ軸の平均格子定数と、の差は、ｎ形半導体層１０のａ軸の平均格子定数を基準にしたときに９０ｐｐｍである。発光部３０のａ軸の平均格子定数と、ｎ形半導体層１０のａ軸の平均格子定数と、の差は、ｎ形半導体層１０のａ軸の平均格子定数を基準にしたときに８６ｐｐｍである。測定の誤差を考慮すると、発光部３０のａ軸の平均格子定数は、多層構造体４０のａ軸の平均格子定数と一致していると言える。
このように、半導体発光素子１１０においては、多層構造体４０のａ軸の平均格子定数と、発光部のａ軸の平均格子定数と、の差の絶対値（この例では４ｐｐｍ）は、多層構造体４０のａ軸の前記平均格子定数と、ｎ形半導体層１０のａ軸の平均格子定数と、の差の絶対値（この例では９０ｐｐｍ）よりも小さい。
図３（ｂ）に表したように、第１参考例の半導体発光素子１１９ａにおいては、発光部３０のａ軸の平均格子定数は、ｎ形半導体層１０のａ軸の平均格子定数よりも大きく、発光部３０のａ軸の平均格子定数と、ｎ形半導体層１０のａ軸の平均格子定数と、の差は、ｎ形半導体層１０のａ軸の平均格子定数を基準にしたときに３５８ｐｐｍである。このように、半導体発光素子１１９ａにおいては発光部３０のａ軸の平均格子定数が、下地となるｎ形半導体層１０のａ軸の平均格子定数と大きく離れた値である。このため、格子不整合が生じ、結晶品質が低下し、その結果発光出力が低いものと考えられる。
図３（ｃ）に表したように、第２参考例の半導体発光素子１１９ｂにおいては、多層構造体４０のａ軸の平均格子定数と、ｎ形半導体層１０のａ軸の平均格子定数と、の差は、ｎ形半導体層１０のａ軸の平均格子定数を基準にしたときに３７ｐｐｍである。発光部３０のａ軸の平均格子定数と、ｎ形半導体層１０のａ軸の平均格子定数と、の差は、ｎ形半導体層１０のａ軸の平均格子定数を基準にしたときに１３３ｐｐｍである。
このように、第２参考例の半導体発光素子１１９ｂにおいては、多層構造体４０のａ軸の平均格子定数と、発光部のａ軸の平均格子定数と、の差の絶対値（この例では９６ｐｐｍ）は、多層構造体４０のａ軸の前記平均格子定数と、ｎ形半導体層１０のａ軸の平均格子定数と、の差の絶対値（この例では３７ｐｐｍ）よりも大きい。
第２参考例の半導体発光素子１１９ｂにおいては、多層構造体４０のａ軸の平均格子定数は、ｎ形半導体層１０のａ軸の平均格子定数と、発光部３０のａ軸の平均格子定数と、の中間の値に設定されている。このため、ｎ形半導体層１０と多層構造体４０との間の１つ目の格子の不整合と、多層構造体４０と発光部３０との間の２つ目の格子の不整合が存在する。２つ目の格子の不整合（多層構造体４０と発光部３０との間の格子の不整合）に起因して、発光部３０において歪みが発生し、発光部３０の結晶品質が低下し、結果として発光出力ＯＰの向上が不十分になったものと考えられる。
これに対し、本実施形態に係る半導体発光素子１１０においては、多層構造体４０とｎ形半導体層１０との間に格子不整合が存在するが、発光部３０と多層構造体４０との間には格子不整合が実質的に存在しない。すなわち、ｎ形半導体層１０と発光部３０との間における平均格子定数の差を、ｎ形半導体層１０と多層構造体４０との間における平均格子定数の差に割り当て、発光部３０と多層構造体４０との間においては平均格子定数の差を実質的に発生させない。この構成においては、ｎ形半導体層１０と発光部３０との間における平均格子定数の差が、それらの間に設けられた多層構造体４０における結晶緩和により吸収される。多層構造体４０は、発光に直接的に寄与する部分ではないため、結晶緩和などが生じても実用的な問題は生じない。そして、発光部３０のａ軸の平均格子定数が、多層構造体４０のａ軸の平均格子定数と一致、または、近いため、発光部３０における結晶品質を高めることができる。
半導体発光素子１１０においては、このように高い発光効率が得られることから、発光部３０の格子は、多層構造体４０の格子とコヒーレントであると考えられる。
以下では、説明を簡単にするために、「ａ軸の格子定数」を、単に「格子定数」と言うことにする。また、閃亜鉛鉱構造の半導体発光素子の説明（後述の第３参考例及び第４参考例）においては、「第１方向に沿った軸の格子定数」を、単に「格子定数」と言うことにする。
下地半導体層の上に多層構造体４０を設け、その上に発光部３０を設ける構造は知られているが、この場合には多層構造体４０に含まれる第１層４１の格子定数及び第２層４２の平均の格子定数は、発光部３０の格子定数よりも下地半導体層の格子定数に近くなるように設定される。
例えば、第３参考例の半導体発光素子においては、下地半導体層としてＩｎＰを用い、その上に、厚さが約１０ｎｍのＩｎ０．４Ｇａ０．６Ａｓの第１層４１と、厚さが約１０ｎｍのＩｎ０．６Ｇａ０．４Ａｓの第２層４２と、を交互に積層した多層構造体４０を設け、その上に、発光部３０が設けられる。この発光部３０は、Ｉｎ０．８４Ｇａ０．１６Ｐの下側クラッド層と、Ｉｎ０．８４Ｇａ０．１６Ｐの上側クラッド層と、それらの間に設けられたＩｎ０．４Ｇａ０．６Ａｓの活性層と、を有する。この構成においては、第２層４２の格子定数は下地半導体層の格子定数よりも小さく、第１層４１の格子定数は下地半導体層の格子定数よりも大きい。そして、下側クラッド層、上側クラッド層及び活性層を含む発光部３０の格子定数は、第１層４１の格子定数に実質的に一致する。この多層構造体４０においては、第２層４２の格子定数が下地半導体層の格子定数よりも小さく設定されることから、多層構造体４０の平均の格子定数は、第１層４１の格子定数よりも低下し、すなわち、発光部３０の格子定数よりも小さくなる。このように、第３参考例においては、多層構造体４０の平均の格子定数は、発光部３０の平均の格子定数よりも小さく設定される。すなわち、多層構造体４０の平均の格子定数は、発光部３０の平均の格子定数と、下地半導体層の格子定数と、間に設定される。
例えば、第４参考例の半導体発光素子においては、下地半導体層としてＧａＡｓを用い、その上に、Ｉｎ０．２５Ｇａ０．７５Ｐの第１層４１とＩｎ０．７５Ｇａ０．２５Ｐの第２層４２とを交互に積層した多層構造体４０を設け、その上に、発光部３０が設けられる。この発光部３０は、Ｉｎ０．２５Ｇａ０．７５Ｐの下側クラッド層と、Ｉｎ０．２５Ｇａ０．７５Ｐの上側クラッド層と、それらの間に設けられたＧａＡｓ０．６Ｐ０．４の活性層と、を有する。この構成においては、第２層４２の格子定数は下地半導体層の格子定数よりも大きく、第１層４１の格子定数は下地半導体層の格子定数よりも小さい。そして、下側クラッド層、上側クラッド層及び活性層を含む発光部３０の格子定数は、第１層４１の格子定数に実質的に一致する。この多層構造体４０においては、第２層４２の格子定数が下地半導体層の格子定数よりも大きく設定されることから、多層構造体４０の平均の格子定数は、第１層４１の格子定数よりも増大し、すなわち、発光部３０の格子定数よりも大きくなる。このように、第４参考例においては、多層構造体４０の平均の格子定数は、発光部３０の平均の格子定数よりも大きく設定される。すなわち、多層構造体４０の平均の格子定数は、発光部３０の平均の格子定数と、下地半導体層の格子定数と、間に設定される。
このように、第３参考例及び第４参考例においては、多層構造体４０の平均の格子定数を、発光部３０の平均の格子定数と、下地半導体層の格子定数と、の間に設定することで、下地半導体層と発光部３０との間の格子不整合を緩和しようと試みるものである。このような第３参考例及び第４参考例においては、第２参考例と同様に、多層構造体４０と発光部３０との間で格子定数の不整合が大きい。
これに対し、本実施形態に係る半導体発光素子１１０においては、多層構造体４０の平均格子定数を、発光部３０の平均格子定数とｎ形半導体層１０の平均格子定数との間の値よりも大きく設定し、多層構造体４０の平均格子定数を発光部３０の平均格子定数と一致する値または近い値に設定する。これにより、発光部３０における結晶品質を向上させる。このように多層構造体４０の平均格子定数を発光部３０の平均格子定数と一致する値または近い値に設定することで特性が向上する現象は、図２及び図３（ａ）〜図３（ｃ）に関して説明した実験結果により初めて見出されたものである。
すなわち、発明者は、上記の実験結果により新た見出された現象に基づいて本実施形態に係る構成を構築した。この構成は、上記の第３参考例及び第４参考例のように、多層構造体４０の平均の格子定数を、発光部３０と下地半導体層との間に設定することで格子不整合を緩和しようとする発想では想到できないものである。
このように、多層構造体４０の平均格子定数を、ｎ形半導体層１０の平均格子定数よりも大きく設定し、多層構造体４０の平均格子定数と発光部３０の平均格子定数との差を、多層構造体４０の平均格子定数とｎ形半導体層１０の平均格子定数との差よりも小さくし、多層構造体４０の平均格子定数と発光部３０の平均格子定数とを実質的に一致させ、または近接させることで、結晶欠陥が抑制でき、発光効率を向上させることができる。
すなわち、本実施形態に係る半導体発光素子１１０においては、発光部３０よりもｎ形半導体層１０の側に配置される多層構造体４０で歪みを緩和し、ｎ形半導体層１０と発光部３０との間の格子不整合を吸収する。これにより、発光部３０における歪みによる欠陥形成が低減される。さらに、ピエゾ電界の効果を低減させることができる。その結果、高効率で高輝度な半導体発光素子を提供できる。
実施形態によれば、発光に寄与する領域である発光部３０の結晶成長においては転位が生じ難く、井戸層３２の歪みが低減される。これにより、ピエゾ電界の影響を低減させることが可能となり、高効率な発光を得ることが可能となる。
実施形態においては、多層構造体４０における結晶成長方向（Ｚ軸方向）に対して実質的に垂直な第１方向に沿った軸の格子間隔は、ｎ形半導体層１０における第１方向に沿った軸の格子間隔よりも大きく、多層構造体４０と発光部３０とで擬似格子整合になる。例えば、ｃ面ＧａＮ層を成長する場合においては、第１方向に沿った軸の格子定数は、ａ軸の格子定数となる。また、第１方向に沿った軸の格子定数は、ｍ軸方向の格子定数でも良い。すなわち、第１方向を軸とした格子間隔の統計量が、ｎ形半導体層１０よりも多層構造体４０が大きく、多層構造体４０と発光部３０とで擬似格子整合であれば良い。また、ａ面、ｒ面、ｍ面、（１１−２２）面、（２０−２１）面、及び、それ以外の面方位を持つ窒化物半導体や、閃亜鉛鉱構造の窒化物半導体においても同様である。
この構成においては、多層構造体４０の表面におけるａ軸の格子定数を予め大きくすることで、結晶表面の平坦性の劣化を最小限に抑えながら、格子の一部を緩和し、発光部３０のＩｎＧａＮ層との格子定数差を低減する。これにより、高品質なＩｎＧａＮ系材料を用いた井戸層３２を形成することが可能となる。
半導体発光素子１１０において、第２層４２（例えばＩｎＧａＮ層）のIII族元素中におけるＩｎ組成比は、井戸層３２（例えばＩｎＧａＮ層）のIII族元素中おけるＩｎ組成比よりも低いことが好ましい。これにより井戸層３２から放出された発光光が第２層４２で吸収されることを抑制できる。
第２層４２の厚さは０．５ｎｍ以上〜２．０ｎｍ以下が好ましい。第１層４１の厚さは第２層４２の厚さよりも厚いことが好ましい。
多層構造体４０における周期の数は、５周期以上であることが好ましい。すなわち、第１層４１の数及び第２層４２の数は５以上であることが好ましい。
多層構造体４０の厚さ（複数の第１層４１と複数の第２層４２との合計の厚さ）は、２０ｎｍ以上１０００ｎｍ以下であることが望ましい。この厚さが２０ｎｍよりも薄いと、ｎ形半導体層１０と発光部３０との距離が過度に短くなり、多層構造体４０における結晶の欠陥によって発光効率が低下する。この厚さが１０００ｎｍよりも厚いと、多層構造体４０における結晶品質が劣化し、この上に成長される発光部３０の特性が劣化する。
多層構造体４０の複数の第１層４１どうしにおいて、組成は必ずしも同じでなくても良い。また、多層構造体４０の複数の第２層４２どうしにおいて、組成は必ずしも同じでなくても良い。
多層構造体４０におけるａ軸の平均格子定数は、例えばｎ形半導体層１０のａ軸の平均格子定数よりも、ｎ形半導体層１０のａ軸の平均格子定数の約０．０１％〜０．０３％大きくされる。
多層構造体４０の発光部３０の側の第１層４１においては、ａ軸の格子定数は、ｎ形半導体層１０の格子定数よりも大きく、第２層４２のａ軸の格子定数よりも小さいことが望ましい。
多層構造体４０の発光部３０の側の部分においては、１つの第１層４１と１つの第２層４２との組み合わせ（周期）における平均のＩｎ組成比でＩｎを含むＩｎＧａＮ層の格子定数と同じ格子定数を有することが好ましい。これにより、多層構造体４０の表面（発光部３０の側の面）の平坦性を保ちながら、ａ軸の格子定数を効率的に変化させることができる。
多層構造体４０における平均Ｉｎ組成比（多層構造体平均Ｉｎ組成比Ａ１）は、発光部３０における平均Ｉｎ組成比（発光部平均Ｉｎ組成比Ａ２）以下であることが好ましい。
すなわち、複数の第１層４１の数をＮ１（Ｎ１は２以上の整数）とする。複数の第１層４１のうちのｉ番目（ｉは２以上Ｎ１以下の整数）の第１層４１は、III族元素中におけるＩｎ組成比ｘ１ｉ（III族元素中におけるＩｎの原子数比）を有し、層厚ｔ１ｉ（ナノメートル）を有するものとする。
複数の第２層４２の数をＮ２（Ｎ２は２以上の整数）とする。複数の第２層４２のうちのｊ番目（ｊは２以上Ｎ２以下の整数）の第２層４２は、III族元素中におけるＩｎ組成比ｘ２ｊ（III族元素中におけるＩｎの原子数比）を有し、層厚ｔ２ｊ（ナノメートル）を有するものとする。Ｎ１はＮ２と同じである。または、Ｎ１とＮ２との差の絶対値は１である。
複数の障壁層３１の数をＮ３（Ｎ３は２以上の整数）とする。複数の障壁層３１のうちのｋ番目（ｋは２以上Ｎ３以下の整数）の障壁層３１は、III族元素中におけるＩｎ組成比ｘ３ｋ（III族元素中におけるＩｎの原子数比）を有し、層厚ｔ３ｋ（ナノメートル）を有するものとする。
複数の井戸層３２の数をＮ４（Ｎ４は２以上の整数）とする。複数の井戸層３２のうちのｌ番目（ｌは２以上Ｎ４以下の整数）の井戸層３２は、III族元素中におけるＩｎ組成比ｘ４ｌ（III族元素中におけるＩｎの原子数比）を有し、層厚ｔ４ｌ（ナノメートル）を有するものとする。Ｎ３はＮ４と同じとすることができる。または、Ｎ３はＮ４よりも１大きい。
多層構造体平均Ｉｎ組成比Ａ１は、以下の第１式で表されるものとする。

発光部平均Ｉｎ組成比Ａ２は、以下の第２式で表されるものとする。

このとき、多層構造体平均Ｉｎ組成比Ａ１は、発光部平均Ｉｎ組成比Ａ２以下に設定することが望ましい。これにより、多層構造体４０に含まれる材料のａ軸の格子定数が、発光部３０に含まれる材料のａ軸の格子定数と、ｎ形半導体層１０のａ軸の格子定数と、の間に設定されることで、過度な歪みが発生し難くなり、より好ましい。
多層構造体平均Ｉｎ組成比Ａ１が、発光部平均Ｉｎ組成比Ａ２よりも大きくなると、多層構造体４０に過度の歪みは発生し、特性が劣化し易くなる。
多層構造体平均Ｉｎ組成比Ａ１は、発光部平均Ｉｎ組成比Ａ２に近いことが望ましい。これにより、多層構造体４０に含まれる材料のａ軸の格子定数が、発光部３０に含まれる材料のａ軸の格子定数に近くなることで、過度な歪みがさらに発生し難くなり、より好ましい。多層構造体平均Ｉｎ組成比Ａ１と発光部平均Ｉｎ組成比Ａ２との差の絶対値の多層構造体平均Ｉｎ組成比Ａ１に対する比をＩｎ組成差比ＲＡ（ＲＡ＝｜Ａ１−Ａ２｜／Ａ１）とすると、Ｉｎ組成差比ＲＡは小さいことが望ましい。Ｉｎ組成差比ＲＡは１よりも小さいことが望ましい。
例えば、本実施形態に係る上記の半導体発光素子１１０においては、多層構造体平均Ｉｎ組成比Ａ１は、０．０２４０であり、発光部平均Ｉｎ組成比Ａ２は、０．０２４２である。なお、第２参考例の半導体発光素子１１９ｂにおいては、多層構造体平均Ｉｎ組成比Ａ１は、０．０１９であり、発光部平均Ｉｎ組成比Ａ２は、０．０２４２である。
半導体発光素子１１０におけるＩｎ組成差比ＲＡは、０．００８であり、半導体発光素子１１９ｂにおけるＩｎ組成差比ＲＡは、０．２７３である。なお、半導体発光素子１１０において、Ｉｎ組成差比ＲＡは、多層構造体４０のａ軸の平均格子定数と、発光部のａ軸の平均格子定数と、の差の絶対値（この例では４ｐｐｍ）よりも大きい。すなわち、実施形態においては、多層構造体４０と発光部３０とにおける平均Ｉｎ組成比の差よりも多層構造体４０と発光部とにおけるａ軸の平均格子定数の差が小さくなっている。
このように、本実施形態に係る半導体発光素子１１０においては、多層構造体平均Ｉｎ組成比Ａ１を、発光部平均Ｉｎ組成比Ａ２に近い値（または同じ値）に設定している。発光部３０の格子は、多層構造体４０の格子とコヒーレントとなる。
なお、本実施形態においては、多層構造体４０のａ軸の平均格子定数が、ｎ形半導体層１０のａ軸の平均格子定数よりも大きく、かつ、多層構造体のａ軸の平均格子定数と発光部３０のａ軸の平均格子定数との差の絶対値が、多層構造体４０のａ軸の平均格子定数とｎ形半導体層１０のａ軸の平均格子定数との差の絶対値よりも小さく設定されれば良く、第２層４２におけるＩｎ組成比と、井戸層３２におけるＩｎ組成比と、の関係は、任意である。例えば、上記の半導体発光素子１１０においては、第２層４２におけるＩｎ組成比（０．１）は、井戸層３２におけるＩｎ組成比（０．２）よりも低い。また、実施形態において、第２層４２におけるＩｎ組成比を、井戸層３２におけるＩｎ組成比以上に設定しても良い。
発光部３０とｎ形半導体層１０との間における格子不整合は、発光部３０の井戸層３２におけるＩｎ組成比が高くなると大きくなる。すなわち、発光部３０からの発光光の波長が青よりも緑である場合の方が、格子不整合が大きくなる。従って、本実施形態を適用したときに得られる発光部３０の結晶品質の向上の効果は、発光光の波長が長いときにより効果的に発揮される。
例えば、発光部３０から放出される発光光の主波長は、４００ｎｍ以上７００以下であることが好ましい。さらに、４４０ｎｍ以上５５０以下であることがより好ましい。例えば、井戸層３２におけるＩｎ組成比は、０．１５以上０．２５以下であることが望ましい。さらに、０．１５以上０．２５以下であることがより好ましい。
このような構成において、発光部３０とｎ形半導体層１０との間における格子不整合が特に大きく、結晶品質の向上の効果が特に効果的に発揮される。
実施形態において、多層構造体４０のバンドギャップエネルギーは、発光部３０のバンドギャップエネルギーよりも大きいことが望ましい。これにより、多層構造体４０において意図していない光が放出されることが抑制され、そして、発光部４０から放出された光が多層構造体４０で吸収されることが抑制される。さらに、多層構造体４０のバンドギャップエネルギーは、ｎ形半導体層１０のバンドギャップエネルギーよりも小さく、多層構造体４０のバンドギャップエネルギーとｎ形半導体層１０のバンドギャップエネルギーとの差の絶対値は、発光部４０のバンドギャップエネルギーとｎ形半導体層１０のバンドギャップエネルギーとの差の絶対値よりも小さいことがさらに望ましい。これにより、多層構造体４０に含まれる第１層４１及び第２層４２の少なくともいずれかが障壁層として機能することが抑制される。これにより、多層構造体４０を設けたことによる動作電圧の上昇が抑制される。
なお、半導体発光素子１１０の発光部３０から放出される光のピークは５２０ｎｍであった。一方、半導体発光素子１１０と同様の多層構造体４０を有し、発光部３０を有していない構造のサンプルを作製しフォトルミネッセンス測定を行ったところ、多層構造体４０からの発光ピークは３８１ｎｍであった。多層構造体４０からの発光のピーク波長は、半導体発光素子１１０の発光部３０からの発光のピーク波長よりも十分に短く（バンドギャップエネルギーは大きく）、下地半導体層（ｎ形半導体層１０）のＧａＮの３６５ｎｍに近い。
実施形態に係る半導体発光素子１１０は種々の変形が可能である。
例えば、多層構造体４０において、最もｎ形半導体層１０に近い側に第１層４１が配置され、そして第２層４２と第１層４１とが交互に積層され、さらに、多層構造体４０において最も発光部３０に近い側に第１層４１が配置されても良い。この場合において、例えば、発光部３０のうちで多層構造体４０に最も近い側に、井戸層３２が配置されても良く、または、障壁層３１が配置されても良い。
例えば、多層構造体４０において、最もｎ形半導体層１０に近い側に第２層４２が配置され、そして第１層４１と第２層４２とが交互に積層され、さらに、多層構造体４０において最も発光部３０に近い側に第２層４２が配置されても良い。この場合において、例えば、発光部３０のうちで多層構造体４０に最も近い側に、井戸層３２が配置されても良く、または、障壁層３１が配置されても良い。
半導体発光素子１１０の作製方法として上記で説明した方法は、実施形態に係る半導体発光素子の製造方法の例の１つであり、製造方法は種々の変形が可能である。
例えば、結晶成長には、窒化物半導体を成長させるために用いられる任意の方法が採用できる。
Ｇａの原料としては、例えば、ＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）などが用いられる。Ｉｎの原料としては、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などが用いられる。Ａｌの原料としては、例えば、ＴＭＡｌ（トリメチルアルミニウム）などが用いられる。Ｎの原料としてはＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などが用いられる。Ｓｉの原料としては、例えばＳｉＨ４（モノシラン）などが用いられる。Ｍｇの原料としては、例えばＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）などが用いられる。ただし、実施形態はこれに限らず、それぞれの元素に適した任意の材料を用いることができる。
本実施形態に係る半導体発光素子は、ＬＥＤに応用できる。このＬＥＤが上記は、表示装置や照明などに応用できる。また、本実施形態に係る半導体発光素子は、例えば、高密度記憶ディスクへ読み書きするための光源として用いられるレーザダイオード（ＬＤ）などにも応用できる。
実施形態によれば、結晶歪みを抑制した半導体発光素子が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、バッファ層、ｎ形半導体層、ｐ形半導体層、発光部、障壁層、井戸層及び積層構造体などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…基板、 ６…バッファ層、 １０…ｎ形半導体層、 ２０…ｐ側半導体層、 ３０…発光部、 ３１…障壁層、 ３２…発光層、 ４０…多層構造体、 ４１…第１層、 ４２…第２層、 １１０、１１９ａ、１１９ｂ…半導体発光素子、 Ｉｃ…電流、 ＯＰ…発光出力

Claims (7)

  1. 窒化物半導体を含むｎ形半導体層と、
    窒化物半導体を含むｐ形半導体層と、
    前記ｎ形半導体層と前記ｐ形半導体層との間に設けられ、複数の第１層と、前記複数の第１層どうしの間のそれぞれに設けられＩｎを含む第２層と、を含む多層構造体と、
    前記多層構造体と前記ｐ形半導体層との間において前記多層構造体に接し、複数の障壁層と、前記複数の障壁層どうしの間のそれぞれに設けられＩｎを含む井戸層と、を含む発光部と、
    を備え、
    前記第１層のIII族元素中におけるＩｎ組成比は、前記井戸層のIII族元素中におけるＩｎ組成比よりも低く、
    前記第２層のIII族元素中におけるＩｎ組成比は、前記井戸層のIII族元素中におけるＩｎ組成比よりも低く、
    前記障壁層のIII族元素中におけるＩｎ組成比は、前記井戸層のIII族元素中におけるＩｎ組成比よりも低く、
    前記多層構造体の前記ｎ形半導体層から前記ｐ形半導体層に向かう積層方向に対して垂直な第１方向に沿った軸の平均格子定数は、前記ｎ形半導体層の前記第１方向に沿った軸の平均格子定数よりも大きく、
    前記多層構造体の前記第１方向に沿った前記軸の前記平均格子定数と、前記発光部の前記第１方向に沿った軸の平均格子定数と、の差の絶対値は、前記多層構造体の前記第１方向に沿った前記軸の前記平均格子定数と、前記ｎ形半導体層の前記第１方向に沿った前記軸の前記平均格子定数と、の差の絶対値よりも小さいことを特徴とする半導体発光素子。
  2. 前記発光部の格子は、前記多層構造体の格子とコヒーレントであることを特徴とする請求項１記載の半導体発光素子。
  3. 前記複数の第１層の数をＮ１（Ｎ１は２以上の整数）とし、前記複数の第１層のうちのｉ番目（ｉは２以上Ｎ１以下の整数）の前記第１層は、III族元素中におけるＩｎ組成比ｘ１ｉを有し、層厚ｔ１ｉ（ナノメートル）を有し、
    前記複数の第２層の数をＮ２（Ｎ２は２以上の整数）とし、前記複数の第２層のうちのｊ番目（ｊは２以上Ｎ２以下の整数）の前記第２層は、III族元素中におけるＩｎ組成比ｘ２ｊを有し、層厚ｔ２ｊ（ナノメートル）を有し、
    前記複数の障壁層の数をＮ３（Ｎ３は２以上の整数）とし、前記複数の障壁層のうちのｋ番目（ｋは２以上Ｎ３以下の整数）の前記障壁層は、III族元素中におけるＩｎ組成比ｘ３ｋを有し、層厚ｔ３ｋ（ナノメートル）を有し、
    前記複数の井戸層の数をＮ４（Ｎ４は２以上の整数）とし、前記複数の井戸層のうちのｌ番目（ｌは２以上Ｎ４以下の整数）の前記井戸層は、III族元素中におけるＩｎ組成比ｘ４ｌを有し、層厚ｔ４ｌ（ナノメートル）を有し、
    多層構造体平均Ｉｎ組成比Ａ１を

    とし、発光部平均Ｉｎ組成比Ａ２を

    としたとき、前記多層構造体平均Ｉｎ組成比Ａ１は、前記発光部平均Ｉｎ組成比Ａ２以下であることを特徴とする半導体発光素子。
  4. 前記多層構造体平均Ｉｎ組成比Ａ１と前記発光部平均Ｉｎ組成比Ａ２との差の絶対値の前記多層構造体平均Ｉｎ組成比Ａ１に対する比は、１よりも小さいことを特徴とする請求項３記載の半導体発光素子。
  5. 前記井戸層におけるＩｎ組成比は、０．１５以上０．２５以下であることを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記多層構造体のバンドギャップエネルギーは、前記発光部のバンドギャップエネルギーよりも大きいことを特徴とする請求項１〜５のいずれか１つに記載の半導体発光素子。
  7. 前記多層構造体の前記バンドギャップエネルギーは、前記ｎ形半導体層のバンドギャップエネルギーよりも小さく、前記多層構造体の前記バンドギャップエネルギーと前記ｎ形半導体層の前記バンドギャップエネルギーとの差の絶対値は、前記発光部の前記バンドギャップエネルギーと前記ｎ形半導体層の前記バンドギャップエネルギーとの差の絶対値よりも小さいことを特徴とする請求項６記載の半導体発光素子。
JP2010178534A 2010-08-09 2010-08-09 半導体発光素子 Expired - Fee Related JP5388967B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010178534A JP5388967B2 (ja) 2010-08-09 2010-08-09 半導体発光素子
US13/032,934 US20120032209A1 (en) 2010-08-09 2011-02-23 Semiconductor light emitting device
EP11157657A EP2418697A3 (en) 2010-08-09 2011-03-10 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010178534A JP5388967B2 (ja) 2010-08-09 2010-08-09 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013132112A Division JP2013219386A (ja) 2013-06-24 2013-06-24 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2012038958A true JP2012038958A (ja) 2012-02-23
JP5388967B2 JP5388967B2 (ja) 2014-01-15

Family

ID=43875246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010178534A Expired - Fee Related JP5388967B2 (ja) 2010-08-09 2010-08-09 半導体発光素子

Country Status (3)

Country Link
US (1) US20120032209A1 (ja)
EP (1) EP2418697A3 (ja)
JP (1) JP5388967B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219386A (ja) * 2013-06-24 2013-10-24 Toshiba Corp 半導体発光素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973946B1 (fr) * 2011-04-08 2013-03-22 Saint Gobain Dispositif électronique a couches
US9917228B2 (en) * 2014-07-07 2018-03-13 Sony Corporation Semiconductor optical device
KR101696539B1 (ko) * 2015-03-09 2017-01-16 한양대학교 산학협력단 박막, 그 제조 방법, 및 그 제조 장치
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864910A (ja) * 1994-08-23 1996-03-08 Sanyo Electric Co Ltd 半導体発光素子
JPH10242512A (ja) * 1997-02-24 1998-09-11 Toshiba Corp 半導体発光装置
JPH1174560A (ja) * 1997-08-29 1999-03-16 Toshiba Corp ＧａＮ系化合物半導体発光素子およびその製造方法
JPH11330554A (ja) * 1998-03-12 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002305323A (ja) * 2000-07-03 2002-10-18 Nichia Chem Ind Ltd ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP2005191306A (ja) * 2003-12-25 2005-07-14 Nichia Chem Ind Ltd 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5048236B2 (ja) * 2005-11-10 2012-10-17 住友電気工業株式会社 半導体発光素子、および半導体発光素子を作製する方法
KR100864609B1 (ko) * 2007-07-04 2008-10-22 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
JP5627871B2 (ja) * 2009-10-30 2014-11-19 フューチャー ライト リミテッド ライアビリティ カンパニー 半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864910A (ja) * 1994-08-23 1996-03-08 Sanyo Electric Co Ltd 半導体発光素子
JPH10242512A (ja) * 1997-02-24 1998-09-11 Toshiba Corp 半導体発光装置
JPH1174560A (ja) * 1997-08-29 1999-03-16 Toshiba Corp ＧａＮ系化合物半導体発光素子およびその製造方法
JPH11330554A (ja) * 1998-03-12 1999-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002305323A (ja) * 2000-07-03 2002-10-18 Nichia Chem Ind Ltd ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP2005191306A (ja) * 2003-12-25 2005-07-14 Nichia Chem Ind Ltd 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219386A (ja) * 2013-06-24 2013-10-24 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
EP2418697A2 (en) 2012-02-15
EP2418697A3 (en) 2012-12-05
JP5388967B2 (ja) 2014-01-15
US20120032209A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5372045B2 (ja) 半導体発光素子
US8728237B2 (en) Crystal growth method for nitride semiconductor having a multiquantum well structure
JP2008078613A (ja) 窒化物半導体の製造方法及び窒化物半導体素子
JP5279006B2 (ja) 窒化物半導体発光素子
JP2006108585A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
US8759851B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP2007281257A (ja) Ｉｉｉ族窒化物半導体発光素子
JP5383880B1 (ja) 窒化物半導体層の製造方法及び半導体発光素子の製造方法
JP5388967B2 (ja) 半導体発光素子
JP2015177025A (ja) 光半導体素子
JP2013004846A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6019541B2 (ja) 半導体発光素子
JP4856792B2 (ja) 窒化物半導体素子の製造方法
JP6483566B2 (ja) 半導体発光素子
JP2004048076A (ja) 半導体素子およびその製造方法
JP5349420B2 (ja) 半導体発光素子の製造方法
JP5443324B2 (ja) 光半導体素子
JP5175967B1 (ja) 半導体発光素子及び半導体ウェーハ
JP2009027022A (ja) 窒化物半導体発光素子
KR100742989B1 (ko) 질화갈륨계 발광 소자의 제조 방법
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP2013219386A (ja) 半導体発光素子
JP6010088B2 (ja) 半導体発光素子
JP5651758B2 (ja) 半導体発光素子
JP2013084957A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008

LAPS Cancellation because of no payment of annual fees