KR100967841B1 - 질화갈륨계 화합물 반도체 발광소자 - Google Patents

질화갈륨계 화합물 반도체 발광소자 Download PDF

Info

Publication number
KR100967841B1
KR100967841B1 KR1020087000313A KR20087000313A KR100967841B1 KR 100967841 B1 KR100967841 B1 KR 100967841B1 KR 1020087000313 A KR1020087000313 A KR 1020087000313A KR 20087000313 A KR20087000313 A KR 20087000313A KR 100967841 B1 KR100967841 B1 KR 100967841B1
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
emitting device
light emitting
compound semiconductor
Prior art date
Application number
KR1020087000313A
Other languages
English (en)
Other versions
KR20080015922A (ko
Inventor
히사유키 미키
히로나오 시노하라
코지 카메이
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080015922A publication Critical patent/KR20080015922A/ko
Application granted granted Critical
Publication of KR100967841B1 publication Critical patent/KR100967841B1/ko

Links

Images

Abstract

본 발명의 목적은 우수한 광추출 효율을 달성하는 반사성 양극을 갖는 질화갈륨계 화합물 반도체 발광소자를 제공하는 것이다. 본 발명은 질화갈륨계 화합물 반도체 발광소자는 기판 상에 n형 반도체층, 발광층 및 p형 반도체층을 포함하는 질화갈륨계 화합물 반도체 층구조를 갖고, 상기 p형 반도체층 상에 형성된 전극은 투명 재료층 및 상기 투명 재료층 상에 형성된 반사성 금속층을 포함하는 반사성 양극이다.
질화갈륨 화합물 반도체 발광소자

Description

질화갈륨계 화합물 반도체 발광소자{GALLIUM NITRIDE-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE}
(관련출원의 상호참조)
본 출원은 35 U.S.C. §111(b)에 따라서 2005년 7월 12일에 출원한 미국 가출원번호 제60/698,006호의 제출일의 35 U.S.C. §119(e)(1)에 따른 이익을 주장하는 35 U.S.C. §111(a) 하에 제출된 출원이다.
본 발명은 질화갈륨계 화합물 반도체 발광소자에 관한 것으로, 더욱 구체적으로 우수한 광추출 효율을 달성하는 반사형 양극을 구비한 플립칩형 질화갈륨계 화합물 반도체 발광소자에 관한 것이다.
최근, GaN계 화합물 반도체 재료가 단파장 발광소자용 반도체 재료로서 주목받아 왔다. GaN계 화합물 반도체는 단결정 사파이어를 포함한 각종의 산화물 및 III-V 화합물의 기판 상에 유기금속 화학 증착법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 방법을 사용함으로써 제조된다.
GaN계 화합물 반도체 재료의 특징 중 하나는 전류 확산이 길이방향에서 발생하기 어렵다는 것이다. 그 결과, 전류가 전극 바로 아래의 반도체에만 주입되어, 발광층으로부터 발광된 광이 전극에 의해 차단되어 외부로 추출될 수 없다. 한 해 결방법으로는 이러한 형태의 소자의 양극을 투명 전극으로 형성함으로써 광을 양극을 통하여 추출할 수 있다. 다른 해결방법은 반사성 양극을 사용하는 플립칩 디자인을 채용하여, 발광광을 기판을 통해 추출하는 것이다.
종래의 플립칩 소자의 양극은 Pt 또는 Ni 등의 콘택트 금속과 Rh 또는 Ag 등의 반사성 금속을 조합함으로써 적층구조로 형성된다(예컨대, 일본 특허공개 2000-183400호 공보 참조).
한편, 발광소자의 외부양자 효율은 광추출 효율과 내부양자 효율의 곱으로서 정의된다. 내부양자 효율은 상기 소자에 주입된 전류 에너지가 광으로 변환된 비율을 나타낸다. 광추출 효율은 반도체 결정 내에서 발생된 광이 외부로 추출될 수 있는 비율을 나타낸다.
투명전극을 사용하는 해결방법에 있어서는, 반도체 결정으로부터 대기로의 광추출 효율을 증가시키기 위해 채용한 기술은 반도체의 광추출면 상에 요철을 형성하는 것이다. 드라이 에칭, 웨트 에칭, 다이싱(dicing), 다이아몬드 침을 사용한 스크라이빙, 및 레이저 스크라이빙과 같은 방법을 채용하여 반도체 표면 상에 요철을 형성할 수 있다. 그러나, 반도체 재료에 이러한 가공을 행할 경우에, 반도체층은 이 가공에 의한 스트레인 때문에 손상되어; 그 결과 이러한 가공에 의해 광추출 효율이 증대하여도 내부양자 효율이 감소하여, 결국은 발광강도가 증가할 수 없게 된다. 더욱이, 발광소자가 전류 누출 등에 의해서 파괴되는 경우도 있어 생산 수율이 저하하게 된다.
상기 상황의 점에서, 광추출 효율을 향상시키기 위한 요철이 형성되는 층을 반도체층 상에 형성하여, 광추출 효율을 향상시키는 기술이 제안되어 있다(예컨대, 일본 특허공개 2000-196152호 공보). 이 기술에 따르면, 반도체층 자체 뿐만 아니라 반도체층 상에 형성된 투명 재료층 상에도 요철이 형성되어 있기 때문에, 반도체에 손상을 일으키지 않고 광추출 효율이 증대될 수 있다. 그러나, 일본 특허공개 2000-196152호 공보에 개시되어 있는 것은 구체적으로 광투과성 전극을 사용하는 형태의 소자에 관한 발명이다. 또한, 이 일본 특허공개 2000-196152호 공보에는 폴리카보네이트, 질화규소, 산화인듐, 산화니오브, 산화안티몬, 산화지르코늄, 산화세륨, 산화티탄, 황화아연, 산화비스무트 등이 요철이 형성되는 층을 형성하는데 사용되는 투명 재료의 예로서 개시되어 있다.
종래의 반도체 소자와 같은 박막의 적층구조인 경우에는, 다중 반사가 광추출 효율을 저감시키는 작용을 하는 인자 중 하나이다. 즉, 다중 반사는 기판의 전면과 후면, 유전상수가 다른 층 사이의 계면, 및 반사막이 형성되어 있는 표면 등의 표면에서 발생하고, 이 발생된 광은 투명 재료를 통과할 때에 그 재료에 인한 흡수에 의해서 감쇠된다.
플립칩의 경우에는, 다중 반사가 반사 전극 및 반도체와 기판 사이의 계면에서 발생하여, 이들 다중 반사가 광추출 효율을 저감시킨다. 그러므로, 상기 반사면 중 어느 하나에 요철을 형성함으로써 이러한 다중 반사를 회피하는 구조를 형성할 필요가 있다.
한 방법은, 결정을 성장시킨 기판 상에 요철을 형성함으로써 기판과 반도체 사이의 계면에 요철을 형성하는 것이다(예컨대, 일본 특허공개 2002-164296호 공 보). 그러나, 이 방법에 의하면, 결장이 성장되는 기판에는 요철이 형성되어 있어야 하기 때문에, 웨이퍼 내에 클린 미러상 결정필름을 균일하고 안정하게 형성하는 것이 곤란하게 된다. 다른 방법은, 반사 전극면 상에 요철을 형성하는 것이다(예컨대, 미국특허 제6,563,142호 참조). 그러나, 종래 기술의 플립칩 전극에 있어서, 콘택트 금속은 반사금속으로서 작용하도록 되어 있거나 또는 콘택트 금속은 극히 얇기 때문에, 반사 전극면에 요철을 형성하기 위해서는 반도체 표면을 가공해야만 한다. 상술하였듯이, 반도체 표면에 이러한 가공을 행하면, 내부양자 효율이 저하되어, 발광 출력이 소망한 바와 같이 증가할 수 없다.
본 발명의 목적은 상기 문제를 해결하고, 우수한 광추출 효율을 달성하는 반사성 양극을 갖는 질화갈륨계 화합물 반도체 발광소자를 제공하는 것이다.
본 발명에 있어서, "투명한 또는 광학적으로 투과성인"이란 300~600nm의 파장범위의 광에 대해서 투과성인 것을 의미한다.
본 발명은 다음을 제공한다:
(1) 기판 상에 n형 반도체층, 발광층, 및 p형 반도체층을 포함하는 질화갈륨계 화합물 반도체 층구조를 갖는 질화갈륨계 화합물 반도체 발광소자로서, 상기 p형 반도체층 상에 형성된 양극은 투명 재료층 및 상기 투명 재료층 상에 형성된 반사성 금속층을 포함하는 반사성 양극인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
(2) 상기 투명 재료층은 도전성 재료를 함유하는 것을 특징으로 하는 (1)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(3) 상기 투명 재료층은 비도전성 재료를 함유하는 것을 특징으로 하는 (1) 또는 (2)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(4) 상기 투명 재료층은 p형 반도체층과 접촉하여 있고, 양극 접촉층으로서 기능하는 것을 특징으로 하는 (2)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(5) 상기 투명 재료층과 상기 p형 반도체층 사이에 양극 접촉층이 개재되어 있는 것을 특징으로 하는 (1)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(6) 상기 투명 재료층은 ITO, TiO2, ZnO, ZnS, Bi2O3, MgO, ZnAlO 및 SnO2로 이루어진 군에서 선택되는 하나 이상의 재료로 형성된 것을 특징으로 하는 (2) 내지 (5) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(7) 상기 투명 재료층은 ITO, ZnO, MgO, ZnAlO 및 SnO2로 이루어진 군에서 선택되는 하나 이상의 재료로 형성된 것을 특징으로 하는 (6)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(8) 상기 반사성 금속층은 Ag, Al, Fe, Cr, Ti, Co, Li, Pd, Os, Ru, Pt, Rh 및 Ir로 이루어진 군에서 선택되는 1종 이상의 금속, 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 (1)~(7) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(9) 상기 반사성 금속층은 Ag, Al, Fe, Pt, Rh 및 Ir로 이루어진 군에서 선택되는 1종 이상의 금속, 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 (8)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(10) 상기 반사성 금속층은 Ag 및 Al에서 선택되는 1종 이상의 금속 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 (9)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(11) 상기 반사성 금속층은 투명 재료층과 대면하는 그 표면에 요철이 형성되어 있는 것을 특징으로 하는 (1)~(10) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(12) 상기 투명 재료층은 반사성 금속층과 대면하는 그 표면에 요철이 형성되어 있는 것을 특징으로 하는 (11)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(13) 상기 요철이 스트라이프 패턴으로 형성되어 있는 것을 특징으로 하는 (11) 또는 (12)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(14) 상기 요철이 도트상 또는 격자상 패턴으로 형성되어 있는 것을 특징으로 하는 (11) 또는 (12)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(15) 상기 요철이 랜덤 형상으로 형성되어 있는 것을 특징으로 하는 (11) 또는 (12)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(16) 상기 요철이 곡면으로 형성되어 있는 것을 특징으로 하는 (11)~(15) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(17) 상기 요철이 기판 표면에 대해 경사진 평면으로 형성되어 있는 것을 특징으로 하는 (11)~(15) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(18) 상기 경사진 평면은 기판 표면에 대해서 5~85도의 각도를 이루는 것을 특징으로 하는 (17)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(19) 상기 요철의 높이차가 0.01~ 10㎛인 것을 특징으로 하는 (11)~(18) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(20) (1)~(19) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자를 포함하는 것을 특징으로 하는 램프.
본 발명의 질화갈륨계 화합물 반도체 발광소자는, 반도체층의 결정성이 우수하고, 또한 발광층으로부터 발광된 광을 소자 내에서 다중 반사시키지 않고 효율적으로 외부로 추출시킴으로써 광추출 효율이 우수하기 때문에, 극대의 발광 출력을 달성한다.
도 1은 실시예 1에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 단면을 나타내는 개략도이다.
도 2는 실시예 1 및 2에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 평면도를 나타내는 개략도이다.
도 3은 실시예 1 및 2에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 투명 재료층의 평면도를 나타내는 개략도이다.
도 4는 투명 재료층의 표면에 형성된 요철 패턴의 일례를 나타내는 평면도이다.
도 5는 도 4에 있어서의 X-Y 선을 따라 취한 단면도이다.
도 6은 투명 재료층의 표면 상에 형성된 요철 패턴의 다른 일례를 나타내는 평면도이다.
도 7은 도 6에 있어서의 X-Y 선을 따라 취한 단면도이다.
도 8은 투명 재료층의 표면 상에 형성된 요철 패턴의 다른 일례를 나타내는 평면도이다.
도 9는 도 8에 있어서의 X-Y 선을 따라 취한 단면도이다.
도 10은 테이퍼된 레지스트를 사용한 드라이 에칭의 가공순서를 나타내는 개략도이다.
도 11은 실시예 2에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 단면을 나타내는 개략도이다.
본 발명에 따른 질화갈륨계 화합물 반도체 발광소자는 플립칩형 소자 구조를 갖고, 그 양극은 투명 재료층 및 반사성 금속층을 포함한다. 투명 재료층에는 ITO 또는 ZnO와 같은 도전성 투명 산화물을 사용할 수 있다. 또는, SiO2 또는 SiN과 같은 비도전성 투명 재료를 투명 재료층에 사용해도 좋다. 후자의 경우에는, 반도체와 전기적으로 접촉하는 양극 접촉층이 반도체와 접촉하도록 형성되는 것이 필수이다.
반사성 금속층은 반도체와는 반대측의 투명 재료층의 표면 상에 형성되고, 상기 반사성 금속층의 광반사면에는 상기 투명 재료층과의 매칭면에 형성된 요철 때문에 요철을 갖는다. 즉, 상기 요철은 반도체층 상에 직접적으로 형성되어 있지 않고, 반도체층 또는 양극 접촉층 상에 적층되는 투명 재료층 상에 형성되고, 이렇게 가공된 투명 재료층 상에 반사성 금속층이 형성되고; 이러한 구조에 의해서, 내부양자 효율이 저감되지 않고 광추출 효율을 증가시킬 수 있게 된다.
요철이 형성된 투명 재료층은 양극 접촉층으로 작용하도록 할 수 있다. 중요한 것은, 투명 재료층이 충분한 광투과성을 갖고, 어느 정도의 두께를 갖고, 다중 반사를 회피할 수 있을 정도로 기하학적 패턴을 갖도록 형성하는 것이다. 투명 재료층의 두께는 50nm~ 10㎛의 범위 내에 있는 것이 바람직하다.
본 명세서에서 사용한 "투명" 또는 "광투과성"이란, 상기 재료가 반드시 전파장 영역에서 100%의 광투과율을 갖는 것을 의미하는 것이 아니라, 반도체 내에서 발생한 광을 외부로 전달하는 능력을 갖는 것을 의미한다. 따라서, 상기 용어는, 막이 발광 파장에 대해 50% 이상의 광투과율을 갖도록 재료와 두께를 제어하여 제조한 막에 대하여 사용한다.
도 1은 실시예 1에서 제조한 본 발명의 플립칩형 질화갈륨계 화합물 반도체발광소자의 단면을 나타낸 개략도이다. 부호 10은 플립칩용 양극이고, 양극 접촉층으로서도 작용하는 투명 재료층(12), 반사성 금속층(13), 오버코트층(14) 및 본딩층(15)을 포함한다. 도전성 투명 재료(실시예 1에서는 ITO)로 이루어지고, 또한 양극 접촉층으로도 작용하는 투명 재료층(12)의 최상면 상에 요철이 형성되어 있다. 부호 1은 기판이다. 부호 2는 GaN계 화합물 반도체층이고, n형 반도체층(3), 발광층(4) 및 p형 반도체층(5)을 포함한다. 부호 6은 버퍼층이고, 부호 20은 음극이다.
어느 종류의 도전성 투명 재료를 투명 재료층(12)에 사용해도 좋다. 예컨대, 상술한 일본 특허공개 2000-196152호 공보에 열거된 재료를 사용해도 좋다(일본 특허공개 2000-196152호 공보에는, 요철이 형성되는 층을 형성하는데 사용하는 투명 재료의 예로서, 폴리카보네이트, 질화규소, 산화인듐, 산화니오브, 산화안티몬, 산화지르코늄, 산화세륨, 산화티탄, 황화아연 및 산화비스무트 등이 개시되어 있다). 그 중에서, ITO, TiO2, ZnO, ZnS, Bi2O3, MgO, ZnAlO 및 SnO2 등의 도전성이 높은 투명 재료가 바람직하다. 이들 중에서도, ITO, ZnO, MgO, ZnAlO 및 SnO2이 더욱 바람직하다. 특히, ITO 및 ZnO는 우수한 투명성과 도전성을 갖고, 저렴한 재료이므로, 본 발명에 사용하기에 적합하다.
바람직하게는, 투명 재료층의 두께는 50nm~10㎛인 것이 바람직하다. 두께가 50nm 미만이면, 광추출 효율 향상에 유효한 요철을 형성할 수 없다. 10㎛을 초과하면, 광투과성이 현저하게 저하되어, 발광 출력이 저하하게 된다. 두께는 100nm~5㎛의 범위내가 더욱 바람직하다.
도 11은 투명 재료층이 비도전성 재료로 형성된 실시예 2에서 제조한 질화갈륨계 화합물 반도체 발광소자의 단면을 나타내는 개략도이다. 도 1의 경우에서와 같이, 부호 10은, 양극 접촉층(11), 투명 재료층(12), 반사성 금속층(13), 오버코트층(14) 및 본딩층(15)을 포함하는 양극이다. 부호 1은 기판이다. 부호 2는, n형 반도체층(3), 발광층(4)및 p형 반도체층(5)을 포함하는 GaN계 화합물 반도체층이다. 부호 6은 버퍼층이고, 20은 음극이다. 투명 재료층(12)의 최상면에는 요철이 형성되어 있다.
도 11에 나타나 있는 바와 같이, 투명 재료층(12)이 비도전성 재료로 형성된 경우, 도전성 투명 재료로 형성된 양극 접촉층(11)을 형성하는 것이 필수이다. 구동전압을 저감하는 관점에서, 투명 재료층은 연속층으로 이루어지는 것이 아니라, 그 일부를 제거하여 아래에 있는 양극 접촉층(11)을 노출시켜서 그 위에 있는 반사성 금속층(13)과 접촉하도록 형성되는 것이 바람직하다. 즉, 본딩층(15)으로부터 전극에 주입된 전류를 양극 접촉층(11)을 통해 균일하게 통전시키기 위해서는, 절연재료로 이루어진 투명 재료층(12)이 양극 접촉층(11)의 전면에 걸쳐 형성되어 있지 않고, 반사성 금속층(13)이 여기저기에서 양극 접촉층(11)과 접촉하도록 형성되어 있는 것이 바람직하다.
투명 재료층에는 어느 종류의 비도전성 투명 재료를 사용해도 좋다. 예컨대, 상기 일본 특허공개 2000-193152호 공보에 열거된 재료를 사용해도 좋다. 그 중에서, SiO2, Si3N4 및 CaF2와 같은 도전성이 낮은 투명 재료가 바람직하다.
일반적으로, 투명성이 높은 재료는 비도전성인 경우가 많고, 이러한 재료를 사용하고 싶을 경우에는, 양극 접촉층을 형성함으로써 발광 출력을 증가시킬 수 있다.
비도전성 투명 재료층의 두께는 도전성 투명 재료층과 마찬가지로, 10nm~10㎛인 것이 바람직하다. 두께가 10nm 미만이면, 광추출 효율 향상에 유효한 요철을 형성할 수 없다. 두께가 10㎛를 초과하면, 광투과성이 현저하게 저하되어, 발광 출 력이 저하하게 된다. 100nm~5㎛의 범위내의 두께가 더욱 바람직하다.
투명 재료층의 표면에 요철을 형성하는 방법은 여러가지가 있다: 한 방법에 있어서는 평탄한 표면을 갖는 투명 재료층을 형성한 후, 투명 재료층의 선택된 일부를 제거하여 오목부를 형성하고, 다른 방법에 있어서는, 투명 재료층의 선택된 일부에 광투과막을 형성하여 볼록부를 형성한다. 또한, 투명 재료층을 형성할 때의 형성조건을 제어하여 요철을 형성해도 좋다. 이들 방법 중에서, 평면의 투명 재료층 중 일부를 선택하여 제거하여 오목부를 형성하는 방법이 표면 형상을 제어하기 쉽기 때문에 바람직하다.
본 발명에 있어서, 요철은 기판 표면에 대하여 수직한 면만으로 형성되어도 좋고, 또는 기판 표면에 대하여 경사진 평면으로 형성되어도 좋다. 다중 반사를 회피하는 효과는 상기 면이 기판 표면에 대하여 경사진 평면으로 이루어진 요철을 포함하는 경우에 커진다. "기판 표면에 대하여 경사진 평면으로 이루어진 요철"이란, 오목부 또는 볼록부를 이루어진 투명 재료층 표면의 적어도 일부가 기판 표면에 대하여 경사진 평면으로서 이루어진 것을 의미한다.
예컨대, 투명 재료층 상의 요철이 도 4(평면도) 및 도 5(도 4의 XY를 따라 취한 단면도)에 나타나 있는 바와 같이 스트라이프 형상의 볼록부로서 형성된 경우에 있어서; 이 투명 재료층의 경우에는 각 볼록부를 형성하는 투명 재료층의 표면부 A, B 및 C 중, 표면부 A 및 C가 기판 표면에 대하여 경사진 평면으로서 형성되어 있다. 물론, 각 돌출부는 상기 기판 표면에 평행한 면 B를 제거함으로써 면 A 및 C로만 구성되어도 좋고, A 및 C 중 어느 하나가 기판 표면에 수직하게 형성되어 도 좋다. 다중 반사를 효과적으로 회피하여 광추출 효율을 향상시키는 관점에서, 각 볼록부는 기판 표면에 대해서 경사진 평면으로만 이루어진 것이 바람직하다.
바람직하게는, 상기 기판 표면에 대해서 경사진 각 평면의 각도는 기판 표면에 대하여 5도~85도의 범위 내이다. 상기 경사각이 5도 미만이거나 85도를 초과하면 광추출 효율이 증대하기 어렵다. 바람직하게는, 상기 경사각은 15도~75도의 범위 내이고, 더욱 바람직하게는 30도~60도의 범위 내이다.
투명 재료층의 표면 상의 요철은 임의의 적당한 패턴으로 형성될 수 있다. 그 중에서, 상기 스트라이프 패턴이 형성 용이성의 점에서 바람직하다. 이 경우, 스트라이프 형상의 오목부 또는 볼록부의 최대폭은 1㎛~500㎛의 범위내가 바람직하다. 1㎛ 미만이면 패턴이 형성되기 어력게 되고, 500㎛를 초과하면 각 칩표면 내에 충분한 수의 스트라이프를 형성할 수 없다. 더욱 바람직하게는, 상기 폭은 10㎛~100㎛의 범위내이다. 바람직하게는, 스트라이프가 1㎛~500㎛의 피치로 형성된다. 1㎛ 미만이면, 패턴이 형성되기 어려워지고, 500㎛ 초과하면, 각 칩표면 내에 충분한 수의 스트라이프를 형성할 수 없다. 더욱 바람직하게는, 피치는 10㎛~100㎛의 범위내이다.
한편, 요철을 도 6(평면도) 및 도 7(도 6의 XY를 따라 취한 단면도)에 나타나 있는 바와 같은 도트상 볼록부로 형성하는 것이 다중 반사를 효율적으로 회피할 뿐만 아니라, 광을 발광소자 주위의 어느 방향으로부터도 균등하게 추출할 수 있기 때문에 배광 균일성의 관점에서 바람직하다. 스트라이프 패턴에 있어서 스트라이프에 평행한 방향에서의 추출광의 강도가 직각한 방향에서의 것과 다르기 때문에, 상 술한 스트라이프 패턴은 배광 균일성의 점에서 도프 패턴에 비해 열화하다.
각 도트상 볼록부의 최대 폭/길이는 1㎛~500㎛의 범위내가 바람직하다. 1㎛ 미만이면 도프패턴을 형성하기 어려워 지고, 500㎛를 초과하면 충분한 수의 도트를 각 칩표면 내에 형성할 수 없다. 더욱 바람직하게는, 폭/길이는 10㎛~100㎛의 범위내이다. 바람직하게는 도트는 1㎛~500㎛의 피치로 형성된다. 1㎛ 미만이면 패턴을 형성하기 어려워지고, 500㎛를 초과하면 충분한 수의 도트를 각 칩표면 내에 형성할 수 없다. 더욱 바람직하게는, 피치는 10㎛~100㎛의 범위내이다.
더욱이, 요철을 도 8(평면도) 및 도 9(도 8의 XY를 따라 취한 단면도)에 나타나 있는 바와 같은 격자상 패턴으로 볼록부로서 형성하는 것이 다중 반사를 효율적으로 회피할 수 있고, 또한 요철 패턴의 형성 용이성과 배광 균일성을 동시에 달성할 수 있기 때문에 가장 바람직하다. 이 경우, 각 볼록부의 최대폭은 1㎛~500㎛의 범위내가 바람직하다. 1㎛ 미만이면 패턴을 형성하기 어려워지고, 500㎛를 초과하면 각 칩표면 내에 충분한 수의 볼록부를 형성할 수 없다. 더욱 바람직하게는, 폭은 10㎛~100㎛의 범위내이다. 바람직하게는, 볼록부의 피치는 1㎛~500㎛로 형성된다. 1㎛ 미만이면 패턴을 형성하기 어려워지고, 500㎛를 초과하면 각 칩표면 내에 충분한 수의 볼록부를 형성할 수 없다. 더욱 바람직하게는, 피치는 10㎛~100㎛의 범위내이다.
투명 재료층 상의 요철은 랜덤 형상으로 형성되어도 좋다. 이 경우, 크기, 폭, 깊이 및 경사각 등을 변화시키면서 요철을 형성한다. 이러한 요철은 위에서 보았을 때 다양한 형상을 갖는다.
이러한 랜덤한 형상은 상술한 방법에서와 같이 막형성 조건을 제어하거나, 또는 드라이 에칭 또는 웨트 에칭과 같은 수단에 의해 최상면을 랜덤하게 가공함으로써 형성될 수 있다.
투명 재료층 상의 요철을 임의의 적당한 단면형상을 갖도록 형성할 수 있다. 단일 각도를 갖는 측면으로 구성된 삼각형 또는 V자형이 가장 일반적으로 사용되는 형상이지만, 또한 2종의 각도를 갖는 측면으로 구성된 오각형, 3종의 각도를 갖는 측면으로 구성된 칠각형의 형상을 채용해도 좋다. 그러나, 단면이 다종류의 각도로 구성되는 형상은 형성하기 어려워, 수율을 저감시키는 문제를 일으키는 경우가 있다. 가장 유효한 형상은 삼각형 또는 V자형 형상이다. 삼각형 또는 V자형의 상부를 절단함으로써, 기판 표면에 대해서 평행한 측면을 갖는 사다리꼴 형상을 채용해도 좋다.
투명 재료층 상의 요철은 곡면을 포함하는 단면 형상을 갖도록 형성되어도 좋다. 이 경우, 단면형상이 곡면을 포함하는 것이면, 크기, 폭, 깊이, 경사각 등이 다른 요철을 형성해도 좋다. 그 중에서도, 곡면만으로 구성되는 렌즈형상 및 구형상 등의 형상이 다중 반사를 억제하는 관점에서 가장 바람직하다.
또한, 요철간 높이차는 투명 재료층의 두께의 범위내에서 임의로 정해지고; 바람직하게는 높이차는 10nm~10㎛의 범위내가 바람직하고, 100nm~5㎛의 범위내가 더욱 바람직하고, 200nm~1㎛의 범위내가 특히 바람직하다. 10nm 미만에서는, 광추출 효율이 충분히 개선될 수 없다. 한편, 높이차가 너무 크면, 가공 비용이 증대한다.
투명 재료층의 표면 상에 요철을 형성하기 위한 가공은 임의의 특정 방법에 한정되지 않고, 임의의 적당한 방법을 사용해도 좋다. 한 방법에 있어서, 예컨대 포토리소그래피로서 알려진 기술을 사용하여 상기 층을 패터닝한 후, 드라이 에칭 또는 웨트 에칭을 이용하여 오목부를 형성하고, 남은 부분을 볼록부로서 형성한다. 또한, 다이아몬드 침을 상기 표면 상에 프레스하여 선을 긋는 스크라이빙(scribing)하는 기술 또는 레이저광을 가하여 발생된 열을 이용하여 가공을 행하는 레이저 스크라이빙의 기술도 채용할 수 있다.
경사진 면을 갖는 격자상 요철을 형성하는 방법의 일례를 이하에 설명한다. 요철 형성 방법으로 상기한 공지의 기술 중 어느 것을 채용해도 좋고, 또한 상기 방법이 후술하는 예 중 어느 하나에 한정되는 것은 아니다.
우선, 질화갈륨계 화합물 반도체 층구조에 있어서 p형 반도체층 상에 도전성 투명 재료, 예컨대 ITO 막을 균일한 두께로 형성한다. 그 다음, 전면에 걸쳐 레지스트를 도포하고, 이 레지스트를 소망한 패턴으로 노광한다. 여기서, 노광광으로서 비간섭광을 사용한다. 간섭광인 경우에는, 소량의 광이 패턴의 가장자리로부터 내부로 들어갈 수 있어, 이 현상을 이용하여 레지스트막의 패턴 가장자리를 테이퍼 형상으로 형성할 수 있다. 비간섭광은 노광장치의 광원의 위치 또는 샘플의 위치를 이동시킴으로써 발생될 수 있고, 이것에 의해 "아웃 포커스" 상태가 야기된다.
다른 방법에 있어서, 레지스트를 통상의 것보다 두께를 두껍게 하여 도포한 결과, 레지스트 상에 가해지는 광량이 패턴 가장자리에서 감소하여 테이퍼 형상으로 형성된다. 동일한 결과가 노광광의 양을 저감시키거나 노광시간을 단축함으로써 도 달성될 수 있다.
패턴 가장자리가 테이퍼된 레지스트 필름을 보호필름으로서 사용하여 드라이 에칭을 가하면, 에칭에 의해서 레지스트 필름의 두께가 저감되기 때문에, 얻어진 오목부의 가장자리도 테이퍼 형상으로 형성된다. 도 10에 이 공정 단계를 경시적으로 나타낸다. 이러한 방법으로, 기판 표면에 대하여 경사진 평면을 가진 오목부(또는 제거되지 않고 남겨진 부분으로부터 보면 볼록부)를 형성할 수 있다.
마찬가지로, 상기 패턴은 보호필름으로서 레지스트 필름을 사용하여 웨트 에칭에 의해서도 형성될 수도 있다. 웨트 에칭을 위해 공지의 에칭액을 패터닝할 재료에 맞춰서 선택할 수 있다.
스크라이빙과 같은 공지의 기술을 사용하여 요철을 형성할 수도 있다. 즉, ITO 또는 SiO2막 등의 투명 재료층의 표면을 소망한 테이퍼된 팁을 갖는 다이아몬드 침을 사용하여 세로방향 및/또는 가로방향으로 스크라이빙함으로써, 예컨대 스트라이프 형상 또는 격자 형상의 패턴으로 V자형 오목부(남겨진 미제거된 부분에서 보면 스트라이프 형상 또는 도트상의 볼록부)를 투명 재료층 표면에 형성할 수 있다.
또한, 이러한 패턴의 요철은 레이저 조사에 의해 투명 재료층의 표면을 용융시킴으로써 홈을 커트하는 레이저 스크라이빙과 같은 공지의 기술을 사용함으로써 형성될 수도 있다.
반사성 금속층은 투명 재료층 상에 형성된다. 그 결과, 투명 재료층과 대면한 반사성 금속층의 적어도 표면은 투명 재료층 상에 형성된 것과 같은 요철이 형 성된다. 이러한 요철이 형성된 표면에 의해 발광층으로부터 광이 반사되므로, 다중 반사가 억제될 수 있다.
반사성 금속층에는 반사율이 높은 금속이면 어느 종류의 금속을 사용할 수 있다. 또한, 상기 금속은 상기와 같은 방식으로 형성된 투명 재료와의 양호한 밀착성을 가질 필요가 있다. 여기서, 반사율이 양호한 금속이란, 반사율이 80% 이상인 금속을 가르킨다. 바람직하게는, 반사성 금속층은 Ag, Al, Fe, Cr, Ti, Co, Ni, Pd, Os, Ru, Pt, Rh 및 Ir로 이루어진 군에서 선택된 적어도 1종의 금속 또는 이들 중 적어도 1종을 포함하는 합금이다. 그 중에서도, Ag, Al, Fe, Pt, Rh 및 Ir로 이루어진 군에서 선택된 적어도 1종의 금속 또는 이들 중 적어도 1종을 포함하는 합금이 더욱 바람직하다. 이들 중, Ag 또는 Al, 또는 이들 중 적어도 1종을 포함하는 합금이 특히 바람직하다.
반사성 금속층은 상기와 같은 방식으로 형성된 투명 재료층의 전면을 덮도록 형성되는 것이 바람직하고, 그를 위해서, 반사성 금속층은 어느 정도의 막두께를 갖는 것이 바람직하다. 더욱 구체적으로는, 두께는 10nm 이상인 것이 바람직하고, 더욱 바람직하게는 50nm 이상이다. 그러나, 상기 층이 너무 두껍게 형성되면 가공시간이 불필요하게 길어지므로; 두께는 100㎛ 이하로 하는 것이 바람직하다. 더욱 바람직하게는, 두께는 10㎛ 이하이다.
전자이동(electromigration)하기 쉬운 Ag와 같은 금속을 반사성 금속층에 사용하는 경우에는, 반사성 금속층 상에 오버코트층을 형성하는 것이 바람직하다. 오버코트층은 반사성 금속층보다도 1 사이즈 더 커서, 반사성 금속층을 완전하게 덮는 방식으로 형성되는 것이 바람직하다. 오버코트층에는 전자이동을 방지할 수 있는 재료이면 어느 적당한 재료로 형성되어도 좋다. Rh 또는 Pt와 같은 도전성 재료를 사용하는 것이 바람직하다. SiO2 등의 비도전성 재료를 사용해도 좋지만, 그 경우에는 위에 있는 본딩층과 아래에 있는 반사성 금속층 사이의 전기적 접촉을 제공하기 위해서, 오버코트층을 부분적으로 금속으로 형성하거나, 또는 전자이동에 영향을 주지 않는 방식으로 본딩층과 반사성 금속층을 서로 접촉시키는 것이 필요하다.
본 발명에 있어서의 양극에는, 도전성 재료로 이루어진 투명한 양극 접촉층을 투명 재료층과 반도체 사이에 전기적 접촉을 제공하기 위해서 반도체(p형 반도체층) 표면과 접촉하도록 형성해도 좋다. 상술한 바와 같이, 투명 재료층이 비도전성 재료로 형성된 경우, 양극 접촉층의 형성이 필수이다. 양극 접촉층에 요구되는 특징으로는 양호한 광투과성, 및 p형 반도체층과의 낮은 접촉저항이다.
양극 접촉층의 재료로서, 도전성 투명 재료층을 형성하기 위한 상술한 도전성 투명 재료의 어느 것을 사용해도 좋다. 그러나, p형 반도체층과의 접촉저항의 관점으로부터, 니켈(Ni), 금(Au), 백금(Pt), 루테늄(Ru), 오스뮴(Os), 로듐(Rh), 이리듐(Ir), 팔라듐(Pd), 코발트(Co) 및 크롬(Cr) 등의 금속, 또는 이들을 포함하는 합금이 바람직하다. 이들 중에서, Pt는 일함수가 높고, 고온열처리를 실시하지 않더라도 p형 GaN계 화합물 반도체층과의 양호한 오믹 접촉을 얻을 수 있으므로, 특히 바람직하다.
양극 접촉층에 상기 금속 중 임의의 것을 사용하는 경우, 막두께는 0.1~7.5nm의 범위내로 유지하는 것이 바람직하다. 두께가 0.1nm 미만이면 안정한 박막을 형성하기 어렵다. 두께가 7.5nm을 초과하면 광투과성이 저하한다. 0.1~5nm 범위의 두께가 더욱 바람직하다. 이어지는, 투명 재료층의 형성에 의한 투과성의 저하와 막형성의 안정성을 고려하면, 두께는 0.5~2.5nm의 범위내가 특히 바람직하다.
또한, 양극 접촉층을 격자상 패턴 또는 볼업(ball-up)에 의한 산재된 섬형태로 형성될 수 있다. 이렇게 하여 형성된 양극 접촉층에 얇은 영역과 두꺼운 영역을 형성함으로써, 광투과율이 높은 얇은 영역을 형성할 수 있다.
반사성 금속층 또는 오버코트층의 상부에는 와이어, 리드프레임 및 서브마운트와 같은 전류 통전 회로에 접속하기 위한 본딩층을 형성할 수 있다.
본딩층을 구성에는, 각종의 공지의 재료 및 구조를 하등 제한없이 사용할 수 있다. 그러나, 반사성 금속층 또는 오버코트층과의 밀착성이 우수한 재료를 사용하는 것이 바람직하고, 두께는 본딩시에 발생하는 응력에 의해서 전극 또는 반도체층에 손상을 야기하지 않도록 충분히 두꺼워야만 한다. 또한, 최상층을 접속하는 재료와의 밀착성이 우수한 재료로 형성되는 것이 바람직하다. 예컨대, Au이다.
본딩층의 최상면에는 투명 재료층 상에 형성된 요철이 드러나지 않는 것이 바람직하다. 본딩층의 두께를 증가시킴으로써 요철이 눈에 뜨이지 않게 하는 것이 가능하므로, 본딩층의 두께는, 예컨대 400nm 이상으로 형성하는 것이 바람직하다.
그러나, 요철이 본딩층의 표면상에 약간 드러나면, 사용되는 조건이나 방법에 따라 접속하는 것이 가능하므로; 이러한 요철이 표면 상에 생기는 것은 반드시 불량을 나타내는 것은 아니다.
양극 접촉층, 투명 재료층, 반사성 금속층, 오버코트층 및 본딩층 등을 형성하는 막형성법은 임의의 특정 방법에 의해 한정되지 않지만, 공지의 진공증착법 및 스퍼터링법을 사용할 수 있다. 진공증착에는 저항 가열방식 또는 전자 가열방식과 같은 가열방법의 사용을 포함하고, 전자 가열방식은 금속 이외의 재료를 증착시키는데 적합하다. 또한, 원료로서의 화합물을 액상의 형태로 준비해도 좋고, 또한 이 액상 재료를 표면 상에 도포한 후, 적당한 방법으로 처리하여 산화물막을 형성한다. 또한, 우선 금속막을 형성한 후, 이것을 산화하여 산화 재료막을 형성할 수 있다.
상술한 바와 같이 양극이 형성된 질화갈륨계 화합물 반도체층을 기판 상에 형성함으로써 각각 구성된 각종의 층구조는 버퍼층을 개재하여 기판 상에 n형 반도체층, 발광층 및 p형 반도체층으로 이루어진 질화갈륨계 화합물 반도체층이 형성되어 있는 도 1에 나타낸 층구조를 포함하여 종래기술에 공지되어 있고, 또한 공지의 질화갈륨계 화합물 반도체 층구조를 포함하여, 발광소자에 적합한 질화갈륨계 화합물 반도체 층구조이면 하등 제한없이 사용될 수 있다.
기판에는, 공지의 기판 재료를 하등 제한없이 사용할 수 있고, 예컨대 사파이어 단결정(Al2O3; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 및 Ga2O3 단결정 등의 산화물 단결정; Si단결정; SiC 단결정; GaAs 단결정; AlN 단결정; GaN 단결정; 및 ZrB2 등의 붕소화물 단결정이 열거된다. 기판을 통하여 광을 추출하고 싶은 경우에는 기판은 투명 재료로 형성되어야만 하지만, 소자가 상기 기판을 분리함으로써 플립칩형 소자로서 구성할 수 있기 때문에, 기판은 반드시 투명할 필요는 없다. 기판의 면배향은 임의의 특정 방향으로 한정하지 않는다. 또한, 기판은 저스트 오르엔티드(just oriented) 기판 또는 오프 앵글드(off-angled) 기판이어도 좋다.
상기 기판 상에 광추출 효율을 증진하기 위해서 요철을 형성할 수도 있다.
한 방법에 있어서, 결정이 성장되는 기판 상에 미리 요철을 형성하고, 그 기판 상에 반도체 결정을 제조한다. 이 경우에는, 클린 미러상의 결정면을 얻는 것이 어렵지만, 양호한 결정면을 얻을 수 있으면, 반사형 전극의 반사면에 형성된 요철과의 상승효과에 의해 보다 큰 광추출 효율을 실현할 수 있다.
또한, 요철을 기판의 이면(플립칩으로 소자를 구성하는 경우에는 이면은 광추출면임)에 형성해도 좋다. 이 경우에도, 취급이 곤란하여 제조 수율이 저하할 수 있지만, 반사형 전극의 반사면에 형성된 요철과의 상승효과에 의해 보다 큰 광추출 효율을 달성할 수 있다.
n형 반도체층, 발광층 및 p형 반도체층의 구조에 대해서는, 각종의 공지의 구조가 있고, 하등 제한없이 사용될 수 있다.
이들 층을 형성하는데 사용되는 질화갈륨계 화합물 반도체로는, 일반식 AlxInyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)로 표시되는 각종 조성의 반도체가 공지되어 있고, 본 발명에 있어서의 n형 반도체층, 발광층 및 p형 반도체층을 형성하는 질화갈륨계 화합물 반도체로서도, 공지의 것을 포함한 일반식 AlxInyGa1-x-yN(0≤x<1, 0≤y<1,0≤x+y<1)로 표시되는 각종 조성의 반도체를 하등 제한없이 사용할 수 있다.
이러한 질화갈륨계 화합물 반도체의 성장방법은 특별하게 한정되지 않고, MOCVD(유기금속화학 기상 성장법), HVPE(히드라이드 기상 성장법), MBE(분자선 에피택시법) 등 III족 질화물 반도체를 성장시키는 임의의 공지의 방법을 사용할 수 있다. 막두께 제어성 및 양산성의 관점으로부터 MOCVD법이 바람직한 성장방법이다. MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2)가 사용되고, Ga원으로서 트리메틸칼륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI)이 사용되고, V족의 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 등을 사용할 수 있다. 도펀트로서는, n형에는 Si원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge원료로서 게르만(GeH4) 또는 유기 게르마늄 화합물을 사용하고, p형에는 Mg 원료로서, 예컨대 비스(시클로펜타디에닐)마그네슘(Cp2Mg) 또는 비스(에틸시클로펜타디에틸)마그네슘((EtCp)2Mg)이 사용된다.
기판 상에 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 형성되어 제조된 질화갈륨계 화합물 반도체의 n형 반도체층에 접촉하여 음극을 형성하기 위해서, 발광층 및 p형 반도체층의 일부를 제거하여 아래에 있는 n형 반도체층을 노출 시킨다. 그 후, p형 반도체층의 미제거된 영역 상에 반사성 양극을 형성하고, 노출된 n형 반도체층 상에 음극을 형성한다. 각종 조성물 및 구조의 음극이 공지되어 있고, 공지의 것을 포함한 각종의 조성 및 구조의 임의의 음극을 하등 제한없이 음극으로서 사용할 수 있다.
실시예
다음에, 본 발명을 실시예를 참조하여 더욱 상세하게 설명하지만, 본 발명이 후술하는 실시예에 한정되는 것은 아니다.
(실시예 1)
도 1은 본 실시예에서 제조한 질화갈륨계 화합물 반도체 발광소자의 단면을 나타낸 개략도이고, 도 2는 그 평면도를 나타낸 개략도이다. 사파이어 기판(1) 상에 AlN의 버퍼층(6)을 개재함으로써 질화갈륨계 화합물 반도체층(2)을 형성하였다. 질화갈륨계 화합물 반도체층(2)은 두께 8㎛의 언도프 GaN의 베이스층, 두께 2㎛의 Ge도프 n형 GaN 접촉층 및 두께 0.02㎛의 Si도프 n형 In0.1Ga0.9N 클래드층이 이 순서로 형성되어 형성된 n형 반도체층(3); 5층의 두께 16nm의 Si도프 GaN 베리어층 및 5층의 두께 2.5nm의 In0.06Ga0.94N 우물층을 교대로 적층하여, 최후에 최상층 우물층의 상부에 베리어층을 형성함으로써 구성된 다중 양자우물 구조의 발광층(4); 및 두께 0.01㎛의 Mg도프 p형 Al0.07Ga0.93N 클래드층과 두께 0.18㎛의 Mg도프 p형Al0.02Ga0.98N 접촉층을 이 순서로 형성함으로써 형성된 p형 반도체층(5)을 포함한다. p형 AlGaN 접촉층 상에, 두께 500nm의 ITO로 이루어진 투명 재료층(12), 두께 100nm의 Ag로 이루어진 반사성 금속층(13), 두께 500nm의 Rh로 이루어진 오버코트층(14) 및 Au, Ti, Al, Ti 및 Au의 5층 구조(두께는 각각 50nm, 20nm, 10nm, 100nm, 200nm임)의 본딩층(15)을 형성함으로써 양극(10)을 형성하였다. 도 3의 평면도에 나타낸 바와 같이, 투명 재료층(12)의 표면에는 도트상 패턴으로 표면이 경사진 볼록부(16)를 형성하였다. n형 GaN 접촉층 상에 Ti 및 Au의 2층 구조의 음극(20)을 형성하였다. 광추출면은 기판측 상에 위치하였다.
상기 구조에 있어서, n형 GaN 접촉층의 캐리어 농도는 1×1019cm-3이고, n형In0.1Ga0.9N 클래드층의 Si 도핑 농도는 1×1018cm-3이고, GaN 베리어층의 Si 도핑 농도는 1×1017cm-3이고, p형 AlGaN 접촉층의 캐리어 농도는 5×1018cm-3이고, p형 AlGaN 클래드층의 Mg 도핑 농도는 5×1019cm-3이었다.
질화갈륨계 화합물 반도체층을 형성한 층(도 1의 3~6)은 MOCVD법에 의해 해당 기술분야에 잘 알려진 일반적인 조건 하에서 형성하였다. 양극 및 음극은 다음 순서에 따라 제조하였다.
우선, 반응성 이온에칭에 의해 음극이 형성되는 n형 GaN 접촉층의 부분을 하기 방식으로 노출시켰다.
그 다음, 에칭 마스크를 p형 반도체층 상에 형성하였다. 처리 순서는 다음과 같다. 레지스트를 전면에 걸쳐 균일하게 도포한 후, 공지의 리소그래피 기술을 사용하여 양극 영역으로부터 레지스트를 제거하였다. 그 다음, 진공 증착 챔버 내에 상기 구조체를 넣고, 전자빔법을 사용하여 압력 4×10-4Pa 이하에서 Ni 및 Ti를 두께가 각각 약 50nm 및 300nm이 되도록 증착하였다. 그 후, 리프트 오프 기술을 사용하여, 양극 영역 이외의 모든 영역으로부터 금속층과 레지스트를 제거하였다.
다음에, 반응성 이온 에칭장치의 에칭 챔버내의 전극 상에 반도체층이 형성되어 있는 기판을 위치시키고, 에칭 챔버를 10-4Pa로 감압한 다음, 에칭가스로서 Cl2를 공급하여 n형 GaN 접촉층이 노출될 때까지 에칭을 행하였다. 에칭 후, 반응성이온 에칭장치로부터 기판을 꺼내고, 상기 에칭 마스크를 질산 및 불화수소산을 사용하여 제거하였다.
다음에, 공지의 포토리소그래피 기술 및 리프트 오프 기술을 이용하여, 양극이 형성되는 p형 AlGaN 접촉층 영역에만 ITO의 투명 재료층(12)을 형성하였다. 투명 재료층의 형성에서는, 기판을 진공 스퍼터링 챔버 내에 위치시키고, ITO막을 두께 500nm로 증착하였다.
진공챔버로부터 기판을 꺼낸 후, 투명 재료층의 표면에 요철을 형성하였다.
우선, 공지의 리소그래피 기술을 이용하여, 투명 재료층 상에 도트상의 패턴으로 레지스트 막을 형성하였다. 레지스트로서 노광부분이 현상시 용해되는 포지티브 레지스트를 사용하였고, 레지스트를 통상보다 짧은 시간 노광함으로써 마스크 패턴의 가장자리부에 노광부족 영역을 생성하였다. 이러한 노광에 의해, 가장자리 표면이 경사진 레지스트 패턴을 생성하였다.
상기 레지스트 패턴이 형성된 투명 재료층 상에 드라이 에칭에 의해서 기판 에 대해서 경사진 표면을 갖는 도트상의 볼록부를 형성하였다. 각각의 도트상 볼록부는 그 정점이 잘려진 4각 피라미드와 같은 형상을 갖고, 단면이 사다리꼴이고, 상면은 2㎛ 스퀘어이고 저면은 3㎛ 스퀘어이었다. 높이는 약 290nm이고, 5㎛의 간격으로 칩의 측면과 평행한 방향으로 볼록부를 형성하였다. 각 도트상의 볼록부의 경사면과 기판이 이루는 각도는 약 30도이었다.
그 후, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행한 후; 같은 방법을 사용하여, 투명 재료층을 완전하게 덮는 방식으로 Ag의 반사성 금속층 (13)을 형성하였다. 반사성 금속층은 증착장치를 이용하여 두께 100nm으로 형성하였다.
그 후, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행하고, 반사성 금속층을 완전하게 덮는 방식으로 Rh의 오버코트층(14)을 형성하였다. 오버코트층은 증착 장치를 이용하여 두께 500nm로 형성하였다.
계속해서, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행한 후; 같은 방법을 사용하여, 오버코트층의 상부에 Au로 이루어진 제 1 층, Ti로 이루어진 제 2 층, Al로 이루어진 제 3 층, Ti로 이루어진 제 4 층, Au로 이루어진 제 5 층을 순차적으로 형성하여, 본딩층(15)을 형성하였다. 이렇게 하여, p형 AlGaN 접촉층 상에 양극을 형성하였다. 본딩층은 증착장치를 이용하여 형성하였다.
다음에, 노출된 n형 GaN 접촉층 상에 음극을 이하의 순서에 의해 형성하였다. 레지스트를 전면에 걸쳐 균일하게 도포한 후, 공지된 리소그래피 기술을 사용하여 노출된 n형 GaN 접촉층 상의 음극 부분으로부터 레지스트를 제거한 다음; 통 상의 진공증착법을 사용하여 반도체 상에 Ti 및 Au를 이 순서로 각각 두께 100nm 및 200nm로 증착하여 음극을 형성하였다. 그 후, 레지스트를 공지의 방법을 사용하여 제거하였다.
기판 이면을 연삭 및 연마함으로써 기판 두께를 80㎛까지 저감시킨 후, 양극 및 음극이 형성된 웨이퍼를 레이저 스크라이버를 사용하여 반도체층 측면으로부터 스크라이빙한 후, 압압하여 절단함으로써, 각각 350㎛ 스퀘어의 개별 칩으로 분리하였다. 각 칩을 침첨단의 프로브를 사용하여 전류 20mA를 통전시켜 측정하였더니 순방향 전압은 3.3V이었다.
그 다음, 사파이어 기판측이 대면하는 칩을 서브마운트라 불리는 기판 상에 설치하고, 이 칩이 설치된 서브마운트를 TO-18캔 패키지에 설치하고; 테스터에 의해 발광출력을 측정하였더니, 인가전류 20mA에서의 출력은 18mW이었다.
(비교예 1)
투명 재료층에 요철을 형성하지 않은 것을 제외하고는, 실시예 1에서와 동일한 방식으로 질화갈륨계 화합물 반도체 발광소자를 제조하였다. 이 제조한 발광소자를 실시예 1과 동일한 방식으로 평가하였더니, 순방향 전압은 3.3V로 동일하였지만, 발광 출력은 8mW이었다.
(실시예 2)
도 11은 본 실시예에서 제조한 질화갈륨계 화합물 반도체 발광소자의 단면을 나타낸 개략도이고, 그 평면도는 실시예 1에서의 도 2의 개략도에 나타낸 것과 동일하다. 실시예 1에서와 같이, AlN의 버퍼층(6)을 개재함으로써, 사파이어 기판(1) 상에 질화갈륨계 화합물 반도체층(2)을 형성하였다.
본 실시예에 있어서의 양극의 구조는 다음과 같다. p형 AlGaN 접촉층 상에, 두께 20nm의 ITO로 이루어진 양극 접촉층(11), 두께 180nm의 SiO2로 이루어진 투명 재료층(12), 두께 100nm의 Ag로 이루어진 반사성 금속층(13), 두께 500nm의 Rh로 이루어진 오버코트층(14) 및 Au, Ti, Al, Ti 및 Au의 5층 구조(두께는 각각 50nm, 20nm, 10nm, 100nm 및 200nm임)의 본딩층(15)을 형성함으로써 양극(10)을 형성하였다. 실시예 1에서와 같이, 도 3에 나타낸 바와 같이 SiO2의 투명 재료층(12) 상에는 도트상 패턴으로 표면이 경사진 볼록부를 형성하고; 각 볼록부의 높이는 180nm이었고, 아래에 있는 양극 접촉층(11)은 도트상의 볼록부 이외의 부분에서 노출시켜, 반사성 금속층(13)과 접촉하도록 하였다.
실시예 1에서와 같이, n형 GaN 접촉층 상에는 Ti 및 Au의 2층 구조의 음극(20)을 형성하였다. 광추출면은 기판측 상에 위치하였다.
양극은 다음의 순서에 따라 제조하였다. 우선, 실시예 1과 동일한 방식으로 반응성 이온에칭에 의해 음극이 형성되는 n형 GaN 접촉층의 일부를 노출시켰다.
다음에, 공지의 포토리소그래피 기술 및 리프트 오프 기술을 이용하여, ITO의 양극 접촉층(11) 및 SiO2의 투명 재료층(12)을 양극이 형성되는 p형 AlGaN 접촉층의 영역에만 형성하였다. 양극 접촉층 및 투명 재료층의 형성에서는, 기판을 진공 스퍼터링 챔버 내에 위치시키고, ITO막을 두께 20nm로 형성한 다음, SiO2막을 두께 180nm로 형성하였다.
진공챔버로부터 기판을 꺼낸 후, 투명 재료층에 요철을 형성하였다.
우선, 공지의 리소그래피의 기술을 이용하여 도트상의 패턴으로 레지스트 막을 형성하였다. 레지스트로서 노광 부분이 현상시 용해되는 포지티브 레지스트를 사용하고, 레지스트 노광시간을 통상 보다 짧게 함으로써 마스크 패턴의 가장자리 부분에 노광부족 영역을 형성하였다. 이 노광에 의해서, 가장자리면이 경사진 레지스트 패턴을 제조하였다.
상기 레지스트 패턴이 형성된 투명 재료층 상에 드라이 에칭에 의해서 기판에 대해서 경사진 표면을 갖는 도트상 볼록부를 형성하였다. 각각의 도트상 볼록부는 그 정점이 잘려진 4각 피라미드와 같은 형상을 갖고, 단면이 사다리꼴이고, 상면은 2㎛ 스퀘어이고 저면은 3㎛ 스퀘어이다. 높이는 약 180nm이고, 볼록부가 형성된 부분 이외에는 SiO2의 투명 재료층의 부분을 제거하여, ITO의 양극 접촉층을 노출시켰다. 볼록부를 5㎛의 간격으로 칩의 측면에 평행한 방향으로 형성하였다. 각 도트상의 볼록부의 경사면이 기판과 이루는 각도는 약 60도이었다.
그 후, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행한 후; 동일한 기술을 사용하여, 투명 재료층 및 노출된 양극 접촉층을 완전하게 덮는 방식으로 Ag의 반사성 금속층(13)을 형성하였다. 반사성 금속층은 증착 장치를 이용하여 두께 50nm로 형성하였다.
계속해서, 실시예 1과 동일한 방식으로 오버코트층 및 본딩 패드층을 형성하였다. 이렇게 하여, p형 AlGaN 접촉층 상에 양극(10)을 형성하였다.
다음에, 노출된 n형 GaN 접촉층 상에 음극을 실시예 1과 동일한 방식으로 형성하였다. 기판의 이면을 연삭 및 연마함으로써 기판 두께를 85㎛까지 저감시킨 후, 양극 및 음극이 형성된 웨이퍼를 레이저 스크라이버를 사용하여 반도체층 측면으로부터 스크라이빙한 후, 압압하여 절단하여, 각각 350㎛ 스퀘어의 개개의 칩으로 분리하였다.
실시예 1과 동일한 방식으로 각 칩을 평가하였더니, 전류인가치 20mA에 있어서의 순방향 전압은 3.4V이었고, 발광 출력은 19.5mW이었다.
본 발명의 질화갈륨계 화합물 반도체 발광소자는 우수한 광추출 효율을 가지므로, 이 발광 소자로부터 고휘도의 LED 램프를 제조할 수 있고, 조명 용도, 디스플레이 용도 및 백라이트 용도에 유용하다.

Claims (20)

  1. 기판 상에 n형 반도체층, 발광층, 및 p형 반도체층을 포함하는 질화갈륨계 화합물 반도체 층구조를 갖는 질화갈륨계 화합물 반도체 발광소자로서:
    상기 p형 반도체층 상에 형성된 양극은 투명 재료층 및 상기 투명 재료층 상에 형성된 반사성 금속층을 포함하는 반사성 양극이고,
    또한 상기 반사성 양극은 반사성 금속층의 상면 및 측면을 완전히 덮어 쓰고 있는 도전성 재료로 형성된 오버코트층 및 상기 오버코트층 상에 형성된 본딩층을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  2. 제 1 항에 있어서, 상기 투명 재료층은 도전성 재료를 함유하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  3. 제 1 항에 있어서, 상기 투명 재료층은 비도전성 재료를 함유하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  4. 제 2 항에 있어서, 상기 투명 재료층은 p형 반도체층과 접촉해 있고, 양극 접촉층으로서 기능하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  5. 제 1 항에 있어서, 상기 투명 재료층과 상기 p형 반도체층 사이에 양극 접촉층이 개재되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  6. 제 2 항에 있어서, 상기 투명 재료층은 ITO, TiO2, ZnO, ZnS, Bi2O3, MgO, ZnAlO 및 SnO2로 이루어진 군에서 선택되는 하나 이상의 재료로 형성된 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  7. 제 6 항에 있어서, 상기 투명 재료층은 ITO, ZnO, MgO, ZnAlO 및 SnO2로 이루어진 군에서 선택되는 하나 이상의 재료로 형성된 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  8. 제 1 항에 있어서, 상기 반사성 금속층은 Ag, Al, Fe, Cr, Ti, Co, Li, Pd, Os, Ru, Pt, Rh 및 Ir로 이루어진 군에서 선택되는 1종 이상의 금속, 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  9. 제 8 항에 있어서, 상기 반사성 금속층은 Ag, Al, Fe, Pt, Rh 및 Ir로 이루어진 군에서 선택되는 1종 이상의 금속, 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  10. 제 9 항에 있어서, 상기 반사성 금속층은 Ag 및 Al에서 선택되는 1종 이상의 금속, 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하 는 질화갈륨계 화합물 반도체 발광소자.
  11. 제 1 항에 있어서, 상기 반사성 금속층은 투명 재료층과 대면하는 표면에 요철이 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  12. 제 11 항에 있어서, 상기 투명 재료층은 반사성 금속층과 대면하는 표면에 요철이 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  13. 제 11 항에 있어서, 상기 요철이 스트라이프 패턴으로 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  14. 제 11 항에 있어서, 상기 요철이 도트상 또는 격자상 패턴으로 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  15. 제 11 항에 있어서, 상기 요철이 랜덤 형상으로 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  16. 제 11 항에 있어서, 상기 요철이 곡면으로 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  17. 제 11 항에 있어서, 상기 요철이 기판 표면에 대해 경사진 평면으로 형성되어 있는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  18. 제 17 항에 있어서, 상기 경사진 평면은 기판 표면에 대해서 5~85도의 각도를 이루는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  19. 제 11 항에 있어서, 상기 요철의 높이차가 0.01~ 10㎛인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 기재된 질화갈륨계 화합물 반도체 발광소자를 포함하는 것을 특징으로 하는 램프.
KR1020087000313A 2005-07-04 2006-06-30 질화갈륨계 화합물 반도체 발광소자 KR100967841B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005195095A JP5030398B2 (ja) 2005-07-04 2005-07-04 窒化ガリウム系化合物半導体発光素子
JPJP-P-2005-00195095 2005-07-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002559A Division KR20100020532A (ko) 2005-07-04 2006-06-30 질화갈륨계 화합물 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20080015922A KR20080015922A (ko) 2008-02-20
KR100967841B1 true KR100967841B1 (ko) 2010-07-05

Family

ID=37751113

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107002559A KR20100020532A (ko) 2005-07-04 2006-06-30 질화갈륨계 화합물 반도체 발광소자
KR1020087000313A KR100967841B1 (ko) 2005-07-04 2006-06-30 질화갈륨계 화합물 반도체 발광소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107002559A KR20100020532A (ko) 2005-07-04 2006-06-30 질화갈륨계 화합물 반도체 발광소자

Country Status (4)

Country Link
JP (1) JP5030398B2 (ko)
KR (2) KR20100020532A (ko)
CN (1) CN100568561C (ko)
TW (1) TWI334650B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145891B1 (ko) * 2010-08-04 2012-05-15 한국광기술원 역반사막을 구비한 엘이디 및 그 제작방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867223B2 (ja) * 2005-07-25 2012-02-01 パナソニック株式会社 半導体発光素子およびこれを用いた照明装置
US8026527B2 (en) * 2007-12-06 2011-09-27 Bridgelux, Inc. LED structure
KR100980649B1 (ko) 2008-05-20 2010-09-08 고려대학교 산학협력단 굴곡이 형성된 반사층을 포함하는 발광소자 및 그 제조방법
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR101039886B1 (ko) * 2009-10-21 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2011199119A (ja) * 2010-03-23 2011-10-06 Panasonic Corp 発光素子および発光装置
JP5849215B2 (ja) * 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
JP5637210B2 (ja) * 2010-06-25 2014-12-10 豊田合成株式会社 半導体発光素子
KR101138951B1 (ko) * 2010-08-23 2012-04-25 서울옵토디바이스주식회사 발광다이오드
JP5633057B2 (ja) * 2011-02-09 2014-12-03 豊田合成株式会社 半導体発光素子及び半導体発光装置
JP5582054B2 (ja) 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP6063220B2 (ja) * 2012-11-21 2017-01-18 スタンレー電気株式会社 発光素子
KR102185689B1 (ko) 2014-06-12 2020-12-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
CN105118905B (zh) * 2015-09-07 2017-10-10 湘能华磊光电股份有限公司 一种led芯片电极及其制作方法
KR102443694B1 (ko) 2016-03-11 2022-09-15 삼성전자주식회사 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
CN107845711A (zh) * 2017-11-03 2018-03-27 江苏新广联半导体有限公司 提升电流扩展均匀性的led倒装芯片及其制作方法
CN116936711B (zh) * 2023-09-19 2023-12-15 江西兆驰半导体有限公司 一种垂直发光二极管及其制备方法、led灯板
CN116960253B (zh) * 2023-09-19 2023-12-19 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088218A (ko) * 1998-05-13 1999-12-27 도다 다다히데 Ⅲ족질화물계화합물반도체발광소자
JP2003347584A (ja) 2002-05-27 2003-12-05 Toyoda Gosei Co Ltd 半導体発光素子
JP2004356237A (ja) 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 半導体発光素子
JP2005039197A (ja) * 2003-05-27 2005-02-10 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JP2003243705A (ja) * 2002-02-07 2003-08-29 Lumileds Lighting Us Llc 発光半導体の方法及び装置
JP4604488B2 (ja) * 2003-12-26 2011-01-05 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
KR100631840B1 (ko) * 2004-06-03 2006-10-09 삼성전기주식회사 플립칩용 질화물 반도체 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088218A (ko) * 1998-05-13 1999-12-27 도다 다다히데 Ⅲ족질화물계화합물반도체발광소자
JP2003347584A (ja) 2002-05-27 2003-12-05 Toyoda Gosei Co Ltd 半導体発光素子
JP2004356237A (ja) 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 半導体発光素子
JP2005039197A (ja) * 2003-05-27 2005-02-10 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145891B1 (ko) * 2010-08-04 2012-05-15 한국광기술원 역반사막을 구비한 엘이디 및 그 제작방법

Also Published As

Publication number Publication date
TW200717863A (en) 2007-05-01
KR20080015922A (ko) 2008-02-20
JP2007013045A (ja) 2007-01-18
CN101213678A (zh) 2008-07-02
CN100568561C (zh) 2009-12-09
KR20100020532A (ko) 2010-02-22
TWI334650B (en) 2010-12-11
JP5030398B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
KR100967841B1 (ko) 질화갈륨계 화합물 반도체 발광소자
US7759690B2 (en) Gallium nitride-based compound semiconductor light-emitting device
JP5533675B2 (ja) 半導体発光素子
JP2006294907A (ja) 窒化ガリウム系化合物半導体発光素子
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
US9006792B2 (en) Light emitting diode element
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
WO2007119619A1 (ja) ＧａＮ系半導体発光素子およびランプ
JP2008172040A (ja) 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
EP1677365A2 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
JP2007073789A (ja) 半導体発光素子用電極
JP2013084750A (ja) ＧａＮ系発光ダイオードの製造方法
JP5625725B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2007250714A (ja) 発光素子
JP2014053614A (ja) 発光ダイオード素子
KR102260691B1 (ko) 발광 다이오드 및 이의 제조 방법
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5234218B1 (ja) 発光ダイオード素子
JP5234220B1 (ja) 発光ダイオード素子
KR20110078569A (ko) 발광 다이오드 및 그 제조방법
KR20090063808A (ko) 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 10