KR20110078569A - 발광 다이오드 및 그 제조방법 - Google Patents

발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20110078569A
KR20110078569A KR1020090135417A KR20090135417A KR20110078569A KR 20110078569 A KR20110078569 A KR 20110078569A KR 1020090135417 A KR1020090135417 A KR 1020090135417A KR 20090135417 A KR20090135417 A KR 20090135417A KR 20110078569 A KR20110078569 A KR 20110078569A
Authority
KR
South Korea
Prior art keywords
substrate
layer
forming
semiconductor layer
light emitting
Prior art date
Application number
KR1020090135417A
Other languages
English (en)
Inventor
정상준
박윤석
장소영
이웅
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090135417A priority Critical patent/KR20110078569A/ko
Publication of KR20110078569A publication Critical patent/KR20110078569A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 광 효율이 향상될 수 있는 발광 다이오드 및 그 제조방법에 관한 것으로, 측면에 경사면을 가지는 형태의 기판; 상기 기판 상에 형성되는 제1 버퍼층; 상기 제1 버퍼층 상에 도핑되지 않은 질화물 반도체로 형성되는 제2 버퍼층; 상기 제2 버퍼층 상에 형성되는 제1 반도체층; 상기 제1 반도체층 상에 다중 양자 우물 구조를 갖도록 형성되는 활성층; 및 상기 활성층 상에 형성되는 제2 반도체층; 상기 제2 반도체층 상에 투명 도전성 물질로 형성되는 오믹접촉층; 상기 오믹접촉층과 적어도 일부가 접촉되어 형성되는 제1 전극패드; 및 상기 제1 반도체층과 적어도 일부가 접촉되어 형성되는 제2 전극패드를 포함하는 발광 다이오드에 관한 것이다.
발광 다이오드, LED, 기판, 광 추출, 수율

Description

발광 다이오드 및 그 제조방법{Light Emitting Diode and Manufacturing Method of the same}
본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 특히, 광 효율이 향상될 수 있는 발광 다이오드 및 그 제조방법에 관한 것이다.
일반적으로, 발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광소자 중 하나이다. 이러한 발광 다이오드는 화합물 반도체의 특성을 이용하여 전기를 광으로 변환하는데, 저전압으로 고효율의 광을 방출할 수 있어, 에너지 절감 효과가 뛰어난 것으로 알려져있다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전제품 등의 각종 자동화 기기에 적용되고 있다.
특히, 질화갈륨(GaN)계 발광 다이오드는 적외선 내지 적외선을 포함하는 광범위한 발광 스펙트럼을 나타내어, 다양하게 사용될 수 있을 뿐만 아니라, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하지 않는 장점이 있어, 차세대 광원으로 주목받고 있다.
도 1a는 종래기술에 따른 발광 다이오드를 나타낸 사시도이고, 도 1b는 도 1 의 A-A'의 단면도이다. 그리고, 도 2는 도 1b의 B 영역에서 광이 반사되는 상태의 예시를 도시한 것이다.
도 1a 및 도 1b에 도시된 바와 같이, 종래의 발광 다이오드(10)는, 기판(11), 기판(11) 위에 형성되는 제1 버퍼층(12), 제1 버퍼층(12) 위에 형성되는 도핑되지 않은 GaN층(13), 제2 버퍼층(13) 위에 형성되는 n-형 GaN층(14), n-형 GaN층(14) 위에 다중양자우물(Multi-Quantum-Well: MQW) 구조로 마련되는 활성층(15), 활성층(15) 위에 형성되는 p-형 GaN층(16), p-형 GaN층(16) 위에 투명도전성물질로 형성되는 오믹접촉층(17), 오믹접촉층(17)의 일부와 접촉되어 형성되는 p-형 전극패드(18) 그리고, 활성층(15), p-형 GaN층(16) 및 오믹접촉층(17)의 일부를 식각하여 노출되는 n-형 GaN층(14)의 일부와 접촉되어 형성되는 n-형 전극패드(19)를 포함하여 이루어진다.
이와 같이 구성되는 종래의 발광 다이오드(10)에 있어서, 활성층(15)에서 발생된 광 중 일부는 소정의 굴절율을 가지는 기판(11)에 입사된다. 이때, 임계각 이상의 입사각으로 기판(11)에 입사되는 경우, 기판(11) 내에서 입사각이 변동될 수 있는 방안이 없기 때문에, 도 2에 도시된 바와 같이, 기판(11) 내에서 전반사되어, 외부로 방출되지 못하고 소멸된다. 여기서, 임계각은 광이 소정의 굴절율을 가지는 기판(11)에서 1의 굴절율을 가지는 공기로 방출되는 입사각을 의미한다.
종래 기술에 따르면, 발광 다이오드(10)는 웨이퍼 형태의 기판(11) 위에 복수의 발광 다이오드(10)를 형성한 후, 복수의 발광 다이오드(10)를 개개의 칩으로 분리하여 제조된다. 그리고, 복수의 발광 다이오드(10)를 개개의 칩(chip)으로 분 리하기 위하여, 다이아몬드 기구(diamond tool)를 이용하는 과정 또는 레이저 빔(laser beam)을 이용하는 과정이 수행된다.
다이아몬드 기구를 이용하는 과정은, 다이아몬드 기구(diamond tool)로 복수의 발광 다이오드(10)가 형성된 웨이퍼(11)의 배면에 물리적인 힘을 가하고, 이때의 내부 응력으로 인해 발생되는 크랙(crack)을 이용하여 복수의 발광 다이오드(10)를 개개의 칩으로 분리한다. 그런데, 분리되어야 할 정확한 위치에 크랙이 발생되도록 하기 위해서는 세밀하고 고난이도의 공정이 필요하므로, 공정시간이 길어지고, 공정 상의 오류가 자주 발생되어 수율이 낮아지게 된다.
그리고, 레이저 빔을 이용하는 과정은, 복수의 발광 다이오드(10)가 형성된 웨이퍼(11)의 배면 표면을 레이저 빔을 통해 화학적으로 녹여서 스크라이빙 라인을 형성하고, 스크라이빙 라인을 이용하여 복수의 발광 다이오드(10)를 개개의 칩으로 분리한다. 그런데, 스크라이빙 라인을 형성하기 위하여 웨이퍼(11)의 배면에 조사되는 레이저로 인해, 웨이퍼(11) 상에 형성되는 복수의 질화물 반도체층(13~16)이 열 손상을 받게 되어, 광 흡수가 이루어지므로, 발광 다이오드(10)의 광 효율이 낮아지게 된다.
이상과 같이, 종래의 발광 다이오드(10)는 기판(11) 내에 임계각 이상의 입사각으로 입사된 광이 기판(11) 내에서 전반사되어 소실됨으로써, 광 효율이 낮아지는 문제점이 있다. 그리고, 웨이퍼 상태의 기판(11) 위에 형성되는 복수의 발광 다이오드(10)를 개개의 칩으로 분리하기 위해 크랙을 생성하는 경우, 정밀한 제어가 필요하므로 공정시간이 길어지고 공정 상의 오류 발생율이 높아서 수율이 낮아 지는 문제점이 있다. 또한, 웨이퍼 상태의 기판(11) 위에 형성되는 복수의 발광 다이오드(10)를 개개의 칩으로 분리하기 위해, 기판(11)의 배면에 레이저를 조사하는 경우, 레이저에 의해 가해지는 열 때문에, 발광 다이오드(10)의 광 효율이 낮아지는 문제점이 있다.
이에 따라, 본 발명은, 광 효율 및 수율이 향상될 수 있는 발광 다이오드 및 그 제조방법을 제공한다.
이와 같은 과제를 해결하기 위하여, 본 발명은, 측면에 경사면을 가지는 형태의 기판; 상기 기판 상에 형성되는 제1 버퍼층; 상기 제1 버퍼층 상에 도핑되지 않은 질화물 반도체로 형성되는 제2 버퍼층; 상기 제2 버퍼층 상에 형성되는 제1 반도체층; 상기 제1 반도체층 상에 다중 양자 우물 구조를 갖도록 형성되는 활성층; 및 상기 활성층 상에 형성되는 제2 반도체층; 상기 제2 반도체층 상에 투명 도전성 물질로 형성되는 오믹접촉층; 상기 오믹접촉층과 적어도 일부가 접촉되어 형성되는 제1 전극패드; 및 상기 제1 반도체층과 적어도 일부가 접촉되어 형성되는 제2 전극패드를 포함하는 발광 다이오드를 제공한다.
그리고, 본 발명은 기판 상부에 복수의 질화물 반도체층을 형성하는 단계; 상기 복수의 질화물 반도체층 중 적어도 하나 위에 전극패드를 형성하는 단계; 상기 복수의 질화물 반도체층 및 전극패드의 표면을 덮는 보호막을 형성하는 단계; 상기 기판의 하부에, 복수의 칩 외곽에 대응되는 패턴을 형성하는 단계; 상기 보호막을 제거하는 단계; 및 상기 패턴을 이용하여, 상기 복수의 칩을 개개로 분리하는 단계를 포함하는 발광 다이오드의 제조방법을 제공한다.
이상과 같이, 본 발명에 따르면, 최하부에 배치된 기판이 측면에 경사면을 포함하도록 상부 면적이 하부면적보다 넓고 다각형의 단면을 가지는 다면체의 형태를 가짐에 따라, 기판으로 입사된 광이 임계각 미만으로 반사되어 외부로 방출될 수 있으므로, 발광 다이오드의 광 효율이 향상될 수 있다.
그리고, 기판이 경사면을 포함하는 다면체의 형태를 갖도록, 웨이퍼 상태에서 복수의 칩 외곽에 대응되는 패턴을 형성하여, 패턴이 분리 라인으로 형성된다. 이에 따라, 분리 라인을 형성하기 위하여 다이아몬드 기구를 이용한 크랙 형성 공정 또는 레이저 빔을 이용한 스크라이빙 라인 형성 공정에 의해 광 효율이 감소되는 것을 방지할 수 있고, 공정이 간단해지며, 공정시간을 감소할 수 있으므로, 수율이 향상될 수 있다.
이하에서는, 첨부한 도면을 참고하여, 본 발명의 실시예에 따른 발광 다이오드 및 그의 제조방법에 대해 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 발광 다이오드를 나타낸 사시도이고, 도 4는 도 3의 C-C'의 단면도이다. 그리고, 도 5는 도 4의 D 영역에서 광이 반사되는 상태의 예시를 도시한 것이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 발광 다이오드(100)는, 측면에 경사면을 가지는 형태의 기판(110), 기판(110)의 상부에 형성되는 제1 버퍼층(120), 제1 버퍼층(120) 상에 도핑되지 않은 질화물 반도체(GaN)로 형성되는 제2 버퍼층(130), 제2 버퍼층(130) 상에 n-형 질화물 반도체로 형성되는 제1 반도체층(140), 제1 반도체층(140) 상에 다중양자우물구조(Multi-Quantum-Well: MQW)를 갖도록 형성되는 활성층(150) 및 활성층(150) 상에 p-형 질화물 반도체로 형성되는 제2 반도체층(160), 제2 반도체층(160) 상에 투명 도전성 물질로 형성되는 오믹접촉층(170), 오믹접촉층(170)의 적어도 일부와 접촉되어 형성되는 제1 전극패드(180) 및 오믹접촉층(170), 제2 반도체층(160) 및 활성층(150)의 일부 영역을 제거하여 노출되는 제1 반도체층(140)의 일부 영역과 접촉되어 형성되는 제2 전극패드(190)를 포함하여 이루어진다.
여기서, 기판(110)은, 사파이어(Al2O3) 또는 실리콘 카바이드(SiC)과 같이 투명한 절연물질로 마련된다. 이때, 기판(110)은 상부 면적이 하부 면적보다 넓고, 다각형의 단면을 가지며, 측면에 경사면을 가지는 다면체의 형태를 갖는다. 이때, 기판(110)에서, 측면과 하부면 사이의 각도가 둔각을 이루도록 하여 경사면의 각도는 예각을 이루도록 한다. 이에 따라, 도 5에 도시된 바와 같이, 활성층(150)에서 발생되는 광 중 기판으로 입사된 광은 측면의 경사면에 반사되어 반사각이 임계각 미만의 각도로 변동될 수 있어, 기판(110)에서 외부로 방출될 수 있다. 그러므로, 광이 기판(110) 내에 입사되더라도, 측면의 경사면에 의해 각도가 변동되어 외부로 방출될 수 있으므로, 발광 다이오드(100)의 광 효율이 향상될 수 있다.
제1 버퍼층(120)은 기판(110)의 상면에 배치되고, 기판(110) 위에 질화물 반도체층(130~160)이 적절히 성장될 수 있도록, 기판(110)과 질화물 반도체층(130~160) 사이에, SiO2와 같이 질화물 반도체와 유사한 구조를 가지는 물질로 형 성된다.
제2 버퍼층(130)은 기판(110)과 제1 반도체층(140)으로 마련되는 n-형 질화물 반도체(n-GaN)가 서로 다른 격자 상수와 열 팽창 계수를 가지는 것을 극복하기 위하여, 기판(110)과 제1 반도체층(140) 사이에 마련된다. 특히, 도핑되지 않은 질화물 반도체(제2 버퍼층(130)에 해당됨)을 성장시킨 후, n-형 질화물 반도체(제1 반도체층(140)에 해당됨)를 성장시키면, n-형 질화물 반도체의 결정질을 향상시킬 수 있다.
제1 반도체층(140)은 Si를 불순물로 첨가하여 도전성질을 가지는 n-형 질화물 반도체(n-GaN)로 형성된다.
활성층(150)은 장벽층과 우물층(InGaN-GaN)으로 구성되는 다중양자우물구조(MQW)를 갖도록 형성되고, 질화물반도체(InGaN, GaN)의 조성비에 따라 발광 다이오드가 방출할 광의 파장대역이 결정된다.
제2 반도체층(160)은 Mg를 불순물로 첨가하여 도전성질을 가지는 p-형 질화물 반도체(p-GaN)로 형성된다.
오믹접촉층(170)은 p-형 질화물 반도체(p-GaN)으로 마련되는 제2 반도체층(160)과 접촉되고, ZnO 또는 ITO(Indium Tin Oxide) 등과 같이 투명하고 도전성을 가지는 투명 도전성 물질로 형성된다. 이와 같은 오믹접촉층(170)에 의해 전류가 제2 반도체층(160)에 넓게 분산될 수 있으므로, 전류 효율이 향상될 수 있으며, 활성층(150)에서 발생된 광이 외부로 방출되는 것이 용이하게 된다.
제1 전극패드(180)는 Ni, Au, Pt, Ti, Al, Cr 중 어느 하나의 금속 또는 둘 이상을 포함하는 합금으로, 오믹접촉층(170)의 적어도 일부와 접촉하도록 형성된다.
제2 전극패드(190)는 Ni, Au, Pt, Ti, Al, Cr 중 어느 하나의 금속 또는 둘 이상을 포함하는 합금으로, 오믹접촉층(170), 제2 반도체층(160) 및 활성층(150)의 일부 영역을 제거하여 노출되는 제1 반도체층(140)의 일부 영역과 적어도 일부가 접촉되도록 형성된다.
이와 같이 구성되는 발광 다이오드(100)는 질화물 반도체층(130~160)을 성장시키기 위한 기판(110)을 측면에 경사면을 갖는 다면체 형태를 갖도록 하여, 기판(110)에 입사된 광이 측면의 경사면을 통해 각도가 변동되어 외부로 방출될 수 있도록 함으로써, 광 효율을 향상시킨다.
도 6은 종래의 발광 다이오드와 본 발명의 실시예에 따른 발광 다이오드 각각에 대하여, 기판의 지향각 분포를 나타낸 것이다.
도 6에서, 종래의 발광 다이오드에 대한 기판의 지향각 분포는 점선으로 도시하였고, 본 발명의 실시예에 따른 발광 다이오드에 대한 기판의 지향각 분포는 실선으로 도시하였다. 도 6에 도시된 바와 같이, 종래의 발광 다이오드의 경우, 기판의 지향각이 일정 규칙을 갖는 반원 형태로 분포되어 있어, 광의 진행각도가 변동되기 어려운 반면, 본 발명의 실시예에 따른 발광 다이오드(100)의 경우, 기판(110)이 측면에 경사면을 포함하는 형태로 구성됨에 따라, 기판(110)의 지향각이 불규칙하게 분포되어 있어, 광의 진행각도가 용이하게 변동될 수 있다. 그러므로, 본 발명의 실시예에 따른 발광 다이오드(100)는 기판(110)에 입사된 광도 외부로 방출되는 것이 용이해지므로, 종래의 발광 다이오드에 비해, 광 효율이 향상될 수 있다.
다음, 본 발명의 실시예에 따른 발광 다이오드의 제조방법에 대해 설명한다.
도 7은 본 발명의 실시예에 따른 발광 다이오드의 제조방법을 나타낸 순서도이고, 도 8a 내지 도 8g는 도 7에 도시된 발광 다이오드의 제조방법에서 각 과정을 나타낸 단면도이다.
본 발명의 실시예에 따른 발광 다이오드의 제조방법은, 도 7에 도시된 바와 같이, 기판(110)의 상면에 복수의 질화물 반도체층(130~160)을 형성하는 단계(S100), 복수의 질화물 반도체층(130~160) 중 적어도 하나 위에 전극패드(180, 190)를 형성하는 단계(S110), 복수의 질화물 반도체층(130~160)과 전극패드(180, 190)의 표면을 덮는 보호막을 형성하는 단계(S120), 기판(110)의 하부에 복수의 칩 외곽에 대응되는 패턴을 형성하는 단계(S130), 보호막을 제거하는 단계(S140) 및 패턴을 이용하여 복수의 칩을 개개로 분리하는 단계(S150)를 포함한다.
복수의 질화물 반도체층(130~160)을 형성하는 단계(S100)에서, 도 8a에 도시된 바와 같이, 웨이퍼 상태의 기판(110) 위에, 제1 버퍼층(120), 제2 버퍼층(130), 제1 반도체층(140), 활성층(150) 및 제2 반도체층(160)을 순차적으로 증착한다. 이때, 복수의 질화물 반도체층(130~160)은, 금속유기화학증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 액상에피텍셜법(Liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy) 또는 분자빔에피텍셜법(Molecular beam epitaxy) 등을 이용하여 성장될 수 있다. 바람직하게는, 금속유기화학증착 법(MOCVD)을 이용하여 복수의 질화물 반도체층(130~160)이 기판(110) 위에 형성된다. 예를들어, 제2 버퍼층(130)은 0.5~2.0㎛의 두께를 가지는 도핑되지 않은 질화물 반도체(undoped GaN)로 형성되고, 제1 반도체층(140)은 2.0㎛ 이하의 두께를 가지는 Si 도핑된 n-형 질화물 반도체(n-GaN)로 형성될 수 있다. 그리고, 활성층(150)은 다섯 개의 층을 가지는 다중 양자 우물 구조의 질화물 반도체(InGaN-GaN)으로 형성되고, 제2 반도체층(160)은 0.2㎛ 이하의 두께를 가지는 Mg 도핑된 p-형 질화물 반도체(p-GaN)로 형성될 수 있다.
전극패드(180, 190)를 형성하는 단계(S110)는, 제2 반도체층(160) 위에 투명 도전성 물질로 오믹접촉층(170)을 형성하는 단계, 오믹접촉층(170)의 적어도 일부와 접촉하도록 제1 전극패드(180)를 형성하는 단계 및 오믹접촉층(170), 제2 반도체층(160) 및 활성층(150)의 일부 영역을 제거하여 노출되는 제1 반도체층(140)의 일부 영역과 접촉하도록 제2 전극패드(190)를 형성하는 단계를 포함한다.
즉, 도 8b에 도시된 바와 같이, 오믹접촉층(170)을 형성하는 단계에서, 제2 반도체층(160) 위에 ZnO 또는 ITO와 같은 투명도전성물질로 오믹접촉층(170)을 형성한다. 이때, 오믹접촉층(170)은 0.1~0.2㎛의 두께를 갖도록 형성될 수 있다. 그리고, 제1 전극패드(180)를 형성하는 단계에서, 오믹접촉층(170)의 적어도 일부와 접촉하도록 Ni, Au, Pt, Ti, Al, Cr 중 어느 하나의 금속 또는 둘 이상을 포함하는 합금을 형성하여, 제1 전극패드(180)를 형성한다. 또한, 제2 전극패드(190)를 형성하는 단계에서, 제1 전극패드(180)에 대응되지 않는 오믹접촉층(170), 제2 반도체층(160) 및 활성층(150)의 일부 영역을 식각하여 제1 반도체층(140)의 일부 영역을 노출시킨 후, 노출된 반도체층(140)의 적어도 일부와 접촉하도록 Ni, Au, Pt, Ti, Al, Cr 중 어느 하나의 금속 또는 둘 이상을 포함하는 합금을 형성하여, 제2 전극패드(190)를 형성한다.
보호막을 형성하는 단계(S120)에서, 이후의 공정에 의해 기판(110) 위에 성장된 복수의 질화물 반도체층(130~160)이 손상되는 것을 방지하기 위하여, 도 8c에 도시된 바와 같이, 복수의 질화물 반도체층(130~160)과 전극패드(180, 190)의 표면을 덮도록 보호막(200)을 형성한다. 이때, 보호막(200)은 SiO2로 마련될 수 있다.
기판(110)의 하부에 복수의 칩 외곽에 대응되는 패턴을 형성하는 단계(S130)는, 기판(110)의 두께를 조절하는 단계, 기판(110)의 배면에 복수의 칩에 대응되는 마스크를 형성하는 단계 및 마스크가 형성된 기판(110)의 하부를 식각하여 복수의 칩 외곽에 대응되는 기판의 일부가 복수의 칩에 대응되는 기판의 일부보다 얇은 두께를 갖도록 하는 패턴을 형성하는 단계를 포함한다.
기판(110)의 두께를 조절하는 단계에서, 발광 다이오드(110)의 칩 사이즈(chip size)가 최소화될 수 있도록 하고, 기판(110)에 의해 광 효율이 감소되는 것을 방지하며, 이후에 수행될 복수의 칩 외곽에 대응되는 패턴을 형성하는 공정에 소요되는 시간을 최소화하기 위하여, 기판(110)의 배면을 래핑(lapping) 및 폴리싱(polishing)하여, 기판(110)의 전체 두께를 얇게 조절한다. 예를들어, 웨이퍼 상태의 기판(110)이 초기에 430㎛ 의 두께를 갖는다고 할 때, 기판의 두께(110)를 조절하는 단계 이후, 기판(110)은 200㎛이하의 두께로 얇게 조절된다.
기판(110)의 배면에 복수의 칩에 대응되는 마스크를 형성하는 단계에서, 칩이 형성되는 영역이 식각되지 않도록, 도 8d에 도시된 바와 같이, 두께가 조절된 기판(110)의 배면에 복수의 칩에 대응되는 마스크(210)를 형성한다. 이때, 마스크(210)는 SiO2와 같이 식각에 안정되는 물질로 마련된다.
복수의 칩 외곽에 대응되는 기판(110)의 일부가 복수의 칩에 대응되는 기판(110)의 일부보다 얇은 두께를 갖도록 하는 패턴을 형성하는 단계에서, 도 8e에 도시된 바와 같이, 마스크(210)가 형성된 기판(110)의 하부를 식각하여, 복수의 칩 외곽에 대응되는 기판(110)의 일부가 상측에 근접할수록 폭이 좁아지는 단면 형태를 갖도록 한다.
패턴 형성은, RIE-ICP와 같은 건식 식각, 습식 식각 또는 플라즈마 식각(plasma etching)을 통해 수행될 수 있다. 특히, 패턴의 상부 단면이 뾰족하게 형성되도록, 습식식각으로 패턴을 형성하는 것이 바람직하다. 이때, 습식 식각의 식각액으로는, 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4) 및 인산(H2PO4) 중 적어도 하나를 포함하는 용액, 또는 둘 이상을 혼합한 혼합액으로 적용될 수 있다. 예를들어, 황산(H2SO4)과 인산(H2PO4)을 3:1로 혼합한 식각액을 섭씨 300~320도로 가열한 상태에서, 기판(110)을 담궈서 습식 식각을 진행함으로써, 기판(110)에 패턴을 형성함이 바람직하다.
보호막(200)을 제거하는 단계에서, 도 8f에 도시된 바와 같이, 기판(110)의 식각 공정으로부터 복수의 질화물 반도체층(130~160)을 보호하기 위해 마련되는 보 호막(200) 및 패턴을 형성하기 위해 마련되는 기판(110) 배면의 마스크(210)를 제거한다.
복수의 칩을 개개로 분리하는 단계(S150)에서, 도 8g에 도시된 바와 같이, 기판(110) 하부에 형성된 패턴을 이용하여 복수의 칩을 개개로 분리한다. 즉, 패턴에 의해, 복수의 칩 외곽에 대응되는 기판(110)의 일부가 얇은 두께를 가지므로, 복수의 칩 외곽에 대응되는 기판(110)의 일부에 상부로부터 소정의 힘(F)를 가하면, 용이하게 복수의 칩을 개개로 분리할 수 있다. 또한, 패턴에 의해, 칩으로 분리된 발광 다이오드 각각은 측면에 경사면이 형성되는 다면체 형태의 기판(110)을 포함하게 된다.
이상과 같이, 본 발명의 실시예에 따른 발광 다이오드의 제조방법은, 측면에 경사면이 포함되는 다면체 형태로 기판(110)을 형성하기 위하여, 웨이퍼 상태의 기판(110)에 복수의 칩 외곽에 대응되는 패턴을 형성한다. 이때 형성된 패턴은 복수의 칩을 개개로 분리하기 위한 분리라인으로 적용될 수 있으므로, 다이아몬드 기구를 이용한 크랙 형성 공정 또는 레이저 빔을 이용한 스크라이빙 라인 형성 공정과 같이 분리라인을 형성하기 위한 별도의 공정을 포함하지 않는다. 따라서, 크랙 형성 공정 또는 스크라이빙 라인 형성 공정에 의해, 광 효율의 감소 및 수율 감소를 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.
도 1a는 종래기술에 따른 발광 다이오드를 나타낸 사시도이다.
도 1b는 도 1의 A-A'의 단면도이다.
도 2는 도 1b의 B 영역에서 광이 반사되는 상태의 예시를 도시한 것이다.
도 3은 본 발명의 실시예에 따른 발광 다이오드를 나타낸 사시도이다.
도 4는 도 3의 C-C'의 단면도이다.
도 5는 도 4의 D 영역에서 광이 반사되는 상태의 예시를 도시한 것이다.
도 6은 종래의 발광 다이오드와 본 발명의 실시예에 따른 발광 다이오드 각각에 대하여, 기판의 지향각 분포를 나타낸 것이다.
도 7은 본 발명의 실시예에 따른 발광 다이오드의 제조방법을 나타낸 순서도이다.
도 8a 내지 도 8g는 도 7에 도시된 발광 다이오드의 제조방법에서 각 과정을 나타낸 단면도이다.
<도면의 주요부분에 대한 식별번호 설명>
100: 발광 다이오드 110: 기판
210: 마스크

Claims (9)

  1. 측면에 경사면을 가지는 형태의 기판;
    상기 기판 상에 형성되는 제1 버퍼층;
    상기 제1 버퍼층 상에 도핑되지 않은 질화물 반도체로 형성되는 제2 버퍼층;
    상기 제2 버퍼층 상에 형성되는 제1 반도체층;
    상기 제1 반도체층 상에 다중 양자 우물 구조를 갖도록 형성되는 활성층; 및
    상기 활성층 상에 형성되는 제2 반도체층;
    상기 제2 반도체층 상에 투명 도전성 물질로 형성되는 오믹접촉층;
    상기 오믹접촉층과 적어도 일부가 접촉되어 형성되는 제1 전극패드; 및
    상기 제1 반도체층과 적어도 일부가 접촉되어 형성되는 제2 전극패드를 포함하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 기판은, 상부 면적이 하부 면적보다 넓고, 다각형의 단면을 가지는 다면체의 형태를 가지는 발광 다이오드.
  3. 제2항에 있어서,
    상기 기판에서, 측면과 하부면 사이의 각도는 둔각인 발광 다이오드.
  4. 제2항에 있어서,
    상기 제1 반도체층은 n-형 질화물 반도체로 형성되고, 상기 제2 반도체층은 p-형 질화물 반도체로 형성되며,
    상기 제2 전극패드는, 상기 오믹접촉층, 제2 반도체층 및 활성층의 일부 영역을 제거하여 노출되는 상기 제1 반도체층의 일부 영역과 접촉되어 형성되는 발광 다이오드.
  5. 기판 상부에 복수의 질화물 반도체층을 형성하는 단계;
    상기 복수의 질화물 반도체층 중 적어도 하나 위에 전극패드를 형성하는 단계;
    상기 복수의 질화물 반도체층 및 전극패드의 표면을 덮는 보호막을 형성하는 단계;
    상기 기판의 하부에, 복수의 칩 외곽에 대응되는 패턴을 형성하는 단계;
    상기 보호막을 제거하는 단계; 및
    상기 패턴을 이용하여, 상기 복수의 칩을 개개로 분리하는 단계를 포함하는 발광 다이오드의 제조방법.
  6. 제5항에 있어서,
    상기 복수의 칩 외곽에 대응되는 패턴을 형성하는 단계는,
    상기 기판의 배면에 상기 복수의 칩에 대응되는 마스크를 형성하는 단계; 및
    상기 마스크가 형성된 상기 기판의 하부를 식각하여, 상기 복수의 칩 외곽에 대응되는 기판의 일부가 상기 복수의 칩에 대응되는 기판의 일부보다 얇은 두께를 갖도록 하는 상기 패턴을 형성하는 단계를 포함하는 발광 다이오드의 제조방법.
  7. 제6항에 있어서,
    상기 복수의 칩 외곽에 대응되는 패턴을 형성하는 단계는,
    상기 기판의 배면에 상기 마스크를 형성하기 전에, 상기 기판의 배면을 래핑 및 폴리싱하여 상기 기판의 두께를 조절하는 단계를 더 포함하는 발광 다이오드의 제조방법.
  8. 제6항에 있어서,
    상기 복수의 질화물 반도체층을 형성하는 단계는,
    상기 기판의 상부에 도핑되지 않은 질화물 반도체로 버퍼층을 형성하는 단계;
    상기 제1 버퍼층 위에 n-형 질화물 반도체로 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층 위에 다중 양자 우물 구조를 가지는 활성층을 형성하는 단계; 및
    상기 활성층 위에 p-형 질화물 반도체로 제2 반도체층을 형성하는 단계를 포함하는 발광 다이오드의 제조방법.
  9. 제8항에 있어서,
    상기 전극패드를 형성하는 단계는,
    상기 제2 반도체층 위에 투명 도전성 물질로 오믹접촉층을 형성하는 단계;
    상기 오믹접촉층의 적어도 일부와 접촉되는 제1 전극패드를 형성하는 단계;
    상기 오믹접촉층, 제2 반도체층 및 활성층의 일부 영역을 제거하여, 상기 제1 반도체층의 일부 영역을 노출시키는 단계; 및
    상기 노출된 제1 반도체층의 적어도 일부와 접촉되는 제2 전극패드를 형성하는 단계를 포함하는 발광 다이오드의 제조방법.
KR1020090135417A 2009-12-31 2009-12-31 발광 다이오드 및 그 제조방법 KR20110078569A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135417A KR20110078569A (ko) 2009-12-31 2009-12-31 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135417A KR20110078569A (ko) 2009-12-31 2009-12-31 발광 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110078569A true KR20110078569A (ko) 2011-07-07

Family

ID=44918024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135417A KR20110078569A (ko) 2009-12-31 2009-12-31 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110078569A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287538B1 (ko) * 2012-02-21 2013-07-19 주식회사 세미콘라이트 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287538B1 (ko) * 2012-02-21 2013-07-19 주식회사 세미콘라이트 반도체 발광소자

Similar Documents

Publication Publication Date Title
US10062821B2 (en) Light-emitting device
US8969897B2 (en) Light emitting device
US8124985B2 (en) Semiconductor light emitting device and method for manufacturing the same
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
US9070839B2 (en) Method of manufacturing a light emitting diode
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
KR100993077B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
EP2595202B1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US8390007B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
KR20080015922A (ko) 질화갈륨계 화합물 반도체 발광소자
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
EP2219238B1 (en) Semiconductor light-emitting device
KR20110077707A (ko) 수직형 발광 다이오드 및 그 제조방법
KR101274651B1 (ko) 발광 다이오드 및 이의 제조 방법
US11757077B2 (en) Light-emitting device
US20130015480A1 (en) Semiconductor light emmiting device
JP5306581B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2012094630A (ja) 半導体発光素子
JP5945409B2 (ja) 半導体素子とその製造方法
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20110078569A (ko) 발광 다이오드 및 그 제조방법
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
KR101098589B1 (ko) 3족 질화물 반도체 발광소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination