CN106992231B - 氮化物半导体元件及其制作方法 - Google Patents

氮化物半导体元件及其制作方法 Download PDF

Info

Publication number
CN106992231B
CN106992231B CN201710221821.1A CN201710221821A CN106992231B CN 106992231 B CN106992231 B CN 106992231B CN 201710221821 A CN201710221821 A CN 201710221821A CN 106992231 B CN106992231 B CN 106992231B
Authority
CN
China
Prior art keywords
substrate
layers
side wall
semiconductor device
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710221821.1A
Other languages
English (en)
Other versions
CN106992231A (zh
Inventor
朱学亮
刘建明
卓昌正
陈秉扬
徐宸科
张中英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN201710221821.1A priority Critical patent/CN106992231B/zh
Publication of CN106992231A publication Critical patent/CN106992231A/zh
Priority to PCT/CN2018/078653 priority patent/WO2018184444A1/zh
Application granted granted Critical
Publication of CN106992231B publication Critical patent/CN106992231B/zh
Priority to US16/447,775 priority patent/US10727054B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

本发明公开了一种氮化物半导体元件及其制作方法，采用物理蚀刻形成图形化蓝宝石衬底，然后在蓝宝石衬底的表面上采用物理气相沉积的方式形成AlxGa(1‑x)N层，在生长物理气相沉积AlxGa(1‑x)N层过程中采用等离子体进行多次刻蚀处理，有效的抑制了图形侧壁处外延材料的晶体缺陷。

Description

氮化物半导体元件及其制作方法
技术领域
本发明涉及一种改善蓝宝石图形侧壁缺陷的氮化镓基半导体元件及其制作方法。
背景技术
氮化镓基LED由于其高效的发光效率，目前已经广泛的应用在背光、照明、景观等各个光源领域。从技术角度看，进一步提高LED芯片的发光效率仍然是当前行业发展的重点。发光效率主要有两个效率决定：第一个是电子空穴在有源区的辐射复合效率，即通常说的内量子效率；第二个是光的提取效率。
现有成熟的蓝光LED材料的主流技术是制作在蓝宝石衬底上，氮化镓材料和蓝宝石衬底的巨大的晶格差异导致外延材料中有大量位错缺陷，形成非辐射复合中心，这会降低LED的内量子效率；氮化镓材料折射率较大，LED有源区发出的光在器件内部形成全发射，光的提取效率降低。图案化蓝宝石衬底可以有效改善上述两个难点，一方面可以有效控制生长时的成核岛密度，提升氮化镓晶体质量；另一方面，图形界面可以有效散射有源区发出的光，抑制器件内部的全反射效应。
通常采用干蚀刻或湿蚀刻的方式形成图形化蓝宝石衬底，其中干蚀刻是由物理轰击形成图形，制作过程中图形侧壁会受到损伤（如图1所示），后续外延材料在侧壁形成缺陷中心（如图2和3所示），其一方面会增加材料中的缺陷密度，降低内量子效率；另一方面，侧壁处缺陷晶体存在吸收中心，会吸收器件发出的光，降低光的提取效率。
采用物理气相沉积(物理气相沉积)生长的AlN作为缓冲层，通过控制AlN层的工艺，可以进一步提升材料质量，改善发光效率。从已经报道的文献看，如中国专利文献CN104246980A 提到的方法，采用物理气相沉积的AlN作为缓冲层，可以大幅改善晶体质量。但由于图形化图形侧壁处的晶体质量仍有待提升。
发明内容
本发明提供了一种改善蓝宝石图形侧壁缺陷的氮化物半导体元件及其制作方法，采用物理蚀刻形成图形化蓝宝石衬底，然后在蓝宝石衬底的表面上采用物理气相沉积的方式形成AlxGa(1-x)N层，在生长物理气相沉积AlxGa(1-x)N层过程中采用等离子体进行多次刻蚀处理，有效的抑制了图形侧壁处外延材料的晶体缺陷。
根据本发明的第一方面，氮化物半导体元件，包括：蓝宝石图形衬底，采用物理刻蚀方法制作所得，其具有一系列的凹陷或凸起的图形，该图形具有侧壁；AlxGa(1-x)N层，采用物理气相沉积法形成于图形衬底表面上；氮化镓基半导体叠层，采用MOCVD法形成于该AlxGa(1-x)N层上；其中所述AlxGa(1-x)N层位于所述蓝宝石图形衬底之侧壁的晶体缺陷的尺寸小于20nm。
优选地，所述AlxGa(1-x)N层在形成过程中一次或多次采用等离子体蚀刻以消除图形侧壁的晶体缺陷。
优选地，所述AlxGa(1-x)N层位于所述图形衬底之单个图形之侧壁的晶体缺陷尺寸大于10nm的个数小于10。
优选地，所述AlxGa(1-x)N层的厚度为3~100nm。
优选地，所述氮化镓基半导体叠层至少包含n型半导体层、发光层和p型半导体层。
根据本发明的第二个方面，氮化物半导体元件，包括：蓝宝石图形衬底，采用物理刻蚀方法制作所得，其具有一系列的凹陷或凸起的图形，该图形具有侧壁；AlxGa(1-x)N层，采用物理气相沉积法形成于图形衬底表面上；氮化镓基半导体叠层，采用MOCVD法形成于该AlxGa(1-x)N层上；其中所述AlxGa(1-x)N层位于所述图形衬底之单个图形之侧壁的晶体缺陷尺寸大于10nm的个数小于10。
优选地，所述AlxGa(1-x)N层的厚度为3~100nm。
优选地，所述氮化镓基半导体叠层至少包含n型半导体层、发光层和p型半导体层。
优选地，所述AlxGa(1-x)N层位于所述蓝宝石图形衬底之侧壁的晶体缺陷的尺寸小于20nm。
根据本发明的第三个方面，氮化物半导体元件的制作方法，包括步骤：（1）提供一蓝宝石衬底，采用物理刻蚀方法在所述衬底的上表面形成一系列的凹陷或凸起的图形，该图形具有侧壁；（2）采用物理气相沉积法在前述图形化的衬底上表面形成AlxGa(1-x)N层；（3）采用采用MOCVD法在所述AlxGa(1-x)N层上沉积氮化镓基半导体叠层；其中所述步骤（2）中，在形成AlxGa(1-x)N层前、或者过程中采用等离子体蚀刻所述衬底的表面以改善所述图形侧壁的缺陷，从而减低所述AlxGa(1-x)N层位于所述蓝宝石图形衬底之侧壁的晶体缺陷。
优选地，所述步骤（2）中，将所述步骤（1）形成的蓝宝石衬底放置于物理气相沉积设备中，先通入氮气或者氩气或者两者同时通入，打开设备中的RF(射频)电源，在衬底表面处形成等离子体，等离子体中的氮离子或者氩离子在电场作用下撞击衬底表面，消除所述图形侧壁处的缺陷部分。
优选地，所述步骤（2）中将所述步骤（1）形成的蓝宝石衬底放置于物理气相沉积设备中，接着进行下面处理：(a)：打开直流脉冲电源，开始生长AlxGa(1-x)N薄膜，第一层膜厚生长1nm~5nm；(b)：关闭直流电源，打开射频电源，通入氮气或者氩气或者两者同时通入，等离子体中的氮离子或者氩离子在电场作用下撞击衬底表面，消除图形侧壁处生长的质量较差的AlxGa(1-x)N材料；(c)：重复以上步骤5-25次，获得3~100nm的AlxGa(1-x)N层。
优选地，所述步骤（2）中形成的AlxGa(1-x)N层位于所述蓝宝石图形衬底之侧壁的晶体缺陷的尺寸小于20nm。
优选地，所述步骤（2）中形成的AlxGa(1-x)N层位于所述图形衬底之单个图形之侧壁的晶体缺陷尺寸大于10nm的个数小于10。
优选地，所述步骤（3）中形成的氮化镓基半导体叠层包含n型半导体层、发光层和p型半导体层。
前述制作方法可有效去除图形衬底侧壁处的晶体缺陷，能够把图形侧壁处的缺陷个数从大于15个降低到10个以下；缺陷尺寸从20~100nm的大小降低到20nm以下。
前述制作方法应用于发光二极管时，低的缺陷密度可以显著提高了蓝光LED中量子阱的发光效率，同时得益于彻底消除侧壁处的缺陷晶体，极大降低了缺陷处的光吸收现象，提高了LED芯片的出光效率通过使用本结构，LED芯片亮度可提升2%或更高。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为蓝宝石图形衬底示意图，其侧壁处有刻蚀导致的缺陷。
图2为图示1所示衬底外延生长氮化物外延结构示意图，侧壁处外延生长时形成GaN缺陷区域。
图3为图示1所示衬底外延生长氮化物外延结构的TEM图片，侧壁处有晶体缺陷。
图4为根据本发明实施的一种氮化物半导体元件制作方法的流程图。
图5~8为根据本发明实施的一种氮化物半导体元件制作过程示意图。
图9为根据本发明实施的一种氮化物半导体外延结构的TEM图片，侧壁处没有晶体缺陷。
图中标号表示如下：
100:蓝宝石衬底；110：蓝宝石衬底的图形；120：蓝宝石衬底图形的侧壁；130：蓝宝石衬底侧壁的缺陷；200：AlN层；210：AlN层上的缺陷；300：GaN基外延叠层；310、320：GaN基外延叠层上的缺陷。
具体实施方式
下面结合示意图对本发明的薄膜芯片及其制作方法进行详细的描述，在进一步介绍本发明之前，应当理解，由于可以对特定的实施例进行改造，因此，本发明并不限于下述的特定实施例。还应当理解，由于本发明的范围只由所附权利要求限定，因此所采用的实施例只是介绍性的，而不是限制性的。
图4显示了一种改善蓝宝石图形衬底侧壁处的外延缺陷的半导体元件的制作方法，包括步骤S100~S300，下面结合图5~8进行详细说明。
首先，提供蓝宝石衬底100，采用物理刻蚀方法在所述衬底的上表面形成一系列的凹陷或凸起的图形110，该图形具有侧壁120，如图5所示。具体如下：首先在平整的蓝宝石衬底上涂布一层光阻，厚度可为0.5～3微米；接下来运用黄光制程制作出由一系列柱状光阻构成的图形，此过程可采用步进式曝光机、接触式曝光机、投影式曝光机或压印方式，其图形尺寸直径可为0.1um～6um，各个图形之间的间隙可为0.1～6微米；干法蚀刻蓝宝石衬底的第一表面，在第一表面上形成一系列凸起图形110。在干法蚀刻过程中，图形由物理轰击形成的，因此形成的图形侧壁会受到损伤，形成在侧壁形成若干缺陷130。
接着，采用物理气相沉积法在前述图形化的衬底上表面形成AlxGa(1-x)N层，在此过程中采用等离子体蚀刻所述衬底的表面以改善所述图形侧壁的缺陷。具体如下：将前述经干法蚀刻处理的蓝宝石衬底100放入物理气相沉积设备中，例如美国应用材料公司的Endura II 300mm设备或者中国北方微电子公司的iTops A230设备或者其他磁控溅射设备中，进行沉积AlxGa(1-x)N层，具体为：通入氮气、氩气、氧气，打开直流脉冲电源，开始生长AlxGa(1-x)N薄膜，第一层膜厚生长1~5nm，如图6所示，此时AlxGa(1-x)N薄膜之位于图形侧壁120的位置具有若干缺陷210；接着关闭直流电源，打开射频电源，通入氮气或者氩气或者两者同时通入，等离子体中的氮离子或者氩离子在电场作用下撞击衬底表面，对AlxGa(1-x)N薄膜表面具有刻蚀作用，从而消除图形侧壁处生长的质量较差的AlxGa(1-x)N薄膜材料；重复以上步骤5-25次，最终可以获得3~100nm的AlxGa(1-x)N层，如图7所示，AlxGa(1-x)N层生长时采用多次等离子体刻蚀处理，侧壁处有缺陷的AlxGa(1-x)N已基本被去除。
较佳的，将前述经干法蚀刻处理的蓝宝石衬底100放入物理气相沉积设备后，可先进行衬底表面处理，再进行沉积AlxGa(1-x)N层200。具体为：将物理气相沉积设备的沉积室内升温至300~800℃之间，通入氮气或者氩气或者两者同时通入，打开设备中的RF(射频)电源，在蓝宝石衬底100的表面处形成等离子体，等离子体中的氮离子或者氩离子在电场作用下撞击衬底表面，对表面具有一刻蚀作用，从而消除图形侧壁处的缺陷部分，处理时间可以控制在5~300秒。通过在沉积AlxGa(1-x)N层前先对衬底表面做预处理，可以预先去除衬底表面的缺陷，获得相当光滑的蓝宝石衬底表面。
接下来，将生长AlxGa(1-x)N层后的图形蓝宝石衬底放入MOCVD(金属有机物化学气相沉积)系统中，外延生长氮化物半导体叠层300，如图8所示。下面以发光二极管为例进行详细说明。首先升温至500~1200℃，通入氢气、氮气、氨气的混合气体处理表面； 温度调整至500~1050℃，通入氨气和三甲基镓，生长20~50nm的缓冲层，然后关闭三甲基镓；升温至1000~1100℃，在此温度下进行退火处理1~5分钟，然后通入三甲基镓，生长1~2微米厚度的非掺杂氮化镓；继续升温至1050~1150℃，生长1~2微米厚的非掺杂氮化镓；降温至1030~1120℃，生长1.5~4微米厚的氮化镓，通入甲硅烷进行掺杂；降温至770~870℃，生长15~30个周期的InGaN/GsN超晶格层，每个周期内InGaN的厚度范围1~3nm，GaN厚度范围2~10nm；升温至750~900℃，生长5~15个周期的InGaN/GaN多量子阱层；然后降温至730~800℃，生长低温p型AlInGaN空穴注入层，厚度20~80nm；升温至90~1000℃，生长多层AlGaN/GaN层，通入二茂镁进行掺杂；升温至900~1000℃，生长GaN层，通入二茂镁进行掺杂，构成氮化物发光二极管外延结构。
图9显示了采用上述方法形成的LED外延结构的TEM照片，与图3所示的常规外延结构的TEM图片对比，采用本发明所述的制作方法，从处理衬底图形的侧壁出发，通过修复图形侧壁的缺陷，有效改善了蓝宝石图形侧壁缺陷。
在图3所示的常规外延结构中，氮化物外延层在蓝宝石衬底图案侧壁处在侧壁生长位置会形成缺陷中心，其缺陷尺寸常通为20~100nm，而在单个图案120的侧壁处尺寸为10nm以上缺陷个数亦达15以上。在图9所示的LED外延结构中，由于蓝宝石衬底图形侧壁处有缺陷的AlxGa(1-x)N已基本被去除，因此形成于AlxGa(1-x)N层之上的氮化物外延层在侧壁处基本不会产生大尺寸的缺陷中心，其可将侧壁片的缺陷尺寸控制在20nm以上，甚至10nm以下，同时在单个图案120的侧壁处尺寸为10nm以上缺陷个数也可降低到10个以下。
上述制作方法形成的LED结构中，有效去除图形衬底侧壁处的晶体缺陷，显著提高了LED中量子阱的发光效率；同时得益于彻底消除侧壁处的缺陷晶体，极大降低了缺陷处的光吸收现象，提高了LED芯片的出光效率。通过使用本结构，LED芯片亮度可提升3~5%。
应当理解的是，上述具体实施方案仅为本发明的优选实施例，以上实施例还可以进行各种组合、变形。本发明的范围不限于以上实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。

Claims (12)

1.氮化物半导体元件，包括：
蓝宝石图形衬底，采用物理刻蚀方法制作所得，其具有一系列的凹陷或凸起的图形，该图形具有侧壁；
AlxGa(1-x)N层，采用物理气相沉积法形成于图形衬底表面上；
氮化镓基半导体叠层，采用MOCVD法形成于该AlxGa(1-x)N层上；其特征在于：
先采用等离子蚀刻所述蓝宝石图形衬底的表面，从而减少所述图形侧壁处的缺陷，再形成该AlxGa(1-x)N层，和/或，
所述AlxGa(1-x)N层在形成过程中一次或多次采用等离子体蚀刻以消除图形侧壁的晶体缺陷；所述AlxGa(1-x)N层位于所述蓝宝石图形衬底之侧壁的晶体缺陷的尺寸小于20nm。
2.氮化物半导体元件，包括：
蓝宝石图形衬底，采用物理刻蚀方法制作所得，其具有一系列的凹陷或凸起的图形，该图形具有侧壁；
AlxGa(1-x)N层，采用物理气相沉积法形成于图形衬底表面上；
氮化镓基半导体叠层，采用MOCVD法形成于该AlxGa(1-x)N层上；其特征在于：
采用等离子蚀刻所述蓝宝石图形衬底的表面，从而减少所述衬底的图形侧壁处的缺陷，再形成该AlxGa(1-x)N层，和/或，
所述AlxGa(1-x)N层在形成过程中一次或多次采用等离子体蚀刻以消除图形侧壁的晶体缺陷；所述AlxGa(1-x)N层位于所述图形衬底之单个图形之侧壁的晶体缺陷尺寸大于10nm的个数小于10。
3.根据权利要求1或2所述的氮化物半导体元件，其特征在于：所述AlxGa(1-x)N层的厚度为3~100nm。
4.根据权利要求1或2所述的氮化物半导体元件，其特征在于：所述氮化镓基半导体叠层至少包含n型半导体层、发光层和p型半导体层。
5.根据权利要求1所述的氮化物半导体元件，其特征在于：所述AlxGa(1-x)N层位于所述图形衬底之单个图形之侧壁的晶体缺陷尺寸大于10nm的个数小于10。
6.氮化物半导体元件的制作方法，包括步骤：
（1）提供一蓝宝石衬底，采用物理刻蚀方法在所述衬底的上表面形成一系列的凹陷或凸起的图形，该图形具有侧壁；
（2）采用物理气相沉积法在前述图形化的衬底上表面形成AlxGa(1-x)N层；
（3）采用MOCVD法在所述AlxGa(1-x)N层上沉积氮化镓基半导体叠层；
其特征在于：所述步骤（2）中，打开直流脉冲电源，开始生长AlxGa(1-x)N薄膜，接着关闭直流电源，打开射频电源，通入氮气或者氩气或者两者同时通入，等离子体中的氮离子或者氩离子在电场作用下撞击衬底表面，减少所述图形的侧壁处生长的质量较差的AlxGa(1-x)N材料，重复以上步骤形成所述AlxGa(1-x)N层，从而减少所述AlxGa(1-x)N层位于所述蓝宝石图形衬底之侧壁的晶体缺陷。
7.根据权利要求6所述氮化物半导体元件的制作方法，其特征在于：所述步骤（2）中，将所述步骤（1）形成的蓝宝石衬底放置于物理气相沉积设备中，先通入氮气或者氩气或者两者同时通入，打开设备中的RF(射频)电源，在衬底表面处形成等离子体，等离子体中的氮离子或者氩离子在电场作用下撞击衬底表面，消除所述图形侧壁处的缺陷部分。
8.根据权利要求6或7所述氮化物半导体元件的制作方法，其特征在于：所述步骤（2）中将所述步骤（1）形成的蓝宝石衬底放置于物理气相沉积设备中，接着进行下面处理：
(a)：打开直流脉冲电源，开始生长AlxGa(1-x)N薄膜，第一层膜厚生长1~5nm；
(b)：关闭直流电源，打开射频电源，通入氮气或者氩气或者两者同时通入，等离子体中的氮离子或者氩离子在电场作用下撞击衬底表面，消除图形侧壁处生长的质量较差的AlxGa(1-x)N材料；
(c)：重复以上步骤5-25次，获得3~100nm的AlxGa(1-x)N层。
9.根据权利要求7所述氮化物半导体元件的制作方法，其特征在于：所述步骤（2）中形成的AlxGa(1-x)N层位于所述蓝宝石图形衬底之侧壁的晶体缺陷的尺寸小于20nm。
10.根据权利要求7所述氮化物半导体元件的制作方法，其特征在于：所述步骤（2）中形成的AlxGa(1-x)N层位于所述图形衬底之单个图形之侧壁的晶体缺陷尺寸大于10nm的个数小于10。
11.根据权利要求7所述氮化物半导体元件的制作方法，其特征在于：所述步骤（3）中形成的氮化镓基半导体叠层包含n型半导体层、发光层和p型半导体层。
12.一种氮化物半导体元件，其采用前述权利要求6-11所述的任意一种制作方法获得。
CN201710221821.1A 2017-04-05 2017-04-06 氮化物半导体元件及其制作方法 Active CN106992231B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710221821.1A CN106992231B (zh) 2017-04-06 2017-04-06 氮化物半导体元件及其制作方法
PCT/CN2018/078653 WO2018184444A1 (zh) 2017-04-06 2018-03-12 氮化物半导体元件及其制作方法
US16/447,775 US10727054B2 (en) 2017-04-05 2019-06-20 Nitride-based semiconductor device and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710221821.1A CN106992231B (zh) 2017-04-06 2017-04-06 氮化物半导体元件及其制作方法

Publications (2)

Publication Number Publication Date
CN106992231A CN106992231A (zh) 2017-07-28
CN106992231B true CN106992231B (zh) 2019-05-21

Family

ID=59415418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710221821.1A Active CN106992231B (zh) 2017-04-05 2017-04-06 氮化物半导体元件及其制作方法

Country Status (3)

Country Link
US (1) US10727054B2 (zh)
CN (1) CN106992231B (zh)
WO (1) WO2018184444A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992231B (zh) * 2017-04-06 2019-05-21 厦门三安光电有限公司 氮化物半导体元件及其制作方法
US10693038B2 (en) * 2017-11-22 2020-06-23 Epistar Corporation Semiconductor device
CN111697113A (zh) * 2020-06-15 2020-09-22 南方科技大学 一种Micro-LED器件的制备方法及Micro-LED器件
CN112670380B (zh) * 2021-01-04 2022-07-15 鑫天虹(厦门)科技有限公司 具有氮化铝氧化物薄膜的发光二极管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725456A (zh) * 2004-07-22 2006-01-25 中芯国际集成电路制造(上海)有限公司 除去半导体器件的焊盘区中的晶格缺陷的方法
CN101582479A (zh) * 2009-06-10 2009-11-18 上海蓝光科技有限公司 发光二极管芯片结构及其制造方法
CN102593285A (zh) * 2012-03-06 2012-07-18 华灿光电股份有限公司 一种回收图形化蓝宝石衬底的方法
CN103871841A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种器件隔离沟槽表面修复的方法
CN104246980A (zh) * 2012-04-26 2014-12-24 应用材料公司 用于led制造的pvd缓冲层

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
CA2393081C (en) * 1999-12-03 2011-10-11 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
CN101517759B (zh) * 2006-09-26 2012-07-04 昭和电工株式会社 Ⅲ族氮化物化合物半导体发光元件的制造方法
JP2008109084A (ja) 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8927348B2 (en) * 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
KR101409952B1 (ko) * 2011-06-15 2014-07-02 (주) 세츠 기판 재생 방법
US8906727B2 (en) * 2011-06-16 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Heteroepitaxial growth using ion implantation
CN104752153A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN103871844B (zh) * 2014-03-31 2017-04-05 海迪科（南通）光电科技有限公司 用于改善图形化蓝宝石衬底的底部刻蚀异常的方法
CN105514243B (zh) * 2014-10-20 2018-05-08 北京北方华创微电子装备有限公司 一种图形化衬底的方法
CN106992231B (zh) * 2017-04-06 2019-05-21 厦门三安光电有限公司 氮化物半导体元件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725456A (zh) * 2004-07-22 2006-01-25 中芯国际集成电路制造(上海)有限公司 除去半导体器件的焊盘区中的晶格缺陷的方法
CN101582479A (zh) * 2009-06-10 2009-11-18 上海蓝光科技有限公司 发光二极管芯片结构及其制造方法
CN102593285A (zh) * 2012-03-06 2012-07-18 华灿光电股份有限公司 一种回收图形化蓝宝石衬底的方法
CN104246980A (zh) * 2012-04-26 2014-12-24 应用材料公司 用于led制造的pvd缓冲层
CN103871841A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种器件隔离沟槽表面修复的方法

Also Published As

Publication number Publication date
US10727054B2 (en) 2020-07-28
CN106992231A (zh) 2017-07-28
WO2018184444A1 (zh) 2018-10-11
US20190304781A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN106992231B (zh) 氮化物半导体元件及其制作方法
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
CN109980056A (zh) 氮化镓基发光二极管外延片及其制造方法
US10665753B2 (en) Vertical-type ultraviolet light-emitting diode
CN103996759A (zh) Led外延层生长方法及led外延层
US10770621B2 (en) Semiconductor wafer
WO2024040958A1 (zh) 基于氧化铝氧化硅复合衬底的led芯片及其制造方法
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN110444640A (zh) 一种多波长GaN基核壳纳米棒LED器件结构及其制备方法
CN116845164B (zh) 发光二极管外延片及其制备方法、led
WO2017101520A1 (zh) 氮化物底层及其制作方法
CN107134517B (zh) 一种led外延生长方法
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN116154060B (zh) 黄绿光led外延片及其制备方法、黄绿光led
CN109888069B (zh) InGaN/GaN量子阱结构及LED外延片制备方法
CN116845158A (zh) 发光二极管外延片及其制备方法、led
CN104966767B (zh) 一种GaN基发光二极管外延片的生长方法
CN109411580B (zh) 氮化镓基功率器件及其制备方法
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
CN216450669U (zh) 外延片及半导体发光器件
CN109786532A (zh) 一种GaN基发光二极管外延片及其制备方法
KR19990023288A (ko) 3-5족 화합물 반도체의 제조방법
CN212750917U (zh) 一种led外延片
US20090050914A1 (en) Semiconductor light-emitting device with selectively formed buffer layer on substrate
WO2016173359A1 (zh) 一种发光二极管结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant