KR19990023288A - 3-5족 화합물 반도체의 제조방법 - Google Patents

3-5족 화합물 반도체의 제조방법 Download PDF

Info

Publication number
KR19990023288A
KR19990023288A KR1019980031376A KR19980031376A KR19990023288A KR 19990023288 A KR19990023288 A KR 19990023288A KR 1019980031376 A KR1019980031376 A KR 1019980031376A KR 19980031376 A KR19980031376 A KR 19980031376A KR 19990023288 A KR19990023288 A KR 19990023288A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
type dopant
reactor
doped
Prior art date
Application number
KR1019980031376A
Other languages
English (en)
Other versions
KR100604617B1 (ko
Inventor
야스시 이에치카
요시노부 오노
도모유키 다카다
마사야 시미즈
Original Assignee
고오사이 아끼오
스미또모 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고오사이 아끼오, 스미또모 가가꾸 고교 가부시끼가이샤 filed Critical 고오사이 아끼오
Publication of KR19990023288A publication Critical patent/KR19990023288A/ko
Application granted granted Critical
Publication of KR100604617B1 publication Critical patent/KR100604617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

본 발명은 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 유기 금속 기상 에피탁시법(epitaxy method)으로 제조하는 방법을 제공한다. Ⅲ-Ⅴ족 화합물 반도체는 p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층과 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 갖는다. 당해 방법에서, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층을 성장시키기 위한 반응기와 p형 도펀트를 도핑하기 위한 반응기는 서로 상이하다.

Description

Ⅲ-Ⅴ족 화합물 반도체의 제조방법
본 발명은 발광 소자 등에 유용한 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 제조하는 방법에 관한 것이다.
화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)는 발광 소자(예: 자외선, 청색 또는 녹색 발광 다이오드 및 자외선, 청색 또는 녹색 레이저 다이오드)용 재료로서 공지되어 있다. 이후에, 몇몇 경우에는, 화학식 InxGayAlzN 중의 x, y 및 z를 각각 InN 혼합 결정 비율, GaN 혼합 결정 비율 및 AlN 혼합 결정 비율로서 지칭할 수 있다. 특히, InN을 혼합 결정 비율로서 10% 이상 함유하는 Ⅲ-Ⅴ족 화합물 반도체일 경우, 가시 영역 내의 발광 파장을 InN 혼합 결정 비율에 따라 조절할 수 있기 때문에, 디스플레이용으로 특히 중요하다.
Ⅲ-Ⅴ족 화합물 반도체의 제조방법의 예에는 분자-빔 에피탁시법(epitaxy method)(이후에는 MBE법으로서 지칭할 수 있다), 유기 금속 기상 에피탁시법(이후에는 MOVPE법으로서 지칭할 수 있다) 및 수화물 기상 에피탁시법(이후에는 HVPE법으로서 지칭할 수 있다)이 포함된다. 이들 방법 중에서, MOVPE법은 결정을 넓은 영역에 걸쳐서 균일하게 성장시킬 수 있으므로 중요하다.
화합물 반도체에 p형 전도성을 부여하기 위한 수용체형 도펀트로서, Be, Ca, Mg, Zn, C 등이 공지되어 있다. 이 중에서, Mg가 기타 도펀트보다 더 높은 p형 전도성을 제공할 수 있기 때문에, 현재 광범위하게 사용되고 있다. 아래와 같이 Mg를 예로 들어 설명하지만, 기타 p형 도펀트의 경우에도 동일한 문제가 발생하는 것으로 익히 공지되어 있다.
MOVPE법에서 사용하는 Mg 공급원으로는, 비스-사이클로펜타디에닐마그네슘((C5H5)2Mg, 이후에는 Cp2Mg로서 지칭할 수 있다), 비스-메틸사이클로펜타디에닐마그네슘((C5H4CH3)2Mg, 이후에는 MCp2Mg로서 지칭할 수 있다), 비스-에틸사이클로펜타디에닐마그네슘((C5H4C2H5)2Mg, 이후에는 ECp2Mg로서 지칭할 수 있다) 등이 공지되어 있다. 이들 모두 가스 배관, 반응기 등에 강하게 흡착될 수 있으므로 도펀트 공급원이 제공된 후 도펀트가 결정으로 혼입되는 것이 지연된다. 또한, 도펀트 공급원을 유동시킨 성장 후에, 의도하지 않게 도펀트가 점차적으로 혼입되는 문제가 발생한다. 일반적으로, 이것을 도펀트의 기억 효과라고 지칭한다.
특히, 기억 효과의 큰 결점은, 발광 소자의 발광 층 속에 사용하기 위해 고 순도이어야 하는 층이 의도하지 않게도 도펀트로 도핑되고, 이로써 목적하는 품질의 층을 수득하기가 어렵다는 데에 있다. 이들 도펀트 공급원은 가스 배관 또는 반응기를 구성하는 물질과 반응하여, 이후에 이 물질로부터 불순물이 점점 방출되고, 또한 목적하는 고품질을 갖는 층을 성장시킬 수 없는 문제가 발생한다. 추가로, 공업적으로 중요한 대형 장치의 경우, 대량의 도펀트 공급원을 제공해야 하므로, 이러한 어려움이 특히 심각한 문제이다.
본 발명의 목적은 도펀트의 기억 효과를 감소시키면서 고품질의 Ⅲ-Ⅴ족 화합물 반도체를 연속적으로 제조하는 방법을 제공하는 것이다.
본 발명자들은 위의 문제점을 해결하기 위해 다양한 연구를 수행한 결과, 두 개의 성장 반응기, 즉, 기억 효과를 갖는 원료를 사용하지 않는 제1 반응기와 기억 효과를 갖는 원료를 사용하는 제2 반응기를 사용하고, 발광 소자에 필요한 층 구조를 연속적으로 성장시킴으로써, 한 개의 반응기 속에서 성장시키는 경우보다 도펀트의 기억 효과를 감소시킬 수 있음을 밝혀냈다. 이로써 고품질의 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 안정하게 반복 제조할 수 있다.
도 1은 본 발명에 사용가능한 반응기의 구조의 한 예를 나타내는 단면도이다.
도 2는 본 발명에 사용가능한 반응기의 구조의 또 다른 예를 나타내는 단면도이다.
도 3은 실시예 1 내지 5에서 제조한 반도체 층의 구조를 나타내는 단면도이다.
도 4는 실시예 6에서 제조한 반도체 층의 구조를 나타내는 단면도이다.
도 5는 실시예 10에서 제조한 반도체 층의 구조를 나타내는 단면도이다.
도면의 주요부분에 대한 부호의 설명
1...받침대(susceptor) 2...기판
3...사파이어 기판 4...완충 층
5...n형 GaN:Si 층 6...도핑되지 않은 GaN 층
7...도핑되지 않은 GaN 층 8...InGaN 광선 발광 층
9...AlGaN 층
10...제1 성장 반응기 속에서 성장시킨 적층 구조(제1 부분)
11...AlGaN 층 12...p형 GaN:Mg 층
13...제2 성장 반응기 속에서 성장시킨 적층 구조(제2 부분)
14...InGaN 층 15...InGaN 웰(well) 층
16...GaN 차단 층
본 발명은 p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층과 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 갖는 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 유기 금속 기상 에피탁시법으로 제조하는 방법으로, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층을 성장시키기 위한 반응기와 p형 도펀트를 도핑하기 위한 반응기가 서로 상이한 방법[1]에 관한 것이다.
또한, 본 발명은 p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층과 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 갖는 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 유기 금속 기상 에피탁시법으로 제조하는 방법으로, p형 도펀트로 도핑되지 않은 층으로 이루어진 층을 하나 이상 포함하는 반도체를 제1 반응기 속에서 성장시키고 이 반도체를 제1 반응기로부터 꺼내는 단계(1)와 수득한 반도체를 제1 반응기 속에 다시 넣어 p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 위에 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 순서대로 성장시키는 단계(2)를 포함하고, 단계(1)과 단계(2) 중의 적어도 한 단계를 수회 반복하는 방법[2]에 관한 것이다.
본 발명에 따라서, 발광 소자의 층 구조를 제1 반응기와 제2 반응기에 분배하여 성장시키거나, 하나의 성장 반응기를 사용하더라도 발광 소자의 층 구조의 성장 단계를 별도로 수행함으로써, 성장 반응기 속에서 오염에 의한 영향을 억제할 수 있고 조작을 반복하는 재현성을 상당히 향상시킬 수 있다. 고 휘도 발광 소자용 에피탁시 웨이퍼의 생산 수율을 크게 증가시킬 수 있으므로, 본 발명은 상당히 유용하며 공업적 가치가 매우 크다.
이로부터 본 발명을 상세히 설명한다.
본 발명의 Ⅲ-Ⅴ족 화합물 반도체는 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)이다.
본 발명의 Ⅲ-Ⅴ족 화합물 반도체의 제조방법에 사용하기 위한 MOVPE법의 결정 성장 장치로서, 공지된 구조를 갖는 장치를 사용할 수 있다. 이의 구체적인 예에는, 원료 기체가 기판의 상부로부터 분무되는 장치와 원료 기체가 기판의 측면으로부터 분무되는 장치가 포함된다. 이 경우, 기판은 거의 윗방향으로 놓는다. 반대로, 기판을 아래방향으로 놓는 장치도 사용할 수 있다. 이 경우, 이의 예에는 원료가 기판의 하부로부터 공급되거나 기판의 측면으로부터 분무되는 장치가 포함된다. 이러한 반응기의 경우, 기판을 정확히 수평으로 배열할 필요는 없으며, 기판을 거의 수직으로 또는 완전히 수직으로 배열하는 경우도 이에 포함된다. 이의 전형적인 예는 도 1과 2에 나타나 있다. 위와 같은 기판의 위치와 기체 공급을 동시에 다수의 기판을 처리할 수 있는 성장 장치에도 동일하게 적용할 수 있다.
본 발명의 Ⅲ-Ⅴ족 화합물 반도체의 제조방법[1]은, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층[제1 부분]과 p형 도펀트로 도핑된 층을 포함하는 반도체 층[제2 부분]을 갖는 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 유기 금속 기상 에피탁시법으로 제조하는 방법으로, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층을 성장시키기 위한 반응기와 p형 도펀트를 도핑하기 위한 반응기가 서로 상이함을 특징으로 한다.
즉, 제1 부분을 성장시키고, 이어서 동일한 반응기 속에서 제2 부분을 성장시키는 단계를 반복 수행하는 경우, 도펀트의 기억 효과 때문에 앞에서 언급한 문제가 제1 층 이후에 제2 층이 성장하는 시점에서 발생한다. 이러한 결점을 방지하기 위해, 본 발명은 p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층을 성장시키기 위한 반응기와 p형 도펀트를 도핑하기 위한 반응기가 서로 상이함을 특징으로 한다. 결과적으로, 성장시킨 제1 부분을 갖는 다수의 화합물 반도체를 연속적으로 제조한 후, 이의 각각의 제2 부분을 또 다른 반응기 속에서 성장시킬 수 있다. 이로써, 초기에 p형 도펀트를 도핑한 후 제2의 성장시 도펀트의 기억 효과를 제거할 수 있다.
이 방법에서, 일단 기판을 성장 반응기 외부의 공기 속으로부터 꺼낸 후, 제2 반응기 속에 다시 넣을 수 있다. 이 경우, 꺼낸 기판을 조사할 수 있고, 표준 성능을 충족시키지 않는 기판에 대하여 반드시 이후에 성장시킬 필요는 없으므로 최종적으로 결점의 발생을 억제할 수 있다.
기판을 제2 반응기로부터 꺼낸 후, 추가로, 기판을 물, 유기 용매 등으로 세정하거나, 에칭 공정을 수행하여 기판 표면의 산화 층을 제거할 수 있다. 에칭 공정용 처리 물질의 구체적인 예에는 알칼리성 용액(KOH, NaOH 및 수성 암모니아), 알칼리성 용액과 과산화수소 용액의 혼합 용액, 산(예: 브롬화수소산, 염산 및 질산) 및 이들의 혼합 용액이 포함된다.
또한, 기판을 공기 속으로부터 꺼내지 않고, 불활성 대기(예: 질소 및 아르곤), 수소 대기 또는 진공하에 제1 반응기로부터 꺼내어 제2 반응기 속에 넣을 수 있다. 추가로, 기판을 올려 놓는 받침대로서 지칭되는 기구와 함께 성장 반응기들 사이에 이동시킬 수 있다.
본 발명의 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법[2]는, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층과 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 갖는 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+1=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 유기 금속 기상 에피탁시법으로 제조하는 방법으로, p형 도펀트로 도핑되지 않은 층으로 이루어진 층을 하나 이상 포함하는 반도체를 제1 반응기 속에서 성장시키고 이 반도체를 제1 반응기로부터 꺼내는 단계(1)와 수득한 반도체를 제1 반응기 속에 다시 넣어 p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 위에 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 순서대로 성장시키는 단계(2)를 포함하고, 단계(1)과 단계(2) 중의 적어도 한 단계를 수회 반복함을 특징으로 한다.
따라서, 제1 반응기 속에서 제1 부분만을 갖는 반도체 기판의 제조를 연속적으로 반복한 후, 동일한 반응기 속에서 이들 기판에 대하여 제2 부분을 반복적으로 성장시킬 수 있고, 이로써 도펀트의 기억 효과가 제1 부분에서 일어나는 것을 방지한다.
단계(1)에서는 p형 도펀트로 도핑되지 않은 층으로 이루어진 층을 하나 이상 포함하는 다수의 반도체를 성장시킬 수 있는 반면, 단계(2)에서는 이들을 연속적으로 또는 모두 동시에 반응기 속에 넣어 각각의 제2 부분을 성장시킬 수 있다는 점이 주목된다.
각각의 제2 부분을 성장시키는 일련의 단계를 완료한 후, 각각의 제1 부분을 다시 성장시키는 경우, 반응기 내부를 세정하여 p형 도펀트의 효과가 발생하지 않도록 할 수 있다. 즉, 앞에 기재되어 있는 본 발명의 제조방법에 있어서, 단계(2)에 이어서 반응기 내부를 세정하는 단계(3)을 추가로 포함하고, 단계(1) 내지 단계(3)을 반복 수행하는 것이 바람직하다.
제조방법[1]과 [2]의 어느 경우에나, 기판을 일단 공기 속으로 꺼내는 경우, 산화 또는 기타 도펀트의 오염을 방지하기가 어렵다. 심지어, 기판을 반응기 사이의 공기로부터 꺼내지 않고 이동시킬 때도 또한 도펀트로 인해 표면이 오염될 수 있다. 따라서, 제2 부분을 성장시키는 경우, 간혹 장치 특성이 불량해질 수 있다. 이러한 경우, 기판을 반응기 속에 부착시킨 후, 고온에서 기판을 유지시키는 단계가 포함되어 최종 장치 특성이 향상된다. 이 경우, 반도체의 열분해를 억제하기 위해 암모니아를 대기 속에 포함시키는 것이 바람직하다.
유지 온도는, 바람직하게는 500 내지 1,300℃, 더욱 바람직하게는 600 내지 1,200℃, 가장 바람직하게는 650 내지 1150℃의 범위이다. 유지 온도가 500℃ 미만인 경우, 이 단계의 효과를 관찰할 수 없다. 유지 온도가 1,300℃를 초과하는 경우, 간혹 제1 부분이 열분해되어 이의 표면이 거칠어져서 바람직하지 않은 결과가 초래된다.
유지 공정에 효과적인 유지 시간은 유지 온도에 따라서 적절하게 선택할 수 있다. 일반적으로, 유지 온도가 높은 경우, 유지 시간을 단축시킬 수 있다. 적합한 유지 시간은 유지 단계의 온도가 감소함에 따라 증가하는 경향이 있다. 온도를 1,100℃로 유지하는 경우, 유지 시간은 바람직하게는 30초 내지 10분 이내이다. 온도를 900℃로 유지하는 경우, 유지 시간은 바람직하게는 1분 내지 30분 이내이다. 그러나, 너무 장시간 동안 유지하면, 화합물 반도체가 열화되어 바람직하지 않다.
추가로, 본 발명에 따르는 Ⅲ-Ⅴ족 화합물 반도체를 제조하는 방법에 있어서, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층 중의 하나 이상의 층이 접촉하여, 밴드갭이 당해 반도체 층보다 더 큰 두 개의 층 사이에 샌드위치되는 것이 바람직하다.
즉, 본 발명에 따라서, 결정성이 큰 Ⅲ-Ⅴ족 화합물 반도체를 수득할 수 있으므로, 바람직하게는 당해 Ⅲ-Ⅴ족 화합물 반도체를 발광 소자용으로 사용할 수 있다. 구체적으로, 발광 소자의 층 구조로는, 이른바 헤테로 구조를 적용할 수 있으며, 여기서 발광 층을 각각 밴드갭이 이보다 더 큰 두 개의 층 사이에 적층되도록 위치시켜 발광 층의 전하량을 고효율적으로 제한함으로써 높은 발광 효율을 수득할 수 있다. 발광 층의 전하량을 고효율적으로 제한하기 위해, 발광 층과 접촉하는 각각의 두 개 층의 밴드갭은 발광 층의 밴드갭보다 바람직하게는 0.1eV 이상, 더욱 바람직하게는 0.3eV 이상 만큼 더 크다.
추가로, 밴드갭이 큰 층(이후에는 차단 층이라 지칭할 수 있다)과 밴드갭이 작은 층(이후에는 웰 층이라 지칭할 수 있다)이 반복적으로 적층된, 이른바, 다중 양성자 웰(well)을 발광 층으로서 사용할 수 있다. 간혹, 다중 양성자 웰 속에 발광 층을 형성시켜 발광 효율을 향상시키거나 레이저 다이오드의 트레시홀드(threshold)를 감소시킬 수 있다. 이 경우, 바람직하게는 다중 양성자 웰을 사용할 수 있다.
웰 층의 전하량을 고 효율적으로 제한하기 위해, 웰 층과 접촉하는 차단 층의 밴드갭이 웰 층의 밴드갭보다 바람직하게는 0.1eV 이상, 더욱 바람직하게는 0.3eV 이상 만큼 더 크다.
고 발광 효율을 수득하기 위해, 웰 층에 충전된 전하량을 웰 층 내에서 고 효율적으로 제한해야 한다. 이를 위해, 웰 층의 두께는, 바람직하게는 5 내지 500Å, 더욱 바람직하게는 5 내지 300Å의 범위 내이다.
웰 층이 Al을 포함하는 경우, 도펀트(예: 산소)가 용이하게 혼입된다. 따라서, 발광 층으로서 사용하는 경우, 발광 효율이 감소되는 경우도 있다. 이 경우, Al을 포함하지 않는 화학식 InxGayN의 화합물(여기서, x+y=1, 0≤x≤1 및 0≤y≤1이다)을 웰 층으로서 사용할 수 있다.
Ⅲ-Ⅴ족 화합물 반도체에 있어서, 발광 층의 InN 혼합 결정 비율이 높은 경우, 열안정성이 충분하지 않기 때문에, 간혹 결정 성장 또는 반도체 공정이 열화될 수 있다. 이러한 열화를 방지하기 위해, 발광 층 중에서 InN 혼합 결정 비율이 높은 층 위에, InN 혼합 결정 비율이 낮은 전하 충전 층을 적재할 수 있고, 이 적재층이 보호 층으로서 작용할 수 있다. 보호 층이 충분한 보호 작용을 하기 위해, 보호 층의 InN 혼합 결정 비율과 AlN 혼합 결정 비율은, 바람직하게는 각각 10% 미만과 5% 이상이다. 더욱 바람직하게는, 각각 5% 미만과 10% 이상이다.
보호 층이 충분한 보호 작용을 하기 위해, 보호 층의 두께는, 바람직하게는 10Å 내지 1μm, 더욱 바람직하게는 50 내지 5,000Å의 범위 내이다. 보호 층의 두께가 10Å 미만인 경우, 충분한 효과를 수득할 수 없다. 또한 두께가 1μm 이상인 경우, 발광 효과가 감소하기 때문에, 바람직하지 않은 결과가 나타난다.
앞에서 언급한 바와 같이, 기판을, 제2 부분을 성장시키키 전에 암모니아를 함유하는 대기 속에 500 내지 1,300℃의 온도에서 유지시키는 경우, 이 단계를 수행하는 반도체에서, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층의 표면 층이 화학식 InxGayAlzN의 화합물(여기서, x+y+z=1, 0x≤1, 0≤y1 및 0≤z1이다)일 수 있다는 사실이 주목된다.
이 경우, 구체적으로는, 보호 층 위에, 화학식 InxGayAlzN(여기서, x+y+z=1, 0x≤1, 0≤y1 및 0≤z1이다)의 반도체, 바람직하게는 InN 혼합 결정 비율이 높은 층을 추가로 미리 적층시킨 후, 이 InN 혼합 결정 비율이 높은 층을 고온 처리하여 열분해시킬 수 있다. 따라서, 제2 부분을 추가로 성장시킬 수 있다.
화합물 반도체의 제1 부분을 성장시킨 후, p형 도펀트로 도핑된 층을 제2 부분을 성장시키는 초기 단계에서 성장시키는 경우, 최종적으로 장치 특성이 간혹 열화될 수 있다. 이 경우, 우선 p형 도펀트로 도핑되지 않은 층을 성장시킨 후, p형 도펀트로 도핑된 층을 성장시키고, 이로써 장치 특성의 열화를 방지할 수 있다. 구체적으로는, 보호 층을 성장시킨 후, 일단 기판을 반응기로부터 꺼낸다. 이후에, 기판을 제2 부분을 성장시키기 위한 반응기 속에 넣고, 이어서 p형 도펀트로 도핑된 층을 성장시킬 수 있다. 또한, 보호 층을 성장시키기 전에 기판을, 일단 암모니아를 함유하는 대기 속에 유지시킨 후, 보호 층을 성장시키고 추가로 p형 도펀트로 도핑된 층을 성장시킬 수 있다.
Ⅲ-Ⅴ족 화합물 반도체를 성장시키는 기판으로서는, 사파이어, SiC, Si, GaAs, ZnO, NGO(NdGaO3), 스피넬(MgAl2O4), GaN 등을 사용할 수 있다. 이 중에서, 사파이어, 스피넬(MgAl2O4), SiC, GaN 및 Si가 고품질의 Ⅲ-Ⅴ족 화합물 반도체를 성장시킬 수 있으므로 바람직하다. 또한 Sic, GaN 및 Si가 전도성 기판을 사용할 수 있다는 점에서 바람직하다.
Ⅲ-Ⅴ족 화합물 반도체를 MOVPE법으로 제조하는 경우, 아래의 물질을 사용할 수 있다.
Ⅲ족 물질 화합물의 예에는 화학식 R1R2R3Ga의 트리알킬갈륨(여기서, R1, R2및 R3은 각각 탄소수 1 내지 3의 저급 알킬 그룹이다)[예: 트리메틸갈륨((CH3)3Ga, 이후에는 TMG라고 지칭할 수 있다) 및 트리에틸갈륨((C2H5)3Ga, 이후에는 TEG라고 지칭할 수 있다)], 화학식 R1R2R3Al의 트리알킬알루미늄(여기서, R1, R2및 R3은 각각 탄소수 1 내지 4의 저급 알킬 그룹이다)[예: 트리메틸알루미늄((CH3)3Al, 이후에는 TMA라고 지칭할 수 있다), 트리에틸알루미늄((C2H5)3Al, 이후에는 TEA라고 지칭할 수 있다) 및 트리이소부틸알루미늄((i-C4H9)3Al)], 트리메틸아민알란((CH3)3N:AlH3), 화학식 R1R2R3In의 트리알킬인듐(여기서, R1, R2및 R3은 각각 탄소수 1 내지 3의 저급 알킬 그룹이다)[예: 트리메틸인듐((CH3)3In, 이후에는 TMI라고 지칭할 수 있다) 및 트리에틸인듐((C2H5)3In, 이후에는 TEI라고 지칭할 수 있다)]이 포함된다. 이들은 단독으로 또는 배합하여 사용할 수 있다.
Ⅴ족 물질 화합물의 예에는 암모니아, 하이드라진, 메틸하이드라진, 1,1-디메틸하이드라진, 1,2-디메틸하이드라진, 3급-부틸아민 및 에틸렌디아민이 포함된다. 이들은 단독으로 또는 배합하여 사용할 수 있다. 이들 물질 중에서, 암모니아와 하이드라진은 분자 내에 탄소 원자를 함유하지 않으며, 결과적으로 반도체의 탄소에 의한 오염을 감소시킬 수 있으므로 바람직하다.
Ⅲ-Ⅴ족 화합물 반도체의 n형 도펀트로는 Si, Ge 및 O를 사용할 수 있다. 이들 중에서, Si가, 저 내식성 n형을 용이하게 형성시킬 수 있고 고 순도 원료를 수득할 수 있기 때문에 바람직하다. 도핑용 원료로는 Si, 실란(SiH4), 디실란(Si2H6) 등을 사용한다.
실시예
이후에, 본 발명을 실시예와 비교 실시예에 의해 상세히 기술하지만, 이들을 본 발명의 범주를 제한하는 것으로 이해해서는 안 된다.
실시예 1 내지 5
제1 반응기를 사용하여, 도 3에 나타낸 바와 같은 LED 하부 구조[제1 부분(10)]만을 갖는 샘플을 5회 연속하여 성장시킨다.
거울같은 광택 평면(0001)을 가진 사파이어를 유기 용매로 세정하고 기판(3)으로서 사용한다. 2단계 성장법에 따라 저온 성장 완충 층을 사용하여 성장시킨다. 먼저, 두께 500Å의 GaN 완충 층(4)를 550℃에서 원료로서 TMG와 암모니아 및 운반 기체로서 수소를 사용하여 성장시킨다.
다음에, 온도를 1,100℃로 상승시킨 후, 두께 3μm의 n형 GaN 층(5)를 TMG와 암모니아 및 도펀트로서 실란(SiH4)을 사용하여 성장시킨다. 이어서, 실란의 공급을 중단하고, 두께 1,500Å의 도핑되지 않은 GaN 완충 층(6)을 성장시킨다.
이어서, 온도를 760℃로 감온시킨 후, 두께 300Å의 도핑되지 않은 GaN 층(7)을 운반 기체인 질소와 TEG 및 암모니아를 사용하여 성장시킨다. 이후에, TEG, TMI 및 암모니아를 사용하여 두께 50Å의 양성자 웰 광선 발광 층인 In0.3Ga0.7N 층(InGaN 층(8))을 성장시킨다. 이어서, TEG, TEA 및 암모니아를 사용하여 두께 150Å의 Al0.2Ga0.8N 층(AlGaN 층(9))을 성장시킨다.
온도를 실온으로 감온시킨 후, 샘플을 제1 반응기로부터 꺼낸다. 이어서, 샘플을 He-Cd 레이저에 노출시켜 상온에서의 포토루미네센스(photoluminescence)(이후에는 PL로서 약칭할 수 있음)를 측정함으로써 광학적 특성을 평가한다. 모든 샘플은 선명한 청록색 형광을 나타낸다.
이어서, PL 측정을 완료한 샘플을 아세톤, 브롬화수소산 및 NaOH/HO 용액 순으로 표면을 세정한다.
이후에, 샘플을 제2 반응기 속에 넣어 LED의 나머지 구조(제2 부분)를 성장시칸다. 먼저, 암모니아와 질소의 혼합 기체의 스트림 속에 샘플을 900℃ 또는 1,100℃에서 1분, 3분 또는 5분 동안 유지시킨다. 각 샘플의 고온 유지 단계의 조건은 표 1에 나타나 있다. 이후에, 760℃에서, TEG와 TEA를 공급하여 두께 150Å의 AlGaN 층(11)을 성장시킨다. 이어서, 온도를 다시 1,100℃로 상승시키고, TMG와 암모니아 및 p형 도펀트 공급원으로서 ECp2Mg을 사용하여 두께 5,000Å의 p형 GaN 층(12)를 성장시킨다.
성장을 완료한 후, 기판을 꺼내어 질소 속에 800℃에서 열처리함으로써, p형 GaN 층(12)를 저 내식성 p형 층으로 만든다.
이렇게 하여 수득한 샘플을 아래에 기재되어 있는 방법으로 처리하여 p-전극과 n-전극을 제조함으로써 LED를 수득한다.
먼저, 광내식막 패턴을 광석판인쇄법(photolithography)으로 형성시키고, p-전극으로서 사용할 두께 1,500Å의 NiAu 필름을 진공증류법으로 제조한 후, 리프트-오프법(lift-off method)으로 p-전극을 제조한다. 이어서, 광내식막 패턴을 광석판인쇄법으로 형성시키고, n-전극으로서 사용할 두께 1,000Å의 Al 필름을 진공증류법으로 제조한 후, 리프트-오프법으로 n-전극을 제조한다.
p-전극과 n-전극이 형성된 각각의 LED 샘플에 순방향 전류(forward current) 20mA를 통과시키는 경우, 모든 샘플이 선명한 청색 광선을 발광하며 표 1에 나타나 있는 휘도가 수득된다.
유지 단계의 조건 휘도(mcd)
온도(℃) 시간(분)
실시예 1 1,100 5 560
실시예 2 1,100 3 750
실시예 3 1,100 1 540
실시예 4 900 5 400
실시예 5 900 3 680
실시예 6
도 4에 나타낸 구조를 갖는 샘플을 실시예 1 내지 5와 동일한 방법으로 성장시킨다. 즉, 사파이어 위에 완충층(4), n형 GaN 층(5) 및 도핑되지 않은 GaN 층(6)을 성장시키고, 추가로, 785℃에서, 두께 300Å의 도핑되지 않은 GaN 층(7), 두께 30Å의 도핑되지 않은 InGaN 층(8) 및 두께 300Å의 AlGaN 층(9)를 성장시킨다. 이후에, 두께 30Å의 도핑되지 않은 InGaN 층(14)를 추가로 성장시키고 온도를 낮추어 샘플을 성장 반응기로부터 꺼낸다. InGaN 층(14)는 InN 혼합 결정 비율이 약 30%이다. 샘플을 제2 반응기 속에서 실시예 2와 동일한 방법으로 열처리하고, 추가로, 두께 150Å의 AlGaN 층(11)을 785℃에서 성장시킨 후, 두께 5,000Å의 p형 GaN 층(12)를 1,100℃에서 성장시킨다. 이것을 실시예 1 내지 5와 동일한 방법으로 처리하여 LED를 수득한다. 이 LED의 평가에 의하면 청색 광선이 발광되고 휘도가 1.4cd인 것으로 나타난다.
실시예 7
LED를 암모니아 속에서 고온 유지 단계를 수행하지 않는 것을 제외하고 실시예 1 내지 5와 동일한 조건(즉, 제1 부분(10)을 제1 반응기 속에서 성장시키고, 나머지 구조(제2 부분(13))을 제2 반응기 속에서 성장시킨다)으로 제조한다. 이 LED의 평가에 의하면 청색 광선이 발광되고 휘도가 150mcd인 것으로 나타난다.
비교 실시예 1
실시예 1 내지 7에서 사용한 것보다 대형의 성장 반응기를 사용하여, 도 1의 하부 구조(제1 부분(10))를 갖는 샘플을 1회 성장시켜 상온에서의 PL을 측정하고, 강렬한 청록색 형광을 확인한다. 이어서, 동일한 성장 반응기를 사용하여, p형 도펀트 공급원인 ECp2Mg를 사용하는 단계를 포함하여 도 1의 상부 구조(제2 부분(13))를 1회 성장시킨다. 반응기 속의 p형 도펀트 공급원의 잔류물이 미치는 효과를 확인하기 위해, 도 1의 하부 구조(제1 부분(10)) 샘플을 동일한 반응기를 사용하여 7회 연속하여 성장시킨다. 이어서, 이렇게 하여 수득한 샘플에 대하여 상온에서의 PL 강도를 측정한다.
표 2에서와 같이, Mg 공급원을 사용한 후의 모든 샘플은 Mg 공급원을 사용하기 전의 샘플에 비해 상온에서의 PL 강도가 매우 낮아, 결과적으로 광학적 특성의 열화가 나타난다. 샘플의 품질은 샘플 위에 제2 부분을 성장시켜 LED를 형성하기에는 불충분하다.
PL 강도(상대값)
Mg 공급원 사용 전 100
Mg 공급원 사용 후, 1회째 0
Mg 공급원 사용 후, 2회째 1.9
Mg 공급원 사용 후, 3회째 0.3
Mg 공급원 사용 후, 4회째 3.9
Mg 공급원 사용 후, 5회째 1.4
Mg 공급원 사용 후, 6회째 6.7
Mg 공급원 사용 후, 7회째 5.7
실시예 8
비교 실시예 1에서 사용한 대형 성장 반응기를 분해하여 세정한 후 건조시킨다. 이후에, 성장 반응기를 조립하고 석영 부재(member)를 수소 속에 1,100℃에서 열처리한다.
Mg 공급원의 효과가 중단되었는지 확인하기 위해, 도 1의 LED 하부 구조(제1 부분(10))를 성장시킨 후 반응기로부터 꺼낸다. 상온에서의 PL을 측정한 결과 선명한 청록색 형광이 나타난다.
상온에서의 PL 강도를 측정한 샘플을 실시예 1 내지 7에서 사용한 제2 반응기 속에 넣는다. 이어서, 암모니아 속에서 고온 유지 단계를 수행하지 않고, Mg 공급원을 사용하는 단계를 포함하여 나머지 층 구조(제2 부분(13))을 성장시킨다. 이렇게 하여 수득한 샘플 위에 p-전극과 n-전극을 실시예 1 내지 7와 동일한 방법으로 형성시키고 이 전체에 순방향 전류 20mA를 통과시킨다. 이의 평가에 의하면 청색 광선이 발광되고 휘도가 115mcd인 것으로 나타난다.
실시예 9
실시예 8의 장치를 사용하여, 두께 500Å의 완충 층(4), 두께 4μm의 n형 GaN 층(5), 전체 두께 7,000Å의 도핑되지 않은 GaN 층(6)과 (7), 두께 30Å의 InGaN 층(8) 및 두께 300Å의 AlGaN 층(9)를 성장시키고, 온도를 낮추어 생성된 샘플을 성장 반응기로부터 꺼낸다. 샘플을 실시예 2와 동일한 방법으로 열처리한다. 이어서, 두께 150Å의 AlGaN 층(11)과 두께 5,000Å의 p형 GaN 층(12)를 성장시키고, 이것을 실시예 1 내지 5와 동일한 방법으로 처리하여 LED를 수득한다. 이 LED의 평가에 의하면 청색 광선이 발광되고 휘도가 500mcd인 것으로 나타난다.
실시예 10
제1 반응기 속에서, 도 5에 나타낸 구조를 갖는 샘플을 성장시킨다. 즉, 실시예 1 내지 5와 동일한 방법으로, 두께 500Å의 완충 층(4), 두께 3μm의 n형 GaN 층(5), 두께 1,600Å의 도핑되지 않은 GaN 층(6)을 성장시킨 후, 두께 250Å의 도핑되지 않은 GaN 층(7)을 785℃에서 성장시킨다. 이후에, 두께 30Å의 도핑되지 않은 InGaN 웰 층(15)와 두께 150Å의 도핑되지 않은 GaN 차단 층(16)을 교대로 각각 5회 및 4회 성장시킨다. 추가로, 두께 300Å의 AlGaN 층(9)를 성장시키고, 온도를 낮추어 샘플을 성장 반응기로부터 꺼낸다. 샘플을 실시예 9와 동일한 방법으로 열처리하여 AlGaN 층(11)과 p형 GaN 층(12)를 제2 반응기 속에서 성장시킨다. 이것을 실시예 1 내지 5와 동일한 방법으로 처리하여 LED를 수득한다. 이 LED의 평가에 의하면 청록색 광선이 발광되고 휘도가 3mcd인 것으로 나타난다.
본 발명에 따라서, 발광 소자의 층 구조를 제1 반응기와 제2 반응기에 분배하여 성장시키거나, 하나의 성장 반응기를 사용하더라도 발광 소자의 층 구조의 성장 단계를 별도로 수행함으로써, 성장 반응기 속에서 오염에 의한 영향을 억제할 수 있고 조작을 반복하는 재현성을 상당히 향상시킬 수 있다. 고 휘도 발광 소자용 에피탁시 웨이퍼의 생산 수율을 크게 증가시킬 수 있으므로, 본 발명은 상당히 유용하며 공업적 가치가 매우 크다.

Claims (7)

  1. p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층과 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 갖는 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 유기 금속 기상 에피탁시법(epitaxy method)으로 제조하는 방법으로서, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층을 성장시키기 위한 반응기와 p형 도펀트를 도핑하기 위한 반응기가 서로 상이한 제조방법.
  2. p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층과 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 갖는 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0≤x≤1, 0≤y≤1 및 0≤z≤1이다)를 유기 금속 기상 에피탁시법으로 제조하는 방법으로서, p형 도펀트로 도핑되지 않은 층으로 이루어진 층을 하나 이상 포함하는 반도체를 제1 반응기 속에서 성장시키고 이 반도체를 제1 반응기로부터 꺼내는 단계(1)와 수득한 반도체를 제1 반응기 속에 다시 넣어 p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층 위에 p형 도펀트로 도핑된 층을 포함하는 반도체 층을 순서대로 성장시키는 단계(2)를 포함하고, 단계(1)과 단계(2) 중의 적어도 한 단계를 수회 반복하는 제조방법.
  3. 제2항에 있어서, 단계(2)에 이어서, 반응기 내부를 세정하는 단계(3)을 추가로 포함하고, 단계(1) 내지 단계(3)이 반복 수행되는 제조방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, p형 도펀트를 도핑하기 전에 온도를 500 내지 1,300℃의 범위에서 유지시키는 단계를 추가로 포함하는, Ⅲ-Ⅴ족 화합물 반도체의 제조방법.
  5. 제4항에 있어서, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층의 표면 층이 화학식 InxGayAlzN의 Ⅲ-Ⅴ족 화합물 반도체(여기서, x+y+z=1, 0x≤1, 0≤y1 및 0≤z1이다)인 Ⅲ-Ⅴ족 화합물 반도체의 제조방법.
  6. 제1항 내지 제3항 중의 어느 한 항에 있어서, p형 도펀트로 도핑된 층을 포함하는 반도체 층 중의 최초로 성장된 층이 p형 도펀트로 도핑되지 않은 층인 Ⅲ-Ⅴ족 화합물 반도체의 제조방법.
  7. 제1항 내지 제3항 중의 어느 한 항에 있어서, p형 도펀트로 도핑되지 않은 층으로 이루어진 반도체 층 중의 하나 이상의 층이 접촉하여, 밴드갭이 당해 반도체 층보다 더 큰 두 개의 층 사이에 샌드위치되는 Ⅲ-Ⅴ족 화합물 반도체의 제조방법.
KR1019980031376A 1997-08-04 1998-08-01 Ⅲ-ⅴ족화합물반도체의제조방법 KR100604617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20886597 1997-08-04
JP97-208865 1997-08-04

Publications (2)

Publication Number Publication Date
KR19990023288A true KR19990023288A (ko) 1999-03-25
KR100604617B1 KR100604617B1 (ko) 2006-10-24

Family

ID=16563407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031376A KR100604617B1 (ko) 1997-08-04 1998-08-01 Ⅲ-ⅴ족화합물반도체의제조방법

Country Status (5)

Country Link
US (1) US6225195B1 (ko)
KR (1) KR100604617B1 (ko)
DE (1) DE19835008A1 (ko)
SG (2) SG77191A1 (ko)
TW (1) TW385493B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563851B1 (en) * 1998-04-13 2003-05-13 Ricoh Company, Ltd. Laser diode having an active layer containing N and operable in a 0.6 μm wavelength band
US7384479B2 (en) 1998-04-13 2008-06-10 Ricoh Company, Ltd. Laser diode having an active layer containing N and operable in a 0.6 μm wavelength
EP1113485A3 (en) * 1999-12-27 2005-08-31 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
DE10111501B4 (de) * 2001-03-09 2019-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
US6706119B2 (en) * 2001-03-30 2004-03-16 Technologies And Devices International, Inc. Apparatus for epitaxially growing semiconductor device structures with submicron group III nitride layer utilizing HVPE
JP4150527B2 (ja) * 2002-02-27 2008-09-17 日鉱金属株式会社 結晶の製造方法
JP5082210B2 (ja) * 2004-07-30 2012-11-28 住友化学株式会社 窒化物系化合物半導体およびその製造方法
JP5688294B2 (ja) 2009-01-21 2015-03-25 日本碍子株式会社 ３ｂ族窒化物結晶板
JP6223075B2 (ja) * 2012-10-09 2017-11-01 キヤノン株式会社 発光素子の製造方法及び発光素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207332A (ja) * 1984-03-30 1985-10-18 Matsushita Electric Ind Co Ltd 窒化ガリウムの成長方法
US5381756A (en) * 1992-03-04 1995-01-17 Fujitsu Limited Magnesium doping in III-V compound semiconductor
JP3243768B2 (ja) 1992-07-06 2002-01-07 日本電信電話株式会社 半導体発光素子
JPH0818159A (ja) 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2997187B2 (ja) * 1995-07-07 2000-01-11 古河電気工業株式会社 エピタキシャルウェハの製造方法
JPH0997921A (ja) * 1995-07-21 1997-04-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JPH0936429A (ja) 1995-07-25 1997-02-07 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JPH09321339A (ja) * 1995-11-27 1997-12-12 Sumitomo Chem Co Ltd ３−５族化合物半導体と発光素子
JPH09251957A (ja) * 1996-03-15 1997-09-22 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法

Also Published As

Publication number Publication date
SG97940A1 (en) 2003-08-20
KR100604617B1 (ko) 2006-10-24
US6225195B1 (en) 2001-05-01
SG77191A1 (en) 2000-12-19
TW385493B (en) 2000-03-21
DE19835008A1 (de) 1999-02-11

Similar Documents

Publication Publication Date Title
US20090200538A1 (en) Group lll-V compound semiconductor and a method for producing the same
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
US6023077A (en) Group III-V compound semiconductor and light-emitting device
KR100884288B1 (ko) 질화물 반도체, 질화물 반도체를 이용한 발광 소자, 발광다이오드, 레이저 소자 및 램프, 및 그 제조 방법
JP3509260B2 (ja) ３−５族化合物半導体と発光素子
JP3603598B2 (ja) ３−５族化合物半導体の製造方法
JP2002043618A (ja) 窒化物半導体の製造方法
CN110620168B (zh) 一种led外延生长方法
KR100604617B1 (ko) Ⅲ-ⅴ족화합물반도체의제조방법
JP3598591B2 (ja) ３−５族化合物半導体の製造方法
JP2004356522A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP3064891B2 (ja) ３−５族化合物半導体とその製造方法および発光素子
CN108365060B (zh) GaN基LED的外延结构及其生长方法
JPH0936429A (ja) ３−５族化合物半導体の製造方法
KR101026952B1 (ko) 3-5족 화합물 반도체, 이의 제조방법 및 이를 사용하는화합물 반도체 소자
JPH0997921A (ja) ３−５族化合物半導体の製造方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JPH09107124A (ja) ３−５族化合物半導体の製造方法
JP3752739B2 (ja) 発光素子
JP4867064B2 (ja) 発光素子用３−５族化合物半導体およびその製造方法
JPH09148626A (ja) ３−５族化合物半導体の製造方法
KR100881053B1 (ko) 질화물계 발광소자
JP4010318B2 (ja) 発光素子
JP2006310886A (ja) ３−５族化合物半導体発光素子
JP2004200723A (ja) ３−５族化合物半導体の結晶性向上方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 13

EXPY Expiration of term