JP2997187B2 - エピタキシャルウェハの製造方法 - Google Patents
エピタキシャルウェハの製造方法Info
- Publication number
- JP2997187B2 JP2997187B2 JP7172126A JP17212695A JP2997187B2 JP 2997187 B2 JP2997187 B2 JP 2997187B2 JP 7172126 A JP7172126 A JP 7172126A JP 17212695 A JP17212695 A JP 17212695A JP 2997187 B2 JP2997187 B2 JP 2997187B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- epitaxial wafer
- gaas
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓ系のＦＥＴ、
ＨＥＭＴ、ＨＢＴなどの３─５族化合物半導体素子を製
作するためのエピタキシャルウェハの製造方法に関す
る。
ＨＥＭＴ、ＨＢＴなどの３─５族化合物半導体素子を製
作するためのエピタキシャルウェハの製造方法に関す
る。
【０００２】
【従来の技術】ＧａＡｓ系のＦＥＴ、ＨＥＭＴ、ＨＢＴ
の製造に用いられるエピタキシャルウェハの構造の例を
図３、５、６に示す。図３はＦＥＴ用エピタキシャルウ
ェハの断面図である。このエピタキシャルウェハは、Ｇ
ａＡｓ基板１上に、バッファ層として高抵抗のノンドー
プＧａＡｓ層２（濃度ｎ＜１０15ｃｍ-3、厚さｄ＝０．
２μｍ）、ノンドープＡｌＧａＡｓ層３（ｎ＜１０15ｃ
ｍ-3、ｄ＝０．８μｍ）、活性層としてＳｉドープＧａ
Ａｓ層４（ｎ＝１×１０17ｃｍ-3、ｄ＝０．４μｍ）、
コンタクト層としてＳｉドープＧａＡｓ層５（ｎ＝２×
１０18ｃｍ-3、ｄ＝５０ｎｍ）、ＳｉドープＩｎＧａＡ
ｓ層６（ｎ≧１×１０19ｃｍ-3、ｄ＝０．１μｍ）を順
次積層したものである。
の製造に用いられるエピタキシャルウェハの構造の例を
図３、５、６に示す。図３はＦＥＴ用エピタキシャルウ
ェハの断面図である。このエピタキシャルウェハは、Ｇ
ａＡｓ基板１上に、バッファ層として高抵抗のノンドー
プＧａＡｓ層２（濃度ｎ＜１０15ｃｍ-3、厚さｄ＝０．
２μｍ）、ノンドープＡｌＧａＡｓ層３（ｎ＜１０15ｃ
ｍ-3、ｄ＝０．８μｍ）、活性層としてＳｉドープＧａ
Ａｓ層４（ｎ＝１×１０17ｃｍ-3、ｄ＝０．４μｍ）、
コンタクト層としてＳｉドープＧａＡｓ層５（ｎ＝２×
１０18ｃｍ-3、ｄ＝５０ｎｍ）、ＳｉドープＩｎＧａＡ
ｓ層６（ｎ≧１×１０19ｃｍ-3、ｄ＝０．１μｍ）を順
次積層したものである。
【０００３】上記構造で、バッファ層となるノンドープ
ＧａＡｓ層２、ノンドープＡｌＧａＡｓ層３は、高抵抗
にして電気的に素子間分離を行う機能を持たせるため
に、高純度であることが要求される。また、コンタクト
層となるＳｉドープＧａＡｓ層５、ＳｉドープＩｎＧａ
Ａｓ層６は、それらの上に形成されたソース電極および
ドレイン電極がオーミック接触をするように、Ｓｉを高
濃度にドーピングして、キャリア濃度が１０18ｃｍ-3以
上となるようにしてある。特に、ＩｎＧａＡｓ層６は１
０19ｃｍ-3台の高濃度のドーピングが可能なこと、Ｇａ
Ａｓよりバンドギャップが小さいことから、ＧａＡｓよ
りも電極との接触抵抗を小さくすることができる。な
お、ＩｎＧａＡｓ層６の組成（Ｉｎy Ｇａ1-y Ａｓ）と
ドーピング濃度ｎは、厚さ方向に一様である場合と、図
４（ａ）、（ｂ）に示したように、厚さ方向に変化させ
た場合がある。
ＧａＡｓ層２、ノンドープＡｌＧａＡｓ層３は、高抵抗
にして電気的に素子間分離を行う機能を持たせるため
に、高純度であることが要求される。また、コンタクト
層となるＳｉドープＧａＡｓ層５、ＳｉドープＩｎＧａ
Ａｓ層６は、それらの上に形成されたソース電極および
ドレイン電極がオーミック接触をするように、Ｓｉを高
濃度にドーピングして、キャリア濃度が１０18ｃｍ-3以
上となるようにしてある。特に、ＩｎＧａＡｓ層６は１
０19ｃｍ-3台の高濃度のドーピングが可能なこと、Ｇａ
Ａｓよりバンドギャップが小さいことから、ＧａＡｓよ
りも電極との接触抵抗を小さくすることができる。な
お、ＩｎＧａＡｓ層６の組成（Ｉｎy Ｇａ1-y Ａｓ）と
ドーピング濃度ｎは、厚さ方向に一様である場合と、図
４（ａ）、（ｂ）に示したように、厚さ方向に変化させ
た場合がある。
【０００４】図５はＨＥＭＴ用エピタキシャルウェハの
断面図である。このエピタキシャルウェハは、ＧａＡｓ
基板１１上に、バッファ層として高抵抗のノンドープＧ
ａＡｓ層１２（濃度ｎ＜１０15ｃｍ-3、厚さｄ＝１μ
ｍ）、電子供給層としてＳｉドープＡｌＧａＡｓ層１３
（ｎ＝２×１０18ｃｍ-3、ｄ＝２０ｎｍ）、コンタクト
層としてＳｉドープＧａＡｓ層１４（ｎ＝２×１０18ｃ
ｍ-3、ｄ＝５０ｎｍ）、ＳｉドープＩｎＧａＡｓ層１５
（ｎ≧１×１０19ｃｍ-3、ｄ＝０．２μｍ）を順次積層
したものである。この構造において、２次元電子ガスが
ノンドープＧａＡｓ層１２とＳｉドープＡｌＧａＡｓ層
１３の界面に形成される。
断面図である。このエピタキシャルウェハは、ＧａＡｓ
基板１１上に、バッファ層として高抵抗のノンドープＧ
ａＡｓ層１２（濃度ｎ＜１０15ｃｍ-3、厚さｄ＝１μ
ｍ）、電子供給層としてＳｉドープＡｌＧａＡｓ層１３
（ｎ＝２×１０18ｃｍ-3、ｄ＝２０ｎｍ）、コンタクト
層としてＳｉドープＧａＡｓ層１４（ｎ＝２×１０18ｃ
ｍ-3、ｄ＝５０ｎｍ）、ＳｉドープＩｎＧａＡｓ層１５
（ｎ≧１×１０19ｃｍ-3、ｄ＝０．２μｍ）を順次積層
したものである。この構造において、２次元電子ガスが
ノンドープＧａＡｓ層１２とＳｉドープＡｌＧａＡｓ層
１３の界面に形成される。
【０００５】図６はＨＢＴ用エピタキシャルウェハの断
面図である。このエピタキシャルウェハは、ＧａＡｓ基
板２１上に、コレクタ電極の接触抵抗を下げるためのＳ
ｉドープＧａＡｓ層２２（ｎ＝３×１０18ｃｍ-3、ｄ＝
５００ｎｍ）、コレクタ層としてＳｉドープＧａＡｓ層
２３（ｎ＝３×１０16ｃｍ-3、ｄ＝５００ｎｍ）、ベー
ス層としてＣドープＧａＡｓ層２４（ｐ＝４×１０19ｃ
ｍ-3、ｄ＝７０ｎｍ）、エミッタ層としてＳｉドープＡ
ｌＧａＡｓ層２５（ｎ＝３×１０17ｃｍ-3、ｄ＝３００
ｎｍ）、エミッタ電極の接触抵抗を下げるコンタクト層
としてＳｉドープＧａＡｓ層２６（ｎ＝３×１０18ｃｍ
-3、ｄ＝２００ｎｍ）、ＳｉドープＩｎＧａＡｓ層２７
（ｎ≧１×１０19ｃｍ-3、ｄ＝０．２μｍ）を順次積層
したものである。これらのエピタキシャルウェハは、有
機金属気相成長法およ分子線エピタキシャル成長法を用
いて作製することができる。
面図である。このエピタキシャルウェハは、ＧａＡｓ基
板２１上に、コレクタ電極の接触抵抗を下げるためのＳ
ｉドープＧａＡｓ層２２（ｎ＝３×１０18ｃｍ-3、ｄ＝
５００ｎｍ）、コレクタ層としてＳｉドープＧａＡｓ層
２３（ｎ＝３×１０16ｃｍ-3、ｄ＝５００ｎｍ）、ベー
ス層としてＣドープＧａＡｓ層２４（ｐ＝４×１０19ｃ
ｍ-3、ｄ＝７０ｎｍ）、エミッタ層としてＳｉドープＡ
ｌＧａＡｓ層２５（ｎ＝３×１０17ｃｍ-3、ｄ＝３００
ｎｍ）、エミッタ電極の接触抵抗を下げるコンタクト層
としてＳｉドープＧａＡｓ層２６（ｎ＝３×１０18ｃｍ
-3、ｄ＝２００ｎｍ）、ＳｉドープＩｎＧａＡｓ層２７
（ｎ≧１×１０19ｃｍ-3、ｄ＝０．２μｍ）を順次積層
したものである。これらのエピタキシャルウェハは、有
機金属気相成長法およ分子線エピタキシャル成長法を用
いて作製することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
エピタキシャルウェハをバレル型反応炉を用いて有機金
属気相成長法で製造すると、高抵抗であるべきバッファ
層となる半導体層の抵抗が低下するという問題があっ
た。上記問題点について、実際にエピタキシャルウェハ
を作製した結果により詳細に説明する。図７は、製造に
用いたバレル型有機金属気相成長装置の概略説明図であ
る。図中、３１は反応炉、３２は基板３４を搭載するサ
セプタ、３３はＲＦコイルである。この装置を用いて、
２種類の試料を作製した。即ち、構造Ａの試料は、図３
に示した構造のもので、ＩｎＧａＡｓ層６は不純物濃度
が厚さ方向にｎ＝２×１０19ｃｍ-3で一様になるように
分布させたものである。また、構造Ｂの試料は、図３に
示した構造で、ＧａＡｓ基板１上にノンドープＧａＡｓ
層２、ノンドープＡｌＧａＡｓ層３、ＳｉドープＧａＡ
ｓ層４までを積層したものである。
エピタキシャルウェハをバレル型反応炉を用いて有機金
属気相成長法で製造すると、高抵抗であるべきバッファ
層となる半導体層の抵抗が低下するという問題があっ
た。上記問題点について、実際にエピタキシャルウェハ
を作製した結果により詳細に説明する。図７は、製造に
用いたバレル型有機金属気相成長装置の概略説明図であ
る。図中、３１は反応炉、３２は基板３４を搭載するサ
セプタ、３３はＲＦコイルである。この装置を用いて、
２種類の試料を作製した。即ち、構造Ａの試料は、図３
に示した構造のもので、ＩｎＧａＡｓ層６は不純物濃度
が厚さ方向にｎ＝２×１０19ｃｍ-3で一様になるように
分布させたものである。また、構造Ｂの試料は、図３に
示した構造で、ＧａＡｓ基板１上にノンドープＧａＡｓ
層２、ノンドープＡｌＧａＡｓ層３、ＳｉドープＧａＡ
ｓ層４までを積層したものである。
【０００７】これらの試料について、ノンドープＡｌＧ
ａＡｓ層３の高抵抗であるというバッファ層としての機
能を確認するために、ノンドープＡｌＧａＡｓ層３のリ
ーク電流を測定した。リーク電流の測定は、ノンドープ
ＡｌＧａＡｓ層３を上面から０．２μｍの厚さだけエッ
チングした後、ノンドープＡｌＧａＡｓ層３上に一対の
電極を形成し、これらの電極間に一定の電圧を加えて、
流れる電流を測定して行った。この電流値ＩL を作製Ｒ
ｕｎＮｏ．順にプロットした結果を図８に示す。なお、
電流値は、規格値をＩ0 としてＩL ／Ｉ0 で示した。こ
の規格値Ｉ0 はリーク電流の良否の判断基準になる値
で、ＩL ／Ｉ0 ＞１であれば、バッファ層の抵抗が十分
に大きくなく、不良品となるものであり、ＩL ／Ｉ0 ≦
１であれば、バッファ層の抵抗が十分に大きく、良品と
なるものである。試料の作製Ｒｕｎは、同一構造の試料
を複数回連続して作製した後、他の構造の試料を複数回
連続して作製するサイクルを繰り返した。図８から分か
るように、構造Ａの試料を連続して作製すると、ＩL ／
Ｉ0 ＞１、即ち、バッファ層の抵抗が小さく、不良品と
なる。一方、構造Ｂの試料を連続して作製すると、ＩL
／Ｉ0 ≦１となり、良品となる。また、構造Ａの試料を
作製した後、構造Ｂの試料を作製すると、この構造Ｂの
試料はＩL ／Ｉ0 ＞１となり、不良品となるが、構造Ｂ
の試料を作製した後、構造Ａの試料を作製すると、この
構造Ａの試料はＩL ／Ｉ0 ＜１となり、良品となる。
ａＡｓ層３の高抵抗であるというバッファ層としての機
能を確認するために、ノンドープＡｌＧａＡｓ層３のリ
ーク電流を測定した。リーク電流の測定は、ノンドープ
ＡｌＧａＡｓ層３を上面から０．２μｍの厚さだけエッ
チングした後、ノンドープＡｌＧａＡｓ層３上に一対の
電極を形成し、これらの電極間に一定の電圧を加えて、
流れる電流を測定して行った。この電流値ＩL を作製Ｒ
ｕｎＮｏ．順にプロットした結果を図８に示す。なお、
電流値は、規格値をＩ0 としてＩL ／Ｉ0 で示した。こ
の規格値Ｉ0 はリーク電流の良否の判断基準になる値
で、ＩL ／Ｉ0 ＞１であれば、バッファ層の抵抗が十分
に大きくなく、不良品となるものであり、ＩL ／Ｉ0 ≦
１であれば、バッファ層の抵抗が十分に大きく、良品と
なるものである。試料の作製Ｒｕｎは、同一構造の試料
を複数回連続して作製した後、他の構造の試料を複数回
連続して作製するサイクルを繰り返した。図８から分か
るように、構造Ａの試料を連続して作製すると、ＩL ／
Ｉ0 ＞１、即ち、バッファ層の抵抗が小さく、不良品と
なる。一方、構造Ｂの試料を連続して作製すると、ＩL
／Ｉ0 ≦１となり、良品となる。また、構造Ａの試料を
作製した後、構造Ｂの試料を作製すると、この構造Ｂの
試料はＩL ／Ｉ0 ＞１となり、不良品となるが、構造Ｂ
の試料を作製した後、構造Ａの試料を作製すると、この
構造Ａの試料はＩL ／Ｉ0 ＜１となり、良品となる。
【０００８】上述のように、図３に示した構造のＦＥＴ
用エピタキシャルウェハは、連続して良品を製造できな
いという問題があった。この問題の対策を鋭意検討した
ところ、成長のＲｕｎ毎に反応炉のベーキングを行う
と、この構造のエピタキシャルウェハを連続して良品と
して製造可能であることを見出した。図９は、反応炉内
にウェハを設置せずに、Ｈ2 ガスを成長時と同量流し、
７００℃、３０分間のベーキングをＲｕｎ間に行ったと
き、構造Ａの試料のＩL ／Ｉ0 とＲｕｎＮｏ．の関係を
示す図であり、ＩL ／Ｉ0 ＜１となる。
用エピタキシャルウェハは、連続して良品を製造できな
いという問題があった。この問題の対策を鋭意検討した
ところ、成長のＲｕｎ毎に反応炉のベーキングを行う
と、この構造のエピタキシャルウェハを連続して良品と
して製造可能であることを見出した。図９は、反応炉内
にウェハを設置せずに、Ｈ2 ガスを成長時と同量流し、
７００℃、３０分間のベーキングをＲｕｎ間に行ったと
き、構造Ａの試料のＩL ／Ｉ0 とＲｕｎＮｏ．の関係を
示す図であり、ＩL ／Ｉ0 ＜１となる。
【０００９】この現象は、以下のように理解することが
できる。即ち、ＧａＡｓ基板上に３−５族化合物半導体
層を成長させると、同じ構造の３−５族化合物半導体層
が反応炉のサセプタ上に多結晶の形で成長する。従っ
て、例えば図１に示した構造のエピタキシャルウェハを
成長させると、サセプタの最表層にはＳｉがドープされ
たＩｎＧａＡｓが多結晶の形で成長している。この状態
で次の同一構造のエピタキシャルウェハを成長させる
と、サセプタ上のＳｉがドープされたＩｎＧａＡｓから
Ｓｉが抜け出し、図３に示したバッファ層となるノンド
ープＧａＡｓ層２に取り込まれる。この結果、ノンドー
プＧａＡｓ層２の抵抗が低下すると考えられる。この場
合、エピタキシャルウェハを成長させた後、次のエピタ
キシャルウェハを成長させる前に、ベーキングを行う
と、ベーキング中にサセプタ上のＩｎＧａＡｓからＳｉ
が抜け出してしまうので、次のエピタキシャルウェハの
成長の際に、バッファ層となるノンドープＧａＡｓ層２
にＳｉが取り込まれることがなくなる。
できる。即ち、ＧａＡｓ基板上に３−５族化合物半導体
層を成長させると、同じ構造の３−５族化合物半導体層
が反応炉のサセプタ上に多結晶の形で成長する。従っ
て、例えば図１に示した構造のエピタキシャルウェハを
成長させると、サセプタの最表層にはＳｉがドープされ
たＩｎＧａＡｓが多結晶の形で成長している。この状態
で次の同一構造のエピタキシャルウェハを成長させる
と、サセプタ上のＳｉがドープされたＩｎＧａＡｓから
Ｓｉが抜け出し、図３に示したバッファ層となるノンド
ープＧａＡｓ層２に取り込まれる。この結果、ノンドー
プＧａＡｓ層２の抵抗が低下すると考えられる。この場
合、エピタキシャルウェハを成長させた後、次のエピタ
キシャルウェハを成長させる前に、ベーキングを行う
と、ベーキング中にサセプタ上のＩｎＧａＡｓからＳｉ
が抜け出してしまうので、次のエピタキシャルウェハの
成長の際に、バッファ層となるノンドープＧａＡｓ層２
にＳｉが取り込まれることがなくなる。
【００１０】しかしながら、成長のＲｕｎ毎に反応炉の
ベーキングを行うと、パージなどの時間を含めて、その
ために通常の成長に要する時間の７０〜９０％の時間を
要する。従って、成長毎にベーキングを行うと、生産性
が著しく低下するという別の問題が生じた。
ベーキングを行うと、パージなどの時間を含めて、その
ために通常の成長に要する時間の７０〜９０％の時間を
要する。従って、成長毎にベーキングを行うと、生産性
が著しく低下するという別の問題が生じた。
【００１１】
【課題を解決するための手段】本発明は上記問題点を解
決すべく鋭意検討の結果、到達したもので、有機金属気
相成長法により、ＧａＡｓ基板上に３−５族化合物半導
体からなるデバイス構造体を成長し、次いで、Ｓｉを１
×１０19ｃｍ-3以上ドーピングしたＩｎＧａＡｓ層を成
長し、その後、ノンドープＧａＡｓ層、またはノンドー
プＡｌＧａＡｓ層、またはノンドープＧａＡｓ層とノン
ドープＡｌＧａＡｓ層の積層構造を０．１μｍ以上成長
することを特徴とするエピタキシャルウェハの製造方法
である。
決すべく鋭意検討の結果、到達したもので、有機金属気
相成長法により、ＧａＡｓ基板上に３−５族化合物半導
体からなるデバイス構造体を成長し、次いで、Ｓｉを１
×１０19ｃｍ-3以上ドーピングしたＩｎＧａＡｓ層を成
長し、その後、ノンドープＧａＡｓ層、またはノンドー
プＡｌＧａＡｓ層、またはノンドープＧａＡｓ層とノン
ドープＡｌＧａＡｓ層の積層構造を０．１μｍ以上成長
することを特徴とするエピタキシャルウェハの製造方法
である。
【００１２】
【作用】上述のように、Ｓｉを１×１０19ｃｍ-3以上ド
ーピングしたＩｎＧａＡｓ薄膜を成長し、その後、ノン
ドープＧａＡｓ層、またはノンドープＡｌＧａＡｓ層、
またはノンドープＧａＡｓ層とノンドープＡｌＧａＡｓ
層の積層構造を０．１μｍ以上成長させてエピタキシャ
ルウェハを製造すると、有機金属気相成長装置内のＧａ
Ａｓ基板近傍には、Ｓｉを含むＩｎＧａＡｓ層を覆うよ
うにノンドープＧａＡｓまたはＡｌＧａＡｓが形成され
る。従って、次のエピタキシャルウェハを製造する際に
は、このＩｎＧａＡｓ層からＳｉが抜け出して、エピタ
キシャルウェハへ悪影響を及ぼすのを防ぐことができ
る。なお、ノンドープＧａＡｓまたはＡｌＧａＡｓ薄膜
の厚さは０．１μｍ程度で十分であるので、この成長時
間は数分であり、本来のデバイス構造体の上にこの薄膜
を追加して成長させても、生産性が低下することない。
また、本発明の製造方法はデバイス構造体として、ＦＥ
Ｔ、ＨＥＭＴ、ＨＢＴなどの機能を有するものに適用で
きる。
ーピングしたＩｎＧａＡｓ薄膜を成長し、その後、ノン
ドープＧａＡｓ層、またはノンドープＡｌＧａＡｓ層、
またはノンドープＧａＡｓ層とノンドープＡｌＧａＡｓ
層の積層構造を０．１μｍ以上成長させてエピタキシャ
ルウェハを製造すると、有機金属気相成長装置内のＧａ
Ａｓ基板近傍には、Ｓｉを含むＩｎＧａＡｓ層を覆うよ
うにノンドープＧａＡｓまたはＡｌＧａＡｓが形成され
る。従って、次のエピタキシャルウェハを製造する際に
は、このＩｎＧａＡｓ層からＳｉが抜け出して、エピタ
キシャルウェハへ悪影響を及ぼすのを防ぐことができ
る。なお、ノンドープＧａＡｓまたはＡｌＧａＡｓ薄膜
の厚さは０．１μｍ程度で十分であるので、この成長時
間は数分であり、本来のデバイス構造体の上にこの薄膜
を追加して成長させても、生産性が低下することない。
また、本発明の製造方法はデバイス構造体として、ＦＥ
Ｔ、ＨＥＭＴ、ＨＢＴなどの機能を有するものに適用で
きる。
【００１３】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は、本発明にかかるエピタキシ
ャルウェハの製造方法の一実施例を用いて製作したエピ
タキシャルウェハの断面図である。図中、従来技術の説
明に用いた図３の符号と同一の符号を用いた。即ち、本
実施例は、従来技術の説明に用いた図３のエピタキシャ
ルウェハ上に、連続して有機金属気相成長法によりノン
ドープのＧａＡｓまたはＡｌＧａＡｓの半導体層７を積
層したものである。ここで、半導体層７の種類を変え
て、表１に示す６種類の構造の試料を作製した。
を詳細に説明する。図１は、本発明にかかるエピタキシ
ャルウェハの製造方法の一実施例を用いて製作したエピ
タキシャルウェハの断面図である。図中、従来技術の説
明に用いた図３の符号と同一の符号を用いた。即ち、本
実施例は、従来技術の説明に用いた図３のエピタキシャ
ルウェハ上に、連続して有機金属気相成長法によりノン
ドープのＧａＡｓまたはＡｌＧａＡｓの半導体層７を積
層したものである。ここで、半導体層７の種類を変え
て、表１に示す６種類の構造の試料を作製した。
【００１４】
【００１５】これらの構造を、構造Ａ→Ｄ→Ｃ→Ｅ→Ｆ
→Ｇの順に変えて、各構造の試料を１０個作製した。こ
れらの試料について、ノンドープＡｌＧａＡｓ層３のバ
ッファ機能を評価するために、前述のように、ノンドー
プＡｌＧａＡｓ層３を上面から０．２μｍの厚さだけエ
ッチングした後、ノンドープＡｌＧａＡｓ層３上に一対
の電極を形成し、これらの電極間に一定の電圧を加え
て、流れるリーク電流Ｉ L を測定した。その結果を、試
料の作製ＲｕｎＮｏ．とＩL ／Ｉ0 の関係として図２に
示す。ここで、Ｉ0 はリーク電流の良否の判断基準にな
る規格値である。図２からわかるように、構造Ｄ〜Ｇに
ついては、構造を変えた直後のＲｕｎＮｏ．１１、３１
を除いて、ＩL ／Ｉ0 ＜１となり、ノンドープＡｌＧａ
Ａｓ層３は良好なバッファ機能を有する。また、構造Ｃ
は、従来の構造Ａ（半導体層７なし）に比較すると、Ｉ
L ／Ｉ0 は低下するが、十分ではない。このことから、
半導体層７の層厚は０．０５μｍでは十分ではなく、
０．１μｍであれば十分であることがわかる。実際にエ
ピタキシャルウェハを素子に加工する際には、半導体層
７は不要であるので、エッチングにより除去する。従っ
て、半導体層７は薄い方が好ましい。
→Ｇの順に変えて、各構造の試料を１０個作製した。こ
れらの試料について、ノンドープＡｌＧａＡｓ層３のバ
ッファ機能を評価するために、前述のように、ノンドー
プＡｌＧａＡｓ層３を上面から０．２μｍの厚さだけエ
ッチングした後、ノンドープＡｌＧａＡｓ層３上に一対
の電極を形成し、これらの電極間に一定の電圧を加え
て、流れるリーク電流Ｉ L を測定した。その結果を、試
料の作製ＲｕｎＮｏ．とＩL ／Ｉ0 の関係として図２に
示す。ここで、Ｉ0 はリーク電流の良否の判断基準にな
る規格値である。図２からわかるように、構造Ｄ〜Ｇに
ついては、構造を変えた直後のＲｕｎＮｏ．１１、３１
を除いて、ＩL ／Ｉ0 ＜１となり、ノンドープＡｌＧａ
Ａｓ層３は良好なバッファ機能を有する。また、構造Ｃ
は、従来の構造Ａ（半導体層７なし）に比較すると、Ｉ
L ／Ｉ0 は低下するが、十分ではない。このことから、
半導体層７の層厚は０．０５μｍでは十分ではなく、
０．１μｍであれば十分であることがわかる。実際にエ
ピタキシャルウェハを素子に加工する際には、半導体層
７は不要であるので、エッチングにより除去する。従っ
て、半導体層７は薄い方が好ましい。
【００１６】また、従来技術の説明に用いた図５の構造
を有するエピタキシャルウェハにおいても、バッファ層
となるノンドープＧａＡｓ層１２には、前述のノンドー
プＡｌＧａＡｓ層３と同様の特性が要求されるので、本
発明が適用できることはいうまでもない。さらに、図６
に示した構造では、最表層部にＳｉドープＩｎＧａＡｓ
層２７を形成し、ＧａＡｓ基板２１上にはバッファ層を
形成せず、ＳｉドープＧａＡｓ層２７を形成している。
このような構造のエピタキシャルウェハのみを成長する
のであれば、本発明を適用する必要はない。しかし、バ
ッファ層が高純度である図３、図５に示したエピタキシ
ャルウェハと図６に示したエピタキシャルウェハを取り
混ぜて成長させる場合には、図６に示したエピタキシャ
ルウェハに本発明を適用する効果がある。
を有するエピタキシャルウェハにおいても、バッファ層
となるノンドープＧａＡｓ層１２には、前述のノンドー
プＡｌＧａＡｓ層３と同様の特性が要求されるので、本
発明が適用できることはいうまでもない。さらに、図６
に示した構造では、最表層部にＳｉドープＩｎＧａＡｓ
層２７を形成し、ＧａＡｓ基板２１上にはバッファ層を
形成せず、ＳｉドープＧａＡｓ層２７を形成している。
このような構造のエピタキシャルウェハのみを成長する
のであれば、本発明を適用する必要はない。しかし、バ
ッファ層が高純度である図３、図５に示したエピタキシ
ャルウェハと図６に示したエピタキシャルウェハを取り
混ぜて成長させる場合には、図６に示したエピタキシャ
ルウェハに本発明を適用する効果がある。
【００１７】
【発明の効果】以上説明したように本発明によれば、有
機金属気相成長法により、ＧａＡｓ基板上に３−５族化
合物半導体からなるデバイス構造体を成長し、次いで、
Ｓｉを１×１０19ｃｍ-3以上ドーピングしたＩｎＧａＡ
ｓ層を成長し、その後、ノンドープＧａＡｓ層、または
ノンドープＡｌＧａＡｓ層、またはノンドープＧａＡｓ
層とノンドープＡｌＧａＡｓ層の積層構造を０．１μｍ
以上成長するため、デバイス機能を損なうことなく、生
産性よくエピタキシャルウェハを製造することができる
という優れた効果がある。
機金属気相成長法により、ＧａＡｓ基板上に３−５族化
合物半導体からなるデバイス構造体を成長し、次いで、
Ｓｉを１×１０19ｃｍ-3以上ドーピングしたＩｎＧａＡ
ｓ層を成長し、その後、ノンドープＧａＡｓ層、または
ノンドープＡｌＧａＡｓ層、またはノンドープＧａＡｓ
層とノンドープＡｌＧａＡｓ層の積層構造を０．１μｍ
以上成長するため、デバイス機能を損なうことなく、生
産性よくエピタキシャルウェハを製造することができる
という優れた効果がある。
【図１】本発明にかかるエピタキシャルウェハの製造方
法の一実施例を用いて製作したエピタキシャルウェハの
断面図である。
法の一実施例を用いて製作したエピタキシャルウェハの
断面図である。
【図２】上記エピタキシャルウェハの最表層の半導体層
の構造を変えて、連続して成長させた場合の試料の作製
ＲｕｎＮｏ．とＩL ／Ｉ0 の関係を示す図である。
の構造を変えて、連続して成長させた場合の試料の作製
ＲｕｎＮｏ．とＩL ／Ｉ0 の関係を示す図である。
【図３】従来のエピタキシャルウェハの断面図である。
【図４】（ａ）、（ｂ）はそれぞれ、図３のエピタキシ
ャルウェハにおけるコンタクト層の不純物濃度と組成の
厚さ方向の変化を示す図である。
ャルウェハにおけるコンタクト層の不純物濃度と組成の
厚さ方向の変化を示す図である。
【図５】従来の他のエピタキシャルウェハの断面図であ
る。
る。
【図６】従来のさらに他のエピタキシャルウェハの断面
図である。
図である。
【図７】バレル型有機金属気相成長装置の概略説明図で
ある。
ある。
【図８】図３のエピタキシャルウェハについて、連続し
て成長させた場合の試料の作製ＲｕｎＮｏ．とＩL ／Ｉ
0 の関係を示す図である。
て成長させた場合の試料の作製ＲｕｎＮｏ．とＩL ／Ｉ
0 の関係を示す図である。
【図９】反応炉内にウェハを設置せずにＲｕｎ間にベー
キング行ったときの、構造Ａの試料のＩL ／Ｉ0 とＲｕ
ｎＮｏ．の関係を示す図である。
キング行ったときの、構造Ａの試料のＩL ／Ｉ0 とＲｕ
ｎＮｏ．の関係を示す図である。
１ ＧａＡｓ基板 ２ ノンドープＧａＡｓ層 ３ ノンドープＡｌＧａＡｓ層 ４、５ ＳｉドープＧａＡｓ層 ６ ＳｉドープＩｎＧａＡｓ層 ７ 半導体層
Claims (2)
- 【請求項１】 有機金属気相成長法により、ＧａＡｓ基
板上に３−５族化合物半導体からなるデバイス構造体を
成長し、次いで、Ｓｉを１×１０19ｃｍ-3以上ドーピン
グしたＩｎＧａＡｓ層を成長し、その後、ノンドープＧ
ａＡｓ層、またはノンドープＡｌＧａＡｓ層、またはノ
ンドープＧａＡｓ層とノンドープＡｌＧａＡｓ層の積層
構造を０．１μｍ以上成長することを特徴とするエピタ
キシャルウェハの製造方法。 - 【請求項２】 有機金属気相成長法により、ＧａＡｓ基
板上にバッファ層を介して３−５族化合物半導体からな
るデバイス構造体を積層することを特徴とする請求項１
記載のエピタキシャルウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7172126A JP2997187B2 (ja) | 1995-07-07 | 1995-07-07 | エピタキシャルウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7172126A JP2997187B2 (ja) | 1995-07-07 | 1995-07-07 | エピタキシャルウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922871A JPH0922871A (ja) | 1997-01-21 |
| JP2997187B2 true JP2997187B2 (ja) | 2000-01-11 |
Family
ID=15936048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7172126A Expired - Lifetime JP2997187B2 (ja) | 1995-07-07 | 1995-07-07 | エピタキシャルウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2997187B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW385493B (en) * | 1997-08-04 | 2000-03-21 | Sumitomo Chemical Co | Method for manufacturing group III-V compound semiconductor |
-
1995
- 1995-07-07 JP JP7172126A patent/JP2997187B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0922871A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8193539B2 (en) | Compound semiconductor device using SiC substrate and its manufacture | |
| US6534801B2 (en) | GaN-based high electron mobility transistor | |
| JP3398044B2 (ja) | 電界効果トランジスタ | |
| JPH0794758A (ja) | デルタドープト量子井戸電界効果トランジスタの製造方法 | |
| US7902571B2 (en) | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal | |
| US20010012679A1 (en) | Method of activating compound semiconductor layer to p-type compound semiconductor layer | |
| US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
| US7098093B2 (en) | HEMT device and method of making | |
| JP5248743B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP2596522A1 (en) | Method of fabrication of semiconductor device | |
| JP2997187B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPH10189944A (ja) | 高電子移動度トランジスタ | |
| JP2013214625A (ja) | 窒化物半導体へのオーミック接触領域の形成方法 | |
| JP2003197645A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| JPH10229051A (ja) | ＧａＮ系半導体装置とその製造方法 | |
| JP2963120B2 (ja) | 半導体装置及びその製造方法 | |
| JP2017085056A (ja) | 化合物半導体エピタキシャル基板及び化合物半導体装置 | |
| JPS63137413A (ja) | 化合物半導体装置 | |
| JP2023065758A (ja) | 窒化物半導体、半導体装置、及び、窒化物半導体の製造方法 | |
| JPH0945896A (ja) | 化合物半導体エピタキシャルウェハ及びその製造方法 | |
| JPH0513466A (ja) | 半導体装置 | |
| JPH11297715A (ja) | エピタキシャルウェハ | |
| JP2001308315A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JPH06267887A (ja) | オーミック電極およびその形成方法 | |
| JP2001007320A (ja) | エピタキシャル成長化合物半導体ウェーハ及び半導体装置 |