JP5082210B2 - 窒化物系化合物半導体およびその製造方法 - Google Patents

窒化物系化合物半導体およびその製造方法 Download PDF

Info

Publication number
JP5082210B2
JP5082210B2 JP2005217019A JP2005217019A JP5082210B2 JP 5082210 B2 JP5082210 B2 JP 5082210B2 JP 2005217019 A JP2005217019 A JP 2005217019A JP 2005217019 A JP2005217019 A JP 2005217019A JP 5082210 B2 JP5082210 B2 JP 5082210B2
Authority
JP
Japan
Prior art keywords
nitride
layer
compound semiconductor
gan
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005217019A
Other languages
English (en)
Other versions
JP2006066900A (ja
Inventor
健司 笠原
誠 佐々木
誠也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2005217019A priority Critical patent/JP5082210B2/ja
Publication of JP2006066900A publication Critical patent/JP2006066900A/ja
Application granted granted Critical
Publication of JP5082210B2 publication Critical patent/JP5082210B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Device Packages (AREA)

Description

本発明は、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物半導体及びその製造方法に関するものである。
近年、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物半導体を用いた発光素子は、青色、緑色、または白色発光装置の光源として組み込まれ、商品化されている。この種の発光素子は、窒化物系化合物半導体層をサファイア基板等の基板上に形成したものである。
以上のように構成されている発光素子を組み込んだ発光装置を製造する過程や、発光装置を動作させている状況において、静電気によって窒化物系化合物半導体に瞬間的に大電流が流れるために、これが破壊されるという問題が生じている。
この問題を解決するため、半導体発光素子を構成する窒化物系化合物半導体において、多重量子井戸からなる発光層の上にｐ型多層膜を積層し、ｐ型多層膜とｐ型コンタクト層との間に、１０５０℃でノンドープのｐ型層を設ける方法（例えば、特許文献１）、ｎ型多層膜と多重量子井戸とｐ型多層膜を積層する方法（例えば、特許文献２）、発光層とｎ側コンタクト層との間にｎ側コンタクト層よりも電子濃度の低いｎ型層を１１５０℃で設ける方法（例えば、特許文献３）等が提案されている。
特開２００１−１４８５０７号公報 特開２０００−２４４０７２号公報 特開平９−９２８８０号公報
しかし、上記１０５０℃でノンドープのｐ型層を設ける方法、ｎ型多層膜と多重量子井戸とｐ型多層膜を積層する方法等においては、静電破壊耐性が十分満足し得るものではなく、また電子濃度の低いｎ型層を１１５０℃で設ける方法では、正方向の静電耐圧を改善できても、逆方向の静電耐圧の改善は不十分であるという問題があった。
本発明の目的は、従来技術における上述の問題点を解決する点にあり、高い静電破壊耐性を示す素子を与える窒化物系化合物半導体およびその製造方法を提供することにある。
本発明者らは、上記課題を解決すべく鋭意検討した結果、ｐ型コンタクト層とｎ型コンタクト層との間に特定の窒化物半導体層を設けることにより、静電耐圧が飛躍的に向上することを見出し、本発明に至った。
すなわち本発明は、[１]一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される発光ダイオード用窒化物系化合物半導体の製造方法であって、発光層とｎ型ＧａＮからなるｎ型コンタクト層との間に、５５０〜８５０℃の範囲で６０〜３００ｎｍ膜厚のノンドープのＧａＮからなる窒化物系化合物半導体（Ａ）を設け、かつ前記窒化物系化合物半導体（Ａ）と前記ＧａＮからなるｎ型コンタクト層との間に、９００〜１２００℃の範囲で５０〜３００ｎｍ膜厚のノンドープのＧａＮからなる窒化物系化合物半導体（Ｂ）を設けることを特徴とする発光ダイオード用窒化物系化合物半導体の製造方法を提供するものである。
また本発明は、［２］上記［１］の製造方法によって得られた発光ダイオード用窒化物系化合物半導体、

さらには、該発光ダイオード用窒化物系化合物半導体を有する発光ダイオードを提供するものである。
ただし、ノンドープとは本発明においては、意図的に不純物を添加しないことを意味する。
本発明によれば、静電気を原因とする異常な高電圧・高電流パルスが窒化物系化合物半導体に印加されても、窒化物系化合物半導体の静電破壊を防止することができる。
以下、本発明の実施の形態の一例について図面を参照して説明する。
本発明の対象となる窒化物系化合物半導体は、一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される化合物半導体である。
該窒化物系化合物半導体を成長させるための基板としては、窒化物系化合物半導体基板、サファイア基板、ＳｉＣ基板、Ｓｉ基板、ＺｒＢ2基板等を好適に用いることができる。 ここで、窒化物系化合物半導体基板以外のこれら基板上に直接該窒化物系化合物半導体を成長した場合、格子不整合のため、十分高品質な結晶が得られない場合がある。このような場合、バッファ層としてＧａＮ、ＡｌＮ、ＳｉＣ等の層を先ず基板上に成長させた後、さらに該窒化物系化合物半導体を成長させて成る２段階成長法によって、高品質な結晶が得られることが公知である。
図１は、本発明を適用した窒化物系化合物半導体の構造を模式的に示す断面図である。
該窒化物系化合物半導体の製造方法としては、種々の公知方法が挙げられるが、有機金属気相成長法（ＭＯＶＰＥ法）を用いることが好ましい。以下、ＭＯＶＰＥ法による製造方法を説明する。
サファイア基板１の上に、ＧａＮバッファ層２を形成し、さらに該ＧａＮバッファ層上にｎ型コンタクト層３を形成する。ＧａＮバッファ層２の厚さは１０〜１００ｎｍとすることが望ましい。また、バッファ層は、ＡｌＮバッファ層も用いることができ、一般式ＧａyＡｌ1-yＮ（ただし、０＜ｙ＜１）で表されるＡｌＮとＧａＮとの混晶も用いることができる。
ｎ型コンタクト層３は発光素子の動作電圧を上昇させないためにｎ型キャリア濃度１×１０18ｃｍ-3以上とし、かつ、１×１０21ｃｍ-3以下とすることが望ましい。このようなｎ型コンタクト層は、成長温度９００℃〜１２００℃でのＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ＜１、０＜ｙ≦１、０≦ｚ＜１）結晶成長時にｎ型ドーパントガス、あるいは有機金属原料を適当量混入させる公知方法により容易に得られる。ｎ型ドーパント原料としては、シラン、ジシラン、ゲルマン、テトラメチルゲルマニウムなどが好適である。また、ｎ型キャリア濃度が１×１０21ｃｍ-3を超えると結晶性が悪化し、発光素子特性に悪影響を及ぼすため好ましくない。
またＩｎ、Ａｌの混晶比が高いと特に低温では結晶品質が低下し、キャリア濃度が高くなるため、Ｉｎ組成は好ましくは５％以下、より好ましくは１％以下である。また、Ａｌ組成は好ましくは５％以下、より好ましくは１％以下である。ｎ型コンタクト層３はＧａＮであることが最も好ましい。
前記ｎ型コンタクト層３上に、一般式ＩｎaＧａbＡｌcＮ（ただし、ａ＋ｂ＋ｃ＝１、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１）で表されるノンドープの窒化物系化合物半導体４を設ける。該半導体層４は、５５０〜８５０℃の範囲で成長させる。好ましくは７００〜８００℃の範囲で成長させる。例えば、成長温度７７５℃にし、アンモニアガスを５族原料、トリエチルガリウムを３族原料とし、結晶成長させる。このとき、ｎ型ドーパントガスおよびｐ型ドーパントガスは意図的に混入させず、ノンドープ条件とすることが重要である。このような結晶成長条件によって形成される窒化物系化合物半導体層４のｎ型キャリア濃度は１×１０17〜１×１０18ｃｍ-3とすることができる。
窒化物系化合物半導体４は、Ｉｎ、Ａｌの混晶比が高いと特に低温では結晶品質が低下し、キャリア濃度が高くなるため、Ｉｎ組成は好ましくは５％以下、より好ましくは１％以下である。また、Ａｌ組成は好ましくは５％以下、より好ましくは１％以下である。最も好ましくはＧａＮである。
また、窒化物系化合物半導体層４の膜厚は、薄すぎると静電耐圧の改善効果が低下する傾向にあり、厚すぎると発光素子動作時のリーク電流が増加するなどの素子特性に悪影響をおよぼすことがある。従って、該窒化物半導体層４の膜厚は、通常５０〜５００ｎｍの範囲にする。好ましくは、７０〜２５０ｎｍの範囲である。
なお、窒化物系化合物半導体層４は、ここでは以下に示すとおり、発光層である井戸層の下に接するバリア層を兼ねているが、ｎ型コンタクト層とバリア層の間に設けても良い。また井戸層の上に接するバリア層を兼ねても良いし、ｐ型コンタクト層とバリア層の間に設けても良い。
また、ｎ型コンタクト層３と窒化物半導体層４との間にＩｎdＧａeＡｌfＮ（ただし、ｄ＋ｅ＋ｆ＝１、０≦ｄ≦１、０≦ｅ≦１、０≦ｆ≦１）で表されるノンドープの窒化物系化合物半導体層７を設けても良い。これにより一層良好な静電耐圧特性と良好なＬＥＤ発光特性と電気特性を得ることができるために好ましい。該半導体層７は、９００〜１２００℃の範囲で成長させる。好ましくは、１０００〜１１５０℃の範囲で成長させる。例えば、成長温度１１００℃、アンモニアガスを５族原料、トリメチルガリウムを３族原料とし、結晶成長する。このとき、ｎ型ドーパントガスおよびｐ型ドーパントガスは意図的に混入させず、ノンドープ条件とする。このような結晶成長条件によって形成される半導体層７のｎ型キャリア濃度は５×１０16ｃｍ-3未満とすることができる。好ましくは１×１０16ｃｍ-3以下である。
ただし、このような低キャリア濃度層が厚すぎると発光素子の直列抵抗成分となるので、半導体層７の膜厚は６００ｎｍ以下にすることが好ましい。より好ましくは、２０〜３００ｎｍである。さらに好ましくは、５０〜３００ｎｍである。
窒化物系化合物半導体７は、Ｉｎ、Ａｌの混晶比が高いと特に低温では結晶品質が低下し、キャリア濃度が高くなるため、Ｉｎ組成は好ましくは５％以下、より好ましくは１％以下である。また、Ａｌ組成は好ましくは５％以下、より好ましくは１％以下である。最も好ましくはＧａＮである。
次に、前記窒化物半導体層４上に発光層５を形成する。図１に示す発光層５は、障壁層であるＧａＮ層の５Ａ〜５Ｅと、井戸層であるＩｎgＧａhＮ（ただし、ｇ＋ｈ＝１、０＜ｇ＜１、０＜ｈ＜１）層の５Ｆ〜５Jからなる多重量子井戸構造としている。図１では井戸層を５層にしているが、少なくとも１つの井戸層があればよい。ここで、ＧａＮ層５Ａ〜５Ｅおよび、ＩｎgＧａhＮ層の５Ｆ〜５Jの膜厚、混晶比は目的とする発光素子の特性にあわせて、適宜決めることができる。例えば、発光波長４７０ｎｍ程度の青色発光素子を目的とするならば、ＧａＮ層を３〜３０ｎｍ、ＩｎgＧａhＮ層を１〜５ｎｍ、平均Ｉｎ組成は、５〜４０％程度にすればよい。
前記発光層５の上にｐ型コンタクト層６を形成する。ｐ型コンタクト層６は発光素子の動作電圧を上昇させないためにＰ型キャリア濃度５×１０15ｃｍ-3以上とすることが好ましい。より好ましくは、１×１０16〜５×１０19ｃｍ-3である。このようなｐ型コンタクト層は、成長温度８００℃〜１１００℃でのＩｎaＧａbＡｌcＮ（ただし、ａ＋ｂ＋ｃ＝１、０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１）結晶成長時にドーパント用原料ガスを適当量、混入させて結晶成長した後、熱処理をする等の公知方法により容易に得られる。
ｐ型コンタクト層６は、Ａｌの混晶比が高いと接触抵抗が高くなる傾向にあるので、Ａｌ組成は通常５％以下、好ましくは１％以下である。より好ましくはＧａＡｌＮ、ＧａＮ、最も好ましくはＧａＮである。
ＭＯＶＰＥ法を用いて上記のような各層を成長させる場合は、以下のような原料から適宜選択し、これを用いることができる。
３族のガリウム原料としては、例えば、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）等の一般式Ｒ1Ｒ2Ｒ3Ｇａ（ここで、Ｒ1、Ｒ2、Ｒ3は低級アルキル基を示す。）で表されるトリアルキルガリウムが挙げられる。
アルミニウム原料としては、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、トリイソブチルアルミニウム等の一般式Ｒ1Ｒ2Ｒ3Ａｌ（ここで、Ｒ1、Ｒ2、Ｒ3は低級アルキル基を示す。）で表されるトリアルキルアルミニウムが挙げられる。
インジウム原料としては、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム等の一般式Ｒ1Ｒ2Ｒ3Ｉｎ（ここで、Ｒ1、Ｒ2、Ｒ3は低級アルキル基を示す。）で表されるトリアルキルインジウム、ジエチルインジウムクロライドなどのトリアルキルインジウムから１ないし３つのアルキル基をハロゲン原子に交換したもの、インジウムクロライドなど一般式ＩｎＸ（Ｘはハロゲン原子）で表されるハロゲン化インジウム等があげられる。
また、５族原料としては、例えばアンモニア、ヒドラジン、メチルヒドラジン、１,１−ジメチルヒドラジン、１,２−ジメチルヒドラジン、ｔ−ブチルアミン、エチレンジアミン、などがあげられる。これらは単独で、または任意の組み合わせで混合して用いることができる。これらの原料のうち、アンモニアとヒドラジンは分子中に炭素原子を含まないため、半導体中への炭素汚染の影響が少なく好適である。
ｐ型ドーパントとしては、例えばＭｇ、Ｚｎ、Ｃｄ、Ｃａ、Ｂｅ等があげられる。なかでもＭｇ、Ｃaが好ましく使用される。ｐ型ドーパントであるＭｇの原料としては、例えばビスシクロペンタジエニルマグネシウム［（Ｃ5Ｈ5）2Ｍｇ］、ビスメチルシクロペンタジエニルマグネシウム［（Ｃ5Ｈ4ＣＨ3）2Ｍｇ］、ビスエチルシクロペンタジエニルマグネシウム［（Ｃ5Ｈ4Ｃ2Ｈ5）2Ｍｇ］などを使用することができる。Ｃａの原料としては、ビスシクロペンタジエニルカルシウム（（Ｃ5 Ｈ5 ）2 Ｃａ）およびその誘導体、例えば、ビスメチルシクロペンタジエニルカルシウム（（Ｃ5 Ｈ4 ＣＨ3 ）2 Ｃａ）、ビスエチルシクロペンタジエニルカルシウム（（Ｃ5 Ｈ4 Ｃ2 Ｈ5 ）2 Ｃａ）、ビスパーフロロシクロペンタジエニルカルシウム（（Ｃ5 Ｆ5 ）2 Ｃａ）、または、ジ−1−ナフタレニルカルシウムおよびその誘導体、または、カルシウムアセチリドおよびその誘導体、例えば、ビス（４，４−ジフロロー３−ブテン−１−イニル）−カルシウム、ビスフェニルエチニルカルシウムなどを使用することができる。これらの原料を単独あるいは、複数混合して使用してもよい。
なお、本実施形態ではＭＯＶＰＥ法を用いた場合を説明したが、本発明はこの方法に限定されるものではなく、分子線エピタキシーなど他の公知の３−５族化合物半導体結晶成長方法も用いることができる。
本発明の発光素子は、前記の製造方法によって得られた窒化物系化合物半導体を有することを特徴とする。
例えば、図３は、本発明を適用した窒化物系化合物半導体を有する、発光素子の実施の形態の一例を示す断面図である。該窒化物系化合物半導体に公知の方法で、ｐ型コンタクト層上にｐ電極を形成し、ｎ型コンタクト層上にｎ電極を形成し、チップ化加工を施す。
第１リードフレーム３４の内端に一体形成された台座部上に、チップ化加工後の該窒化物系化合物半導体が固定されている。第１リードフレーム３４に対して第２リードフレーム３６が略平行となるように設けられており、発光素子３２のｎ電極が第１接続導体３３によって台座部に電気的に接続され、ｐ電極が第２接続導体３５によって第２リードフレーム３６に電気的に接続されている。そして、第１リードフレーム３４及び第２リードフレーム３６の内端部は透明な熱硬化性樹脂３１によって封されている。したがって、第１リードフレームと第２リードフレームとの間に電圧を印加することにより該発光素子において発光が得られ、該発光素子からの光は透明な熱硬化性樹脂３１を通って外部に放出される。
以下に本発明の実施例を説明するが、本発明はこれによって限定されるものではない。
（実施例１）
基板としてサファイアのＣ面を鏡面研磨したものを用いた。結晶成長方法はＭＯＶＰＥ法により実施し、低温成長ＧａＮをバッファ層として用いる２段階成長法を用いた。成長炉内の圧力を１気圧とし、基板温度を５５０℃、キャリアガスを水素とし、ＴＭＧ及びアンモニアを供給して、厚みが約５０ｎｍのＧａＮバッファ層を成長した。
次に、基板の温度を１１２０℃にしたのち、水素キャリアガス、ＴＭＧ、シラン及びアンモニアを供給して、厚さが約４μｍのＳｉをドープしたｎ型ＧａＮ層を成長し、さらにシランの供給のみ停止し、本発明の窒化物半導体層ＢとしてのノンドープのＧａＮ層を３００ｎｍ成長した。
次いで、基板温度を７８０℃、成長炉内の圧力を５０ｋPa、キャリアガスを窒素とし、ＴＥＧとアンモニアをそれぞれ、６１０ｓｃｃｍ、４０ｓｌｍ供給して、本発明の窒化物半導体層ＡとしてのノンドープのＧａＮ層を１００ｎｍ成長した。
次いで、ＴＥＧ、ＴＭＩ、アンモニアをそれぞれ、６１０ｓｃｃｍ、１１６０ｓｃｃｍ、４０ｓｌｍ、供給して、Ｉｎ0.12Ｇａ0.88Ｎ層を３ｎｍ成長した。次いでＴＥＧ、アンモニアをそれぞれ、６１０ｓｃｃｍ、４０ｓｌｍ、供給して、ノンドープＧａＮ層を１５ｎｍ成長した。
このＩｎ0.12Ｇａ0.88Ｎ井戸層（３ｎｍ）とノンドープＧａＮ障壁層（１５ｎｍ）とを成長させる操作をさらに４回繰り返したが、最上部のノンドープＧａＮ障壁層の膜厚のみ１８ｎｍとした。
次いで、基板温度を９４０℃にしたのち、ＴＥＧ、ＴＭＡ、ビスエチルシクロペンタジエニルマグネシウム（以下ＥｔＣｐ2Ｍｇと略記する）、アンモニアをそれぞれ６００ｓｃｃｍ、２００ｓｃｃｍ、３０００ｓｃｃｍ、４０ｓｌｍ、供給して、保護層であるＭｇドープＡｌ0.1Ｇａ0.9Ｎ層を３０ｎｍ成長した。さらに基板温度を１０００℃にしたのち、ＥｔＣｐ2Ｍｇ、ＴＭＧ、アンモニアを供給して、Ｍｇをドープしたｐ型ＧａＮ層を１５０ｎｍ成長してｐ層とした。
以上により作製した窒化物系化合物半導体試料を反応炉から取り出したのち、窒素中で７００℃、２０分アニール処理を施し、最上層であるＭｇをドープしたＧａＮ層を低抵抗のｐ型層にした。
こうして得た試料に常法により電極を形成し、発光ダイオード（以下ＬＥＤと略記する。）とした。ｐ電極としてＮｉ−Ａｕ合金、ｎ電極としてＡｌを用いた。このＬＥＤに順方向に２０ｍＡの電流を流したところ、明瞭な青色発光を示した。このＬＥＤの静電気放電に対する耐性を以下のように試験した。
図２は、ＬＥＤの静電気放電に対する耐性を試験するための回路図である。ここでＶｏは可変直流電源、Ｒｐ、Ｒは抵抗器、Ｃはコンデンサ、Ｓｗは切替スイッチである。試験は次のようにマシンモデル試験をおこなった。マシンモデル試験は、静電気帯電した装置または治具などから、ＬＥＤに静電気放電するモデルであり、Ｒ＝０Ω、Ｃ＝２００ｐＦとする条件である。図２中の可変直流電源Ｖｏの電圧をある値に設定し、切替スイッチＳｗを実線で示されるように切り替えて抵抗器Ｒｐを介してコンデンサＣに充電した後、切替スイッチＳｗを点線で示されるように切り替えて、ＬＥＤに対して放電する。これを３回繰り返した後、発光素子の電圧−電流特性を評価した。発光素子の電圧−電流特性が変化することで素子が破壊されたか否かの判別が可能である。以下、測定全素子中の５０％が破壊したときのＶｏ値を静電耐圧値とした。本実施例におけるＬＥＤの静電耐圧は４１７Vであった。
（実施例２）
実施例１において、窒化物半導体層Ａの膜厚を２００ｎｍとする以外は実施例１に準拠して実施することによりＬＥＤを作製した。このＬＥＤに順方向に２０ｍＡの電流を流したところ、明瞭な青色発光を示した。静電耐圧は４１７Ｖであった。
（実施例３）
実施例１において、窒化物半導体層Ｂの膜厚を１５０ｎｍとする以外は実施例１に準拠して実施することによりＬＥＤを作製した。このＬＥＤに順方向に２０ｍＡの電流を流したところ、明瞭な青色発光を示した。静電耐圧は２００Ｖであった。
（比較例１）
実施例１において、窒化物半導体層Ａを成長するときの基板温度を８８９℃とする以外は実施例１に準拠して実施することによりＬＥＤを作製した。このＬＥＤに順方向に２０ｍＡの電流を流したところ、明瞭な青色発光を示した。静電耐圧は７５Ｖであった。
（比較例２）
実施例１において、窒化物半導体層Ａの膜厚を１５ｎｍとする以外は実施例１に準拠して実施することによりＬＥＤを作製した。このＬＥＤに順方向に２０ｍＡの電流を流したところ、明瞭な青色発光を示した。静電耐圧は６０Ｖであった。
（比較例３）
実施例１において、窒化物半導体層Ａを成長するときの基板温度を１１２４℃とし、膜厚を３００ｎｍとする以外は実施例１に準拠して実施することによりＬＥＤを作製した。このＬＥＤに順方向に２０ｍＡの電流を流したところ、明瞭な青色発光を示した。静電耐圧は８８Ｖであった。
表１に窒化物半導体層Ａの成長条件と静電耐圧値を示す。
窒化物半導体層Ａのキャリア濃度は、サファイア基板上に低温バッファー層を成長させその上にキャリア濃度が１×１０16 cm-3以下であることが既知であるGaN下地層を約３０００ｎｍの膜厚で成長させ、その上に目的の窒化物半導体層Ａを約２００ｎｍの膜厚で成長させた試料をホール測定法で測定し、窒化物半導体層Ａのキャリア濃度を算出した値である。
比較例１〜３の青色発光ダイオード素子では、静電耐圧値は１００Ｖ未満であった。
一方、実施例１および２の場合、静電耐圧値は４１７Ｖ、実施例３では、静電耐圧値は２００Ｖであった。つまり、本発明の製造方法で作製したＬＥＤでは、静電破壊に至る耐圧が著しく改善されていること、実施例１、２では約３００Ｖ以上改善されていることが確認された。
Figure 0005082210
実施例１に準じて、窒化物半導体層ＡとＢの成長温度と厚さを次表に示す条件で行うと、静電耐圧の優れた窒化物系化合物半導体が得られる。
Figure 0005082210
本発明の製造方法により製造した窒化物系化合物半導体の一例を示す断面図。 発光素子の静電気放電に対する耐性を試験するための回路図。 本発明の発光素子の構造を示す図。
符号の説明
０１ 基板
０２ 低温バッファ層
０３ ｎ型コンタクト層
０４ 窒化物系化合物半導体層Ａ
０５ 発光層
５Ａ〜５Ｆ 障壁層
５Ｇ〜５Ｋ 井戸層
０６ ｐ型コンタクト層
０７ 窒化物系化合物半導体層Ｂ
３１ 熱硬化性樹脂
３２ 発光素子（ＬＥＤチップ）
３３ 第一の接続導体（発光素子のカソード電極に接続する）
３４ 第一のリードフレーム
３５ 第二の接続導体（発光素子のアノード電極に接続する）
３６ 第二のリードフレーム

Claims (3)

  1. 一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される発光ダイオード用窒化物系化合物半導体の製造方法であって、発光層とｎ型ＧａＮからなるｎ型コンタクト層との間に、５５０〜８５０℃の範囲で６０〜３００ｎｍ膜厚のノンドープのＧａＮからなる窒化物系化合物半導体（Ａ）を設け、かつ前記窒化物系化合物半導体（Ａ）と前記ＧａＮからなるｎ型コンタクト層との間に、９００〜１２００℃の範囲で５０〜３００ｎｍ膜厚のノンドープのＧａＮからなる窒化物系化合物半導体（Ｂ）を設けることを特徴とする発光ダイオード用窒化物系化合物半導体の製造方法。
  2. 請求項１の製造方法によって得られた発光ダイオード用窒化物系化合物半導体。
  3. 請求項２記載の発光ダイオード用窒化物系化合物半導体を有する発光ダイオード。
JP2005217019A 2004-07-30 2005-07-27 窒化物系化合物半導体およびその製造方法 Expired - Fee Related JP5082210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005217019A JP5082210B2 (ja) 2004-07-30 2005-07-27 窒化物系化合物半導体およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004223439 2004-07-30
JP2004223439 2004-07-30
JP2005217019A JP5082210B2 (ja) 2004-07-30 2005-07-27 窒化物系化合物半導体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006066900A JP2006066900A (ja) 2006-03-09
JP5082210B2 true JP5082210B2 (ja) 2012-11-28

Family

ID=35786402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005217019A Expired - Fee Related JP5082210B2 (ja) 2004-07-30 2005-07-27 窒化物系化合物半導体およびその製造方法

Country Status (8)

Country Link
US (1) US20090008745A1 (ja)
JP (1) JP5082210B2 (ja)
KR (1) KR101331317B1 (ja)
CN (1) CN100527453C (ja)
DE (1) DE112005001865T5 (ja)
GB (1) GB2432047B (ja)
TW (1) TWI427828B (ja)
WO (1) WO2006011675A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349737B2 (ja) * 2006-02-27 2013-11-20 シャープ株式会社 窒化物半導体発光素子の製造方法
TWI398016B (zh) * 2007-02-07 2013-06-01 Advanced Optoelectronic Tech 具三族氮化合物半導體緩衝層之光電半導體元件及其製造方法
WO2017132283A1 (en) * 2016-01-25 2017-08-03 The Regents Of The University Of California Nano-scale pixelated filter-free color detector

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340580A (ja) * 1997-07-30 1999-12-10 Fujitsu Ltd 半導体レーザ、半導体発光素子、及び、その製造方法
KR19990014304A (ko) * 1997-07-30 1999-02-25 아사구사 나오유끼 반도체 레이저, 반도체 발광 소자 및 그 제조 방법
JP3603598B2 (ja) * 1997-08-04 2004-12-22 住友化学株式会社 ３−５族化合物半導体の製造方法
TW385493B (en) * 1997-08-04 2000-03-21 Sumitomo Chemical Co Method for manufacturing group III-V compound semiconductor
JPH11238945A (ja) * 1997-12-18 1999-08-31 Nichia Chem Ind Ltd 窒化物半導体発光素子
EP2273572B1 (en) * 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
JP3372226B2 (ja) * 1999-02-10 2003-01-27 日亜化学工業株式会社 窒化物半導体レーザ素子
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP2000286448A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2001053336A (ja) * 1999-08-05 2001-02-23 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP5145617B2 (ja) * 2000-07-03 2013-02-20 日亜化学工業株式会社 ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP3803696B2 (ja) * 2000-11-21 2006-08-02 日亜化学工業株式会社 窒化物半導体素子
JP4734786B2 (ja) * 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2003289176A (ja) * 2002-01-24 2003-10-10 Sony Corp 半導体発光素子およびその製造方法
US7242705B2 (en) * 2003-12-17 2007-07-10 Palo Alto Research Center, Incorporated Grating-outcoupled cavity resonator having uni-directional emission
US7307291B2 (en) * 2005-01-22 2007-12-11 Formosa Epitaxy Incorporation Gallium-nitride based ultraviolet photo detector

Also Published As

Publication number Publication date
WO2006011675A8 (en) 2007-03-08
US20090008745A1 (en) 2009-01-08
TW200618348A (en) 2006-06-01
GB2432047A8 (en) 2007-06-05
GB0701937D0 (en) 2007-03-14
TWI427828B (zh) 2014-02-21
GB2432047A (en) 2007-05-09
CN1989626A (zh) 2007-06-27
WO2006011675A1 (en) 2006-02-02
GB2432047B (en) 2008-10-08
KR20070043001A (ko) 2007-04-24
CN100527453C (zh) 2009-08-12
JP2006066900A (ja) 2006-03-09
KR101331317B1 (ko) 2013-11-20
DE112005001865T5 (de) 2007-05-31

Similar Documents

Publication Publication Date Title
KR100902576B1 (ko) Ｎ형 ⅲ족 질화물 반도체 적층구조
CN100511737C (zh) Ⅲ-ⅴ族化合物半导体及其制备方法
JP6079628B2 (ja) 窒化物半導体発光素子
TWI467801B (zh) 半導體發光元件之製造方法及半導體發光元件、燈、電子設備、機械裝置
US6346720B1 (en) Layered group III-V compound semiconductor, method of manufacturing the same, and light emitting element
TW201332151A (zh) 半導體裝置製造方法
JPH05110139A (ja) 窒化ガリウムアルミニウム半導体の結晶成長方法。
JP3598591B2 (ja) ３−５族化合物半導体の製造方法
JP5082210B2 (ja) 窒化物系化合物半導体およびその製造方法
JP2008235758A (ja) 化合物半導体エピタキシャル基板の製造方法
JP2985908B2 (ja) 窒化ガリウム系化合物半導体の結晶成長方法
JP2713094B2 (ja) 半導体発光素子およびその製造方法
JP2012038958A (ja) 半導体発光素子
US20090140286A1 (en) Production Method of Group III Nitride Semiconductor Element
JPH09116130A (ja) ３−５族化合物半導体とその製造方法および発光素子
JP2006186005A (ja) 窒化物系化合物半導体、その製造方法及びその用途
JP3713751B2 (ja) ３−５族化合物半導体および発光素子
JP5834495B2 (ja) 窒化物半導体素子
JP2006108535A (ja) 窒化物系化合物半導体、その製造方法及びその用途
JP2007067397A (ja) ３−５族化合物半導体の製造方法
JP2004200723A (ja) ３−５族化合物半導体の結晶性向上方法
JP3788344B2 (ja) ３−５族化合物半導体の生産性向上方法
JP2005228789A (ja) 半導体デバイスの製造方法およびそれにより得られる半導体発光素子
GB2445114A (en) Producing a nitride compound semiconductor
KR19980023903A (ko) 3족-5족 화합물 반도체 및 광 방출 장치

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080131

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R151 Written notification of patent or utility model registration

Ref document number: 5082210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees