JP2005228789A - 半導体デバイスの製造方法およびそれにより得られる半導体発光素子 - Google Patents

Abstract

【課題】 半導体層の結晶品質のよい半導体デバイスの製造方法およびそれにより得られる半導体発光素子を提供する。
【解決手段】 結晶成長条件の異なる２以上の半導体層を含む多層構造からなる半導体デバイスの製造方法であって、一の半導体層の結晶成長工程１０と他の半導体層の結晶成長工程１２との間における結晶成長中断工程２０において、降温工程２０ａおよび前記降温工程後の昇温工程２０ｃを含む半導体デバイスの製造方法。上記結晶成長中断工程２０において、降温工程２０ａと昇温工程２０ｃとの間に低温保持工程２０ｂを含むことができる。
【選択図】 図２

Description

本発明は、結晶成長条件の異なる２以上の半導体層を含む多層構造からなる半導体デバイスの製造方法に関し、さらには、この製造方法により得られる半導体発光素子に関する。

熱力学的性質が異なる２以上の半導体層を含む多層構造の半導体デバイスを製造する場合、一の半導体層を結晶成長させた後次の半導体層を結晶成長させる前に結晶成長温度を変化させるが、特殊な手法を除いては、結晶成長温度を変化させる間は半導体層の結晶成長を中断させる。従来、この結晶成長中断工程における温度変化方法は、上記一の半導体層の結晶成長に最適の温度から次の半導体層の結晶成長に最適の温度に単調に変化させていた。しかし、このような単調な温度調節方法では、高品質の半導体層を得ることができず、その結果、高品質の半導体デバイスを得ることができない。

たとえば、半導体層としてＩＩＩ族窒化物半導体層であるＩｎ_xＧａ_1-xＮ層（０≦ｘ≦１）、ＧａＮ層またはＡｌ_yＧａ_1-yＮ層（０≦ｙ≦１）を用いたものがあるがＩｎ_xＧａ_1-xＮ層よりも後にＧａＮ層および／またはＡｌ_yＧａ_1-yＮ層を積層させる場合、ＧａＮ層またはＡｌ_yＧａ_1-yＮ層の結晶成長温度もしくは結晶成長時間の決定が困難である。その理由は、Ｉｎ_xＧａ_1-xＮ層の最適結晶成長温度がＧａＮ層およびＡｌ_yＧａ_1-yＮ層のそれに比べ２００℃〜４００℃低く、上記のようにＩｎ_xＧａ_1-xＮ層の最適結晶成長温度からＧａＮ層および／またはＡｌ_yＧａ_1-yＮ層の最適結晶成長温度に単調に昇温させると、Ｉｎ_xＧａ_1-xＮ層中に取り込まれたＩｎの熱解離が起こり、Ｉｎ_xＧａ_1-xＮ層の結晶品質が低下するからである。一方、ＧａＮ層またはＡｌ_yＧａ_1-yＮ層の結晶成長温度を下げると、これらの層の結晶品質が落ちるからである。すなわち、上記の層の熱力学的性質の違いにより、Ｉｎ_xＧａ_1-xＮ層とＧａＮ層および／またはＡｌ_yＧａ_1-yＮ層とを同時に高品質化させるための結晶成長条件の決定は困難であった。

上記問題点を解決するため、上記結晶成長中断工程において、Ｖ族ガスである窒素ガスを含む雰囲気であって、Ｖ族以外のキャリアガスとして不活性ガスを用いることによって上記結晶成長中断工程において露出している半導体層の分解を防止する技術が提案されている（たとえば、特許文献１）。しかし、かかる技術においてもＩｎの熱解離の抑制は不十分であり、さらなる技術改善が要望されていた。
特開平１０−７５０１９号公報

上記状況に鑑み、本発明は、半導体層の結晶品質のよい半導体デバイスの製造方法およびそれにより得られる半導体発光素子を提供することを目的とする。

本発明は、結晶成長条件の異なる２以上の半導体層を含む多層構造からなる半導体デバイスの製造方法であって、一の半導体層の結晶成長工程と他の半導体層の結晶成長工程との間における結晶成長中断工程において、降温工程およびこの降温工程後の昇温工程を含む半導体デバイスの製造方法である。ここで、上記結晶成長中断工程において、降温工程と昇温工程との間に低温保持工程を含むことが好ましい。

本発明にかかる半導体デバイスの製造方法において、上記半導体デバイスの少なくとも１つの層がＩｎを含有する半導体層であって、このＩｎを含有する半導体層の結晶成長工程の後に、結晶成長中断工程を含むことが好ましく、この結晶成長中断工程における最低温度は、Ｉｎを含有する半導体層の結晶成長温度よりも低いことがより好ましい。また、上記半導体層は、Ａｌ_xＩｎ_yＧａ_1-x-yＮ結晶（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）からなることが好ましい。

また、本発明にかかる半導体デバイスの製造方法において、上記半導体デバイスが、Ｉｎ_zＧａ_1-zＮ層（０≦ｚ≦１）およびＧａＮ層からなる対を１対以上含む量子井戸構造を有する半導体デバイスであって、上記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程後および上記ＧａＮ層の結晶成長工程後の少なくともいずれかにおいて、上記結晶成長中断工程を含むことが好ましい。ここで、上記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程における結晶成長温度は前記ＧａＮ層の結晶成長工程における結晶成長温度以下であることが好ましく、上記結晶成長中断工程における最低温度は上記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程における結晶成長温度よりも低いことが好ましい。また、上記量子井戸構造の形成工程の後に上記結晶成長中断工程を含み、この結晶成長中断工程の後にｐ型のＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）の結晶成長工程を含むことが好ましい。

また、本発明にかかる半導体デバイスの製造方法において、上記半導体デバイスがＩｎ_zＧａ_1-zＮ層（０≦ｚ≦１）およびＧａＮ層からなる対を１対以上含む量子井戸構造を有する半導体デバイスであって、上記量子井戸構造の形成工程の後に上記結晶成長中断工程を含み、この結晶成長中断工程の後にｐ型のＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）の結晶成長工程を含むことが好ましい。

さらに、本発明にかかる半導体デバイスの製造方法において、上記結晶成長中断工程の降温工程における温度差が１０℃以上であること、上記結晶成長中断工程の工程時間が１０秒以上であることが好ましい。

本発明は、上記の半導体デバイスの製造方法により得られる半導体発光素子である。

上記のように、本発明によれば、半導体層の結晶品質のよい半導体デバイスの製造方法およびそれにより得られる半導体発光素子を提供することができる。

本発明にかかる一の半導体デバイスの製造方法は、図１を参照して、結晶成長条件の異なる２以上の半導体層４，５を含む多層構造６からなる半導体デバイス１の製造方法である。すなわち、図１に示すように、基板２上に２以上の半導体層を順次積層させることによって、結晶成長条件の異なる２以上の半導体層４，５を含む多層構造７を形成する方法である。さらに、本発明にかかる一の半導体デバイスの製造方法は、図１および図２を参照して、上記半導体デバイス１の製造方法であって、一の半導体層４の結晶成長工程１０と他の半導体層５の結晶成長工程１２との間における本発明の結晶成長中断工程２０において、降温工程２０ａおよびこの降温工程２０ａ後の昇温工程２０ｃを含む。本発明の結晶成長中断工程２０において、降温工程２０ａおよびこの降温工程２０ａ後の昇温工程２０ｃを含むことにより、一の半導体層４の結晶品質を低下させることなく、結晶品質のよい他の半導体層５を結晶成長させることができる。

ここで、結晶成長工程とは半導体層各層の結晶成長を行なう工程をいい、結晶中断工程とは、一の半導体層を結晶成長させた後他の半導体層を結晶成長させる前に結晶成長条件を変えるために結晶成長を中断する工程をいう。また、結晶成長条件とは、結晶成長原料、結晶成長温度、結晶成長圧力および結晶成長時間などの結晶成長に影響を及ぼす各種条件をいう。熱力学的性質が異なる２以上の半導体層を成長させる場合には、結晶成長条件の変更として結晶成長温度を変更することが、効果的である。

さらに、図２に示すように、上記本発明の結晶成長中断工程２０において、上記降温工程２０ａと昇温工程２０ｃとの間に低温保持工程２０ｂを含むことが好ましい。結晶成長中断工程２０において、降温工程２０ａ、低温保持工程２０ｂ、および昇温工程２０ｃを含むことにより、一の半導体層４の結晶品質の低下をより少なくすることができる。

従来の半導体デバイスの製造方法においては、図１および図３を参照して、一の半導体層４の結晶成長工程１０と他の半導体層５の結晶成長工程１２との間における従来の結晶成長中断工程１１においては、結晶成長工程１０における結晶成長温度と結晶成長工程１２における結晶成長温度との温度差に応じて単調に降温または昇温させるものであったために、一の半導体層の結晶成長温度と他の半導体層の結晶成長温度とが一致しない場合には、結晶品質のよい半導体デバイスを得ることが困難であった。

本発明にかかる別の製造方法は、図１および図２を参照して、さらに上記半導体デバイス１の少なくとも１つの層がＩｎを含有する半導体層３であって、Ｉｎを含有する半導体層３の結晶成長工程の後に、上記本発明の結晶成長中断工程２０を含む。上記結晶成長中断工程を設けることにより、その後の別の半導体層の結晶成長工程において、Ｉｎを含有する半導体層３におけるＩｎの熱解離を防止し、結晶の品質を維持することができる。

本製造方法において、上記結晶成長中断工程における最低温度は、Ｉｎを含有する半導体層の結晶成長温度よりも低いことが好ましい。半導体層３におけるＩｎの熱解離を有効に防止することができる。

本発明にかかるまた別の半導体デバイスの製造方法は、図４〜図７を参照して、上記半導体デバイスが、図４に示すようなＩｎ_zＧａ_1-zＮ層（０≦ｚ≦１）およびＧａＮ層からなる対を１対以上含む量子井戸構造３５を有する半導体デバイスであって、図７に示すように井戸層である上記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程（井戸層の結晶成長工程１１１，１１３，１１５，１１７，１１９の後に、上記本発明の結晶成長中断工程１３１，１３２，１３３，１３４，１３５を含む。かかる結晶成長中断工程を含むことにより、Ｉｎ_zＧａ_1-zＮ層におけるＩｎの熱解離を防止することができる。

本発明にかかるさらに別の半導体デバイスの製造方法は、図４〜図６および図８を参照して、上記半導体デバイスが図４に示すようなＩｎ_zＧａ_1-zＮ層（０≦ｚ≦１）およびＧａＮ層からなる対を１対以上含む量子井戸構造３５を有する半導体デバイスであって、図８に示すように障壁層である上記ＧａＮ層の結晶成長工程（障壁層の結晶成長工程１１２，１１４，１１６，１１８，１２０）の後に、上記本発明の結晶成長中断工程１４１，１４２，１４３，１４４，１４５を含む。かかる結晶成長中断工程を含むことにより、Ｉｎ_zＧａ_1-zＮ層におけるＩｎの熱解離を防止することができる。

また、上記本発明にかかる半導体デバイスの製造方法において、上記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程の後および上記ＧａＮ層の結晶成長工程の後に、上記結晶成長中断工程を含むことができる。上記の場合と同様、かかる結晶成長中断工程を含むことにより、Ｉｎ_zＧａ_1-zＮ層におけるＩｎの熱解離を防止することができる。

本発明にかかるさらにまた別の半導体デバイスの製造方法は、図４および図９を参照して、上記半導体デバイスがＩｎ_zＧａ_1-zＮ層（０≦ｚ≦１）およびＧａＮ層からなる対を１対以上含む量子井戸構造３５を有する半導体デバイスであって、量子井戸構造の形成工程１０８の後に上記本発明の結晶成長中断工程１５９を含み、この結晶成長中断工程１５９の後にｐ型のＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）の結晶成長工程（たとえば、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａおよびｐ型ＧａＮ層の結晶成長工程１１０ｂ）を含む。かかる結晶成長中断工程を含むことにより、Ｉｎ_zＧａ_1-zＮ層におけるＩｎの熱解離を防止することができる。

本発明にかかる製造方法において、上記半導体層はＡｌ_xＩｎ_yＧａ_1-x-yＮ結晶（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）からなることが好ましい。かかるＡｌ_xＩｎ_yＧａ_1-x-yＮ結晶は一般に結晶成長条件の設定が難しく、特にＩｎを含むＡｌ_xＩｎ_yＧａ_1-x-yＮ結晶（０≦ｘ、０＜ｙ、ｘ＋ｙ≦１）はＩｎの熱解離が生じやすいため、上記本発明の結晶成長中断工程を設けることはＩｎの熱解離を防止にきわめて有効である。

本発明にかかる製造方法において、上記本発明の結晶成長中断工程の降温工程における温度差が１０℃以上であることが好ましい。温度差を１０以上とすることにより、Ｉｎの蒸発量を低下させ、結晶を安定化させることができる。また、上記本発明の結晶成長中断工程の工程時間が１０秒以上であることが好ましい。工程時間を１０秒以上とすることにより、結晶を十分安定化させることができる。

また、本発明にかかる半導体デバイスの製造方法において、半導体層の結晶成長方法としては、特に制限がなく、種々の気相結晶成長法を挙げることができる。たとえば、有機金属気相結晶成長法（Metal Organic Chemical Vapor Deposition；以下ＭＯＣＶＤ法という）、ハイドライド気相結晶成長法（Hydride Vapor Phase Epitaxy；以下ＨＶＰＥ法という）、分子線エピタキシー法（Molecular Beam Epitaxy；以下ＭＢＥ法という）などを用いることができる。その中でも、ＭＯＣＶＤ法を用いると迅速に結晶品質のよい半導体層が得られる。

ＭＯＣＶＤ法においては、ＩＩＩ族元素源としては、Ｇａ源としてトリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）などのアルキル金属化合物が好ましく使用される。また、Ｖ族元素源としては、窒素源としてアンモニア、モノメチルヒドラジン、ジメチルヒドラジン、tert-ブチルヒドラジン、トリメチルアミンなど、ヒ素源としてはアルシンなど、リン源としてはホスフィン、トリメチルフォスファイトなどが好ましく使用される。

実施例に基づいて、本発明をさらに具体的に説明する。図４に示す半導体発光素子は、サファイア基板３０上に厚さ３０ｎｍのＧａＮバッファ層３１、厚さ１μｍのＧａＮ層３２および厚さ４μｍのｎ型ＧａＮ層３３が順次形成されている。また、上記ｎ型ＧａＮ層３２上の一部に、Ｉｎ_0.13Ｇａ_0.87Ｎ層（厚さ２ｎｍ）およびＧａＮ層（厚さ２０ｎｍ）からなる対を５対含む量子井戸構造３５、厚さ３０ｎｍのｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層３６、厚さ７０ｎｍのｐ型ＧａＮ層３７、ｐ側透光性電極３８、ｐ側パット電極３９が形成されている。さらに、上記ｎ型ＧａＮ層３２上の他の一部には、ｎ側電極が形成されている。

（比較例１）
本比較例は、上記構造を有する半導体発光素子を従来の製造方法を用いて製造したものである。本比較例において、上記半導体発光素子は、図４〜図６を参照して、以下のようにして製造した。すなわち、図４および図５を参照して、サファイア基板３０の表面を１１００℃で１０分間Ｈ₂クリーニングした（クリーニング工程１０２）後、５００℃で３分間ＧａＮバッファ層３１を結晶成長させた（ＧａＮバッファ層の結晶成長工程１０４）後、１１００℃で１５分間ＧａＮ層３２を結晶成長させ（ＧａＮ層の結晶成長工程１０６ａ）、１１００℃で３０分間ｎ型ＧａＮ層３３を結晶成長させた（ｎ型ＧａＮ層の結晶成長工程１０６ｂ）。

次に、Ｉｎ_0.13Ｇａ_0.87Ｎ層およびＧａＮ層からなる対を５対含む量子井戸構造３５を形成した。量子井戸構造３５形成の詳細は、図６を参照して、井戸層としてＩｎ_0.13Ｇａ_0.87Ｎ層の結晶成長（井戸層の結晶成長工程１１１，１１３，１１５，１１７，１１９）は７００℃で２分間、障壁層としてＧａＮ層の結晶成長（障壁層の結晶成長工程１１２，１１４，１１６，１１８，１２０）は８００℃で２０分間させた。

その後、再び図５を参照して、１０００℃で１０分間ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層３６を結晶成長させ（ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａ）、１０００℃で１５分間ｐ型ＧａＮ層３７を結晶成長させた（ｐ型ＧａＮ層の結晶成長工程１１０ｂ）。図５および図６を参照して、これらの工程間において温度変化を伴う場合は、それらの結晶成長中断工程１０３，１０５，１０７，１０９，１２１，１２２，１２３，１２４，１２５，１２６，１２７，１２８，１２９として図３に示すような従来の結晶成長中断工程１１を採用した。

本比較例において得られた半導体発光素子は、発光波長が４５０ｎｍ、光出力が１．５ｍＷ、順方向電圧が４．５Ｖであった。ここで、発光波長は分光器により、光出力はフォトダイオードにより、順方向電圧はウェハテスターにより測定した。なお、本願明細書の実施例および比較例における半導体発光素子の発光波長、光出力および順方向電圧の値は、その半導体発光素子に２０ｍＡの電流を流したときの値である。

（実施例１）
本実施例は、図４を参照して、Ｉｎ_0.13Ｇａ_0.87Ｎ層およびＧａＮ層からなる対を５対含む量子井戸構造３５の形成工程において、図６および図７を参照して、井戸層であるＩｎ_0.13Ｇａ_0.87Ｎ層の結晶成長（井戸層の結晶成長工程１１１，１１３，１１５，１１７，１１９）後の従来の結晶成長中断工程１２１，１２３，１２５，１２７，１２９（図６参照）に換えて、降温工程、低温保持工程および昇温工程を含む本発明の結晶成長中断工程１３１，１３２，１３３，１３４，１３５（図７参照）を採用したものである。

すなわち、量子井戸構造３５の形成工程の詳細は、図７を参照して、最初の井戸層として１１００℃で２分間Ｉｎ_0.13Ｇａ_0.87Ｎ層を結晶成長させた（井戸層の結晶成長工程１１１）後、本発明の結晶成長中断工程１３１として一度１００℃まで降温し２０分間保持した後８００℃にまで昇温する工程を行なった後、最初の障壁層としてＧａＮ層を２０分間結晶成長した（障壁層の結晶成長工程１１２）後、従来の結晶成長中断工程１２２によりＩｎ_0.13Ｇａ_0.87Ｎ層の結晶成長温度である７００℃まで降温させた。上記一連の工程を１周期とし、５周期の工程を行なった。ただし、最後の障壁層であるＧａＮ層を結晶成長した（障壁層の結晶成長工程１２０）後は従来の結晶成長中断工程１０９に移る。その他の工程は比較例１と同様とした。

本実施例において得られた半導体発光素子は、発光波長が４７０ｎｍ、光出力が２．５ｍＷであった。本構造の半導体発光素子においては、通常、発光波長４００ｎｍ以上の発行波長において長波長化すると、発光の高出力化が困難になるが、本実施例では比較例１に比べて２０ｎｍ長波長化しているのもかかわらず、光出力が１．０ｍＷ大きくなった。これは、本発明にかかる結晶成長中断工程１３１，１３２，１３３，１３４，１３５によりＩｎ_0.13Ｇａ_0.87Ｎ層の結晶品質が改善し、半導体発光素子の特性が向上したものと考えられる。

（実施例２）
本実施例は、図４を参照して、Ｉｎ_0.13Ｇａ_0.87Ｎ層およびＧａＮ層からなる対を５対含む量子井戸構造３５の形成工程において、図６および図８を参照して、障壁層であるＧａＮ層の結晶成長（障壁層の結晶成長工程１１２，１１４，１１６，１１８，１２０）後の従来の結晶成長中断工程１２２，１２４，１２６，１２８，１０９（図６参照）に換えて、降温工程、低温保持工程および昇温工程を含む本発明の結晶成長中断工程１４１，１４２，１４３，１４４，１４５（図８参照）を採用したものである。

すなわち、量子井戸構造３５の形成工程の詳細は、図８を参照して、最初の井戸層として１１００℃で２分間Ｉｎ_0.13Ｇａ_0.87Ｎ層を結晶成長させた（井戸層の結晶成長工程１１１）後、従来の結晶成長中断工程１２１を経て、最初の障壁層としてＧａＮ層を２０分間結晶成長した（障壁層の結晶成長工程１１２）後、本発明にかかる結晶成長中断工程１４１として一度１００℃まで降温し２０分間保持した後次の井戸層であるＩｎ_0.13Ｇａ_0.87Ｎ層の結晶成長温度である７００℃にまで昇温する工程を行なった。上記一連の工程を１周期として、５周期の工程を行なった。ただし、最後の障壁層であるＧａＮ層の結晶成長工程（障壁層の結晶成長工程１２０）後の結晶成長中断工程１４５においては、次層のｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長温度である１０００℃まで昇温させた。その他の工程は比較例１と同様とした。

本実施例で得られた半導体発光素子は、発光波長が４５０ｎｍ、光出力が２．０ｍＷであった。比較例１に比べて、発光波長は同じで、光出力が０．５ｍＷ大きくなった。これは、本発明にかかる結晶成長中断工程１４１，１４２，１４３，１４４，１４５によりＩｎ_0.13Ｇａ_0.87Ｎ層の結晶品質が改善し、半導体発光素子の特性が向上したものと考えられる。

（実施例３）
本実施例は、図４、図５および図９を参照して、Ｉｎ_0.13Ｇａ_0.87Ｎ層およびＧａＮ層からなる対を５対含む量子井戸構造３５の形成工程１０８（さらに、詳しくは最後の障壁層（ＧａＮ層）の結晶成長工程１２０）後、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層３６の結晶成長工程１１０ａの前の結晶成長中断工程１０９（図５参照）に換えて、降温工程、低温保持工程および昇温工程を含む本発明の結晶成長中断工程１５９（図９参照）を採用したものである。

すなわち、図９を参照して、上記量子井戸構造の最後の障壁層であるＧａＮ層を８００℃で２０分間結晶成長させた（障壁層の結晶成長工程１２０）後、本発明にかかる結晶成長中断工程１５９として一度１００℃まで降温し２０分間保持した後次のｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度である１０００℃まで昇温する工程を行なった。その他の工程は比較例１と同様とした。本実施例で得られた半導体発光素子は、発光波長が４５０ｎｍ、光出力が１．５ｍＷ、順方向電圧が４．５Ｖであった。

（比較例２）
図５において、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａおよびｐ型ＧａＮ層の結晶成長工程１１０ｂにおける結晶成長温度を１０５０℃とした以外は、比較例１と同様にして半導体発光素子を製造した。本比較例で得られた半導体素子は、発光波長が４２０ｎｍ、光出力が０．５ｍＷ、順方向電圧は７Ｖであった。

（実施例４）
図５および図９を参照して、量子井戸構造における最後の障壁層（ＧａＮ層）の結晶成長工程１２０の後、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａの前の結晶成長中断工程１０９（図５参照）に換えて、本発明にかかる降温工程、低温保持工程および昇温工程を含む結晶成長中断工程１５９（図９参照）とした以外は比較例２と同様にして半導体発光素子を製造した。本実施例で得られた半導体発光素子は、発光波長が４５０ｎｍ、光出力１．８ｍＷ、順方向電圧４Ｖであった。

（比較例３）
図５において、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａおよびｐ型ＧａＮ層の結晶成長工程１１０ｂにおける結晶成長温度を１１００℃とした以外は、比較例１と同様にして半導体発光素子を製造した。本比較例で得られた半導体素子は、発光波長が４１０ｎｍ、光出力０．２ｍＷ、順方向電圧が７Ｖであった。

（実施例５）
図５および図９を参照して、量子井戸構造における最後の障壁層（ＧａＮ層）の結晶成長工程１２０の後、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａの前の結晶成長中断工程１０９（図５参照）に換えて、本発明にかかる降温工程、低温保持工程および昇温工程を含む結晶成長中断工程１５９（図９参照）とした以外は比較例３と同様にして半導体発光素子を製造した。本実施例で得られた半導体発光素子は、発光波長が４５０ｎｍ、光出力２．０ｍＷ、順方向電圧３．７Ｖであった。

（比較例４）
図５において、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａおよびｐ型ＧａＮ層の結晶成長工程１１０ｂにおける結晶成長温度を１２００℃とした以外は、比較例１と同様にして半導体発光素子を製造した。本比較例で得られた半導体素子は発光が得られず、発光波長、光出力および順方向電圧は測定できなかった。

（実施例６）
図５および図９を参照して、量子井戸構造における最後の障壁層（ＧａＮ層）の結晶成長工程１２０の後、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａの前の結晶成長中断工程１０９（図５参照）に換えて、本発明にかかる降温工程、低温保持工程および昇温工程を含む結晶成長中断工程１５９（図９参照）とした以外は比較例４と同様にして半導体発光素子を製造した。本実施例で得られた半導体発光素子は、発光波長が４３０ｎｍ、光出力が０．７ｍＷ、順方向電圧が６．５Ｖであった。

上記実施例３〜実施例６および比較例１〜比較例４における半導体発光素子の素子特性を図１０〜図１２にまとめた。図１０はｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａおよびｐ型ＧａＮ層の結晶成長工程１１０ｂにおける結晶成長温度と発光波長の関係を示す図であり、図１１はｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａおよびｐ型ＧａＮ層の結晶成長工程１１０ｂにおける結晶成長温度と光出力との関係を示す図であり、図１２はｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程１１０ａおよびｐ型ＧａＮ層の結晶成長工程における結晶成長温度と順方向電圧との関係を示す図である。

図１０からわかるように、従来の製造方法で製造された半導体発光素子の発光波長が、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度が１０００℃、１０５０℃、１１００℃と上昇するにつれて、それぞれ４５０ｎｍ、４２０ｎｍ、４１０ｎｍと短波長側に移動したのに対し、本発明にかかる製造方法で製造された半導体発光素子の発光波長は、上記結晶成長温度１０００℃〜１１００℃で４５０ｎｍと安定していた。上記結晶成長温度が１２００℃のとき、従来の製造方法で製造された半導体発光素子では発光が得られなかったのに対し、本発明にかかる製造方法で製造された半導体発光素子では４３０ｎｍの発光が得られた。

図１１からわかるように、従来の製造方法で製造された半導体発光素子の光出力が、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度が１０００℃、１０５０℃、１１００℃と上昇するにつれて、それぞれ１．５ｍＷ、０．５ｍＷ、０．２ｍＷと低下したのに対し、本発明にかかる製造方法で製造された半導体発光素子の光出力は、上記結晶成長温度１０００℃で１．５ｍＷ、１０５０℃で１．８ｍＷ、１１００℃で２．０ｍＷと増大した。上記結晶成長温度が１２００℃のとき、従来の製造方法で製造された半導体発光素子では発光が得られなかったのに対し、本発明にかかる製造方法で製造された半導体発光素子では光出力０．７ｍＷの発光が得られた。

図１２からわかるように、従来の製造方法で製造された半導体発光素子の順方向電圧が、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度が１０００℃、１０５０℃、１１００℃と上昇するにつれて、それぞれ４．５Ｖ、７Ｖ、７Ｖと増大したのに対し、本発明にかかる製造方法で製造された半導体発光素子の光出力は、上記結晶成長温度１０００℃で４．５Ｖ、１０５０℃で４Ｖ、１１００℃で３．７Ｖと低下した。上記結晶成長温度が１２００℃のとき、従来の製造方法で製造された半導体発光素子では発光が得られなかったのに対し、本発明にかかる製造方法で製造された半導体発光素子は順方向電圧６．５Ｖで発光が得られた。

すなわち、図１０〜図１２からわかるように、従来の製造方法で製造された半導体発光素子は、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度の上昇（１０００℃から１２００℃へ）により、発光波長の短波長化、光出力の低下および順方向電圧の上昇と発光特性および電気特性の低下が起こり、上記結晶成長温度が１２００℃においては発光が得られなくなった。これに対して、本発明にかかる製造方法で製造された半導体発光素子は、上記結晶成長温度の上昇によっても、結晶成長温度が１０００℃〜１１００℃までは、発光波長は４５０ｎｍで安定し、光出力の増大および順方向電圧の低下と発光特性および電気特性の向上し、上記結晶成長温度が１２００℃においても発光が得られた。これは、これは、本発明にかかる結晶成長中断工程１５９によりＩｎ_0.13Ｇａ_0.87Ｎ層の結晶品質が改善し、半導体発光素子の特性が向上したものと考えられる。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

上記のように、本発明は、半導体層の結晶品質のよい半導体デバイスの製造方法およびそれにより得られる半導体発光素子に広く利用することができる。

結晶成長条件の異なる２以上の半導体層からなる半導体デバイスの断面模式図である。 本発明にかかる結晶成長中断工程の模式図である。 従来の結晶成長中断工程の模式図である。 半導体発光素子の断面模式図である。 半導体発光素子の従来の製造方法における各工程の模式図である。 半導体発光素子の従来の製造方法における量子井戸構造の形成工程の模式図である。 半導体発光素子の本発明にかかる一の製造方法における量子井戸構造を形成する工程の模式図である。 半導体発光素子の本発明にかかる別の製造方法における量子井戸構造を形成する工程の模式図である。 半導体発光素子の本発明にかかるまた別の製造方法における各工程の模式図である。 半導体発光素子におけるｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度と発光波長との関係を示す図である。 半導体発光素子におけるｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度と光出力との関係を示す図である。 半導体発光素子におけるｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層およびｐ型ＧａＮ層の結晶成長温度と順方向電圧との関係を示す図である。

符号の説明

１ 半導体デバイス、２ 基板、３ Ｉｎを含有する半導体層、４ 一の半導体層、５ 他の半導体層、６ 多層構造、１０ 一の半導体層の結晶成長工程、１１，１０１，１０３，１０５，１０７，１０９，１２１，１２２，１２３，１２４，１２５，１２６，１２７，１２８，１２９ 従来の結晶成長中断工程、１２ 他の半導体層の結晶成長工程、２０，１３１，１３２，１３３，１３４，１３５，１４１，１４２，１４３，１４４，１４５，１５９ 本発明の結晶成長中断工程、２０ａ 降温工程、２０ｂ 低温保持工程、２０ｃ 昇温工程、３０ サファイア基板、３１ ＧａＮバッファ層、３２ ＧａＮ層、３３ ｎ型ＧａＮ層、３４ ｎ側電極、３５ 量子井戸構造、３６ ｐ型Ａｌ Ｇａ Ｎ層、３７ ｐ型ＧａＮ層、３８ ｐ側電極、３９ ｐ側パット電極、４０ 半導体発光素子、１０２ クリーニング工程、１０４ ＧａＮバッファ層の結晶成長工程、１０６ａ ＧａＮ層の結晶成長工程、１０６ｂ ｎ型ＧａＮ層の結晶成長工程、１０８ 量子井戸構造の形成工程、１１０ａ ｐ型Ａｌ_0.1Ｇａ_0.9Ｎ層の結晶成長工程、１１０ｂ ｐ型ＧａＮ層の結晶成長工程、１１１，１１３，１１５，１１７，１１９ 井戸層の結晶成長工程、 １１２，１１４，１１６，１１８，１２０ 障壁層の結晶成長工程。

Claims (13)

1. 結晶成長条件の異なる２以上の半導体層を含む多層構造からなる半導体デバイスの製造方法であって、一の半導体層の結晶成長工程と、他の半導体層の結晶成長工程との間における結晶成長中断工程において、降温工程および前記降温工程後の昇温工程を含む半導体デバイスの製造方法。
2. 前記結晶成長中断工程において、前記降温工程と前記昇温工程との間に低温保持工程を含む請求項１に記載の半導体デバイスの製造方法。
3. 前記半導体デバイスの少なくとも１つの層がＩｎを含有する半導体層であって、前記Ｉｎを含有する半導体層の結晶成長工程の後に、前記結晶成長中断工程を含む請求項１または請求項２に記載の半導体デバイスの製造方法。
4. 前記結晶成長中断工程における最低温度が、前記Ｉｎを含有する半導体層の結晶成長温度よりも低い請求項３に記載の半導体デバイスの製造方法。
5. 前記半導体層が、Ａｌ_xＩｎ_yＧａ_1-x-yＮ結晶（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）からなる請求項３または請求項４に記載の半導体デバイスの製造方法。
6. 前記半導体デバイスが、Ｉｎ_zＧａ_1-zＮ層（０≦ｚ≦１）およびＧａＮ層からなる対を１対以上含む量子井戸構造を有する半導体デバイスであって、前記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程後および前記ＧａＮ層の結晶成長工程後の少なくともいずれかにおいて、前記結晶成長中断工程を含む請求項１または請求項２に記載の半導体デバイスの製造方法。
7. 前記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程における結晶成長温度が、前記ＧａＮ層の結晶成長工程における結晶成長温度以下である請求項６に記載の半導体デバイスの製造方法。
8. 前記結晶成長中断工程における最低温度が、前記Ｉｎ_zＧａ_1-zＮ層の結晶成長工程における結晶成長温度よりも低い請求項６に記載の半導体デバイスの製造方法。
9. 前記量子井戸構造の形成工程の後に前記結晶成長中断工程を含み、前記結晶成長中断工程の後にｐ型のＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）の結晶成長工程を含む請求項６記載の半導体デバイスの製造方法。
10. 前記半導体デバイスが、Ｉｎ_zＧａ_1-zＮ層（０≦ｚ≦１）およびＧａＮ層からなる対を１対以上含む量子井戸構造を有する半導体デバイスであって、前記量子井戸構造の形成工程の後に前記結晶成長中断工程を含み、前記結晶成長中断工程の後にｐ型のＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）の結晶成長工程を含む請求項１または請求項２に記載の半導体デバイスの製造方法。
11. 前記結晶成長中断工程の降温工程における温度差が１０℃以上である請求項１〜請求項１０のいずれかに記載の半導体デバイスの製造方法。
12. 前記結晶成長中断工程の工程時間が１０秒以上である請求項１〜請求項１０のいずれかに記載の半導体デバイスの製造方法。
13. 請求項１〜請求項１２のいずれかに記載の半導体デバイスの製造方法により得られる半導体発光素子。

Images