KR101947561B1 - 반도체 소자 및 반도체 결정 성장 방법 - Google Patents

반도체 소자 및 반도체 결정 성장 방법 Download PDF

Info

Publication number
KR101947561B1
KR101947561B1 KR1020110061397A KR20110061397A KR101947561B1 KR 101947561 B1 KR101947561 B1 KR 101947561B1 KR 1020110061397 A KR1020110061397 A KR 1020110061397A KR 20110061397 A KR20110061397 A KR 20110061397A KR 101947561 B1 KR101947561 B1 KR 101947561B1
Authority
KR
South Korea
Prior art keywords
substrate
pattern
forming
base substrate
silicon carbide
Prior art date
Application number
KR1020110061397A
Other languages
English (en)
Other versions
KR20130006811A (ko
Inventor
조영득
김무성
강석민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110061397A priority Critical patent/KR101947561B1/ko
Priority to US14/128,967 priority patent/US9525030B2/en
Priority to EP12802555.8A priority patent/EP2724362B1/en
Priority to PCT/KR2012/004674 priority patent/WO2012177014A2/en
Publication of KR20130006811A publication Critical patent/KR20130006811A/ko
Application granted granted Critical
Publication of KR101947561B1 publication Critical patent/KR101947561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure

Abstract

실시예에 따른 반도체 소자는 베이스 기판; 상기 베이스 기판 상에 형성되는 패턴; 및 상기 베이스 기판 상에 형성되는 에피층을 포함하고, 상기 에피층은 상기 패턴 사이에 노출된 기판 면에 형성된다.
실시예에 따른 반도체 결정 성장 방법은 탄화규소 기판을 세정하는 단계; 상기 탄화규소 기판에 패턴을 형성하는 단계; 및 상기 탄화규소 기판에 에피층을 형성하는 단계를 포함한다.

Description

반도체 소자 및 반도체 결정 성장 방법{SEMICONDUCTOR DEVICE AND METHOD FOR GROWING SEMICONDUCTOR CRYSTAL}
본 기재는 반도체 소자 및 반도체 결정 성장 방법에 관한 것이다.
반도체 소자를 지지하는 반도체 소자에 있어서, 기판 위에 성장되는 반도체층의 결정 결함을 줄이고 반도체층의 결정성을 향상시키는 것이 반도체 소자의 효율 및 특성 향상을 위한 가장 큰 연구 과제이다.
결정 성장 과정에서 전위 결함을 줄이기 위하여 버퍼층을 형성하는데, 이 버퍼층을 위해 마스크 형성, 식각 등을 이용하여 패턴을 기판 표면에 형성시키는 단계 또는 재성장 공정 단계 등이 더 필요하다.
따라서 이러한 추가적인 공정으로 인해 공정이 복잡하고 비용이 상승하며 기판 표면의 품질이 악화되는 등의 문제점이 있다.
실시예는 공정 비용을 절감하고 기판 표면의 품질을 높일 수 있는 반도체 소자 및 고효율의 반도체 결정 성장 방법을 제공하고자 한다.
실시예에 따른 반도체 소자는 베이스 기판; 상기 베이스 기판 상에 형성되는 패턴; 및 상기 베이스 기판 상에 형성되는 에피층을 포함하고, 상기 에피층은 상기 패턴 사이에 노출된 기판 면에 형성된다.
실시예에 따른 반도체 결정 성장 방법은 탄화규소 기판을 세정하는 단계; 상기 탄화규소 기판에 패턴을 형성하는 단계; 및 상기 탄화규소 기판에 에피층을 형성하는 단계를 포함한다.
실시예에 따른 반도체 소자에서는 탄화규소 기판 상에 미세 패턴이 위치하고, 이러한 미세 패턴을 통해 이 위에 형성되는 전위 결함을 억제할 수 있다. 특히, 탄화규소 기판의 기저면 전위 결함(Basal Plane Dislocation, BPD)은 반도체 소자의 신뢰성에 많은 영향을 주는데, 패턴이 형성됨으로써 이를 50 % 이상 줄일 수 있다.
따라서, 이러한 전위 결함을 억제하기 위한 버퍼층을 따로 형성할 필요가 없어 버퍼층 형성을 위한 패터닝 공정 또는 재성장 공정 단계와 같은 추가적인 공정단계를 줄일 수 있다. 이로써 공정 비용 및 공정 시간을 줄일 수 있다.
한편, 실시예에 따른 반도체 결정 성장 방법에서는, 원자간력 현미경(Atomic Force Microscope, AFM)을 이용하여 미세 패턴을 형성시킬 수 있다. 따라서 패턴 형성 작업이 용이하며 공정 비용을 절감할 수 있다. 또한, 버퍼층 형성을 위한 추가적인 공정으로 인해 기판 표면에 주는 손상을 줄일 수 있어 반도체층의 결정성을 향상시킬 수 있다. 이로써 신뢰성을 확보할 수 있는 고품질의 반도체층을 형성할 수 있다.
도 1은 실시예에 따른 반도체 소자의 단면도이다.
도 2는 실시예에 따른 반도체 소자에서의 결함 거동을 개략적으로 도시한 도면이다.
도 3은 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 개략도이다.
도 4 내지 도 6은 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 단면도들이다.
도 7 및 도 8은 전극이 형성된 반도체 소자의 단면도들이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1 및 도 2를 참조하여 실시예에 따른 반도체 소자를 상세하게 설명한다. 도 1은 실시예에 따른 반도체 소자의 단면도이다. 도 2는 실시예에 따른 반도체 소자에서의 결함 거동을 개략적으로 도시한 도면이다.
도 1을 참조하면, 실시예에 따른 반도체 소자는 베이스 기판(10), 패턴(20) 및 에피층(30)을 포함할 수 있다.
상기 베이스 기판(10)은 탄화규소를 포함한다. 탄화규소는, 밴드갭이 크고 열전도율은 실리콘에 비하여 큰 한편, 캐리어의 이동도는 실리콘과 같은 정도로 크고, 전자의 포화 드리프트(drift) 속도 및 내압도 크다. 이 때문에, 고효율화, 고내압화 및 대용량화가 요구되는 반도체 소자에의 적용이 기대되는 물질이다.
상기 패턴(20)은 상기 베이스 기판 상에 위치할 수 있다.
상기 패턴(20)은 상기 베이스 기판(10)과 수직하여 돌출된 형상일 수 있다. 일례로, 상기 패턴(20)은 타원뿔 형상일 수 있다.
상기 패턴(20)은 타원뿔의 직경 중 장축이 10 nm 내지 300 nm 이고, 높이가 100 nm 이하로 형성될 수 있다. 상기 패턴(20)의 장축이 300 nm 를 초과할 경우, 상기 패턴(20)끼리 서로 뭉칠 수 있다. 또한, 상기 에피층(30)이 성장하기 어려울 수 있다. 그러나 실시예가 이에 한정되는 것은 아니고, 상기 패턴(20)의 형상, 크기 및 패턴(20) 사이의 간격은 상기 베이스 기판(10)에 존재하는 결함의 분포에 따라 달라질 수 있다.
상기 패턴(20)은 산화물을 포함할 수 있다. 구체적으로, 상기 패턴(20)은 카본 산화물 또는 실리콘 산화물을 포함할 수 있다.
탄화규소를 포함하는 상기 베이스 기판(10)은 격자의 기저면으로부터 생성된 결함, 격자의 틀어짐으로 인한 결함 및 상기 베이스 기판(10)의 표면에서 생성된 결함들이 존재할 수 있다. 상기 결함들은 상기 에피층(30) 성장 시 반도체 소자에 악영향을 미칠 수 있다. 또한, 추후 스위칭 소자의 동작에서도 악영향을 미칠 수 있다.
특히, 탄화규소를 포함하는 베이스 기판(10)은 기저면 전위 결함(Basal Plane Dislocation)(BPD)을 포함한다. 이러한 기저면 전위 결함(BPD)은 반도체 소자의 신뢰성에 많은 영향을 주기 때문에 이를 감소시키는 것이 중요하다. 종래에는 이러한 기저면 전위 결함(BPD) 등을 억제하기 위해 베이스 기판(10)에 버퍼층을 더 형성하고, 버퍼층 위에 에피층(30)을 형성하였다. 즉, 버퍼층을 통해 베이스 기판과 에피층(30) 사이에 존재하는 격자 상수 불일치 및 열 팽창 계수 차이로 인한 결정 결함 발생을 방지하였다. 그러나 이러한 버퍼층을 형성하기 위해 추가적인 식각 등 패터닝 공정 또는 재성장 공정 단계가 더 필요하기도 하였다.
그러나 본 실시예에서는 상기 베이스 기판(10) 상에 패턴(20)을 형성하여 결함 성장을 억제할 수 있다. 즉, 도 2와 같이, 베이스 기판(10)에 포함된 상기 기저면 전위 결함(BPD)이 상기 패턴(20)에 의해 더 이상 성장하지 못할 수 있다. 본 실시예에서는 베이스 기판(10)에서 기인된 기저면 전위 결함을 50 % 이상 줄이는 효과를 가질 수 있다.
또한, 버퍼층을 형성하기 위한 추가적인 공정 단계를 줄여 공정 비용을 절감할 수 있고, 기판 표면의 품질을 높일 수 있다.
상기 에피층(30)은 상기 베이스 기판(10) 상에 위치할 수 있다. 상기 에피층(30)은 상기 패턴(20) 사이에 노출된 상기 베이스 기판(10)의 일면에 수평 방향으로 형성되며, 상기 패턴(20) 사이의 공간을 메우면서 형성될 수 있다.
상기 패턴(20)을 통해 상기 에피층(30)에 전파되는 전위를 감소시킴으로써 결정결함으로 인한 누설전류를 크게 감소 시킬 수 있다.
이하, 도 3 내지 도 7을 참조하여 실시예에 따른 반도체 결정 성장 방법을 상세하게 설명한다. 명확하고 간략한 설명을 위하여 이미 설명한 내용에 대해서는 상세한 설명을 생략한다.
도 3은 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 개략도이다. 도 4 내지 도 7은 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 단면도들이다.
실시예에 따른 반도체 결정 성장 방법은, 탄화규소 기판(10)을 세정하는 단계, 패턴(20)을 형성하는 단계, 에피층(30)을 형성하는 단계를 포함할 수 있다.
상기 탄화규소 기판(10)을 세정하는 단계에서는 탄화규소 기판(10) 표면을 세정할 수 있다.
이어서, 도 3을 참조하면, 상기 패턴(20)을 형성하는 단계에서는 상기 탄화규소 기판(10) 표면에 패턴(20)을 형성할 수 있다. 상기 패턴(20)을 형성하는 단계는 원자간력 현미경(Atomic Force Microscope, AFM)(100)을 이용할 수 있다.
일반적으로 AFM(100)은 원자수준의 3차원 표면 영상을 얻을 수 있는 장비로서 기판의 손상 없이 기판의 표면을 형상화하는데 이용된다. 상기 AFM(100)은 기판(10) 표면과 탐침(110) 사이에 상호 작용하는 힘(전기 및 자기적 자극 등 다양한 에너지원에 의해 발생한 일체의 자극을 포괄함)을 이용하여 기판의 표면 구조를 나노스케일로 파악할 수 있다.
한편, AFM(100)의 중요한 응용분야로서 나노 리소그래피(Nano Lithography)가 있는 바, 나노 리소그래피는 탐침(110)과 기판(10) 표면 사이에 적당한 신호를 인가함으로써 기판(10)의 표면이 변형되는 만큼의 힘(전기 및 자기적 자극 등)이 가해지도록 하여 기판(10) 표면의 원자나 분자 배열을 조작하는 기술로서 기판에 초미세 패턴(20)을 형성할 수 있다. 이와 같이 AFM(100)을 이용한 리소그래피에서는 스테이지 구동 전압을 인가함으로써 스테이지에 놓인 기판(10) 또는 기판(10)을 탐침(110)에 대해 상대적으로 이동시키거나 AFM(100) 탐침(110)을 기판에 대해 상대적으로 이동시킨다. 한편, 탐침(110)이 기판 상에서 상대적으로 이동하거나 AFM(100) 탐침(110)이 기판에 대해 상대적으로 이동하는 상태에서 리소그래피 전압을 인가하게 되면 탐침(110)과 기판 표면 사이에 전기장 또는 자기장 등이 발생하여 접촉식 또는 비접촉식으로 기판 표면에 힘(전기 및 자기적 자극 등)이 가해지게 되고 그 결과 기판 표면이 물리/화학적 변화로 인해 변형됨으로써 패턴(20)이 형성된다.
이러한 원리를 이용하여 상기 AFM(100)을 통해 패턴(20)을 용이하게 형성할 수 있다. 이때, 상기 탄화규소 기판(10)과 상기 탐침(110) 사이에 6 V 내지 20 V 의 전압을 가할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니고, 상기 탄화규소 기판(10)에 존재하는 결함의 분포에 따라 다양한 전압을 가하여 패턴(20)을 형성할 수 있다.
또한, 패턴(20) 형성 시, 30 % 이상의 습도에서 이루어질 수 있다. 습도가 이보다 낮아 건조한 분위기가 유지되면 자가 형성되는 패턴(20)의 모양이 흐트러지거나 패턴(20)의 장축이 10 nm 내지 100 nm 이고, 높이가 100 nm 이하의 모양이 형성되지 않을 수 있다. 이어서, 상기 패턴(20)을 형성하는 단계는 상온에서 이루어질 수 있다.
상기 패턴(20)은 상기 탐침(110)에 따라 다른 형상을 가질 수 있다. 따라서, 형성하고자 하는 패턴(20)의 모양에 따라 다른 탐침(110)을 사용할 수 있다.
상기 패턴(20)을 형성하는 단계에서는 AFM(100)을 이용하므로 미세 패턴(20)을 형성시킬 수 있고, 패턴(20) 형성 작업이 용이하며 공정 비용을 절감할 수 있다.
이어서, 도 1 및 도 6을 참조하면, 에피층(30)을 형성하는 단계를 포함한다. 상기 에피층(30)은 상기 탄화규소 기판(10) 상에 형성될 수 있다. 상기 에피층(30)은 상기 패턴(20) 사이에 노출된 기판 면에 형성될 수 있다.
도면에 도시하지 않았으나, 이러한 에피층(30)에 불순물을 주입하여 채널 영역(미도시)을 형성할 수 있다.
상기 에피층(30)은 측면 성장 방법(epitaxial lateral over growth, ELOG)을 통해 형성된다. 이러한 측면 성장 방법은 통상의 유기금속 기상증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 분자빔 성장법(Molecular Beam Epitaxy, MBE) 등의 공정을 이용할 수 있다. 유기금속 기상증착법이란 챔버 안에서 가열된 기판 표면에 증기압이 높은 금속 유기 화합물 증기를 보내어 원하는 박막을 성장시키는 방법으로 증착속도가 빨라서 공정시간을 단축시킬 수 있는 장접이 있다. 분자빔 성장법이란, 다양한 성장 재료들을 분자 형태로 쏘아서 증착시킴으로써 원하는 물질을 기판 위에 쌓는 방법으로 성장 속도는 느리지만 품질이 우수하다는 장점이 있다. 그러나 실시예가 이에 한정되는 것은 아니므로 다양한 성장 방법에 의해 에피층(30)이 형성될 수 있다.
도면에 도시하지 않았으나 상기 에피층(30)에 후막 반도체 성장층이 더 형성될 수 있다.
실시예에 따른 반도체 결정 성장 방법에서는, 결함 성장을 억제하기 위한 버퍼층 형성 등의 추가적인 공정을 생략할 수 있고, 이를 통해 기판 표면에 주는 손상을 줄일 수 있어 반도체층의 결정성을 향상시킬 수 있다. 이로써 신뢰성을 확보할 수 있는 고품질의 반도체층을 형성할 수 있다.
이하 도 7 및 도 8을 참조하여, 수직형 반도체 소자 및 수평형 반도체 소자의 구조를 설명한다. 도 7 및 도 8은 반도체 소자의 단면도들이다.
도 7에 도시한 바와 같이, 기판(10)의 하면 및 에피층(30)의 상면에 전극(40a, 50a)을 형성할 수 있다.
이러한 전극(40a, 50a)은 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 아연(Zn) 등의 금속 물질 또는 이들의 합금 중 적어도 하나를 포함할 수 있고, 진공 증착법 등의 방법으로 형성될 수 있다.
이어서, 도 8에 도시한 반도체 소자는 수평형 반도체 소자이다.
도 8을 참조하면, 상기 에피층(30)에 전극(40a, 50a)이 형성된다. 이러한 전극(40a, 50a)은 에피층(30)의 상면에 거의 수평으로 배열되는 수평 구조를 취하게 된다.
그러나 실시예가 이에 한정되는 것은 아니므로 반도체 결정 성장 방법을 이용하여 다양한 반도체 소자에 적용할 수 있음은 물론이다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 베이스 기판;
    상기 베이스 기판 상에 형성되는 복수의 패턴; 및
    상기 베이스 기판 상에 형성되는 에피층을 포함하고,
    상기 에피층은 상기 패턴 사이에 노출된 기판 면, 상기 패턴들의 측면 및 상기 패턴들의 상면과 직접 접촉하며 형성되고,
    상기 베이스 기판은 탄화규소를 포함하며, 상기 패턴은 상기 베이스 기판의 표면이 물리적 또는 화학적으로 변화한 산화물을 포함하고,
    상기 패턴에 포함된 상기 산화물은, 카본 산화물 및 실리콘 산화물로 이루어진 군에서 선택되는 물질을 적어도 어느 하나 포함하고,
    상기 패턴은 상기 기판 상에 배치되는 탐침부에 전압을 인가하여 상기 기판 및 상기 탐침부 사이에 발생하는 전기장 또는 자기장에 의해 형성되는 반도체 소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 패턴은 상기 베이스 기판과 수직하여 돌출된 형상인 반도체 소자.
  5. 제4항에 있어서,
    상기 돌출된 형상은 타원뿔 형상인 반도체 소자.
  6. 제5항에 있어서,
    상기 타원뿔의 직경 중 장축이 10 nm 내지 300 nm 이고, 높이가 100 nm 이하인 반도체 소자.
  7. 탄화규소 기판을 세정하는 단계;
    상기 탄화규소 기판에 패턴을 형성하는 단계; 및
    상기 탄화규소 기판에 에피층을 형성하는 단계를 포함하고,
    상기 기판 상에 탐침부가 위치하고,
    상기 패턴을 형성하는 단계는, 상기 기판 및 상기 탐침부 사이에 전압을 인가하는 반도체 결정 성장 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 탐침부는 원자간력 현미경(Atomic Force Microscope, AFM)을 포함하는 반도체 결정 성장 방법.
  10. 제7항에 있어서,
    상기 전압은 6 V 내지 20 V 인 반도체 결정 성장 방법.
  11. 제7항에 있어서,
    상기 패턴을 형성하는 단계는 30 % 이상의 습도에서 이루어지는 반도체 결정 성장 방법.
  12. 제7항에 있어서,
    상기 패턴을 형성하는 단계는 상온에서 이루어지는 반도체 결정 성장 방법.
  13. 제7항에 있어서,
    상기 에피층을 형성하는 단계는 측면 성장 방법(Epitaxy Lateral Over Growth, ELOG)에 의해 수행되는 반도체 결정 성장 방법.
KR1020110061397A 2011-06-23 2011-06-23 반도체 소자 및 반도체 결정 성장 방법 KR101947561B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110061397A KR101947561B1 (ko) 2011-06-23 2011-06-23 반도체 소자 및 반도체 결정 성장 방법
US14/128,967 US9525030B2 (en) 2011-06-23 2012-06-13 Semiconductor device and method for growing semiconductor crystal
EP12802555.8A EP2724362B1 (en) 2011-06-23 2012-06-13 Semiconductor device and method for growing semiconductor crystal
PCT/KR2012/004674 WO2012177014A2 (en) 2011-06-23 2012-06-13 Semiconductor device and method for growing semiconductor crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061397A KR101947561B1 (ko) 2011-06-23 2011-06-23 반도체 소자 및 반도체 결정 성장 방법

Publications (2)

Publication Number Publication Date
KR20130006811A KR20130006811A (ko) 2013-01-18
KR101947561B1 true KR101947561B1 (ko) 2019-02-14

Family

ID=47837519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061397A KR101947561B1 (ko) 2011-06-23 2011-06-23 반도체 소자 및 반도체 결정 성장 방법

Country Status (1)

Country Link
KR (1) KR101947561B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232428A1 (en) * 2003-03-28 2004-11-25 Toyoda Gosei Co., Ltd. Semiconductor light emitting element and method of making same
JP2006253628A (ja) * 2005-03-09 2006-09-21 Siltron Inc 化合物半導体装置及びその製造方法
US20070224784A1 (en) * 2006-03-22 2007-09-27 Soloviev Stanislav I Semiconductor material having an epitaxial layer formed thereon and methods of making same
WO2007122669A1 (ja) 2006-03-29 2007-11-01 Fujitsu Limited 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
US20110049532A1 (en) 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232428A1 (en) * 2003-03-28 2004-11-25 Toyoda Gosei Co., Ltd. Semiconductor light emitting element and method of making same
JP2006253628A (ja) * 2005-03-09 2006-09-21 Siltron Inc 化合物半導体装置及びその製造方法
US20070224784A1 (en) * 2006-03-22 2007-09-27 Soloviev Stanislav I Semiconductor material having an epitaxial layer formed thereon and methods of making same
WO2007122669A1 (ja) 2006-03-29 2007-11-01 Fujitsu Limited 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
US20110049532A1 (en) 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor

Also Published As

Publication number Publication date
KR20130006811A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
CN100511706C (zh) 基于组份渐变GaN MISFET的GaN器件及制备方法
CN101399284B (zh) 氮化镓基高电子迁移率晶体管结构
US20120056237A1 (en) Semiconductor compound structure and method of fabricating the same using graphene or carbon nanotubes, and semiconductor device including the semiconductor compound structure
JP2014524661A (ja) ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル
Klesse et al. Preparation of the Ge (001) surface towards fabrication of atomic-scale germanium devices
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
CN108767108A (zh) 霍尔器件制备方法及霍尔器件
CN106206297A (zh) 一种选区外延高质量的AlGaN/GaN生长方法
CN206301802U (zh) 一种选区外延高质量的AlGaN/GaN生长结构
KR101947561B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
CN106024588A (zh) 一种选择区域外延生长界面改善方法
JP6054884B2 (ja) 半導体素子及び半導体結晶成長法
KR101125327B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
US9525030B2 (en) Semiconductor device and method for growing semiconductor crystal
JP2010056298A (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
KR20130044790A (ko) 반도체 소자 및 반도체 결정 성장 방법
CN102754225A (zh) 半导体基底、半导体装置及其制造方法
KR102288817B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
Eydoux et al. Stabilization of Au Monatomic-High Islands on the (2× 2)− N ad Reconstructed Surface of Wurtzite AlN (0001)
WO2018022154A9 (en) Rugged, single crystal wide-band-gap-material-scanning-tunneling microscopy/lithography tips
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
KR20180134928A (ko) Iii-n 재료를 포함하는 반도체 구조
KR102455217B1 (ko) GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자
JP5616420B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
KR20130065481A (ko) 반도체 소자 및 반도체 결정 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right