KR102455217B1 - GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자 - Google Patents

GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자 Download PDF

Info

Publication number
KR102455217B1
KR102455217B1 KR1020200159070A KR20200159070A KR102455217B1 KR 102455217 B1 KR102455217 B1 KR 102455217B1 KR 1020200159070 A KR1020200159070 A KR 1020200159070A KR 20200159070 A KR20200159070 A KR 20200159070A KR 102455217 B1 KR102455217 B1 KR 102455217B1
Authority
KR
South Korea
Prior art keywords
gan
power device
thin film
based power
silicon substrate
Prior art date
Application number
KR1020200159070A
Other languages
English (en)
Other versions
KR20220071672A (ko
Inventor
김동석
윤영준
이재상
Original Assignee
한국원자력연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원 filed Critical 한국원자력연구원
Priority to KR1020200159070A priority Critical patent/KR102455217B1/ko
Priority to PCT/KR2021/017308 priority patent/WO2022114740A1/ko
Publication of KR20220071672A publication Critical patent/KR20220071672A/ko
Application granted granted Critical
Publication of KR102455217B1 publication Critical patent/KR102455217B1/ko
Priority to US18/198,024 priority patent/US20230282481A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

본 발명은 실리콘 기판을 포함하는 GaN계 전력 소자의 상기 실리콘 기판측에 입자빔을 조사하는 단계를 포함하는 것인 GaN계 전력 소자의 제조 방법, 및 상기 GaN계 전력 소자의 제조 방법에 의해 제조된 GaN계 전력 소자에 관한 것이다.

Description

GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자{Method for Forming the GaN Based Power Device and the GaN Based Power Device Formed by the Same}
본 발명은 GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자에 관한 것이다.
질화갈륨(GaN) 기반 전력 소자 (Power Devices)는 큰 밴드갭 에너지 (wide bandgap energy (Eg=3.4 eV)) 및 높은 항복 전계 (high breakdown electric field (3 MV/cm))를 가지며, 높은 전자 농도 (electron concentration)를 가진 2차원 전자 가스 (two-dimensional electron gas, 2DEG)를 형성하는 물성을 가지기 때문에, SiC 기반 전력 소자와 더불어 차세대 전력 반도체로서 각광을 받고 있다.
이러한 GaN 기반 전력 소자를 제작할 때 GaN 동종 기판 제작의 어려움으로 인하여, 사파이어 (Sapphire, Al2O3), 실리콘 (Silicon), 또는 실리콘카바이드 (Silicon Carbide, SiC) 기판을 이용하여 기판 상에 GaN 기반 에피택시 (epitaxy) 박막을 성장시키고, 성장된 박막을 이용하여 전력 소자를 제작한다. 이 때, 사파이어 기판 또는 실리콘카바이드 기판에 비해 실리콘 기판을 이용할 경우에는 8 인치 이상의 대구경의 기판 사용이 가능하기 때문에, 타 전력 반도체와 비교하여 가격 측면에서 상당히 경제적이다.
그런데 GaN 기반 박막과 실리콘 기판과의 격자 상수 (lattice constant) 및 열팽창 계수 (thermal expansion coefficient) 차이로 인하여, 고품질의 박막 성장을 위해 일반적으로 AlN 박막을 버퍼층 (buffer layer)으로 이용하였으나, 이 때 AlN 박막과 실리콘 기판의 계면 사이에 고농도의 전도성층 (conductive layer)이 형성된다. 이러한 전도성층은 AlN 박막과 실리콘 기판의 에너지 밴드갭 (energy bandgap) 차이와 실리콘 기판으로부터 공급되는 전자에 의해 형성된 고농도의 전자층 (inversion electron channel)으로 밝혀져 있다 (참고문헌 1).
이러한 전도성층으로 인하여, 전력 소자에 수백 볼트 이상의 고전압을 인가하는 경우 상기 전도성층에 의한 수직 누설 전류 (vertical leakage current)로 인하여 전력 소자가 손상을 입게 되므로 전력 소자의 중요한 특성 중 하나인 항복 전압 (breakdown voltage)을 향상시키는 데에 한계가 있다.
GaN 기반 전력 소자의 항복 전압을 높이는 방법 (즉, 누설 전류를 줄이는 방법)에는 먼저 게이트 (gate)와 드레인 (drain) 간격을 늘리는 방법이 있으나, 게이트와 드레인 간격을 증가시키는 만큼 전력 소자의 채널 저항 (channel resistance)도 커지게 되므로 전력 소자의 동작 특성이 저하될 수 있다 (trade-off 관계). 또한, 전력 소자의 채널 하부의 GaN 박막 저항 또는 두께를 증가시켜서 수직 누설 전류를 줄이는 방법이 있으나, GaN 박막 저항 또는 두께를 성장시키는 데에는 한계가 있기 때문에, 게이트와 드레인 간격을 늘리는 방법에 비하여 효과가 덜하며, 여전히 전도성층에 의한 수직 누설 전류 증가의 문제가 있다.
또는 수직 누설 전류를 줄이는 방법으로 고저항성 실리콘 기판을 이용하거나, 소자 제작 완료 후에 실리콘 기판을 제거하는 방법 등이 기존에 제안되었다. 하지만 고저항성 실리콘 기판은 일반 기판에 비해 가격이 매우 비싸며, 강한 전하 트래핑 효과 (charge trapping effect)를 유발하여 전력 소자 특성을 저하시키는 것으로 보고된 바 있다 (참고문헌 1).
실리콘 기판을 제거하는 방법은 부가적으로 복잡한 후속 공정이 요구되는 문제점이 있다.
(참고문헌 1) M. Borga, et al., "Impact of Substrate Resistivity on the Vertical Leakage, Breakdown, and Trapping in GaN-on-Si E-Mode HEMTs," IEEE Trans. Electron Devices, Vol. 65, pp. 2765-2770, 2018.
본 발명은 위와 같은 문제점을 해결하기 위한 것으로서, 입자빔 조사 기술을 이용하되, GaN계 전력 소자의 실리콘 기판측에 입자빔을 조사하여서, GaN계 전력 소자의 박막 손상 없이 누설 전류가 발생할 수 있는 원인을 제거하여서 항복 전압 특성을 개선하고자 한다.
본 발명의 일 실시형태는, 실리콘 기판을 포함하는 GaN계 전력 소자의 상기 실리콘 기판측에 입자빔을 조사하는 단계를 포함하는 것인, GaN계 전력 소자의 제조 방법을 제공한다.
본 발명의 다른 실시형태는, 전술한 GaN계 전력 소자의 제조 방법에 의해 제조된, GaN계 전력 소자를 제공한다.
본 발명의 GaN계 전력 소자의 제조 방법에 따르면, 실리콘 기판 측으로 입자빔을 조사함에 따라 GaN계 전력 소자의 박막 손상을 최소화하여 소자의 특성 저하를 방지할 수 있으며, 입사된 입자빔에 의해 GaN계 전력 소자의 AlN 박막과 실리콘 기판의 계면에 입자 이온이 집중적으로 분포됨에 따라 저항을 커지게 하여서 누설 전류가 발생할 수 있는 원인을 제거하여 항복 전압 특성이 개선되는 효과가 있다.
나아가 위와 같은 본 발명의 GaN계 전력 소자의 제조 방법은, GaN계 전력 소자의 제작 완료 후에 엔드 (end) 공정에서 적용이 가능한 기술이라는 점에서 활용가치가 높고, 입자빔은 대면적 조사가 가능하므로 대량의 전력 소자의 처리가 동시에 가능한 장점이 있다.
또한 종래와 같이 실리콘 기판을 제거하기 위한 부가적이고 복잡한 후속 공정이 없이도, 단순한 공정의 입자빔 조사를 통해서 GaN계 전력 소자의 항복 전압 특성을 개선할 수 있어서 경제적인 측면에서도 유리하다.
도 1은 본 발명의 일 실시형태에 따른 GaN계 전력 소자의 제조 방법을 개략적으로 나타낸 도시이다.
도 2는 본 발명의 실험예 1에 따라 실시예 1의 GaN계 전력 소자 A에 주입된 양성자 분포를 나타낸 도시이다.
도 3은 본 발명의 실험예 1에 따라 실시예 2의 GaN계 전력 소자 B에 주입된 양성자 분포를 나타낸 도시이다.
도 4는 본 발명의 실험예 2에 따라 비교예 1의 GaN계 전력 소자 C의 온전류 특성을 평가한 결과를 나타낸 도시이다.
도 5는 본 발명의 실험예 3에 따라 실시예 1의 GaN계 전력 소자 A의 양성자빔 조사 전/후에 따른 항복 전압을 측정한 결과를 나타낸 도시이다.
본 발명은 다양한 변경을 가할 수 있고, 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서 사용된 용어는 단지 특정한 실시예를 설명하기 위하여 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 “~상”이라는 표현은 부재와 부재가 직접적으로 접합되어 붙어있는 것을 의미할 수도 있고, 부재와 부재가 서로 인접하게 위치하는 것을 의미할 수도 있다.
따라서, 본 명세서에 기재된 실시예에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과한 것이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있다.
이하, 본 발명을 상세히 설명한다.
본 발명은 GaN계 전력 소자의 제조 방법을 제공한다.
상기 GaN계 전력 소자의 제조 방법은 실리콘 기판을 포함하는 GaN계 전력 소자의 상기 실리콘 기판측에 입자빔을 조사하는 단계를 포함하는 것일 수 있다.
상기 전력 소자는 고체 내 전자의 전도를 이용한 전자 부품을 통틀어 의미하는 것으로서, 대표적으로는 전기 에너지를 활용하기 위하여 직류/교류 변환, 전압, 주파수 변화 등의 제어 처리를 수행하는 전력 반도체 (power semiconductor)를 들 수 있고, 이 외에도 예를 들어 정류 다이오드 (rectifier diode), 사이리스터 (thyristor), 트랜지스터 (transistor) 등을 의미하는 것일 수 있으나, 이에 한정되는 것은 아니다.
상기 GaN계 전력 소자는 GaN계 물질을 포함하는 전력 소자를 의미하는 것으로서, 예를 들어 GaN계 전력 소자는 GaN계 물질을 포함하는 박막을 포함하는 전력 소자일 수 있다. 구체적으로 상기 GaN계 물질은 GaN 또는 AlGaN 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 GaN(질화갈륨)은 기존의 실리콘(Si)보다 고압, 고열에서 강한 와이드밴드갭(WBG) 소재로서, AlGaN/GaN계 이종 접합 구조를 이용할 경우, 높은 전자 농도와 높은 전자 이동도를 가진 2차원 전자 가스 (2 dimensional electron gas (2DEG))층을 활용하여 우수한 전류 특성과 빠른 신호 변환 속도에 의하여 에너지 손실이 적어서 전력 소비를 아낄 수 있기 때문에, (대)전력 반도체 소자에 적합하다.
상기 GaN계 전력 소자는 실리콘 기판을 포함하는 것일 수 있다. 상기 GaN계 전력 소자는 실리콘 기판 상에 GaN계 물질을 포함하는 에피택시 (epitaxy) 박막을 포함하는 것일 수 있다.
상기 GaN계 전력 소자는 공지된 박막 증착 성장 기술을 이용하여 제조할 수 있으며, 예를 들어 분자빔 에피택시법 (Molecular Beam Epitaxy, MBE), 유기금속 화학기상증착법 (Metal Organic Chemical Vapor Deposition, MOCVD), 또는 수소화물 기상 에피택시법 (Hydride Vapor Phase Epitaxy, HVPE) 등의 기술을 이용하여 상기 실리콘 기판 상에 GaN계 박막을 성장시켜 제조할 수 있으나 이에 한정되는 것은 아니다. 특히 GaN(질화갈륨)의 육방정 섬유아연석 결정구조 및 성장 방향 특성상, GaN계 물질을 증착함에 있어서 유기금속 화학기상증착법(MOCVD)을 이용하는 것이 보다 우수한 품질의 박막을 얻을 수 있고, 동시에 다수의 기판 상에 증착이 가능하다는 점에서 유리하나, 이에 한정되는 것은 아니다.
위와 같은 유기금속 화학기상증착법(MOCVD)은 유기 금속 화합물 (유기 금속 원료 가스)을 반응기 내에 공급하여 가열된 기판 위에서 열분해 함으로써 화합물 결정을 성장시키는 방법으로서, 고순도로 정제된 유기 금속 화합물의 유량 및 반응기의 온도와 압력을 조절하여서 이종 접합의 두께를 나노(nano) 단위까지 조절 가능한 장점이 있다.
예를 들어, 상기 GaN계 전력 소자는, 실리콘 기판, AlN계 박막, 제1 AlGaN계 박막, 제1 GaN계 박막, 제2 GaN계 박막, 및 제2 AlGaN계 박막이 순차적으로 적층된 구조를 포함하는 것일 수 있다.
구체적으로, 상기 AlN계 박막은 AlN계 핵생성층 (nucleation layer)을 포함하고, 상기 제1 GaN계 박막은 GaN계 버퍼층 (buffer layer)을 포함하고, 상기 제2 GaN계 박막은 GaN계 채널층 (channel layer)을 포함하고, 상기 제1 AlGaN계 박막은 AlGaN계 전이층 (transition layer)을 포함하고, 상기 제2 AlGaN계 박막은 AlGaN계 배리어층 (barrier layer)을 포함하는 것일 수 있다.
상기 GaN계 버퍼층은 고저항성을 가진 층을 말하며, 성장시 발생하는 무수히 많은 결함이 포함되어 있거나, 또는 의도적으로 철(Fe), 카본(C) 등의 이온을 박막 성장시 도핑하여 구현되는 것일 수 있다.
상기 GaN계 채널층은 GaN계 버퍼층에 비해 결함이 적은 고품질 박막으로, AlGaN/GaN 이종 접합 구조에서 2DEG 층이 형성되는 영역을 의미하는 것일 수 있다.
상기 AlGaN계 전이층은, 상기 AlN 박막과 상기 제1 GaN 박막 (예를 들어 GaN계 버퍼층)의 격자 불일치 (lattice mismatch)와 열팽창 계수 (thermal expansion coefficient) 차이에 의하여 발생되는 스트레스를 최소화하기 위하여 형성되는 층으로서, 격자 상수 (lattice constant)와 열팽창 계수가 중간 정도인 AlGaN계 전이층을 포함할 수 있으며, 하나 또는 여러 층으로 구성될 수 있고, 두께는 수십 ㎚에서 수 ㎛가 될 수 있다.
상기 AlGaN계 배리어층은 AlGaN/GaN 이종접합을 통하여 2DEG 층을 형성하기 위한 층이며, 두께는 수십 ㎚ 내외이다.
즉, 상기 GaN계 전력 소자는, 실리콘 기판, AlN계 핵생성층 (nucleation layer), AlGaN계 전이층 (transition layer), GaN계 버퍼층 (buffer layer), GaN계 채널층 (channel layer), 및 AlGaN계 배리어층 (barrier layer)이 순차적으로 적층된 구조를 포함하는 것일 수 있다.
상기 GaN계 전력 소자는 상기 제2 AlGaN계 박막 상의 일부에 표면 패시베이션층 (surface passivation layer)을 더 포함하는 것일 수 있다. 상기 표면 패시베이션층은 외부로부터의 수분 유입, 또는 유해 이온의 흡수 또는 이동 등을 저지하는 역할을 하며, 누설 전류의 증가 등을 저지하는 역할도 할 수 있다.
상기 표면 패시베이션층은 예를 들어 SiO2, SiNx (예를 들어, Si3N4), Al2O3, Ga2O3, HfO2, 또는 이들의 혼합물을 포함하는 절연층 물질일 수 있으나, 이에 한정되는 것은 아니다.
상기 GaN계 전력 소자는 상기 제2 AlGaN계 박막 상의 일부에 소스 (source), 드레인 (drain) 및 게이트 (gate) 전극 중 적어도 하나를 더 포함하는 것일 수 있다.
즉, 상기 제2 AlGaN계 박막 상에 소스, 드레인 및 게이트 전극 중 적어도 하나가 형성되고, 상기 소스, 드레인 또는 게이트 전극이 형성되지 않은 부분에는 전술한 표면 패시베이션층이 형성되는 것일 수 있다.
이 때 상기 게이트와 상기 드레인 간의 간격은 5 내지 30 ㎛일 수 있고, 구체적으로는 10 내지 30 ㎛일 수 있다. 상기 게이트와 드레인 간의 간격이 상기 범위를 만족하는 경우에 상기 GaN계 전력 소자의 항복 전압을 높일 수 있다. 상기 게이트와 드레인 간의 간격이 30 ㎛를 초과하여 길어질수록 항복 전압이 향상되는 반면에 온저항도 함께 높아지므로, 상기 범위를 만족하는 경우에 본 발명의 전력 소자에서 요구하는 항복 전압과 온저항의 특성을 모두 충족시킬 수 있다.
본 발명의 GaN계 전력 소자의 제조 방법은, 도 1에 나타낸 바와 같이 상기 입자빔을 실리콘 기판측에서 조사하는 것일 수 있다.
상기 입자빔을 상기 GaN계 전력 소자의 소스, 드레인 및 게이트 전극 측, 또는 표면 패시베이션층 측, 또는 제2 AlGaN계 박막 측에서 조사하는 경우에는, GaN계 전력 소자 내부로 입사된 입자빔 유래의 입자 이온들이 전력 소자 내부의 GaN계 박막 또는 AlGaN계 박막의 결함을 초래하거나, 2DEG의 결함을 초래하게 되는 문제가 생기거나, 변위 손상 효과 (displacement damage effect)가 생겨서, GaN계 전력 소자의 소자 특성을 저하시킬 수 있다.
따라서 상기 입자빔을 상기 GaN계 전력 소자의 실리콘 기판 측에서 조사함에 따라, 박막 손상(결함)이나 2DEG의 결함 없이도, AlN계 박막과 실리콘 기판의 계면 영역에 입자 이온들을 집중적으로 주입 및/또는 분포시킬 수 있어서, 전도성층을 제거하여서 누설 전류가 발생하는 원인을 차단하여 항복 전압을 향상시킬 수 있다.
상기 입자빔은 양성자빔, 질소(N) 이온빔, 철(Fe) 이온빔, 탄소(C) 이온빔, 헬륨(He) 이온빔, 및 아르곤(Ar) 이온빔으로 이루어진 군에서 선택되는 적어도 하나를 포함하는 것일 수 있다.
구체적으로는, 상기 입자빔은 양성자빔을 포함하는 것일 수 있다. 상기 양성자 빔을 이용하는 경우에는 이온종 특성상(가장 작고 가벼움) 이온빔 이동과정에서 생기는 결함이 적으며, 원하는 위치에 결함을 생성시킬 수 있다는 장점(bragg peak 특성)을 가져 다른 종류의 이온빔에 비해 소자의 다른 영역 손상을 최소화 할 수 있다.
상기 입자빔(particle beam)은 입자 이온으로 이루어지는 하전 입자 빔의 형태로서, 이온빔, 또는 전자빔이라고도 하며, 이러한 입자빔 조사 기술은 고에너지를 가지는 입자(이온)의 운동에너지가 전력 소자의 표면에 전달되어서 운동에너지로 변환되는 현상을 이용하는 기술로서, 입자빔이 조사된 전력 소자의 표면에 입사된 입자 이온이 전력 소자의 원자들의 연쇄 충돌(collision cascade)을 야기시켜서, 탄성 혹은 비탄성 충돌에 의해 재질의 특성을 변형시킬 수 있다. 이 때, 입자빔 에너지가 표면 원자의 결합에너지보다 높은 경우에는 입자가 표면의 원자 결합을 끊어내고 원자를 외부로 방출시키는 스퍼터링(sputtering) 현상이 일어나며, 반대로 입자빔 에너지가 표면 원자의 결합에너지보다 낮은 경우에는 입자가 표면 원자와 연쇄 충돌하며 남아있게 되는 입자의 주입이 발생한다.
입자 주입 직후에는 충돌에 의해 결정구조 내에 결함이 발생하게 되고, 주입된 입자가 도펀트(dopant) 역할을 하기 위해서는 결정구조 내의 치환 위치에 있어야 하는데 결함 때문에 원래의 결정구조를 가지지 못하여 전기적으로 활성화되지 못한다. 따라서 열처리(annealing) 공정을 통해 결함이 발생한 결정구조를 재결정화하여 정상상태로 회복시키고, 주입된 입자를 결정구조 내의 치환 위치로 이동시켜 도펀트 역할을 하게 하여 전기적으로 활성화시켜야 한다. 열처리 공정 방법에는 용광로 열처리(furnace annealing), 급속 열처리(rapid thermal annealing), 레이저 열처리(laser annealing), 전자빔 열처리(e-beam annealing) 등이 있다.
상기 입자빔을 조사하는 단계는, 상기 입자빔을 조사하여서 상기 실리콘 기판과 상기 AlN계 박막의 계면의 영역에 입자 이온을 주입하는 것일 수 있다. 상기와 같이 실리콘 기판과 AlN계 박막의 계면 영역에 주입된 입자 이온에 의해 저항이 커지게 됨에 따라 고농도의 전도성층이 제거되어 GaN계 전력 소자의 항복 전압이 개선될 수 있다.
상기 입자빔의 에너지는 5 내지 15 MeV인 것일 수 있다. 구체적으로는 상기 입자빔의 에너지는 5 내지 12 MeV, 8 내지 15 MeV, 또는 9 내지 12 MeV일 수 있다.
상기 실리콘 기판 위에 성장된 GaN계 박막(AlN계 박막, 제1 AlGaN계 박막, 제1 GaN계 박막, 제2 GaN계 박막, 및/또는 제2 AlGaN계 박막)은 실리콘 기판 대비 두께가 매우 얇으므로 (약, 수 ㎛ 내외) 상기와 같은 입자빔 에너지를 만족하지 않는 경우에는 후면에서(즉, 실리콘 기판 측에서) 조사된 입자빔이 전자소자의 성능을 결정하는 2DEG층을 지나가면서 손상을 주어 성능이 저하되는 현상이 발생할 수 있는 문제가 있다. 또는 상기 입자빔을 실리콘 기판 측이 아닌 전면에서 (즉, 전극 측, 표면 패시베이션층 측, 또는 제2 AlGaN계 박막 측에서) 조사하는 경우에도 위와 같은 문제가 발생할 수 있다. 그렇기 때문에 실리콘 기판 측에서 입자빔을 조사할 때는, 상기 실리콘 기판의 두께를 고려하여 최적의 입자빔 에너지를 조사할 필요가 있다.
상기 실리콘 기판의 두께는 500 내지 1,500 ㎛인 것일 수 있다. 구체적으로는 상기 실리콘 기판의 두께는 600 내지 1,200 ㎛, 600 내지 1,000 ㎛, 또는 650 내지 1,000 ㎛일 수 있다.
구체적으로는 상기 GaN계 전력 소자에 이용되는 실리콘 기판의 두께가 500 ㎛ 이상 800 ㎛ 미만인 경우에는 상기 입자빔의 에너지는 5 MeV 이상 10 MeV 미만일 수 있고, 상기 GaN계 전력 소자에 이용되는 실리콘 기판의 두께가 800 ㎛ 이상 1,500 ㎛ 이하인 경우에는 상기 입자빔의 에너지는 10 MeV 이상 15 MeV 이하일 수 있다.
상기 실리콘 기판의 두께가 상기 범위를 만족하고, 상기 입자빔의 에너지가 상기 범위를 만족하는 경우에는, GaN계 전력 소자 내의 박막 손상을 최소화하면서도 AlN계 박막과 실리콘 기판의 계면에 입자 주입 및/또는 분포를 최적화할 수 있어서, 전도성층의 제거가 용이함에 따라 GaN계 전력 소자의 항복 전압을 개선하는데 효율적이다.
상기 GaN계 전력 소자의 제조 방법은, 상기 입자빔의 조사 후에 상기 실리콘 기판을 제거하지 않는 것일 수 있다. 종래에는 수직 누설 전류를 줄이는 방법으로서 제작된 전력 소자에서 실리콘 기판을 제거하는 방법이 있었으나, 이는 부가적으로 매우 복잡한 후속 공정이 뒤따르는데, 본 발명의 GaN계 전력 소자의 제조 방법은 상기 GaN계 전력 소자의 실리콘 기판 측에서 입자빔을 조사하는 것 만으로도 누설 전류의 발생원인을 차단하고, 항복 전압을 개선하는 효과를 가진다. 따라서 실리콘 기판을 제거하는 공정이 필요 없다는 장점이 있다.
상기 GaN계 전력 소자로 주입되는 상기 입자빔의 평균 입자 주입량은 1 × 1013 내지 1 × 1016 ions/cm3일 수 있다. 상기 입자빔의 평균 입자 주입량이 상기 범위를 만족하는 경우에는 실리콘 기판과 AlN계 박막의 계면층에 충분한 변위 손상 효과가 적용되어 저항성을 증가시켜 항복 전압을 높일 수 있는 효과가 있다.
상기 평균 입자 주입량은 소자에 전달되는 빔 전류량를 통해 측정 가능하며, 빔 전류는 패러데이컵(faraday cup) 등을 이용하여 측정 가능하다.
또한 본 발명의 다른 실시형태는 전술한 GaN계 전력 소자의 제조 방법에 따라 제조된, GaN계 전력 소자를 제공한다.
상기 GaN계 전력 소자는 실리콘 기판 측으로 입자빔을 조사함에 따라 GaN계 전력 소자의 박막 손상이 최소화되며, 입사 및/또는 주입된 입자빔에 의해 GaN계 전력 소자의 AlN 박막과 실리콘 기판의 계면에 입자 이온이 집중적으로 분포됨에 따라 저항을 커지게 하여서 누설 전류가 발생할 수 있는 원인을 제거하여 항복 전압 특성이 개선된 것일 수 있다.
이하에서, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다.
그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 이에 의하여 한정되는 것은 아니다.
<실시예 1>
6인치 실리콘 기판(두께 650 ㎛)/AlN 핵생성층 (nucleation layer)/AlGaN 전이층 (transition layer)/GaN 버퍼층 (buffer layer)/GaN 채널층 (channel layer)/AlGaN 배리어층 (barrier layer)이 순차적으로 적층되고, AlGaN 배리어층 상에 소스 (source), 드레인 (drain), 게이트 (gate), 표면 패시베이션층 (surface passivation layer)이 형성된 소자를 제조하였다. 이어서, 상기 소자의 실리콘 기판 측에서 9 MeV의 양성자빔을 조사하여 본 발명의 GaN계 전력 반도체 소자 A를 제조하였다.
<실시예 2>
실시예 1에 있어서, 6인치 실리콘 기판(두께 650 ㎛) 대신 8 인치 실리콘 기판(두께 1,000 ㎛)을 이용하고, 9 MeV 양성자빔 대신 12 MeV 양성자빔을 조사하는 것을 제외하고는, 상기 실시예 1과 동일한 방법으로 GaN계 전력 반도체 소자 B를 제조하였다.
<비교예 1>
상기 실시예 1에서, 양성자빔을 상기 소자의 실리콘 기판 측에서 조사하는 것 대신에, 전면(즉, 표면 패시베이션층 측 또는 전극 측)에서 5 MeV의 양성자빔을 조사하는 것을 제외하고는, 상기 실시예 1과 동일한 방법으로 GaN계 전력 반도체 소자 C를 제조하였다.
<실험예 1>
실시예 1에서 제조된 GaN계 전력 소자 A에 대하여 Stopping and Range of Ions in Matter (SRIM) 시뮬레이션 툴 (simulation tool)을 이용하여 실리콘 기판에 입사된 양성자빔의 분포를 확인한 결과를 도 2에 나타내었고, 실시예 2에서 제조된 GaN계 전력 소자 B에 대하여 동일한 SRIM 시뮬레이션 툴을 이용하여 실리콘 기판에 입사된 양성자빔의 분포를 확인한 결과를 도 3에 나타내었다.
<실험예 2>
비교예 1에서 제조된 GaN계 전력 소자 C에 대하여 온전류(drain current) 특성을 평가한 결과를 도 4에 나타내었다.
도 4에 따르면, 먼저 비교예 1과 같이 양성자빔을 실리콘 기판 측이 아닌 전극 측 또는 표면 베시베이션층 측에서 조사한 경우에는, 양성자빔을 조사하기 전과 대비하여, GaN계 박막이 손상을 입어서 전력 소자의 성능이 저하 (degradation)되는 것을 확인할 수 있었다.
구체적으로는 전력 소자의 성능을 결정하는 2DEG 층이 손상을 입어서 양성자빔 조사 후에 온전류(drain current) 특성이 감소되는 것을 확인할 수 있었다.
<실험예 3>
실시예 1에서 제조된 GaN계 전력 반도체 소자 A와, 실시예 1에서 양성자빔을 조사하지 않은 소자에 대해 3차원 TCAD (technology computer-aided design) 소자 시뮬레이션을 통해 수직 누설 전류 (vertical leakage current)에 따른 항복 전압 (breakdown voltage) 측정한 결과를 도 5에 나타내었다.
도 5에 따르면, 실시예 1에서 제조된 GaN계 전력 반도체 소자 A (AlN/Si 계면에 결함층이 있는 소자)는 양성자빔을 조사하지 않은 소자 (AlN/Si 계면에 결함층이 없는 소자)에 비해 고전압(100 V)에서도 전류 레벨 (drain current)이 상당히 낮은 것을 확인할 수 있다. 이는 100 V보다 큰 고전압에서도 상대적으로 누설전류가 낮다는 것을 의미하고, 이것은 결국 항복 전압이 상대적으로 높다는 것을 의미한다. 그에 비해, 결함층이 없는 소자는 90 V에서 누설전류가 급격하게 증가하는 것을 확인할 수 있으며, 이것은 항복 전압이 낮다는 것을 의미한다.

Claims (10)

  1. 실리콘 기판, AIN계 핵생성층을 포함하는 AlN계 박막, AlGaN계 전이층 (transition layer)을 포함하는 제1 AlGaN계 박막, GaN계 버퍼층 (buffer layer)을 포함하는 제1 GaN계 박막, GaN계 채널층 (channel layer)을 포함하는 제2 GaN계 박막 및 AlGaN계 배리어층 (barrier layer)을 포함하는 제2 AlGaN계 박막이 순차적으로 적층된 구조의 상기 실리콘 기판측에 입자빔을 조사하여 상기 실리콘 기판과 상기 AlN계 박막 사이에 형성되어 있는 전도성층을 제거하는 단계를 포함하는 것인, GaN계 전력 소자의 제조 방법으로서,
    상기 입자빔을 조사하는 단계는, 상기 입자빔을 조사하여서 상기 실리콘 기판과 상기 AlN계 박막의 계면의 영역에 입자 이온을 주입하는 것이며,
    상기 실리콘 기판의 두께는 650 ㎛ 내지 1,000 ㎛이고,
    상기 입자빔의 에너지는 9 MeV 내지 12 MeV인 것인, GaN계 전력 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 입자빔은 양성자빔, 질소(N) 이온빔, 철(Fe) 이온빔, 탄소(C) 이온빔, 헬륨(He) 이온빔, 및 아르곤(Ar) 이온빔으로 이루어진 군에서 선택되는 적어도 하나를 포함하는 것인, GaN계 전력 소자의 제조 방법.
  5. 청구항 1에 있어서,
    상기 입자빔은 양성자빔을 포함하는 것인, GaN계 전력 소자의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 청구항 1에 있어서,
    상기 입자빔의 조사 후에 상기 실리콘 기판을 제거하지 않는 것인, GaN계 전력 소자의 제조 방법.
  10. 청구항 1, 청구항 4, 청구항 5 및 청구항 9 중의 어느 한 항에 따른 GaN계 전력 소자의 제조 방법에 의해 제조된, GaN계 전력 소자.
KR1020200159070A 2020-11-24 2020-11-24 GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자 KR102455217B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200159070A KR102455217B1 (ko) 2020-11-24 2020-11-24 GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자
PCT/KR2021/017308 WO2022114740A1 (ko) 2020-11-24 2021-11-23 GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자
US18/198,024 US20230282481A1 (en) 2020-11-24 2023-05-16 Method for manufacturing gan-based power device and ganbased power device manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200159070A KR102455217B1 (ko) 2020-11-24 2020-11-24 GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자

Publications (2)

Publication Number Publication Date
KR20220071672A KR20220071672A (ko) 2022-05-31
KR102455217B1 true KR102455217B1 (ko) 2022-10-18

Family

ID=81755825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200159070A KR102455217B1 (ko) 2020-11-24 2020-11-24 GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자

Country Status (3)

Country Link
US (1) US20230282481A1 (ko)
KR (1) KR102455217B1 (ko)
WO (1) WO2022114740A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519173B2 (ja) * 1995-06-14 2004-04-12 富士電機デバイステクノロジー株式会社 横型半導体装置およびその製造方法
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
KR20120027799A (ko) * 2010-09-13 2012-03-22 고려대학교 산학협력단 이종접합구조 반도체 소자의 전기적 특성 향상 방법
KR102077674B1 (ko) * 2013-07-24 2020-02-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102145911B1 (ko) * 2014-01-08 2020-08-19 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR20220071672A (ko) 2022-05-31
US20230282481A1 (en) 2023-09-07
WO2022114740A1 (ko) 2022-06-02

Similar Documents

Publication Publication Date Title
US9293561B2 (en) High voltage III-nitride semiconductor devices
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
US20140008661A1 (en) Nitride-based compound semiconductor device
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
JP6279296B2 (ja) エンハンスメントモードヘテロ接合トランジスタの製造方法
JP2005268493A (ja) ヘテロ接合電界効果トランジスタ
KR20220078672A (ko) 감소된 전류 붕괴 및 향상된 전력 추가 효율성을 갖는 질화갈륨 고 전자 이동도 트랜지스터(hemt)
US7304330B2 (en) Nitride semiconductor device
KR102455217B1 (ko) GaN계 전력 소자의 제조 방법 및 이에 따라 제조된 GaN계 전력 소자
JP5566856B2 (ja) 窒化物系化合物半導体素子の製造方法および窒化物系化合物半導体素子
KR101038836B1 (ko) 질화계 이종접합 전계효과 트랜지스터 제조방법
Greco AlGaN/GaN heterostructures for enhancement mode transistors
KR102311927B1 (ko) Iii-n 재료를 포함하는 반도체 구조
JP5589189B2 (ja) 制御された電界を有する電子デバイス
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
Carneiro et al. Submicrometer‐Thick Step‐Graded AlGaN Buffer on Silicon with a High‐Buffer Breakdown Field
KR20120027799A (ko) 이종접합구조 반도체 소자의 전기적 특성 향상 방법
JP7271101B2 (ja) 窒化物半導体エピ基板
KR20230032751A (ko) 반도체 소자 및 이의 제조방법
CN113178389A (zh) 氮化镓基器件及其制造方法
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant