JP5589189B2 - 制御された電界を有する電子デバイス - Google Patents
制御された電界を有する電子デバイス Download PDFInfo
- Publication number
- JP5589189B2 JP5589189B2 JP2010535368A JP2010535368A JP5589189B2 JP 5589189 B2 JP5589189 B2 JP 5589189B2 JP 2010535368 A JP2010535368 A JP 2010535368A JP 2010535368 A JP2010535368 A JP 2010535368A JP 5589189 B2 JP5589189 B2 JP 5589189B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- electronic device
- electric field
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005684 electric field Effects 0.000 title claims description 55
- 239000010410 layer Substances 0.000 claims description 202
- 239000002344 surface layer Substances 0.000 claims description 66
- 230000004888 barrier function Effects 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 22
- 239000011247 coating layer Substances 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 description 26
- 238000000034 method Methods 0.000 description 19
- 239000011241 protective layer Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000003574 free electron Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910002059 quaternary alloy Inorganic materials 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910002058 ternary alloy Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、例えばＨＥＭＴタイプ（高電子移動度トランジスタ）またはＭＩＳタイプ（金属／絶縁体／半導体）の整流器または電界効果トランジスタなど、ＩＩＩ族窒化物材料に基づく電子デバイスに関する。
例えばＧａＮなどのＩＩＩ族窒化物材料は圧電特性を有する。
ＩＩＩ族窒化物材料に基づく電子デバイスにおいては、材料の非中心対称結晶構造に固有な電界を生成する自発分極が存在する。さらに、この構造の異なる層中に存在する異なる応力によって、もう１つの圧電電界も誘起される。この圧電性の電界は、例えばエッチングにより表面が変更されない限り、デバイスの表面上において実質的に一定である。
しかしながら、この電子デバイスの性能を向上させるためには、デバイスの表面上における電界の分布を制御可能であること、すなわち、正確な空間分解能により、デバイス表面上に電界が弱い領域と電界が強い他の領域とを生成することが可能であることが好ましい。
図１を参照すると、本発明により改良されることが意図されるタイプの電子デバイスは、典型的には、その基部から表面の方向に向かって、支持層１と、バッファ層２と、チャネル層３と、バリア層４と、表在層（ｓｕｐｅｒｆｉｃｉａｌ ｌａｙｅｒ）７とを備える。このデバイスは、さらに、オーミック接触電極５およびショットキー接触電極８を備えてもよい。
デバイスの表面とは、上に電極を堆積させることのできるデバイスの上方層を意味し、この場合には表在層７を意味する。この表面は、平坦であっても、（例えばエッチングされている場合には）平坦でなくてもよい。
以下の説明の理解を容易にするために、デバイスに付けた直交参照符号（ｘ、ｙ、ｚ）を定義する。ｘ方向およびｙ方向は、デバイスの基部（ｂａｓｅ）に対して平行である水平面を画定し、ｚ方向は、この平面に対して鉛直かつ垂直となる。この基準は、この説明全体にわたり維持される。
一般的には、このような電子デバイスの性能の最適化を追求する際には、構造および構造の電界を、そのｚ軸方向において最適化することが求められる。すなわち、厚さ方向に沿ってその構造を改良することにより最適化することが求められる。
本発明は、以下の制約、すなわち
−良好なショットキー接触を確保するために、表面付近の表在層中に弱い電界を生成することを目的とすること（この目的のために、非特許文献１を参照することができる。）と、
−さらに、表在層中およびバリア層中における平行導電の存在は、このデバイスの動作を悪化させるので、それを回避すべきであることと
の間において妥協点を求めることにより、デバイス表面上の（ｘ、ｙ）にしたがってデバイスの性能を最適化することを提案する。
−良好なショットキー接触を確保するために、表面付近の表在層中に弱い電界を生成することを目的とすること（この目的のために、非特許文献１を参照することができる。）と、
−さらに、表在層中およびバリア層中における平行導電の存在は、このデバイスの動作を悪化させるので、それを回避すべきであることと
の間において妥協点を求めることにより、デバイス表面上の（ｘ、ｙ）にしたがってデバイスの性能を最適化することを提案する。
本発明は、このデバイスの自由区域（自由区域とは、デバイス表面の電極を有しない部分である。）に位置する表在層の領域において強い電界を維持することにより、この目的を達成することを提案する。
したがって、提案されるのは、この電子デバイスの領域の関数として表在層中の電界分布を制御することであり、すなわち、
−自由区域に、すなわちオーミック接触電極がデバイス表面上にある場合にオーミック接触電極とショットキー接触電極との間の領域に強い電界を、
−ショットキー接触電極の下方に弱い電界を
生成することである。
−自由区域に、すなわちオーミック接触電極がデバイス表面上にある場合にオーミック接触電極とショットキー接触電極との間の領域に強い電界を、
−ショットキー接触電極の下方に弱い電界を
生成することである。
表在層をドーピングすると、表在層中に追加の電界が生成されることが知られている。この電界は、圧電電界と組み合わされて、圧電電界を変更することができる。
とりわけ、表在層を強度にドーピングすることにより、表在層中の電界が相殺されることが示されている。
しかしながら、既知のエピタキシー法によれば、例えば工程間のエッチング工程などを伴わずに継続的にエピタキシーが実施される場合には、その表面全体の上のドープされた層の均質な（すなわち、この層の全ての点（ｘ、ｙ）をドーピングすることによる同一濃度の）成長が可能となるにすぎない。
デバイス表面における電界の（ｘ、ｙ）にしたがった分布の変更を制御するために、１つの考えられる方法は、この構造を、制御された態様においてドーピングすること、より正確には、このデバイス表面上またはこの表面のいくつかの部分の上にドーピングの勾配を用いることである。
さらに、このデバイスを形成する層が全て必ずしもドーピングされなければならないわけではないため、このドーピングは、デバイスの深さのｚ方向にもしたがって制御されなければならない点に留意されたい。
Toshihide Kikkawa, "Fujitsu proves reliability of GaN HEMTs", Compound semiconductor, July 2006
しかしながら、マスクを通してドーパントを注入または拡散させる既知の方法では、深さｚに応じた十分な空間分解能により局所的ドーピングを行なうことはできない。
実際に、ドーピング種の注入は、約１００ナノメートルのスケールで制御され、注入プロファイルは、ｚ軸にしたがって伸びるガウス分布の形で分布される。
そのような注入は、デバイスの深いところに位置する領域のドーピングを必ずやもたらすが、典型的には１０から３０ｎｍの厚さである表在層７のドーピングは可能とならない。
したがって、現在、デバイス表面の電界を、表在層の領域に応じて異なる形で制御することを提案する又は可能にする方法は存在しない。
したがって、本発明の１つの目的は、デバイスの寸法に適した（ｘ、ｙ、ｚ）にしたがった空間分解能で表在層内の電界の分布を制御することにある。
この目的は、デバイス表面に、上から見た場合に、前記デバイスの異なる領域に応じて異なる構造および電気的特性とりわけ電界を有する層を形成することによって、達成される。
本発明によれば、ＩＩＩ族窒化物材料を含む電子デバイスであって、基部から表面の方向に、
−支持基板と、
−電子ガスを包含するように適合された層と、
−バリア層と、
−前記バリア層の表面の少なくとも一部の上に延在する表在層と
を逐次備える電子デバイスが提案される。前記デバイスは、前記表在層が、前記表在層の少なくとも１つの第１の領域において、前記表在層の第２の領域においてよりも電界が弱くなるように電流を制御された電界を有することを特徴とする。
−支持基板と、
−電子ガスを包含するように適合された層と、
−バリア層と、
−前記バリア層の表面の少なくとも一部の上に延在する表在層と
を逐次備える電子デバイスが提案される。前記デバイスは、前記表在層が、前記表在層の少なくとも１つの第１の領域において、前記表在層の第２の領域においてよりも電界が弱くなるように電流を制御された電界を有することを特徴とする。
特に有利な態様においては、前記表在層における電界の差は、１ナノメートルのスケールで制御されている。
前記デバイスの第１の実施形態によれば、前記第２の領域において、前記表在層は、「表面」層（“ｓｕｒｆａｃｅ” ｌａｙｅｒ）の上に「被覆」層（“ｃｏｖｅｒｉｎｇ” ｌａｙｅｒ）を重畳することにより形成され、前記第１の領域においては、前記表在層は前記被覆層によってのみ形成されている。
前記デバイスの第２の実施形態によれば、前記第２の領域において、前記表在層は、「表面」層の上に「被覆」層を重畳することにより形成され、前記第１の領域においては、前記表在層は、前記表面層の厚さ部分の一部の上に前記被覆層を重畳することによって形成されている。
本発明による前記デバイスの他の可能な特徴によれば、
−前記表面層および前記被覆層の材料は、ＩＩＩ族のうちの少なくとも１つの材料と窒素とを含む。
−前記表面層および前記被覆層の材料は、ＩＩＩ族のうちの少なくとも１つの材料と窒素とを含む。
−前記表面層は、０から５・１０17ａｔｏｍｓ／ｃｍ3の間のドーパント含有量を有し、前記被覆層は、５・１０17から５・１０19ａｔｏｍｓ／ｃｍ3の間のドーパント含有量を有し、前記被覆層のドーパント含有量は、前記表面層のドーパント含有量よりも高い。
−前記表面層および前記被覆層は、同一の材料から作製される。
−前記第１の領域において、前記表面層の厚さは、０から１０ｎｍの間であり、前記被覆層の厚さは、１から２０ｎｍの間である。
−前記第１の領域の下方において、前記バリア層は、前記第２の領域の下方においてよりも薄い。
−前記デバイスは、少なくとも１つのオーミック接触電極およびショットキー接触電極をさらに備える。
−前記ショットキー接触電極は、有利には、前記表在層の前記第１の領域の上方に配置され、前記第２の領域は、前記オーミック接触電極と前記ショットキー接触電極との間に位置する前記表在層の領域である。
−前記被覆層の表面は、２ｎｍを上回る幅を有するプレートにより隔てられた原子ステップを有する。
本発明の別の目的は、ＩＩＩ族窒化物材料を含む電子デバイスを製造する方法であって、前記デバイスは、基部から表面の方向に、
−支持基板と、
−電子ガスを包含するように適合された層と、
−バリア層と
を逐次備えるものである方法に関する。前記方法は、表在層の少なくとも１つの第１の領域において、前記表在層の第２の領域においてよりも電界が弱くなるように前記電界が制御された表在層を、前記バリア層の上に形成するステップを含む。
−支持基板と、
−電子ガスを包含するように適合された層と、
−バリア層と
を逐次備えるものである方法に関する。前記方法は、表在層の少なくとも１つの第１の領域において、前記表在層の第２の領域においてよりも電界が弱くなるように前記電界が制御された表在層を、前記バリア層の上に形成するステップを含む。
前記方法の第１の実施形態によれば、前記表在層を形成するステップは、
ａ）前記バリア層の上に表面層をエピタキシャル成長させるステップと、
ｂ）前記表面層の第１の領域中にトレンチをエッチングするステップであって、前記トレンチは、前記表面層の厚さよりも浅く、したがって前記表面層に残留厚さ部分が残されるものであるステップと、
ｃ）結果として得られる構造の上に、ドープされた被覆層が成長するようにエピタキシャル再成長させるステップと
を含み、それにより、前記表在層は、前記第１の領域においては、前記表面層の前記残留厚さ部分と前記被覆層とを重畳することによって形成され、前記第２の領域においては、前記表面層と前記被覆層とを重畳することによって形成される。
ａ）前記バリア層の上に表面層をエピタキシャル成長させるステップと、
ｂ）前記表面層の第１の領域中にトレンチをエッチングするステップであって、前記トレンチは、前記表面層の厚さよりも浅く、したがって前記表面層に残留厚さ部分が残されるものであるステップと、
ｃ）結果として得られる構造の上に、ドープされた被覆層が成長するようにエピタキシャル再成長させるステップと
を含み、それにより、前記表在層は、前記第１の領域においては、前記表面層の前記残留厚さ部分と前記被覆層とを重畳することによって形成され、前記第２の領域においては、前記表面層と前記被覆層とを重畳することによって形成される。
前記方法の第２の実施形態によれば、前記表在層を形成するステップは、
ａ）前記バリア層の上に表面層をエピタキシャル成長させるステップと、
ｂ）前記表面層の第１の領域においてトレンチをエッチングするステップであって、前記トレンチは前記表面層の厚さ以上の深さであるステップと、
ｃ）結果として得られる構造の上に、ドープされた被覆層が成長するようにエピタキシャル再成長させるステップと
を含み、それにより、前記表在層は、前記第１の領域においては、前記被覆層によってのみ形成され、前記第２の領域においては、前記表面層と前記被覆層との重畳により形成される。
ａ）前記バリア層の上に表面層をエピタキシャル成長させるステップと、
ｂ）前記表面層の第１の領域においてトレンチをエッチングするステップであって、前記トレンチは前記表面層の厚さ以上の深さであるステップと、
ｃ）結果として得られる構造の上に、ドープされた被覆層が成長するようにエピタキシャル再成長させるステップと
を含み、それにより、前記表在層は、前記第１の領域においては、前記被覆層によってのみ形成され、前記第２の領域においては、前記表面層と前記被覆層との重畳により形成される。
ステップｂ）の際には、前記バリア層の厚さ部分の一部が、前記第１の領域の下方においてさらにエッチングされてもよい。
以下の複数の実施形態および実装例の説明ならびに添付の図面から、本発明がより明確に理解され、他の利点および特徴がより明瞭になるであろう。
初めに、本発明を適用する電子デバイスの基本構造を、その基部からその表面の方向に説明する。
図２を参照すると、そのようなデバイスは、その基部に、支持基板１を備える。支持基板１の役割は、主に、デバイスに剛性を与えることである。支持基板１は、例えばＳｉ、ＳｉＣ、ＧａＮ、Ａｌ2Ｏ3、もしくはＡｌＮなど、半導体材料または半導体材料以外から作製される。基板１は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）またはＳｏｐＳｉＣ（Ｓｉｌｉｃｏｎ ｏｎ ｐＳｉＣ）などの複合基板であってもよい。
支持基板１は、バッファ層２および電子ガスを包含するように適合された層によって、覆われる。これら２つの層は、それぞれ別個のものであってよく、その場合には、電子ガスを包含するように適合された層は、一般に「チャネル層」３と呼ばれる。しかし、これら２つの層を併合して、バリア層４との境界面にて形成されるヘテロ接合により、バッファ層２が電子ガスを循環させることが可能となることもまた可能である。この場合には、チャネルは、チャネルがバッファ層と異なる層に属することなく、バリア層により形成されるヘテロ接合によってバッファ層の上部に画定される。
バッファ層２は、それを覆う他の層のエピタキシャル成長に適した、良好な結晶品質および結晶特性を有する。したがって、これにより、支持層１とバッファ層上に形成される層との間の結晶の転移を確保することが可能となる。バッファ層２は、例えばＧａＮなどの、ＩＩＩ族窒化物元素の二元合金、三元合金、または四元合金によって形成される。
さらに、バッファ層が、電子ガスを包含するように適合される場合には、バッファ層は、バリア層の禁制帯よりも弱い禁制帯を有する材料から作製され、内部において電子ガスの形成および循環が可能となるようにしなければならない。
チャネル層３が、バッファ層２とは異なる場合には、チャネル層３は、ＩＩＩ族窒化ガリウムベースの材料から作製される。当該材料は、バリア層の禁制帯よりも弱い禁制帯を有する、ＧａＮ、ＢＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどの二元合金、三元合金または四元合金とすることができる。
バリア層４の役割は、構造に自由電子を供給することであり、ドナー層となる。バリア層４は、ＩＩＩ族窒化物の元素からなる二元合金、三元合金、または四元合金により形成される材料を含む。バリア層、および電子ガスを包含し得る層の材料の選択は、バリア層の材料の禁制帯よりも弱い禁制帯を、電子ガスを包含し得る層が常に有する限りにおいて、自由である。
一般的に、本発明の方法は、
ａ）先述の構造の表面に「表面」層７ａ（図３を参照）をエピタキシーすることにより形成するステップと（表面層７ａに使用し得る材料は以下において説明される。）、
ｂ）図４を参照とする、表面層７ａの少なくとも１つの領域に対して制御されたエッチングを実施して、深さが表面層７ａの厚さよりも薄く、等しく、または厚くてもよい、少なくとも１つのトレンチ１０を形成するステップと、
ｃ）表面層７ａおよびトレンチ１０を覆う、ドープされた「被覆」層７ｂをエピタキシャル再成長させることにより形成するステップと
から構成される。
ａ）先述の構造の表面に「表面」層７ａ（図３を参照）をエピタキシーすることにより形成するステップと（表面層７ａに使用し得る材料は以下において説明される。）、
ｂ）図４を参照とする、表面層７ａの少なくとも１つの領域に対して制御されたエッチングを実施して、深さが表面層７ａの厚さよりも薄く、等しく、または厚くてもよい、少なくとも１つのトレンチ１０を形成するステップと、
ｃ）表面層７ａおよびトレンチ１０を覆う、ドープされた「被覆」層７ｂをエピタキシャル再成長させることにより形成するステップと
から構成される。
利用されるエッチングは、塩化物ベースのエッチングプラズマ、または、とりわけＧａＮに対して、原子層スケールで材料を酸化および除去することが可能となる化学エッチングとすることができる。
トレンチ１０の幅は、例えば、ゲートの幅に対して完全に整列してもよく、ゲートが側方において２５０ｎｍの寸法である標準的なＨＥＭＴトランジスタの場合には、エッチングも２５０ｎｍのトレンチを形成するように実施することができる。
「エピタキシャル再成長」とは、エピタキシーにより得られた層に対して技術ステップ（ｔｅｃｈｎｏｌｏｇｉｃａｌ ｓｔｅｐ）を施した後に実施される、エピタキシーステップを意味する。
この技術ステップは、典型的にエッチングであり、これは、層のエピタキシャル成長の中断を必要とする作業を一般に伴う。
エピタキシーは、結晶格子に、ある数の共通の対称要素を有する２つの結晶が互いに方向付けられた成長技術であることに留意されたい。
この用語は、様々な技術に分類される。分子線エピタキシー（ＭＢＥ）のほかに、例えば技術としては、ＭＯＣＶＤ（有機金属化学気相成長）やＬＰＣＶＤ（減圧ＣＶＤ）、さらにはＨＶＰＥ（水素化物気相エピタキシー）などを挙げることができる。
ガス流、蒸着温度、圧力、またはベクトルガスなど、これら個々の技術のパラメータを選択および制御することにより、例えば単原子層スケールにて材料を堆積させることが可能となる。
本発明は、これらの技術の中の任意のものを利用して実施することができる。有利には、エピタキシャル再成長により、層７ａ中の結晶欠陥が修復され、したがって、表在層７と保護（ｐａｓｓｉｖａｔｉｏｎ）層９との間で表面における電流漏れを制限することが可能となる。
別の実施形態は、ショットキー接触電極の位置においてバリア層上にマスクを形成して、デバイスの自由区域の位置にノンドープの表面層７ａを堆積することを含む。このマスクは、次いで除去されて、表面全体におけるエピタキシャル再成長によって、ドープ層７ｂが堆積される。
表面層７ａは、窒素と、周期表のＩＩＩ族の列中の少なくとも１つの元素とにより形成された材料によって、形成される。この層は、原則的に、意図的にはドーピングされていない。この層は、好ましくは、ＧａＮ、またはＡｌＧａＮ、またはＩｎＧａＮから作製され、禁制帯がバリア層４の禁制帯よりも狭くなるように選択されなければならない。このことは、例えば、ＡｌＧａＮで作製されたバリア層が、５０から７０％のアルミニウムを含み、表面層が、約２０％のアルミニウムを含むＡｌＧａＮにより形成される場合などに、該当する。ＡｌＧａＮのバリア層が約２０％のアルミニウム含有量を有する場合には、表面層７ａのアルミニウム含有量は、好ましくは５％以下となる。
層７ｂの材料は、窒素と、周期表のＩＩＩ族の列中の少なくとも１つの元素とによって形成される。これは、層７ａの材料と同一であってもよい。ドーピングは、典型的には、５・１０17から１・１０19ａｔｏｍｓ／ｃｍ3の範囲のケイ素おまたはゲルマニウムを使用する。
１つの特定の実施形態によれば、表面層７ａは、若干ドーピングされていてもよく、例えば、この層７ａは、０から５・１０17ａｔｏｍｓ／ｃｍ3の範囲でドーピングされたＧａＮで作製されてもよく、これにより、電子トラップが低減されるので有利である。この場合には、被覆層７ｂは、例えば５・１０17から５・１０19ａｔｏｍｓ／ｃｍ3の範囲の濃度を有する、さらに強くドーピングされたＧａＮで作製されることとなる。
被覆層７ｂは、デバイスの表面全体にわたり実質的に一定の厚さを有し、ｚ軸方向における被覆層７ｂのプロファイルは、トレンチのプロファイルに倣う。さらに、被覆層７ｂは、エピタキシーにより形成される際に、その表面全体上においてｘ軸およびｙ軸にしたがって均一にドーピングされる。
表在層の構造および対応する電界の構造
図５Ａを参照すると、上から見た場合に異なる領域が同一のドーピング勾配を有しない状態であり、トレンチ１０の起伏を再現する表面構成が得られる。
図５Ａを参照すると、上から見た場合に異なる領域が同一のドーピング勾配を有しない状態であり、トレンチ１０の起伏を再現する表面構成が得られる。
−表在層７が、領域Ａにおいて、ドープされた被覆層７ｂを備えるにすぎないか、または（トレンチ１０が、層７ａの厚さ部分の一部に対してエッチングを施されているにすぎない、図５Ｂに図示される場合には）層７ａの厚さ部分のうちのエッチングされていない部分７ａ’上に層７ｂを備え、したがって、電界はこの第１の領域において低くなる。
−表在層７が、領域Ｂにおいて、２つの重畳された層、すなわちノンドープの表面層７ａおよびドープされた被覆層７ｂを備える。ドーピングされたこれら２つの層の重畳により、先ほどと異なり、表在層７の第２の領域において強い電界が生成される。
表在層７中において電界の差異が観察されるようにするためには、領域Ａにおいて表面層７ａのエッチングステップを部分的にであっても実施し、次いで、残りの部分７ａ’上にエピタキシャル再成長を実施することで十分であることを指摘しておく。しかし、領域Ａにおける電界は、層７ａの厚さ部分全体がエッチングされる場合に最適となる（すなわち最低となる。）。
領域Ａは、デバイス中に形成されたトレンチ１０に対応し、好ましくは、このトレンチは、ショットキー接触電極に与えられた位置に位置する。
領域Ｂは、デバイスの自由区域（または複数の自由区域）に、すなわちショットキー接触電極とオーミック接触電極との間の区域（または複数の区域）に相当する。
領域ＡおよびＢの電界を制御することにより、デバイスの破壊電圧を上昇させることが可能となり、さらにデバイスの寿命を延ばすことが可能となる。
実際に、ショットキー接触電極と接触状態にある表在層の（領域Ａの）低電界により、この電極の金属と表在層の半導体材料との間の境界面に一般的には位置する破壊点の形成が、回避される。
さらに、（領域Ｂの）強い電界により、表在層７中の自由電荷数が減少し、平行導電および電流リークが軽減され、デバイスの自由区域における破壊点の形成が回避される。
ショットキー接触の下方および自由区域における電界の制御により、これら２つの領域間に、例えば約２０％の電界差を生じさせることが可能となる。ショットキー接触の下方の電界が、例えば０から５００ｋＶ／ｃｍの間であり、自由区域の電界が、５００から１０００ｋＶ／ｃｍの間であり得る。自由区域の電界の最大値は、それを超えることにより材料が損傷を被ることとなるこの材料の臨界電界の値に相当する。利用可能な技術によりＧａＮの電界を計測することはまだ可能ではないため、上述の値は、推定値である。
電界におけるこれらの差は、Ｘ軸にデバイスの深さを示す導電ストリップエネルギー（ｃｏｎｄｕｃｔｉｏｎ ｓｔｒｉｐ ｅｎｅｒｇｙ）のグラフのシミュレーション曲線上において観察することができる。原点Ｏが表在層の上面に対応し、縦座標がエネルギーＥとなる。これらのグラフにおいては、電界の値は、曲線の傾斜に対応する。
図６は、領域Ａ内およびその下の構造の厚さに応じた電界のシミュレーションを図示する。被覆層７ｂは、Ｓｉにより３・１０19ａｔｏｍｓ／ｃｍ3までドーピングされたＧａＮで作製され、５ｎｍの厚さを有する。カーブの傾斜は原点ではゼロである。したがって、電界は、領域Ａにおいてはゼロである。
図７は、領域Ｂ内およびその下の構造の厚さに応じた電界のシミュレーションを図示する。この領域においては、Ｓｉにより２・１０19ａｔｏｍｓ／ｃｍ3でドーピングされたＧａＮで作製され、５ｎｍの厚さを有する被覆層７ｂが存在し、その下には、非ドープＧａＮからなり５ｎｍの厚さを有する表面層７ａが存在し、その下には、ＡｌＧａＮで作製され２０ｎｍの厚さを有するバリア層４が存在する。この曲線が原点において著しく傾斜していることが理解されよう。したがって、電界は、表在層７の領域Ｂにおいては強い。
したがって、本発明により、デバイスの寸法に、とりわけ表在層の厚さに適した空間分解能により、デバイスの表面にて（すなわち表在層において）電界を制御することが可能となる。利用される方法、すなわちエッチングおよびエピタキシーは、非常に微細な空間分解能を有し、典型的にはナノメートルのスケールの分解能を有する。したがって、本発明により、１ナノメートルのスケールで電界の差異を制御することが可能となる。これにより、１ナノメートル離間した表在層の２つの点で、異なる電界電流を得ることが可能となることになる。
上述の構造においては、少なくとも１つのオーミック接触電極５、ショットキー接触電極８、および保護層（図示せず）が、次いで堆積される。これらを形成するためのステップの順序は、対象となる電子デバイスに応じて様々であってよい。その結果、ＭＩＳトランジスタの場合には、ショットキー接触電極が絶縁性保護層の上に形成され、整流器およびＨＥＭＴタイプトランジスタについては、ショットキー接触電極は、半導体材料で作製された表在層７との接触部に形成される。
例えばＺｎＯ、Ｓｉ3Ｎ4、またはＭｇＯなどで形成される保護層が、デバイスを封入（ｅｎｃａｐｓｕｌａｔｅ）する。一般的に、保護層は、半導体の表面を保護することが可能である。
ショットキー接触電極の形成
図面を簡略化するために、オーミック接触電極５が１つだけ図示されている、ＨＥＭＴタイプトランジスタを示す図８を参照すると、ショットキー接触電極８は、表在層７の上に堆積される。
図面を簡略化するために、オーミック接触電極５が１つだけ図示されている、ＨＥＭＴタイプトランジスタを示す図８を参照すると、ショットキー接触電極８は、表在層７の上に堆積される。
好ましくは、ショットキー接触電極は、領域Ａの上に堆積される、すなわちトレンチ１０内に堆積される。実際に、この領域の表在層７の比較的薄い厚さは、電子ガスの濃度がチャネル層３中において上昇することが可能となる幾何学的効果を有する。さらに、ショットキー接触電極８とチャネル層３をより近接して配置することにより、この電極の下方における電子のさらに優れた制御が可能となる。最後に、領域Ａにおいては、表在層７が、ドープされた被覆層７ｂのみを備えるか、または、被覆層７ｂと表面層の残りの厚さ部分７ａ’との重畳を備え、この重畳された部分においては、電界は弱く、これが、上述のようにショットキー接触を助ける。
図９に図示される本発明の実施形態の一変形形態によれば、ショットキー接触電極８の下方のトレンチ１０は、表面層７ａ中のみならず、バリア層４の一部の中に形成されてもよい。このさらに深いトレンチ１０により、チャネル層３とのさらに近接した配置がなされることにより、電子の制御のさらなる向上が可能となる。しかし、バリア層４が、チャネル層３の自由電子タンク（ｆｒｅｅ ｅｌｅｃｔｒｏｎ ｔａｎｋ）を形成するため、バリア層４は、電子ガスの十分な濃度を維持するのに十分な厚さを有しなければならない。したがって、ショットキー接触電極８とチャネル層３をより近接させることにより可能となる動作上の向上という一面と、バリア層４のエッチングにより生じる電子ガス濃度の低下という他面との間において、妥協点を定める必要がある。実際には、バリア層４の残りの厚さ部分は、２ｎｍを上回らなければならないと考えられている。
オーミック接触電極の形成
オーミック接触電極５により、キャリアを注入または収集することが可能となる。図１０に図示されるＨＥＭＴタイプトランジスタの場合には、２つのオーミック接触電極が存在する。ソース５は、この構造にキャリアを注入する電極であり、ドレイン６は、キャリアを収集する電極である。オーミック接触電極５は、良好なオーミック接触を確保するように、バリア層４の上面上に堆積された金属層を重畳することによって形成されている。
オーミック接触電極５により、キャリアを注入または収集することが可能となる。図１０に図示されるＨＥＭＴタイプトランジスタの場合には、２つのオーミック接触電極が存在する。ソース５は、この構造にキャリアを注入する電極であり、ドレイン６は、キャリアを収集する電極である。オーミック接触電極５は、良好なオーミック接触を確保するように、バリア層４の上面上に堆積された金属層を重畳することによって形成されている。
この目的のために、バリア層４に達するまで表在層７の厚さ部分全体について表在層７をエッチングすることが、さらにはバリア層４の厚さ部分の中にまでエッチングすることが、概して好ましい。実際に、電極５と自由電子の豊富なバリア層４との間の直接的な接触は、オーミック接触を向上させ、したがって、電子デバイスの作動の向上に寄与する。
整流器の場合には、単一のオーミック接触電極がデバイスの後面上に配置されてもよい。
絶縁部形成エッチング
１つの特定の実施形態によれば、同一のプレート中に作製された異なるデバイスを絶縁するために、図８において参照符号１１により同定される絶縁トレンチをエッチングすることが可能である。
１つの特定の実施形態によれば、同一のプレート中に作製された異なるデバイスを絶縁するために、図８において参照符号１１により同定される絶縁トレンチをエッチングすることが可能である。
このエッチングは、絶縁バッファ層２に達することが可能となる深さで、デバイスの周囲全体に対して実施される。このエッチングは、表面層７ａの形成後にではあるが、被覆層７ｂを形成させ得るエピタキシャル再成長の前に、実施される。
最後に、エピタキシャル再成長は、トレンチ１０または絶縁トレンチ１１を形成するために表面層７ａのエッチングにより生成され得る欠陥に対して、ポジティブな効果を有する。実際に、エピタキシャル再成長により、エッチングされた結晶系を修復することが可能となり、したがって、表在層７と保護層との間の境界面におけるリーク電流をなくすことが可能となる。
実際に、エピタキシャル再成長の効果は、エッチングにより損傷を被った表面層７ａの結晶格子を再形成および修復することであり、その結果、被覆層７ｂと保護層との間の境界面にて、リーク電流の制限が得られる。
実際に、エッチングにより損傷を被った表面は、２ｎｍ未満だけ離れた一連の原子ステップによって特徴づけられることが観測されている。したがって、２つの隣接するステップの間には、２ｎｍ未満の幅を有するプレートが画定される場合がある。
しかし、この損傷を被った表面上におけるエピタキシャル再成長によって、少なくとも２ｎｍだけ離間された原子ステップを備える表面、すなわち２ｎｍを上回る幅を有するプレートを備える表面を有する被覆層の成長が可能となる。
実施例１
ＭＢＥ（分子線エピタキシー）またはＭＯＣＶＤ（金属酸化物化学気相成長）などの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−アルミニウム含有量が約３０％である２から５０ｎｍの間の厚さのＡｌＧａＮで作製されたバリア層と、
−１から１０ｎｍの間の厚さで、意図的にはドープされていないＧａＮで作製された表面層と
を備える構造が形成される。
ＭＢＥ（分子線エピタキシー）またはＭＯＣＶＤ（金属酸化物化学気相成長）などの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−アルミニウム含有量が約３０％である２から５０ｎｍの間の厚さのＡｌＧａＮで作製されたバリア層と、
−１から１０ｎｍの間の厚さで、意図的にはドープされていないＧａＮで作製された表面層と
を備える構造が形成される。
この構造に対して、エッチングを実施して、ゲートピットを形成する。このために、マスキングを塗布して残りの構造を保護し、次いで、保護されていない領域を、例えば塩素ベースプラズマなどを利用してドライエッチングにより、またはウェットエッチングによりエッチングする。マスクのタイプおよびエッチングの異方性は、エッチングの側部傾斜を制御するように選択される。このようにして、少なくとも１ｎｍ、最大ではバリア層に達する厚さで、表面層中にゲートピットが形成される。
任意選択として、絶縁エッチングを、バッファ層の絶縁性材料に達するまで実施してもよい。
次いで、エピタキシャル再成長を実施して、１０19ａｔｏｍｓ／ｃｍ3にドーピングされたＧａＮで作製される、１から２０ｎｍの厚さを有する被覆層を形成する。
次いで、可能な場合には、被覆層および表面層を、オーミック接触部の位置でバリア層に達するまでエッチングしてもよい。
最後に、ドレイン電極、ゲート電極、ソース電極を形成して、保護層を堆積する。
実施例２
ＭＢＥまたはＭＯＣＶＤなどの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−アルミニウム含有量が約６０％である、６ｎｍの厚さのＡｌＧａＮで作製されたバリア層と、
−１から１０ｎｍの間の厚さで、意図的にはドープされていない、ＧａＮで作製された表面層と
を備える構造が形成される。
ＭＢＥまたはＭＯＣＶＤなどの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−アルミニウム含有量が約６０％である、６ｎｍの厚さのＡｌＧａＮで作製されたバリア層と、
−１から１０ｎｍの間の厚さで、意図的にはドープされていない、ＧａＮで作製された表面層と
を備える構造が形成される。
この構造に対して、エッチングを実施して、バリア層の厚さ部分中にゲートピットを形成する。エッチング後のこの領域のバリア層の残りの厚さ部分は、少なくとも２ｎｍとなるべきである。
絶縁エッチングを、この構造の絶縁性材料に達するまで実施してもよい。
次いで、エピタキシャル再成長を実施して、１０18ａｔｏｍｓ／ｃｍ3にドーピングされたＧａＮで作製される、１から２０ｎｍの厚さを有する被覆層を形成する。
次いで、可能な場合には、被覆層および表面層を、オーミック接触部の位置でバリア層に達するまでエッチングしてもよい。
最後に、ドレイン電極、ゲート電極、ソース電極を形成して、保護層を堆積する。
実施例３
ＭＢＥまたはＭＯＣＶＤなどの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−インジウム含有量が約１８％である、６ｎｍの厚さのＡｌＩｎＮで作製されたバリア層と、
−２ｎｍの厚さの、意図的にはドープされていないＧａＮで作製された表面層と
を備える構造が形成される。
ＭＢＥまたはＭＯＣＶＤなどの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−インジウム含有量が約１８％である、６ｎｍの厚さのＡｌＩｎＮで作製されたバリア層と、
−２ｎｍの厚さの、意図的にはドープされていないＧａＮで作製された表面層と
を備える構造が形成される。
この構造に対しては、表面層に、その厚さ部分全体にわたってドライエッチングによりエッチングを実施して、ゲートピットを形成する。
絶縁エッチングを、この構造の絶縁性材料に達するまで実施してもよい。
次いで、エピタキシャル再成長を実施して、１０19ｃｍ-3にドーピングされたＧａＮで作製される、２ｎｍの厚さの被覆層を形成する。
次いで、可能な場合には、被覆層および表面層を、オーミック接触部の位置でバリア層に達するまでエッチングしてもよい。
最後に、ドレイン電極、ゲート電極、ソース電極を形成して、保護層を堆積する。
実施例４
ＭＢＥまたはＭＯＣＶＤなどの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−ボロン含有量が約１０％である、６ｎｍの厚さのＢＧａＮで作製されたバリア層と、
−２ｎｍの厚さの、意図的にはドープされていないＧａＮで作製された表面層と
を備える構造が形成される。
ＭＢＥまたはＭＯＣＶＤなどの技術を利用して、基部から表面の方向に、
−２から５０ｎｍの間の厚さのＧａＮで作製された、支持基板上のチャネル層と、
−ボロン含有量が約１０％である、６ｎｍの厚さのＢＧａＮで作製されたバリア層と、
−２ｎｍの厚さの、意図的にはドープされていないＧａＮで作製された表面層と
を備える構造が形成される。
この構造に対しては、表面層に、その厚さ部分全体にわたってドライエッチングによりエッチングを実施して、ゲートピットを形成する。
絶縁エッチングを、この構造全体に対して実施してもよい。
次いで、エピタキシャル再成長を実施して、１０19ｃｍ-3にドーピングされたＧａＮで作製される、２ｎｍの厚さの被覆層を形成する。
次いで、可能な場合には、被覆層および表面層を、オーミック接触部の位置でバリア層に達するまでエッチングしてもよい。
最後に、ドレイン電極、ゲート電極、ソース電極を形成して、保護層を堆積する。
Claims (12)
- ＩＩＩ族窒化物材料を含む電子デバイスであって、基部から表面の方向に、
支持基板と、
電子ガスを包含するように適合された層と、
バリア層と、
前記バリア層の表面の少なくとも一部の上に延在する表在層と
を逐次備え、
前記表在層は、前記表在層の少なくとも１つの第１の領域において、前記表在層の第２の領域においてよりも電界が弱くなるように強度を制御された電界を有し、
前記第２の領域は、前記第１の領域の脇に配置され、
前記第２の領域において、前記表在層は、表面層の上に被覆層を重畳することにより形成され、
前記第１の領域において、前記表在層は、前記被覆層によってのみ形成されていることを特徴とする電子デバイス。 - 前記表在層における電界の差は、１ナノメートルのスケールで制御されていることを特徴とする請求項１に記載の電子デバイス。
- 前記表面層および前記被覆層の材料は、ＩＩＩ族のうちの少なくとも１つの材料と窒素とを含むことを特徴とする請求項１または２に記載の電子デバイス。
- 前記表面層は、０から５・１０17ａｔｏｍｓ／ｃｍ3の間のドーパント含有量を有し、
前記被覆層は、５・１０17から５・１０19ａｔｏｍｓ／ｃｍ3の間のドーパント含有量を有し、
前記被覆層のドーパント含有量は、前記表面層のドーパント含有量よりも高いことを特徴とする請求項１から３のいずれか１項に記載の電子デバイス。 - 前記表面層および前記被覆層は、同一の材料から作製されていることを特徴とする請求項４に記載の電子デバイス。
- 前記第１の領域において、前記表面層の厚さは、０から１０ｎｍの間であり、前記被覆層の厚さは、１から２０ｎｍの間であることを特徴とする請求項１から５のいずれか１項に記載の電子デバイス。
- 前記第１の領域の下方において、前記バリア層は、前記第２の領域の下方においてよりも薄いことを特徴とする請求項１に記載の電子デバイス。
- 少なくとも１つのオーミック接触電極およびショットキー接触電極をさらに備えることを特徴とする請求項１から７のいずれか１項に記載の電子デバイス。
- 前記ショットキー接触電極は、前記表在層の前記第１の領域の上に配置され、
前記第２の領域は、前記オーミック接触電極と前記ショットキー接触電極との間に位置する前記表在層の領域であることを特徴とする請求項８に記載の電子デバイス。 - 前記被覆層の表面は、２ｎｍ離間された原子ステップを有することを特徴とする請求項１から９のいずれか１項に記載の電子デバイス。
- ＩＩＩ族窒化物材料を含む電子デバイスの製造方法であって、
前記電子デバイスは、基部から表面の方向に、
支持基板と、
電子ガスを包含するように適合された層と、
バリア層と
を逐次備え、
表在層の少なくとも１つの第１の領域において、前記表在層の第２の領域においてよりも電界が弱くなるように電界が制御された表在層を、前記バリア層の上に形成するステップであって、
ａ）前記バリア層の上に表面層をエピタキシャル成長させるステップと、
ｂ）前記表面層の前記第１の領域においてトレンチをエッチングするステップと、
ｃ）結果として得られる構造の上にドープされた被覆層が成長するようにエピタキシャル再成長させるステップと
を含み、
前記第２の領域は、前記第１の領域の脇に配置され、
前記トレンチの深さは、前記表面層の厚さ以上であり、
前記表在層は、前記第１の領域においては、前記被覆層によってのみ形成され、前記第２の領域においては、前記表面層と前記被覆層との重畳により形成される、ステップを特徴とする製造方法。 - 前記ステップｂ）において、前記第１の領域の下方の前記バリア層の厚さの一部がエッチングされることを特徴とする請求項１１に記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0759330 | 2007-11-27 | ||
| FR0759330A FR2924271B1 (fr) | 2007-11-27 | 2007-11-27 | Dispositif electronique a champ electrique controle |
| PCT/EP2008/066244 WO2009068566A1 (en) | 2007-11-27 | 2008-11-26 | Electronic device with controlled electrical field |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011523197A JP2011523197A (ja) | 2011-08-04 |
| JP5589189B2 true JP5589189B2 (ja) | 2014-09-17 |
Family
ID=39338565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010535368A Active JP5589189B2 (ja) | 2007-11-27 | 2008-11-26 | 制御された電界を有する電子デバイス |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8431964B2 (ja) |
| JP (1) | JP5589189B2 (ja) |
| KR (1) | KR20100094467A (ja) |
| CN (1) | CN101878533B (ja) |
| DE (1) | DE112008002818B9 (ja) |
| FR (1) | FR2924271B1 (ja) |
| WO (1) | WO2009068566A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5724339B2 (ja) * | 2010-12-03 | 2015-05-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JPWO2013125126A1 (ja) * | 2012-02-23 | 2015-07-30 | 日本碍子株式会社 | 半導体素子および半導体素子の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3326928B2 (ja) * | 1993-12-08 | 2002-09-24 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
| US7382001B2 (en) | 2004-01-23 | 2008-06-03 | International Rectifier Corporation | Enhancement mode III-nitride FET |
| JP4041075B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
| JP4955384B2 (ja) * | 2004-03-30 | 2012-06-20 | 日本電気株式会社 | 半導体装置 |
| JP2008511980A (ja) * | 2004-08-31 | 2008-04-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ |
| US7834380B2 (en) * | 2004-12-09 | 2010-11-16 | Panasonic Corporation | Field effect transistor and method for fabricating the same |
| JP4606940B2 (ja) * | 2005-05-19 | 2011-01-05 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
| JP4751150B2 (ja) | 2005-08-31 | 2011-08-17 | 株式会社東芝 | 窒化物系半導体装置 |
| JP5501618B2 (ja) * | 2005-09-07 | 2014-05-28 | クリー インコーポレイテッド | 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法 |
| WO2007059220A2 (en) * | 2005-11-15 | 2007-05-24 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
| JP5100002B2 (ja) * | 2005-12-14 | 2012-12-19 | 新日本無線株式会社 | 窒化物半導体装置 |
-
2007
- 2007-11-27 FR FR0759330A patent/FR2924271B1/fr active Active
-
2008
- 2008-11-26 DE DE112008002818.4T patent/DE112008002818B9/de active Active
- 2008-11-26 CN CN200880118063XA patent/CN101878533B/zh active Active
- 2008-11-26 WO PCT/EP2008/066244 patent/WO2009068566A1/en active Application Filing
- 2008-11-26 JP JP2010535368A patent/JP5589189B2/ja active Active
- 2008-11-26 KR KR1020107010780A patent/KR20100094467A/ko not_active Application Discontinuation
-
2010
- 2010-05-27 US US12/788,976 patent/US8431964B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20100258846A1 (en) | 2010-10-14 |
| DE112008002818B4 (de) | 2022-06-30 |
| DE112008002818B9 (de) | 2022-09-22 |
| CN101878533A (zh) | 2010-11-03 |
| DE112008002818T5 (de) | 2011-02-17 |
| WO2009068566A1 (en) | 2009-06-04 |
| JP2011523197A (ja) | 2011-08-04 |
| FR2924271A1 (fr) | 2009-05-29 |
| FR2924271B1 (fr) | 2010-09-03 |
| CN101878533B (zh) | 2012-06-13 |
| KR20100094467A (ko) | 2010-08-26 |
| US8431964B2 (en) | 2013-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6701282B2 (ja) | 抵抗率増強領域を有する半導体デバイスおよびその製造方法 | |
| US7714359B2 (en) | Field effect transistor having nitride semiconductor layer | |
| JP4592938B2 (ja) | 半導体装置 | |
| US20100258898A1 (en) | Process for fabricating an electronic device | |
| US10644142B2 (en) | Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor | |
| EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| US10424643B2 (en) | Diamond air bridge for thermal management of high power devices | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP6279296B2 (ja) | エンハンスメントモードヘテロ接合トランジスタの製造方法 | |
| US20130306980A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US20140209920A1 (en) | High Electron Mobility Transistor Structure | |
| US10164081B2 (en) | Method for forming an implanted area for a heterojunction transistor that is normally blocked | |
| JP5589189B2 (ja) | 制御された電界を有する電子デバイス | |
| JP6447231B2 (ja) | 半導体装置およびその製造方法 | |
| EP2933827B1 (en) | Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein | |
| JP5648307B2 (ja) | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 | |
| US20190198655A1 (en) | Semiconductor device | |
| WO2024040465A1 (en) | Nitride-based semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20140411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140411 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5589189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |