FR2924271A1 - Dispositif electronique a champ electrique controle - Google Patents
Dispositif electronique a champ electrique controle Download PDFInfo
- Publication number
- FR2924271A1 FR2924271A1 FR0759330A FR0759330A FR2924271A1 FR 2924271 A1 FR2924271 A1 FR 2924271A1 FR 0759330 A FR0759330 A FR 0759330A FR 0759330 A FR0759330 A FR 0759330A FR 2924271 A1 FR2924271 A1 FR 2924271A1
- Authority
- FR
- France
- Prior art keywords
- layer
- surface layer
- region
- electric field
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005684 electric field Effects 0.000 title claims abstract description 51
- 239000010410 layer Substances 0.000 claims abstract description 192
- 239000002344 surface layer Substances 0.000 claims abstract description 122
- 230000004888 barrier function Effects 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000407 epitaxy Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000002161 passivation Methods 0.000 description 10
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000003574 free electron Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910002059 quaternary alloy Inorganic materials 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910002058 ternary alloy Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
La présente invention concerne un dispositif électronique comprenant des matériaux du groupe III/N, comprenant successivement de sa base vers sa surface :- un substrat support (1)- une couche (2, 3) apte à contenir un gaz d'électrons- une couche barrière (4)- une couche superficielle (7) s'étendant sur au moins une partie de la surface de la couche barrière (4),ledit dispositif étant caractérisé en ce que la couche superficielle (7) présente un champ électrique dont l'intensité est contrôlée de telle sorte que, dans au moins une première région (A) de la couche superficielle, le champ électrique est plus faible que dans une deuxième région (B) de la couche superficielle.L'invention porte également sur un procédé de fabrication d'un tel dispositif électronique.
Description
i DISPOSITIF ELECTRONIQUE A CHAMP ELECTRIQUE CONTROLE
DOMAINE DE L'INVENTION La présente invention se rapporte à un dispositif électronique à base de matériaux du groupe III / N, tel qu'un redresseur ou un transistor à effet de champ, par exemple du type HEMT (acronyme du terme anglo-saxon High Electron Mobility Transistor ) ou du type MIS (acronyme du terme anglo-saxon Metal Insulator Semiconductor ).
ARRIERE PLAN DE L'INVENTION Les matériaux du groupe III / N tels que le GaN par exemple, présentent des propriétés piézoélectriques. Dans un dispositif électronique à base de matériaux du groupe III / N, il existe une polarisation spontanée qui crée un champ électrique inhérent à la structure cristallographique non centro-symétrique du matériau. De plus, un autre champ piézoélectrique est aussi induit de par les différentes contraintes présentes dans les différentes couches de la structure. Ce champ électrique de nature piézoélectrique, est sensiblement constant sur toute la surface du dispositif, tant que celle-ci n'est pas modifiée par une gravure par exemple.
Toutefois, pour améliorer les performances des dispositifs électroniques, il serait souhaitable de pouvoir contrôler la répartition du champ électrique à la surface du dispositif, c'est-à-dire pouvoir créer, avec une résolution spatiale précise, des régions à la surface du dispositif où le champ électrique est faible, et d'autres régions où le champ électrique est fort.
En référence à la figure 1, le type de dispositif électronique selon l'invention comprend typiquement de sa base vers sa surface : une couche support 1, une couche tampon 2, une couche canal 3, une couche barrière 4, une couche superficielle 7. Ce dispositif peut également comprendre une électrode de contact ohmique 5 et une électrode de contact Schottky 8.
Par surface du dispositif, on entend la couche supérieure du dispositif û ici, la couche superficielle 7, sur laquelle sont déposées des électrodes. Cette surface peut être plane ou non (par exemple si elle a subi une gravure). Pour faciliter la compréhension de la description qui va suivre, on définit un repère orthogonal (x, y, z) attaché au dispositif. Les directions x et y définissent un plan horizontal, parallèle à la base du dispositif, la direction z, verticale, étant perpendiculaire à ce plan. On conservera ce référentiel dans toute la description. De manière générale, lorsque l'on souhaite optimiser les performances d'un tel dispositif électronique on cherche à optimiser la structure et le champ électrique dans celle-ci selon son axe z, c'est à dire en améliorant la structure selon son épaisseur. L'invention propose d'optimiser les performances du dispositif selon (x,y) à la surface du dispositif par un compromis entre les contraintes suivantes : - Pour garantir un bon contact Schottky, on cherche à créer un champ électrique faible dans la couche superficielle à proximité de la surface (on pourra à cet égard se référer à la publication de Toshihide Kikkawa, Fujitsu proves reliability of GaN HEMTs , Compound semiconductor, July 2006). - Par ailleurs, on cherche à éviter la présence de conductions parallèles dans la couche superficielle et dans la couche barrière car elles entravent le fonctionnement du dispositif.
L'invention propose d'atteindre ce but en maintenant un champ électrique élevé dans les régions de la couche superficielle situées dans la zone libre du dispositif (la zone libre étant la partie de la surface du dispositif dépourvue d'électrode). Il est donc proposé de contrôler la répartition du champ électrique dans la couche superficielle en fonction des régions du dispositif électronique, c'est-à-dire de créer : ^ un champ électrique fort dans les zones libres c'est à dire dans les régions entre l'électrode de contact ohmique et l'électrode de contact Schottky lorsque l'électrode de contact ohmique est en surface du dispositif, et ^ un champ électrique faible sous l'électrode de contact Schottky.
Le dopage de la couche superficielle est connu pour générer un champ électrique additionnel dans celle-ci. Ce champ se cumule au champ piézoélectrique et permet de le modifier. On a montré en particulier qu'un dopage important de la couche superficielle rend nul le champ électrique dans celle-ci. Toutefois, les méthodes connues d'épitaxie ne permettent que de faire croître une couche dopée de manière homogène sur toute sa surface (c'est-à-dire avec une même concentration en dopant en tout point (x, y) de cette couche) si l'épitaxie est réalisée sans interruption, sans étape intermédiaire de gravure par exemple.
Pour modifier de manière contrôlée la répartition selon (x, y) du champ électrique à la surface du dispositif, une méthode envisagée consisterait à doper la structure de manière contrôlée ; plus précisément, à mettre en oeuvre un gradient de dopage sur la surface du dispositif, ou sur certaines aires de cette surface. On précise que le dopage doit également être contrôlé selon la direction z de la profondeur du dispositif, toutes les couches qui le composent ne devant pas nécessairement être dopées. Or, les méthodes connues d'implantation ou de diffusion d'un dopant à travers un masque ne permettent pas d'effectuer un dopage localisé avec une résolution spatiale suffisante selon la profondeur z.
En effet, l'implantation d'espèces dopantes est contrôlée à l'échelle d'environ 100 nanomètres et le profil d'implantation est réparti sous la forme d'une gaussienne qui s'étend selon l'axe z. Une telle implantation conduira donc nécessairement au dopage d'une région située dans la profondeur du dispositif, mais ne permettra pas le dopage de la couche superficielle 7 dont l'épaisseur est typiquement de 10 à 30 nm. Il n'existe donc pas à l'heure actuelle de méthode qui propose ni qui permette de contrôler le champ électrique à la surface du dispositif, de manière différenciée selon les régions de la couche superficielle. L'un des buts de l'invention est donc de contrôler la répartition du champ électrique à l'intérieur de la couche superficielle avec une résolution spatiale selon (x, y, z) adaptée aux dimensions du dispositif.
BREVE DESCRIPTION DE L'INVENTION Ce but est atteint par la formation en surface du dispositif d'une couche dont la structure et les propriétés électriques û notamment le champ électrique û sont, en vue de dessus, différentes selon les différentes régions du dispositif. Conformément à l'invention, il est proposé un dispositif électronique comprenant des matériaux du groupe III/N, comprenant successivement de sa base vers sa surface : - un substrat support, - une couche apte à contenir un gaz d'électrons, - une couche barrière, - une couche superficielle s'étendant sur au moins une partie de la surface de la couche barrière, ce dispositif étant caractérisé en ce que la couche superficielle présente un champ électrique dont l'intensité est contrôlée de telle sorte que, dans au moins une première région de la couche superficielle, le champ électrique est plus faible que dans une deuxième région de la couche superficielle. De manière particulièrement avantageuse, la différence de champ électrique dans la couche superficielle est contrôlée à l'échelle du nanomètre.
Selon un premier mode de réalisation du dispositif, dans la deuxième région, la couche superficielle est constituée de la superposition d'une couche dite de recouvrement sur une couche dite surfacique, et dans la première région, la couche superficielle est constituée uniquement de ladite couche de recouvrement. Selon un deuxième mode de réalisation du dispositif, dans la deuxième région, la couche superficielle est constituée de la superposition d'une couche dite de recouvrement sur une couche dite surfacique, et dans la première région, la couche superficielle est constituée de la superposition de ladite couche de recouvrement sur une partie de l'épaisseur de la couche surfacique. Selon d'autres caractéristiques possibles du dispositif conforme à l'invention : - les matériaux de la couche surfacique et de la couche de recouvrement comprennent au moins un matériau du groupe III et de l'azote ; - la couche surfacique présente une teneur en dopant comprise entre 0 et 5.1017 atomes/cm3 et la couche de recouvrement présente une teneur en dopant comprise entre 5.1017 et 5.1019 atomes/cm3, la teneur en dopant de la couche de recouvrement étant supérieure à celle de la couche surfacique ; - la couche surfacique et la couche de recouvrement sont dans le même matériau ; - dans la première région l'épaisseur de la couche surfacique est comprise entre 0 et 10 nm et celle de la couche de recouvrement est comprise entre 1 et 20 nm ; - sous la première région, la couche barrière est plus fine que sous la deuxième région ; - le dispositif comprend en outre au moins une électrode de contact ohmique et une électrode de contact Schottky ; - l'électrode de contact Schottky est avantageusement située au-dessus de la première région de la couche superficielle et la deuxième région est la région de la couche superficielle située entre l'électrode de contact ohmique et l'électrode de contact Schottky ; - la surface de la couche de recouvrement présente des marches atomiques 20 séparées par des plateaux dont la largeur est supérieure à 2 nm. Un autre objet de l'invention concerne un procédé de fabrication d'un dispositif électronique comprenant successivement de sa base vers sa surface : - un substrat support, - une couche apte à contenir un gaz d'électrons, 25 -une couche barrière ledit procédé étant caractérisé en ce qu'il comprend la formation, sur la couche barrière, d'une couche superficielle dans laquelle le champ électrique est contrôlé de telle sorte que, dans au moins une première région de la couche superficielle, le champ électrique est plus faible que dans une deuxième région de la couche 30 superficielle.
Selon un premier mode de mise en oeuvre du procédé, la formation de la couche superficielle comprend les étapes suivantes : a) croissance par épitaxie d'une couche surfacique sur la couche barrière, b) gravure d'une tranchée dans la première région de la couche surfacique, la profondeur de ladite tranchée étant inférieure à l'épaisseur de la couche surfacique, de sorte qu'il subsiste une épaisseur résiduelle de couche surfacique, c) reprise d'épitaxie pour faire croître, sur la structure résultante, une couche de 10 recouvrement dopée, de sorte que la couche superficielle est constituée, dans la première région, de la superposition de l'épaisseur résiduelle de la couche surfacique et de la couche de recouvrement et, dans la deuxième région, de la superposition de la couche surfacique et de la couche de recouvrement. 15 Selon un deuxième mode de mise en oeuvre du procédé la formation de la couche superficielle comprend les étapes suivantes : a) croissance par épitaxie d'une couche surfacique sur la couche barrière, b) gravure d'une tranchée dans la première région de la couche surfacique, la profondeur de ladite tranchée étant supérieure ou égale à l'épaisseur de la 20 couche surfacique, c) reprise d'épitaxie pour faire croître, sur la structure résultante, une couche de recouvrement dopée, de sorte que la couche superficielle est constituée, dans la première région, uniquement de la couche de recouvrement et, dans la deuxième région, de la 25 superposition de la couche surfacique et de la couche de recouvrement. Lors de l'étape b) on peut également graver une partie de l'épaisseur de la couche barrière sous la première région.
BREVE DESCRIPTION DES DESSINS L'invention sera mieux comprise, et d'autres avantages et caractéristiques ressortiront mieux de la description qui va suivre, de plusieurs modes de réalisation et exemples de mise en oeuvre, à partir des dessins annexés sur lesquels : - la figure 1 est une vue en coupe d'un dispositif électronique de l'état de la technique, - les figures 2 à 5 sont des vues en coupe illustrant les différentes étapes de la fabrication d'un dispositif électronique conforme à l'invention, - la figure 6 est une courbe de simulation du champ électrique dans une première région du dispositif, - la figure 7 est une courbe de simulation du champ électrique dans une deuxième région du dispositif, - la figure 8 est une vue en coupe d'un dispositif électronique conforme à un premier mode de réalisation de l'invention, - la figure 9 est une vue en coupe d'un dispositif électronique selon un deuxième mode de réalisation de l'invention, - la figure 10 illustre un transistor HEMT conforme à l'invention.
DESCRIPTION DETAILLEE DE L'INVENTION On va tout d'abord décrire la structure de base d'un dispositif électronique auquel s'applique l'invention, en partant de sa base vers sa surface. En référence à la figure 2, un tel dispositif comporte à sa base un substrat support 1, dont le rôle est essentiellement d'assurer la rigidité du dispositif. Le substrat support 1 est dans un matériau semi-conducteur ou non, comme par exemple du Si, SiC, GaN, AI2O3, AIN. Le substrat 1 peut encore être un substrat composite tel qu'un SOI (acronyme du terme anglo-saxon Silicon On Insulator ) ou un SopSiC (acronyme du terme anglo-saxon Silicon on pSiC ). Le substrat support 1 est recouvert d'une couche tampon 2 et d'une couche apte à contenir un gaz d'électrons. Ces deux couches peuvent être distinctes, auquel cas la couche apte à contenir le gaz d'électrons est généralement appelée couche canal 3. Toutefois, il est également possible que ces deux couches soient confondues, la couche tampon 2 étant apte, en raison de l'hétérojonction formée à l'interface avec la couche barrière 4, à permettre la circulation d'un gaz d'électrons. Dans ce cas, le canal est défini, dans la partie supérieure de la couche tampon, par l'hétérojonction formée avec la couche barrière, sans appartenir à une couche distincte de la couche tampon. La couche tampon 2 présente une bonne qualité cristallographique et des propriétés adaptées à la croissance par épitaxie des autres couches qui la recouvriront. Elle permet donc d'assurer la transition cristallographique entre la couche support 1 et la couche formée sur la couche tampon. La couche tampon 2 est constituée d'un alliage binaire, ternaire ou quaternaire d'éléments du groupe III/N, comme par exemple du GaN. Si la couche tampon est également apte à contenir le gaz d'électrons, elle doit être dans un matériau dont la bande interdite est plus faible que celle de la couche barrière pour permettre la formation et la circulation du gaz d'électrons dans celui-ci.
S'il existe une couche canal 3 distincte de la couche tampon 2, elle est en un matériau du groupe III/N à base de gallium et qui peut être un alliage binaire, ternaire ou quaternaire, tel que GaN, BGaN, InGaN, AIGaN ou autre, présentant une bande interdite plus faible que celle de la couche barrière. La couche barrière 4 a pour rôle de fournir les électrons libres à la structure : c'est la couche donneuse. La couche barrière 4 comprend un matériau constitué d'un alliage binaire, ternaire ou quaternaire d'éléments du groupe III/N. Le choix des matériaux de la couche barrière et de la couche apte à contenir le gaz d'électrons est libre dans la mesure où le matériau de cette dernière présente toujours une bande interdite inférieure à celle du matériau de la couche barrière.
D'une manière générale, le procédé conforme à l'invention consiste à : a) former par épitaxie une couche dite surfacique 7a à la surface de la structure décrite précédemment (se référer à la figure 3). On décrira plus bas les matériaux possibles pour la couche surfacique 7a. b) en référence à la figure 4, réaliser une gravure contrôlée d'au moins une région de la couche surfacique 7a, pour y créer au moins une tranchée 10 dont la profondeur peut être inférieure, égale ou supérieure à l'épaisseur de la couche surfacique 7a ; c) former par reprise d'épitaxie une couche dite de recouvrement 7b dopée, recouvrant la couche surfacique 7a et la tranchée 10.
La gravure utilisée peut être une gravure plasma à base d'éléments chlorés ou une gravure chimique qui permet, notamment pour le GaN, une oxydation et un enlèvement de matériau à l'échelle de la monocouche atomique. La largeur de la tranchée 10 peut par exemple être parfaitement alignée sur la largeur de la grille : dans le cas d'un transistor HEMT standard dont la grille mesure latéralement 250 nm, la gravure peut être réalisée pour former une tranchée de 250 nm également. Par reprise d'épitaxie , on entend une étape d'épitaxie réalisée après une étape technologique effectuée sur une couche obtenue par épitaxie. L'étape technologique peut typiquement être une gravure ; il s'agit d'une manière générale d'une opération qui nécessite d'interrompre la croissance par épitaxie de la couche. On rappelle que l'épitaxie est une technique de croissance orientée, l'un par rapport à l'autre, de deux cristaux possédant un certain nombre d'éléments de symétrie communs dans leurs réseaux cristallins.
Ce terme regroupe différentes techniques : outre l'épitaxie par jet moléculaire (EJM ou, selon la terminologie anglo-saxonne Molecular Beam Epitaxy (MBE)), on citera par exemple les techniques connues sous les acronymes anglo-saxons de MOCVD (pour Metalorganic Chemical Vapour Deposition ), ou LPCVD (pour Low Pressure Chemical Vapor Deposition ) ou encore HVPE ( Hydride Vapour Phase Epitaxy ). Le choix et le contrôle des paramètres de ces différentes techniques tels que les flux gazeux, la température de dépôt, la pression ou les gaz vecteurs permettent par exemple de déposer le matériau à l'échelle de la monocouche atomique. L'invention peut être mise en oeuvre au moyen de l'une quelconque de ces techniques. De façon avantageuse, la reprise d'épitaxie permet de réparer les défauts i0 cristallins de la couche 7a et ainsi de limiter les courants de fuite en surface, entre la couche superficielle 7 et la couche de passivation 9. Un autre mode de réalisation consiste à former un masque localisé sur la couche barrière, à l'emplacement de l'électrode de contact Schottky pour déposer une couche superficielle 7a non dopée à l'emplacement des zones libres du dispositif. Le masque est ensuite retiré pour effectuer le dépôt de la couche 7b dopée par reprise d'épitaxie sur l'ensemble de la surface. La couche surfacique 7a est formée d'un matériau constitué d'azote et d'au moins un élément de la colonne III du tableau périodique. Cette couche est en principe non intentionnellement dopée. Elle est de préférence en GaN, ou AIGaN ou InGaN et doit être choisie de façon à ce que sa bande interdite soit inférieure à celle de la couche barrière 4. C'est par exemple le cas lorsque la couche barrière en AIGaN comprend 50 à 70% d'aluminium et que la couche surfacique est constituée d'AIGaN avec une teneur d'aluminium de l'ordre de 20%. Si la couche barrière en AIGaN présente une teneur d'aluminium de l'ordre de 20%, la teneur en aluminium de la couche surfacique 7a sera de préférence inférieure ou égale à 5%. Le matériau de la couche 7b est constitué d'azote et d'au moins un élément de la colonne III du tableau périodique ; il peut être identique à celui de la couche 7a. Le dopage est typiquement réalisé par du silicium ou du germanium dans une plage de 5.1017 à 5.1019 atomes/cm3. Selon un mode particulier de réalisation, la couche surfacique 7a peut aussi être faiblement dopée, par exemple cette couche 7a peut être dans du GaN dopé dans une plage de 0 à 5.1017 atomes/cm3 ce qui permet avantageusement de réduire les pièges d'électrons. Dans ce cas, la couche de recouvrement 7b sera du GaN plus fortement dopée, avec une concentration, par exemple, dans une plage de 5.10e17à 5.10e19 atomes/cm3. La couche de recouvrement 7b a une épaisseur sensiblement constante sur toute la surface du dispositif, et elle a un profil selon z qui suit celui de la tranchée. Par ailleurs, elle est dopée, lors de sa formation par épitaxie, de manière uniforme selon (x, y) sur toute sa surface.
Il Structure de la couche superficielle et du champ électrique correspondant En référence à la figure 5A, on obtient donc une configuration de surface qui reproduit le relief de la tranchée 10, avec en vue de dessus différentes régions qui ne présentent pas le même gradient de dopage : - la couche superficielle 7 ne comprend, dans la région A, que la couche de recouvrement 7b dopée û ou (dans le cas illustré à la figure 5B où la tranchée 10 n'a été gravée que sur une partie de l'épaisseur de la couche 7a) la couche 7b sur la partie non gravée 7a' de l'épaisseur de la couche 7a ù, et le champ électrique y est donc faible, - la couche superficielle 7 comprend, dans la région B, deux couches superposées : la couche surfacique 7a non dopée et la couche de recouvrement 7b dopée. La superposition de ces deux couches dopées de manière différente génère un champ électrique fort dans la couche superficielle 7. On précise qu'il suffit qu'il y ait une étape de gravure, même partielle, de la couche surfacique 7a dans la région A puis une reprise d'épitaxie sur la partie résiduelle 7a' pour qu'une différence de champ électrique soit observée dans la couche superficielle 7. Toutefois, le champ électrique dans la région A est optimal (c'est à dire le plus faible) lorsque toute l'épaisseur de la couche 7a est gravée. La région A correspond à la tranchée 10 effectuée dans le dispositif ; de préférence, cette tranchée est située à l'emplacement prévu pour l'électrode de contact Schottky. La région B correspond à la(les) zone(s) libre(s) du dispositif c'est à dire la(les) zone(s) entre l'électrode de contact Schottky et l'électrode de contact ohmique. Le contrôle du champ électrique sous le contact Schottky et dans les zones libres permet une différence de champ entre ces deux régions par exemple de l'ordre de 20%. Le champ électrique sous le contact Schottky peut par exemple se situer entre 0 et 500 kVolt/cm, tandis que le champ des zones libres peut se situer entre 500 et 1000 kVolt/cm. La valeur maximale du champ dans les zones libres correspond à la valeur du champ critique du matériau au-delà duquel le matériau se détériore. La mesure du champ électrique dans le GaN n'étant pas encore possible par les techniques actuelles, les valeurs ci-dessus sont des estimations.
Ces différences de champ électrique peuvent être observées sur des courbes de simulation du diagramme d'énergie de bande de conduction qui indiquent en abscisse la profondeur du dispositif û l'origine correspondant à la surface supérieure de la couche superficielle, et en ordonnées l'énergie. Sur ces graphiques, la valeur du champ électrique correspond à la pente de la courbe. La figure 6 représente la simulation du champ électrique suivant l'épaisseur de la structure dans et sous la région A, dans laquelle la couche de recouvrement 7b est en GaN dopé en Si à 3.1019 atomes/cm3 et présente une épaisseur de 5 nm. La pente de la courbe est nulle à l'origine : le champ électrique est donc nul dans la région A. La figure 7 représente la simulation du champ électrique suivant l'épaisseur de la structure dans et sous la région B. Dans cette région, on a une couche de recouvrement 7b en GaN dopé en Si à 2.1019 atomes/cm3 de 5 nm d'épaisseur, sur une couche surfacique 7a en GaN non dopé de 5 nm d'épaisseur, sur une couche barrière 4 en AIGaN de 20 nm d'épaisseur. On constate que la pente de la courbe à l'origine est importante : le champ électrique est donc fort dans la région B de la couche superficielle 7. L'invention permet donc de contrôler le champ électrique à la surface du dispositif (c'est-à-dire dans la couche superficielle) avec une résolution spatiale adaptée aux dimensions du dispositif, notamment à l'épaisseur de la couche superficielle. Les procédés employés, à savoir la gravure et l'épitaxie, présentent une résolution spatiale très fine û typiquement, à l'échelle du nanomètre. L'invention permet donc de contrôler la différence de champ électrique à l'échelle du nanomètre. On entend par là que l'on peut obtenir, en deux points de la couche superficielle distants d'un nanomètre, une intensité du champ électrique différente Sur la structure qui vient d'être décrite, on dépose ensuite au moins une électrode de contact ohmique 5, une électrode de contact Schottky 8 et une couche de passivation (non représentée). L'ordre des étapes de formation de celles-ci peut varier selon le dispositif électronique considéré. Ainsi, dans le cas du transistor MIS, l'électrode de contact Schottky est formée sur la couche de passivation isolante alors que dans le cas du redresseur et du transistor de type HEMT, l'électrode de contact Schottky est formée au contact de la couche superficielle 7 en matériau semi-conducteur. La couche de passivation, par exemple en ZnO, Si3N4 ou MgO, vient encapsuler le dispositif. Elle permet, d'une façon générale, de protéger la surface du semi- s conducteur. Formation de l'électrode de contact Schottky En référence à la figure 8, qui représente un transistor de type HEMT dont, pour simplifier la figure, on n'a représenté qu'une électrode de contact ohmique 5, l'électrode de contact Schottky 8 est déposée sur la couche superficielle 7. 10 De préférence, l'électrode de contact Schottky est déposée sur la région A, c'est-à-dire dans la tranchée 10. En effet, l'épaisseur plus fine de la couche superficielle 7 dans cette région a un effet géométrique qui permet d'augmenter la densité du gaz d'électrons dans la couche canal 3. De plus, la plus grande proximité entre l'électrode de contact Schottky 8 et la couche canal 3 permet un meilleur 15 contrôle des électrons sous cette électrode. Enfin, dans la région A, la couche superficielle 7 ne comprend que la couche de recouvrement 7b dopée ù ou la superposition de la couche de recouvrement 7b et de l'épaisseur résiduelle 7a' de la couche surfacique -, dans laquelle le champ électrique est faible ce qui, comme on l'a exposé, est favorable au contact Schottky. 20 Selon une variante de réalisation de l'invention, représentée sur la figure 9, la tranchée 10 sous l'électrode de contact Schottky 8 peut être formée non seulement dans la couche surfacique 7a, mais aussi dans une partie de la couche barrière 4. Cette profondeur plus importante de la tranchée 10 permet d'améliorer davantage le contrôle des électrons, du fait d'une proximité plus grande avec la couche canal 3. 25 Toutefois, la couche barrière 4 constituant le réservoir d'électrons libres de la couche canal 3, elle doit présenter une épaisseur suffisante pour conserver une densité satisfaisante du gaz d'électrons. Il convient donc de définir un compromis entre, d'une part, l'amélioration du fonctionnement apportée par le rapprochement de l'électrode de contact Schottky 8 et de la couche canal 3 et, d'autre part, la diminution de la 30 densité du gaz d'électrons occasionnée par la gravure de la couche barrière 4. En pratique, on considère que l'épaisseur restante de la couche barrière 4 doit être supérieure à 2 nm. Formation de l'électrode de contact ohmique L'électrode de contact ohmique 5 permet d'injecter ou de recueillir les porteurs.
Dans le cas d'un transistor de type HEMT tel que représenté à la figure 10, il y a deux électrodes de contact ohmique : la source 5 est l'électrode qui injecte les porteurs dans la structure, tandis que le drain 6 est l'électrode qui recueille les porteurs. L'électrode de contact ohmique 5 est constituée d'une superposition de couches métalliques déposées sur la face supérieure de la couche barrière 4 pour assurer un bon contact ohmique. A cet effet, il est généralement préférable de graver la couche superficielle 7 sur toute son épaisseur jusqu'à la couche barrière 4, voire jusque dans l'épaisseur de la couche barrière 4. En effet, le contact direct entre l'électrode 5 et la couche barrière 4 riche en électrons libres permet d'améliorer le contact ohmique et contribue ainsi à améliorer le fonctionnement du dispositif électronique. Dans le cas du redresseur, l'unique électrode de contact ohmique peut être située en face arrière du dispositif. Formation d'une qravure d'isolation Selon un mode particulier de réalisation, on peut, pour isoler différents dispositifs 20 fabriqués au sein d'une même plaque, procéder à la gravure d'une tranchée d'isolation, repérée par la référence 11 sur la figure 8. Cette gravure est effectuée sur toute la périphérie du dispositif, sur une profondeur permettant d'atteindre la couche tampon isolante 2. On effectue cette gravure après la formation de la couche surfacique 7a mais avant la reprise d'épitaxie 25 qui permet de former la couche de recouvrement 7b. Enfin, la reprise d'épitaxie a un effet bénéfique sur les défauts qui peuvent être générés par la gravure de la couche surfacique 7a, pour former la tranchée 10 ou la tranchée d'isolation 11. On a en effet constaté que la reprise d'épitaxie permet de réparer le système cristallin gravé et ainsi d'éliminer les courants de fuite à l'interface 30 entre la couche superficielle 7 et la couche de passivation.
En effet, la reprise d'épitaxie a pour effet de reformer et de réparer le réseau cristallin de la couche surfacique 7a endommagé par la gravure, ce qui se traduit, à l'interface entre la couche de recouvrement 7b et la couche de passivation, par une limitation des courants de fuite.
On a en effet observé qu'une surface endommagée par une gravure se caractérise par une succession de marches atomiques distantes de moins de 2 nm. Entre deux marches adjacentes, on peut donc définir des plateaux, dont la largeur est inférieure à 2 nm. Par contre, la reprise d'épitaxie sur cette surface endommagée permet la croissance d'une couche de recouvrement dont la surface comprend des marches atomiques séparées d'au moins 2 nm, c'est-à-dire des plateaux de largeur supérieure à 2 nm.
Exemples de mise en oeuvre de l'invention Exemple 1 On forme, par une technique telle que MBE (Molecular Beam Epitaxy) ou MOCVD (Metal Oxide Chemical Vapor Deposition) une structure comprenant de sa base vers sa surface : - une couche canal en GaN de 2 à 50 nm d'épaisseur - une couche barrière en AIGaN avec une teneur en aluminium de l'ordre de 30%, de 2 à 50 nm d'épaisseur - une couche surfacique en GaN non intentionnellement dopé de 1 à 10 nm d'épaisseur. Sur cette structure, on effectue une gravure pour former le fossé de grille. A cet effet, on effectue un masquage destiné à protéger le reste de la structure, puis à graver la région non protégée, par exemple par plasma à base de chlore, par gravure sèche ou encore par voie humide. Le type de masque et l'anisotropie de la gravure seront choisis de manière à contrôler l'inclinaison des flancs de gravure. On forme ainsi un fossé de grille dans la couche surfacique sur une épaisseur de 1 nm au minimum jusqu'à atteindre au maximum la couche barrière.
De manière optionnelle, on effectue une gravure d'isolation jusqu'à atteindre le matériau isolant de la couche tampon. On effectue ensuite une reprise d'épitaxie pour former une couche de recouvrement en GaN dopée à 1019 atomes/cm3, présentant une épaisseur de 1 à 5 20 nm. On grave éventuellement la couche de recouvrement et la couche surfacique jusqu'à la couche barrière à l'emplacement des contacts ohmiques. Enfin, on forme les électrodes de grille, de source et de drain et on dépose une couche de passivation. 10 Exemple 2 On forme, par une technique telle que MBE ou MOCVD une structure comprenant de sa base vers sa surface : - une couche canal en GaN de 2 à 50 nm d'épaisseur - une couche barrière en AIGaN avec une teneur en aluminium de l'ordre de 60%, 15 de 6 nm d'épaisseur - une couche surfacique en GaN non intentionnellement dopé de 1 à 10 nm d'épaisseur. Sur cette structure, on forme par gravure un fossé de grille jusque dans l'épaisseur de la couche barrière. L'épaisseur restante de la couche barrière dans 20 cette région après gravure est de 2 nm au minimum On réalise en outre éventuellement une gravure d'isolation jusqu'à atteindre le matériau isolant de la structure. On procède ensuite à une reprise d'épitaxie sur la couche surfacique pour former une couche de recouvrement en GaN dopé à 1018 atomes/cm3, de 1 à 20 nm 25 d'épaisseur. On grave éventuellement la couche de recouvrement et la couche surfacique jusqu'à la couche barrière à l'emplacement des contacts ohmiques. Enfin, on forme les électrodes de grille, de source et de drain et on dépose une couche de passivation. 30 Exemple 3 On forme, par une technique telle que MBE ou MOCVD une structure comprenant de sa base vers sa surface : - une couche canal en GaN de 2 à 50 nm d'épaisseur - une couche barrière en AIInN avec une teneur en indium de l'ordre de 18%, de 6 m d'épaisseur - une couche surfacique en GaN non intentionnellement dopé de 2 nm d'épaisseur. Sur cette structure, on grave la couche surfacique sur toute son épaisseur par gravure sèche, de manière à former le fossé de grille. On réalise en outre éventuellement une gravure d'isolation sur la totalité de la structure. On procède ensuite à une reprise d'épitaxie sur la couche surfacique pour former une couche de recouvrement en GaN dopé à 1019cm-3, de 2 nm d'épaisseur.
On grave éventuellement la couche de recouvrement et la couche surfacique jusqu'à la couche barrière à l'emplacement des contacts ohmiques. Enfin, on forme les électrodes de grille, de source et de drain et on dépose une couche de passivation. Exemple 4 On forme, par une technique telle que MBE ou MOCVD une structure comprenant de sa base vers sa surface : - une couche canal en GaN de 2 à 50 nm d'épaisseur - une couche barrière en BGaN avec une teneur en bore de l'ordre de 10%, de 6 m d'épaisseur - une couche surfacique en GaN non intentionnellement dopé de 2 nm d'épaisseur. Sur cette structure, on grave la couche surfacique sur toute son épaisseur par gravure sèche, de manière à former le fossé de grille. On réalise en outre éventuellement une gravure d'isolation sur la totalité de la structure.
On procède ensuite à une reprise d'épitaxie sur la couche surfacique pour former une couche de recouvrement en GaN dopé à 1019cm-3, de 2 m d'épaisseur. On grave éventuellement la couche de recouvrement et la couche surfacique jusqu'à la couche barrière à l'emplacement des contacts ohmiques.
Enfin, on forme les électrodes de grille, de source et de drain et on dépose une couche de passivation.
Claims (16)
1. Dispositif électronique comprenant des matériaux du groupe III/N, comprenant successivement de sa base vers sa surface : - un substrat support (1) - une couche (2, 3) apte à contenir un gaz d'électrons - une couche barrière (4) - une couche superficielle (7) s'étendant sur au moins une partie de la surface de la couche barrière (4), caractérisé en ce que la couche superficielle (7) présente un champ électrique dont l'intensité est contrôlée de telle sorte que, dans au moins une première région (A) de la couche superficielle, le champ électrique est plus faible que dans une deuxième région (B) de la couche superficielle.
2. Dispositif selon la revendication 1, caractérisé en ce que la différence de champ électrique dans la couche superficielle (7) est contrôlée à l'échelle du nanomètre.
3. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce que dans la deuxième région (B), la couche superficielle (7) est constituée de la superposition d'une couche dite de recouvrement (7b) sur une couche dite surfacique (7a), et en ce que dans la première région (A), la couche superficielle (7) est constituée uniquement de ladite couche de recouvrement (7b).
4. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce que dans la deuxième région (B), la couche superficielle (7) est constituée de la superposition d'une couche dite de recouvrement (7b) sur une couche dite surfacique (7a), et en ce que dans la première région (A), la couche superficielle (7) est constituée de la superposition de ladite couche de recouvrement (7b) sur une partie (7a') de l'épaisseur de la couche surfacique (7a).
5. Dispositif selon l'une des revendications 3 ou 4, caractérisé en ce que les matériaux de la couche surfacique (7a) et de la couche de recouvrement (7b) comprennent au moins un matériau du groupe III et de l'azote.
6. Dispositif selon l'une des revendications 3 à 5, caractérisé en ce que la couche surfacique (7a) présente une teneur en dopant comprise entre 0 et 5.1017 atomes/cm3 et en ce que la couche de recouvrement (7b) présente une teneur en dopant comprise entre 5.1017 et 5.1019 atomes/cm3, la teneur en dopant de la couche de recouvrement (7b) étant supérieure à celle de la couche surfacique (7a). Io
7. Dispositif selon la revendication 6, caractérisé en ce que la couche surfacique (7a) et la couche de recouvrement (7b) sont dans le même matériau.
8. Dispositif selon l'une des revendications 3 à 7, caractérisé en ce que dans la 15 première région (A) l'épaisseur de la couche surfacique (7a) est comprise entre 0 et 10 nm et en ce que celle de la couche de recouvrement (7b) est comprise entre 1 et 20 nm.
9. Dispositif selon l'une des revendications 1 à 8, caractérisé en ce que sous la 20 première région (A), la couche barrière (4) est plus fine que sous la deuxième région (B).
10. Dispositif selon l'une des revendications 1 à 9, caractérisé en ce qu'il comprend en outre au moins une électrode de contact ohmique (5) et une électrode 25 de contact Schottky (8).
11. Dispositif selon la revendication 10, caractérisé en ce que l'électrode de contact Schottky est située au-dessus de la première région (A) de la couche superficielle (7) et en ce que la deuxième région (B) est la région de la couche 30 superficielle (7) située entre l'électrode de contact ohmique (5) et l'électrode de contact Schottky (8).
12. Dispositif selon l'une des revendications 1 à 11, caractérisé en ce que la surface de la couche de recouvrement (7b) présente des marches atomiques 5 séparées par des plateaux dont la largeur est supérieure à 2 nm.
13. Procédé de fabrication d'un dispositif électronique comprenant successivement de sa base vers sa surface : - un substrat support (1) 10 -une couche (2, 3) apte à contenir un gaz d'électrons - une couche barrière (4) caractérisé en ce qu'il comprend la formation, sur la couche barrière (4), d'une couche superficielle (7) dans laquelle le champ électrique est contrôlé de telle sorte que, dans au moins une première région (A) de la couche superficielle (7), le champ 15 électrique est plus faible que dans une deuxième région (B) de la couche superficielle.
14. Procédé selon la revendication 13, caractérisé en ce que la formation de la couche superficielle (7) comprend les étapes suivantes : 20 a) croissance par épitaxie d'une couche surfacique (7a) sur la couche barrière (4), b) gravure d'une tranchée (10) dans la première région (A) de la couche surfacique (7a), la profondeur de ladite tranchée (10) étant inférieure à l'épaisseur de la couche surfacique (7a), de sorte qu'il subsiste une épaisseur 25 résiduelle (7a') de couche surfacique, c) reprise d'épitaxie pour faire croître, sur la structure résultante, une couche de recouvrement (7b) dopée, de sorte que la couche superficielle (7) est constituée, dans la première région (A), de la superposition de l'épaisseur résiduelle (7a') de la couche surfacique et de lacouche de recouvrement (7b) et, dans la deuxième région (B), de la superposition de la couche surfacique (7a) et de la couche de recouvrement (7b).
15. Procédé selon la revendication 13, caractérisé en ce que la formation de la 5 couche superficielle (7) comprend les étapes suivantes : a) croissance par épitaxie d'une couche surfacique (7a) sur la couche barrière (4), b) gravure d'une tranchée (10) dans la première région (A) de la couche surfacique (7a), la profondeur de ladite tranchée (10) étant supérieure ou 10 égale à l'épaisseur de la couche surfacique (7a), c) reprise d'épitaxie pour faire croître, sur la structure résultante, une couche de recouvrement (7b) dopée, de sorte que la couche superficielle (7) est constituée, dans la première région (A), uniquement de la couche de recouvrement (7b) et, dans la deuxième région (B), de la 15 superposition de la couche surfacique (7a) et de la couche de recouvrement (7b).
16. Procédé selon la revendication 15, caractérisé en ce que lors de l'étape b) on grave également une partie de l'épaisseur de la couche barrière (4) sous la première région (A).
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0759330A FR2924271B1 (fr) | 2007-11-27 | 2007-11-27 | Dispositif electronique a champ electrique controle |
| CN200880118063XA CN101878533B (zh) | 2007-11-27 | 2008-11-26 | 具有受控电场的电子器件 |
| DE112008002818.4T DE112008002818B9 (de) | 2007-11-27 | 2008-11-26 | Elektronisches Bauelement mit einem gesteuerten elektrischen Feld und Verfahren |
| KR1020107010780A KR20100094467A (ko) | 2007-11-27 | 2008-11-26 | 제어된 전기장을 갖는 전자 장치 |
| PCT/EP2008/066244 WO2009068566A1 (fr) | 2007-11-27 | 2008-11-26 | Dispositif électronique à champ électrique maîtrisé |
| JP2010535368A JP5589189B2 (ja) | 2007-11-27 | 2008-11-26 | 制御された電界を有する電子デバイス |
| US12/788,976 US8431964B2 (en) | 2007-11-27 | 2010-05-27 | Electronic device with controlled electrical field |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0759330A FR2924271B1 (fr) | 2007-11-27 | 2007-11-27 | Dispositif electronique a champ electrique controle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2924271A1 true FR2924271A1 (fr) | 2009-05-29 |
| FR2924271B1 FR2924271B1 (fr) | 2010-09-03 |
Family
ID=39338565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0759330A Active FR2924271B1 (fr) | 2007-11-27 | 2007-11-27 | Dispositif electronique a champ electrique controle |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8431964B2 (fr) |
| JP (1) | JP5589189B2 (fr) |
| KR (1) | KR20100094467A (fr) |
| CN (1) | CN101878533B (fr) |
| DE (1) | DE112008002818B9 (fr) |
| FR (1) | FR2924271B1 (fr) |
| WO (1) | WO2009068566A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5724339B2 (ja) * | 2010-12-03 | 2015-05-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| EP2819152A4 (fr) * | 2012-02-23 | 2015-10-14 | Ngk Insulators Ltd | Élément semi-conducteur et son procédé de fabrication |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050189559A1 (en) * | 2004-02-27 | 2005-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20060124962A1 (en) * | 2004-12-09 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor and method for fabricating the same |
| US20070114569A1 (en) * | 2005-09-07 | 2007-05-24 | Cree, Inc. | Robust transistors with fluorine treatment |
| US20070224710A1 (en) * | 2005-11-15 | 2007-09-27 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3326928B2 (ja) * | 1993-12-08 | 2002-09-24 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
| US7382001B2 (en) | 2004-01-23 | 2008-06-03 | International Rectifier Corporation | Enhancement mode III-nitride FET |
| CN1961412B (zh) * | 2004-03-30 | 2010-05-26 | 日本电气株式会社 | 半导体器件 |
| US20080064155A1 (en) * | 2004-08-31 | 2008-03-13 | Koninklijke Philips Electronics, N.V. | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate |
| JP4606940B2 (ja) * | 2005-05-19 | 2011-01-05 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
| JP4751150B2 (ja) | 2005-08-31 | 2011-08-17 | 株式会社東芝 | 窒化物系半導体装置 |
| JP5100002B2 (ja) * | 2005-12-14 | 2012-12-19 | 新日本無線株式会社 | 窒化物半導体装置 |
-
2007
- 2007-11-27 FR FR0759330A patent/FR2924271B1/fr active Active
-
2008
- 2008-11-26 DE DE112008002818.4T patent/DE112008002818B9/de active Active
- 2008-11-26 CN CN200880118063XA patent/CN101878533B/zh active Active
- 2008-11-26 KR KR1020107010780A patent/KR20100094467A/ko not_active Application Discontinuation
- 2008-11-26 WO PCT/EP2008/066244 patent/WO2009068566A1/fr active Application Filing
- 2008-11-26 JP JP2010535368A patent/JP5589189B2/ja active Active
-
2010
- 2010-05-27 US US12/788,976 patent/US8431964B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050189559A1 (en) * | 2004-02-27 | 2005-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20060124962A1 (en) * | 2004-12-09 | 2006-06-15 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor and method for fabricating the same |
| US20070114569A1 (en) * | 2005-09-07 | 2007-05-24 | Cree, Inc. | Robust transistors with fluorine treatment |
| US20070224710A1 (en) * | 2005-11-15 | 2007-09-27 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112008002818B4 (de) | 2022-06-30 |
| JP2011523197A (ja) | 2011-08-04 |
| WO2009068566A1 (fr) | 2009-06-04 |
| US20100258846A1 (en) | 2010-10-14 |
| JP5589189B2 (ja) | 2014-09-17 |
| DE112008002818B9 (de) | 2022-09-22 |
| US8431964B2 (en) | 2013-04-30 |
| DE112008002818T5 (de) | 2011-02-17 |
| FR2924271B1 (fr) | 2010-09-03 |
| CN101878533B (zh) | 2012-06-13 |
| CN101878533A (zh) | 2010-11-03 |
| KR20100094467A (ko) | 2010-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2924270A1 (fr) | Procede de fabrication d'un dispositif electronique | |
| EP2736079B1 (fr) | Procédé de fabrication d'un transistor à hétérojonction de type normalement bloqué | |
| FR2914500A1 (fr) | Dispositif electronique a contact ohmique ameliore | |
| JP2010517261A (ja) | 電子電界効果デバイス及びそれらの製造方法 | |
| FR2693593A1 (fr) | Dispositif à semiconducteur à effet de grille latérale réduit. | |
| EP3549172A1 (fr) | Transistor à hétérojonction à structure verticale | |
| WO2015052456A1 (fr) | Transistor hemt à base d'heterojonction | |
| EP3240041A1 (fr) | Transistor à heterojonction de type normalement ouvert a tension de seuil elevee | |
| FR2974242A1 (fr) | Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| WO2007010135A2 (fr) | Procede de realisation d'un transistor bipolaire a heterojonction | |
| EP0322960B1 (fr) | Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction | |
| WO2017046077A1 (fr) | TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P | |
| WO2017085413A1 (fr) | Diode a heterojonction ayant un courant de surcharge transitoire accru | |
| KR101256467B1 (ko) | 질화물계 이종접합 반도체 소자 및 그 제조 방법 | |
| EP2992558A1 (fr) | Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque | |
| FR2924271A1 (fr) | Dispositif electronique a champ electrique controle | |
| CN118266090A (zh) | 用于处理光电部件的方法及光电部件 | |
| EP3561880A1 (fr) | Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites | |
| EP3467867B1 (fr) | Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree | |
| FR3047609A1 (fr) | Transistor hemt de type normalement ouvert presentant une tension de seuil eleve et une resistance de conduction reduite | |
| EP3440692B1 (fr) | Structure semi-conductrice a base de materiau iii-n | |
| US10998188B2 (en) | Gallium nitride laminated substrate and semiconductor device | |
| FR3144393A1 (fr) | Procede de croissance epitaxiale pour former un empilement epitaxial, en particulier pour un transistor | |
| FR3053832A1 (fr) | Procede de fabrication d'un transistor a heterojonction a effet de champ et transistor correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20140825 |
|
| TP | Transmission of property |
Owner name: SOITEC, FR Effective date: 20140825 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |