FR2693593A1 - Dispositif à semiconducteur à effet de grille latérale réduit. - Google Patents

Dispositif à semiconducteur à effet de grille latérale réduit. Download PDF

Info

Publication number
FR2693593A1
FR2693593A1 FR9308405A FR9308405A FR2693593A1 FR 2693593 A1 FR2693593 A1 FR 2693593A1 FR 9308405 A FR9308405 A FR 9308405A FR 9308405 A FR9308405 A FR 9308405A FR 2693593 A1 FR2693593 A1 FR 2693593A1
Authority
FR
France
Prior art keywords
semiconductor device
substrate
semiconductor
insulating film
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9308405A
Other languages
English (en)
Other versions
FR2693593B1 (fr
Inventor
Saito Junji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of FR2693593A1 publication Critical patent/FR2693593A1/fr
Application granted granted Critical
Publication of FR2693593B1 publication Critical patent/FR2693593B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Un film en nitrure de silicium (2) est formé sur un susbtrat en GaAs (1) et est conformé afin de mettre à nu de façon sélective la surface du substrat en GaAs selon des zones distribuées uniformément qui présentent une largeur non supérieure à 1 mum. Une couche tampon en GaAs non dopé (3, 4) est obtenue par croissance sur le substrat en GaAs (1) afin de recouvrir complètement le film en nitrure de silicium (2). Puis une structure multicouche semiconductrice (5, 6, 7) incluant une couche en GaAs non dopé est formée sur la couche tampon en GaAs non dopé (3, 4). Lorsqu'un dispositif de circuit intégré à semiconducteur est fabriqué en utilisant ce substrat semiconducteur, l'effet de grille latérale peut être efficacement réduit du fait de l'existence du motif en nitrure de silicium et de la couche tampon.

Description

La présente invention concerne un dispositif à semiconducteur ainsi que son procédé de fabrication et plus particulièrement, un dispositif à semiconducteur permettant de réduire les dommages induits au travers d'un substrat ou au travers d'une couche tampon sur une couche obtenue par croissance épitaxiale telle qu'une couche active obtenue par croissance dessus ainsi que son procédé de fabrication.
Récemment, de nouveaux dispositifs électroniques ainsi que de nouveaux dispositifs optoélectroniques sont réalisés au moyen d'une croissance épitaxiale de couches sur un substrat semiconducteur monocristallin.
Les couches épitaxiales sont constituées par une structure multicouche ou par une structure de super réseau qui nécessite un contrôle sophistiqué du dopage et des profils de composition.
Une épitaxie par jet moléculaire (MBE) ainsi qu'une épitaxie en phase vapeur d1organo-métallique (MOVPE) sont apparues comme constituant des procédés de croissance épitaxiale de grande importance et à maturité pour ces dispositifs.
Lorsqu'une hétérojonction GaAs/n-AlGaAs (ou une structure multicouche) est obtenue par croissance à partir d'une couche en GaAs non dopé et d'une couche en
AlGaAs dopé au Si, un gaz électronique en deux dimensions (2DEG) présentant une mobilité électronique élevée est généré au niveau de l'hétérojonction sur le côté GaAs. Un transistor à effet de champ (FET) comportant cette couche 2DEG en tant que couche de canal est appelé transistor à mobilité électronique élevée (HEMT).
Le HEMT constitue l'un des nouveaux dispositifs électroniques réalisés au moyen de l'utilisation d'une technique de croissance épitaxiale. Dans ces dispositifs électroniques, il est très important de pouvoir contrôler les caractéristiques électriques d'un canal ou d'une couche active et de pouvoir en outre contrôler la cristallinité à la fois d'une couche tampon et de l'interface située entre un substrat et la couche tampon. Ainsi, une technique de croissance épitaxiale permettant un tel contrôle doit faire l'objet d'investigations.
Selon le procédé classique de fabrication d'un
HEMT, une plaquette destinée à la fabrication de ce
HEMT est obtenue au moyen de la croissance d'une couche en GaAs non dopé présentant une épaisseur de par exemple 0,5-1,0 pm sur un substrat en GaAs et d'une couche en AlGaAs dopé au Si sur la couche épitaxiale en
GaAs au moyen du procédé MBE ou du procédé MOVPE.
Les HEMT sont fabriqués en traitant cette plaquette. Tout d'abord, les parties de la plaquette où des électrodes de grille doivent être formées sont soumises à une gravure par voie sèche afin de réduire l'épaisseur du AlGaAs de type n dopé au Si jusqu'à une valeur prédéterminée. Puis des couches laminées en
AuGe/Au sont formées sur la plaquette au moyen d'un dépôt physique, sont conformées par photolithographie et sont alliées pour former des électrodes de source et de drain ohmiques sur les deux côtés de chaque partie d'électrode de grille.
Ensuite, un masque de réserve comportant une ouverture au niveau de chaque partie d'électrode de grille est formé sur la plaquette. Une couche d'électrode en aluminium est déposée sous vide et est ôtée par gravure sous jacente au moyen de l'enlèvement de la réserve afin de former une électrode de grille en aluminium au niveau de la partie d'électrode de grille.
Les structures HEMT sont fabriquées de cette façon.
Lorsque des HEMT sont formés selon un circuit intégré, on sait qu'un tel effet de grille latérale (ou effet de grille arrière) se produit de telle sorte que des dispositifs adjacents interfèrent mutuellement.
Par exemple, on suppose qu'un dispositif A et qu'un dispositif B sont positionnés de manière à être adjacents l'un à l'autre et sont isolés par une région d'isolation formée en implantant des ions d'oxygène dans la plaquette. Lorsqu'une tension (tension de grille latérale) est appliquée entre l'électrode de source du dispositif A et une certaine électrode (grille latérale) du dispositif B, un courant de fuite peut être amené à circuler au travers du dispositif A.
Il résulte de cela que la tension de seuil Vth du dispositif A varie. Ce phénomène est appelé effet de grille latérale.
La raison de ce phénomène peut être considérée comme suit. Il peut exister des niveaux d'interface au voisinage de l'interface entre le substrat et la couche obtenue par croissance épitaxiale du fait des impuretés, etc... ou des niveaux d'impureté dans la couche tampon. Des électrons ou trous piégés au niveau de ces niveaux peuvent être excités par un champ électrique élevé afin de produire un courant électrique. Lorsque ce champ électrique a pour origine l'application d'une tension dans le dispositif adjacent, le courant peut circuler dans un dispositif auquel on ne s'attend pas.
La présente demanderesse a trouvé et rapporté que l'effet de grille latérale dans le circuit intégré à
HEMT peut être réduit en réduisant les impuretés qui existent au voisinage de l'interface entre le substrat et la couche obtenue par croissance épitaxiale.
Référence peut être faite à (1) une publication de
T. Yokoyama et suivants, "Reduction of Backgating
Effect in HEMT's" IEEE Electron Device letters, Vol.
EDL-8, N 6, Juin 1987, pages 280 et 281 et à (2) une publication de J. Saito et suivants "Effect of Thermal
Etching on GaAs Substrate in Molecular Beam Epitaxy"
Japon. J. Appl. Phys. Vol. 25, N 8, 1986, pages 1216 à 1220.
Selon cette technique, un substrat en GaAs est chauffé jusqu'à 7500C ou plus moyennant une irradiation d'un faisceau moléculaire d'arsenic (As) avant une croissance cristalline au moyen du procédé MBE afin de graver thermiquement la surface du substrat en GaAs sur environ 200 à 300 À. Des impuretés résiduelles situées sur la surface telles que du carbone peuvent être ôtées au moyen de cette gravure thermique. Puis une hétérostructure GaAs/n-AlGaAs est formée sur la surface nettoyée du substrat en GaAs au moyen d'un procédé MBE.
Si la croissance épitaxiale au moyen du procédé
MBE est effectuée sans gravure thermique, des impuretés résiduelles telles que du carbone situées sur la surface du substrat en GaAs peuvent être incorporées à l'intérieur de la couche en GaAs obtenue par croissance épitaxiale. Il résulte de cela que des niveaux d'impureté peu profonds peuvent être produits au voisinage de l'interface entre le substrat et la couche obtenue par croissance épitaxiale.
La présente demanderesse a confirmé que cette impureté peu profonde est essentiellement du carbone (voir par exemple la publication (2) mentionnée ciavant). Les atomes de carbone produisent des niveaux d'accepteurs qui occupent des sites en As du cristal
GaAs. Lorsqu'il existe des niveaux d'accepteurs dans un circuit intégré à HEMT, un courant de fuite peut circuler au travers du voisinage de l'interface entre le substrat et la couche obtenue par croissance épitaxiale du fait de l'application d'une tension de grille latérale à une électrode de grille latérale.
Ainsi, une variation de la tension de seuil peut se produire du fait de l'effet de grille latérale.
Il est également confirmé que lorsque des HEMT sont fabriqués en nettoyant la surface du substrat au moyen d'une gravure thermique puis en réalisant une croissance épitaxiale, la tension de seuil ne varie pas jusqu'à une tension de grille latérale de 60 V lorsque la distance jusqu'à une électrode de grille latérale vaut 100 ssm (voir par exemple la publication (1) mentionnée ci-avant).
Un procédé d'utilisation d'une couche tampon obtenue par croissance à une température faible est connu comme étant efficace pour réduire l'effet de grille latérale (voir par exemple (3) la publication de
F. W. Smith et suivants, "New MBE Buffer Used to
Eliminate Backgating in GaAs MESFET's" IEEE Electron
Device Letters, Vol. 9, N 2, Février 1988, pages 77 à 80).
Selon ce procédé, dans le cas de la croissance d'une structure de couche épitaxiale pour former un
MESFET en GaAs sur un substrat en GaAs au moyen d'un procédé MBE, une première couche tampon en GaAs est obtenue par croissance à une température faible de 150 à 3000C puis une couche active en GaAs de type n est obtenue par croissance dessus à une température de croissance normale d'environ 600 C.
Dans le MESFET formé au moyen de l'utilisation de la structure de couche épitaxiale obtenue par croissance comme décrit ci-avant, la tension de seuil du MESFET ne varie pas jusqu'à une tension de grille latérale de 30 V lorsque la distance jusqu'à une électrode de grille latérale vaut 50 Am. Ainsi, l'effet de grille latérale peut être réduit (voir par exemple la publication (3) mentionnée ci-avant). Un groupe de recherche d'tBM et de l'Université de Purdue explique la raison de la réduction de l'effet de grille latérale par l'utilisation d'une structure obtenue par croissance épitaxiale formée sur une couche tampon obtenue par croissance à une faible température comme suit.Dans la couche tampon en GaAs obtenue par croissance à une faible température, des précipités d'arsenic (As) présentant un diamètre de 20 à 100 A existent selon une densité supérieure à 1017 cl 3. Des barrières Schottky enterrées qui sont des interfaces métal-semiconducteur sont formées dans la couche en
GaAs du fait de l'existence de ces précipités en As.
Des couches de déplétion dues à ces barrières Schottky s'étendent au travers de la couche en GaAs et sont connectées les unes aux autres afin de présenter une résistivité élevée. (voir (4) la publication de M. R.
Melloch et suivants, "Formation of Arsenic Precipitates
In GaAs Buffer Layers Grown by Molecular Beam Epitaxy at low Substrate Temperatures" Appl. Phys. Lett. Vol.
57 (1990) pages 1531 à 1533, (5) la publication de A.
C. Warren et suivants, "Arsenic Precipitates and the
Semi-insulating Properties of GaAs Buffer Layers Grown by Low Temperature Molecular Beam Epitaxy" Appl. Phys.
Lett. Vol. 57 (1990), pages 1331 à 1333, et (6) la publication de M. R. Melloch et suivants, "GaAS Buffer
Layers Grown at Low Substrate Temperatures Using As, and their Formation of Arsenic Precipitates". Journal of Crystal Growth, Vol. 111 (1991) pages 39 à 42.
Il n'est pas facile de contrôler le processus qui consiste à nettoyer tout d'abord la surface du substrat au moyen d'une gravure thermique puis à réaliser une croissance épitaxiale afin de réduire l'effet de grille latérale. C'est-à-dire que puisque le substrat en GaAs est chauffé jusqu'à une température élevée de 750 C, une dissociation de l'As se produit de façon sélective simultanément à la gravure. Ainsi, une morphologie de surface est dégradée au fil du déroulement de la gravure, d'où la production d'une rugosité de surface.
Normalement, la vitesse de gravure dans ce cas est compris entre environ 70 et environ 100 A/mn lorsque la pression d'As vaut 1,5 x 10 5 Torr. La vitesse de gravure dépend de la pression du faisceau d'As irradiant. La réduction de l'effet de grille latérale est obtenue lorsque la quantité gravée est comprise entre environ 200 et 300 À. Lorsque la gravure est effectuée plus profondément que cette valeur, la morphologie de surface est dégradée et la fabrication d'un circuit intégré devient difficile.
Selon le procédé de fabrication d'un circuit intégré en faisant tout d'abord croître une couche tampon à basse température puis en faisant croître des couches épitaxiales dessus, il est nécessaire tout d'abord d'établir la température du substrat à une température très faible comprise entre 150 et 3000C afin de faire croître une couche tampon, par comparaison à la température de 600 C qui est la température ordinaire du substrat pour faire croître une couche en GaAS. Ceci signifie qu'un temps relativement long est nécessaire pour faire croître la température du substrat après le nettoyage. Par ailleurs, il n t est pas facile de contrôler avec précision une température aussi faible.
Un objet de la présente invention consiste à proposer un procédé de fabrication d'un dispositif à semiconducteur permettant de faire croître des couches épitaxiales en réduisant l'effet de grille latérale moyennant de bonnes possibilités de contrôle.
Selon un premier aspect de la présente invention, on propose un dispositif à semiconducteur comprenant un substrat semiconducteur monocristallin ; un film isolant formé sur ledit substrat semiconducteur monocristallin et présentant un motif qui laisse à nu de façon sélective la surface du substrat selon une largeur non supérieure à une valeur prédéterminée ; une couche tampon semiconductrice obtenue par croissance épitaxiale sur ledit substrat semiconducteur monocristallin qui recouvre ledit film isolant et qui forme des interfaces avec ledit film isolant ; et une couche active semiconductrice obtenue par croissance épitaxiale sur ladite couche tampon.
Le motif de la couche isolante peut être par exemple un motif en bandes formant des lignes espacées, un motif en maillage ou un motif matriciel formant des ouvertures conformées en maillage. Le matériau de source pour la croissance épitaxiale peut être par exemple un composé organo-métallique. Dans ce cas, l'atmosphère pendant la croissance épitaxiale est de préférence un vide poussé de 10 3 Torr ou un vide encore plus poussé.
Une couche d'appauvrissement (appelée aussi couche de déplétion dans laquelle il se forme une inflexion de la bande) s'étend depuis les couches isolantes noyées dans une couche tampon obtenue par croissance épitaxiale afin de rendre la couche tampon hautement résistive. Un dispositif de circuit intégré peut être formé sur la couche semiconductrice obtenue par croissance épitaxiale sur la couche tampon. L'effet de grille latérale dans ce circuit intégré peut être efficacement supprimé.
La présente invention sera mieux comprise à la lumière de la description détaillée qui suit que l'on lira en relation avec les dessins annexés parmi lesquels
les figures 1A et 1B sont respectivement une vue en plan partielle et une vue en coupe transversale partielle d'une plaquette semiconductrice pendant la fabrication selon un mode de réalisation de la présente invention
la figure 2 est une vue en coupe transversale partielle d'un dispositif à semiconducteur selon le mode de réalisation de la présente invention représenté sur les figures 1A et 1B
la figure 3 est une vue schématique qui représente une partie principale d'un système de croissance cristalline utilisé dans le mode de réalisation de la présente invention représenté sur les figures 1A et 1B ; ;
la figure 4 est une vue schématique qui représente une partie principale d'un système de croissance par épitaxie chimique sous vide VCE utilisé dams un autre mode de réalisation de la présente invention ; et
les figures SA et 5B sont des vues en plan qui représentent d'autres configurations du film isolant sélectif déposé sur un substrat.
Selon le concept de base de la présente invention, une couche isolante conformée est noyée dans une couche tampon semiconductrice afin de faire croître des couches d'appauvrissement depuis l'interface entre la couche isolante et la couche tampon semiconductrice à l'intérieur de la couche tampon. La couche tampon est rendue hautement résistive afin de supprimer toute interférence électrique entre des composants de circuit contenus dans un circuit intégré.
L'interface entre l'isolant et le semiconducteur présente un niveau d'interface et des pièges profonds.
La structure en bande de la région semiconductrice non dopée est fixée par ce niveau d'interface et par ces pièges au niveau de l'interface.
Pour faire croître des couches épitaxiales semiconductrices sur un substrat semiconducteur recouvert d'un motif de film isolant, on utilise de préférence des procédés dans lesquels une croissance cristalline s'effectue par l'intermédiaire d'une réaction sur la surface du substrat, et ainsi la sélectivité de la croissance est élevée et une croissance latérale sur la surface isolante peut être augmentée. Par exemple, ces procédés de croissance épitaxiale sont l'épitaxie en phase vapeur d'organométallique (MOVPE), l'épitaxie par jet moléculaire avec source de gaz (GSMBE), l'épitaxie par jet moléculaire d'organo-métallique (MOMBE), l'épitaxie par jet chimique (CBE) et l'épitaxie chimique sous vide (VCE), lesquelles peuvent être utilisées pour noyer des couches isolantes dans une couche semiconductrice.
Habituellement, aucune croissance cristalline ne se produit sur un film isolant lorsque l'un des procédés
MOVPE, GSMBE, MOMBE et CBE à pression réduite est utilisé. Par exemple, un tel procédé MOVPE est décrit dans (7) la publication de K. Hiruma et suivants, "Surface Migration and Reaction Mechanism during
Selective Growth GaAs and AlAs by Metalorganic Chemical
Vapor Deposition". Journal of Crystal Growth, Vol. 102 (1990), pages 717 à 724.
Lors du procédé MOVPE, des matières premières peuvent être amenées à réagir en phase vapeur et peuvent être appliquées sur la surface de croissance.
Le procédé GSMBE présente une sélectivité davantage significative de la croissance cristalline par comparaison avec le procédé MOVPE. Cette sélectivité peut être attribuée au matériau de source d'organométallique qui est irradié sur la surface du substrat sous la forme d'un jet moléculaire et qui est soumis à une croissance cristalline par l'intermédiaire d'une décomposition sur la surface du substrat. En d'autres termes, le procédé GSMBE est un procédé de croissance cristalline qui utilise une réaction de surface.
Lorsqu'un film isolant conformé est noyé avec une couche semiconductrice au moyen du procédé MOVPE, la vitesse de croissance varie en fonction du rapport de l'aire de la couche isolante conformée sur l'aire d'un cristal semiconducteur sous-jacent mis à nu au niveau de l'ouverture du film isolant conformé. La vitesse de croissance sur une telle surface cristalline semiconductrice, au voisinage du film isolant, devient supérieure à celle observée sur une surface cristalline semiconductrice éloignée du film isolant. Par conséquent, la surface d'une couche que l'on fait croître au moyen d'un procédé MOVPE sur un film isolant conformé peut devenir légèrement irrégulière.
Une telle irrégularité de la surface qui croît n'est pas observée lorsque la croissance cristalline est effectuée au moyen du procédé GSMBE. Référence peut être faite à (8) la publication de E. Tokumistsu et suivants, "Preparation of GaAs and Gal-xAlxAS
Multilayer Structures Metalorganic Molecular Beam
Epitaxy", Japon. Journal Appl. Phys. Vol. 25 (1986) pages 1211 à 1215). Ainsi, une surface plane peut être facilement obtenue par croissance au moyen du procédé
GSMBE.
Habituellement, les pressions des gaz lors des procédés MOVPE et GSMBE à pression réduite valent respectivement 20 - 30 Torr et 10 4 - 10 5 Torr. Lors de l'épitaxie chimique sous vide nouvellement développée (VCE), la croissance cristalline est effectuée dans une atmosphère à 10-3- 10 4 Torr, ce qui est supérieur à la pression du procédé GSMBE. Une croissance cristalline présentant une sélectivité extrêmement supérieure est possible même dans une telle plage de hautes pressions au moyen du procédé VCE.
Référence peut être faite à (9) la publication de
Kuromiya et suivants, "Development of Vaccum Chemical
Epitaxy System" Solid State Technology, Japanese
Version, Février 1990, pages 21 à 27.
La présente demanderesse a mené une expérimentation qui consiste à faire croître de façon sélective une couche semiconductrice sur un film isolant conformé au moyen du procédé VCE. Il s'est avéré qu'un film isolant conformé et formé sur un substrat en GaAs peut être noyé dans un cristal de GaAs obtenu par croissance au moyen du procédé VCE. La croissance VCE du GaAs présente une sélectivité qui dépend de la propriété du matériau sous-jacent (dans le cas présent le substrat en GaAs et le motif de film isolant). Aucun dépôt ne se produit sur le film isolant et la croissance cristalline s'effectue seulement sur la surface du cristal semiconducteur. Par ailleurs, une croissance latérale peut facilement se produire.
Par ailleurs, la présente demanderesse a réalisé une croissance cristalline de GaAs sur un substrat en
GaAs au moyen du procédé MBE. Lorsque le traitement préparatoire effectué avant la croissance est mené jusqu'à un point suffisant, il est confirmé que des impuretés résiduelles situées sur la surface du substrat peuvent être ôtées. Ainsi, des niveaux d'impureté peu profonds susceptibles d'exister au voisinage de l'interface entre le substrat et une couche obtenue par croissance épitaxiale ne sont pas produits, ce qui rend le cristal obtenu par croissance hautement résistif et ce qui réduit l'effet de grille latérale (voir par exemple les publications (1) et (2)).
En outre, la présente demanderesse a proposé un procédé consistant à graver un substrat en GaAs dans une chambre de pré-traitement qui peut être connectée à une chambre de croissance de procédé MBE sans rupture du vide, à introduire un gaz mixte constitué par du chlorure d'hydrogène et par de l'hydrogène, et à chauffer le substrat en GaAs jusqu'à environ 500 C, en tant que pré-traitement du substrat. Ce procédé présente une contrôlabilité élevée, il permet d'obtenir une bonne morphologie de surface du substrat en GaAs et il permet d'ôter efficacement les impuretés résiduelles.
Selon ce procédé, un effet de nettoyage souhaité peut être obtenu en gravant la surface d'un substrat en
GaAs sur environ 20 à 30 À. Référence doit être faite à (10) la publication de J. Saito et suivants, "In Situ
Cleaning of GaAs Substrates with HCl Gas and Hydrogen
Mixture Prior to MBE Growth" Journal of Crystal Growth,
Vol. 90 (1989), page 322 et à (11) la publication de J.
Saito et K. Kondo "Effects of Etching with a Mixture of HC1 Gas and H2 on the GaAs Surface Cleaning in
Molecular Beam Epitaxy" J. Appl. Phys. Vol. 67 (1990) p. 6274.
En combinant la technique qui consiste à noyer un film isolant conformé et la technique qui consiste à nettoyer une surface cristalline semiconductrice, un film isolant peut être noyé dans une couche tampon et la couche d'appauvrissement s'étendant depuis le film isolant à l'intérieur de la couche tampon peut être étendue dans la couche tampon afin de rendre la couche tampon hautement résistive. De cette manière, toute interférence électrique mutuelle entre les éléments de circuit peut être supprimée.
Les figures 1A, 1B et 2 représentent un substrat semiconducteur selon un mode de réalisation de la présente invention. La figure 1A est une vue en plan partielle d'un substrat semiconducteur pendant sa fabrication, la figure 1B est une vue en coupe partielle du substrat semiconducteur correspondant à la figure 1A et la figure 2 est une vue en coupe partielle d'un dispositif à semiconducteur.
Pour faire croître des couches cristallines semiconductrices de la figure 2, un système de croissance cristalline de la figure 3 est utilisé.
Sur la figure 3, une chambre d'échange de substrat 11 est utilisée pour échanger un substrat sous-jacent destiné à subir une croissance cristalline contre un substrat ayant déjà subi une croissance. Une chambre de croissance MBE 12 est connectée à la chambre d'échange de substrat 11 et elle permet de réaliser une croissance cristalline sous vide poussé. Une chambre sous vide de transport de substrat 13 relie la chambre de croissance MBE et une chambre de gravure par voie sèche 14 dans laquelle la surface d'un substrat sousjacent avant croissance est gravée par voie sèche à l'aide d'un mélange de gaz HCl et H2.
Le substrat gravé et nettoyé est transporté dans la chambre de croissance MBE 12 dans laquelle des gaz de source tels que de 1'AsH,, que du triéthylgallium (TEGa), que du triéthylaluminium (TEAl), que du disilane (Si2H6) sont appliqués. Les étapes de fabrication d'un dispositif à semiconducteur sont maintenant expliquées.
Sur les figures 1A et 1B, un film en nitrure de silicium 2 présentant une épaisseur de par exemple 0,2 Am est disposé sur un substrat en GaAs présentant une orientation cristalline de < 100 > au moyen d'un dépôt chimique en phase vapeur (CVD). Un film en photorésine est déposé à la tournette sur le film en nitrure de silicium 2. Un motif de bandes parallèles présentant une largeur de bande de 1 pm et un espacement de bande de 1 ym est gravé dans le film en photorésine de façon à mettre à nu le substrat selon ce motif. Puis le film en photorésine est développé afin d'obtenir un masque de réserve.Au moyen de l'utilisation de ce masque de réserve en tant que masque de gravure, le film en nitrure de silicium 2 est conformé au moyen d'une gravure ionique réactive (RIE) qui utilise du CF4 et du
CHF3 en tant que gaz de gravure afin de produire des bandes présentant une largeur de 1 Am et un espacement de 1 ssm.
Sur la figure 2, un substrat en GaAs 1 comportant un film en nitrure de silicium conformé 2 est établi à l'intérieur de la chambre de gravure sèche 14 reliée à la chambre de croissance MBE 12 par l'intermédiaire de la chambre sous vide de transport de substrat 13. Puis tandis que l'on applique du gaz H2 selon un débit de 18 3 cm3/mn par exemple, le substrat en GaAs est chauffé et est maintenu à une température de 500 C. Puis du gaz
HCl est introduit selon un débit de 2 cm3/mn afin de former un gaz mixte HCL/H2 dans la chambre de gravure sèche 14 afin de graver la surface du substrat en GaAs 1 sur environ 50 A. La température du substrat en GaAs 1 est ensuite abaissée naturellement.Lorsque la température devient égale à environ 200 C, le substrat en GaAs 1 est transporté dans la chambre de croissance
MBE 12 par l'intermédiaire de la chambre sous vide de transport de substrat 13. La pression du vide dans la chambre sous vide de transport de substrat 13 est toujours maintenue à une pression de l'ordre de 10 Torr Torrafin d'empêcher que la surface du substrat en
GaAs 1 nettoyée dans la chambre de gravure sèche 14 ne soit contaminée à nouveau. Le temps de transport de la chambre 14 jusqu'à la chambre de croissance 12 peut être de 2 à 3 minutes.
Le substrat en GaAs 1 chargé dans la chambre de croissance MBE 12 est chauffé au moyen de l'irradiation d'un faisceau moléculaire d'As. Le faisceau moléculaire d'As peut être formé en chauffant de l'arsenic métallique ou en décomposant thermiquement de l'arsine (AsH3). Ici, le faisceau moléculaire d'As est obtenu à partir d'AsH3. Le jet moléculaire d'As est appliqué en quantité suffisante afin d'empêcher la dissociation de l'As vis-à-vis du substrat en GaAs.
Tout en maintenant la température du substrat en
GaAs 1 à 550 C, du triéthylegallium (TEGa:Ga(C2H5)3) selon un débit établi à 0,5 cm3/mn par exemple est irradié sur le substrat 1 afin de démarrer une croissance cristalline de GaAs. La pression ambiante pendant la croissance vaut par exemple 4 x 10 5 Torr.
De cette manière, le faisceau moléculaire d'As et le TEGa sont irradiés sur le substrat en GaAs 1 comportant un film en nitrure de silicium conformé 2 afin de faire croître une couche tampon monocristalline en GaAs non dopé 3 sur la surface mise à nu du cristal
GaAs.
Aucun dépôt ne se produit sur le film en nitrure de silicium 2. Tandis que la croissance du tampon en
GaAs non dopé 3 est poursuivi, le monocristal GaAs obtenu par croissance sur la surface mise à nu du substrat en GaAs continue à croître latéralement sur le film en nitrure de silicium 2 selon une épaisseur de 0,2 ym et il se connecte à la bande en nitrure de silicium.
La couche tampon en GaAs non dopé 3 est obtenue par croissance selon une épaisseur d'environ 1 pm. Dans cet état, les bandes en nitrure de silicium sont parfaitement recouvertes par la couche tampon 3. Après que la couche tampon en GaAs non dopé est obtenue par croissance de manière à recouvrir le film en nitrure de silicium conformé en bande 2, du triéthylaluminium (TEAl:Al(C2H5)3) est en outre introduit selon un débit de 0,2 cm3/mn par exemple. De cette manière, une couche tampon en A1GaAs non dopé 4 est obtenue par croissance par exemple selon une épaisseur de 0,2 pm. Au moyen de l'insertion de cette couche à espacement important, une isolation électrique de la couche épitaxiale qui doit être obtenue par croissance dessus et du substrat (et également des couches tampon) peut être augmentée.
Puis en contrôlant l'introduction du TEAl et du disilane (Si2H6), lequel est un gaz dopant, au moyen d'un contrôle par vanne, une hétérostructure
GaAs/AlGaAs incluant une couche de transfert d'électrons en GaAs non dopé 5, une couche d'alimentation en porteurs en AlGaAs de type N 6 et une couche capuchon en GaAs de type N+ 7 est obtenue par croissance. Ici, la couche de transfert d'électrons est une couche dans laquelle des porteurs (des électrons) sont transférés sous la commande d'une tension de grille et la couche d'alimentation en porteurs est une couche qui inclut des impuretés de dopant et qui applique des porteurs de charges à la couche de transfert d'électrons.
Puis une partie de la couche capuchon en GaAs de type N+ est ôtée et des électrodes de source et de drain ohmiques 8 et 9 par exemple en AuGe/Au sont formées sur la couche en GaAs de type N+ 7 sur les côtés d'une électrode de grille 10 et une électrode de grille Schottky 10 par exemple en aluminium est formée sur la couche en AlGaAs de type N 6.
Une mesure Hall est réalisée sur les échantillons laminés formés comme décrit ci-avant, la concentration en impuretés dopées dans la couche d'alimentation en porteurs en AlGaAs de type N 6 valant 1,5 x 1018 cm 3 et la composition en AlAs valant 0,3. Il est confirmé que la couche de transfert d'électrons en GaAs non dopé 5 comporte un gaz électronique en deux dimensions ayant pour caractéristiques :
mobilité : p77 K = 25000 cm2/V. s et
concentration :9,0 x 1011 cl~2.
Des échantillons de circuit intégré à HEMT sont fabriqués en utilisant cette structure multicouche à hétérojonction. L'interférence électrique entre les éléments composants, c'est-à-dire l'effet de grille latérale, est mesurée. Il est prouvé qu'aucune variation de la tension de seuil Vth ne se produit dans le HEMT jusqu'à une tension de grille latérale de 20 V lorsque la distance jusqu'à l'électrode de grille latérale vaut 10 Sm. C'est-à-dire qu'une couche tampon extrêmement excellente et hautement résistive est obtenue.
A titre de référence, les échantillons mentionnés dans l'art antérieur provoquent une variation de la tension de seuil lorsque la tension de grille latérale devient égale à environ 1-2 V si la distance est établie à la même valeur (10 im).
La figure 4 représente une chambre de croissance
VCE utilisée dans un autre mode de réalisation de la présente invention. Le système pris dans sa globalité est tel que représenté sur la figure 3, la chambre de croissance MBE 12 étant remplacée par la chambre de croissance VCE de la figure 4.
Sur la figure 4, un index de référence 21 représente une chambre de croissance de cristal, un index de référence 22 représente un obturateur, un index de référence 23 représente un dispositif de chauffage de substrat, un index de référence 24 représente un support de substrat, un index de référence 25 représente un collecteur, un index de référence 26 représente une enveloppe d'eau chaude, un index de référence 27 représente une plaque d'isolation thermique, un index de référence 28 représente une enveloppe refroidie à l'eau, un index de référence 29 représente une pompe turbomoléculaire, un index de référence 30 représente un séparateur d'huile, un index de référence 31 représente une pompe tournante (mécanique), des index de référence 32A, 32B et 32C représentent des vannes d'alimentation en hydrogène, des index de référence 33A, 33B et 33C représentent des vannes d'alimentation en gaz, des index de référence 34A, 34B et 34C représentent des vannes d'évacuation, des index de référence 35A, 35B et 35C représentent des éléments d'écoulement, des index de référence 36A, 36B et 36C représentent des capteurs de pression, des index de référence 37A, 37B et 37C représentent des vannes à fuite variable, des index de référence 38A, 38B et 38C représentent des vannes de dérivation, des index de référence 39A, 39B et 39C représentent des vannes d'admission, des index de référence 40A, 40B et 40C représentent des vannes de sortie, un index de référence 41 représente une cuve de triméthylaminealane, un index de référence 42 représente une cuve de triméthylaminegallane, un index de référence 43 représente une cuve de tridiméthylaminoarsine, un index de référence 44 indique une vanne de porte, un index de référence 45 indique une chambre de transport de substrat, un index de référence 46 indique un mécanisme de transport de substrat, un index de référence 47 indique un substrat en GaAs et un index de référence 50 indique une cellule d'éjection de gaz de matière brute.
Dans ce mode de réalisation, un film en nitrure de silicium conformé est formé sur un substrat en GaAs de façon similaire au mode de réalisation décrit ci-avant et le substrat en GaAs est introduit à l'intérieur de la chambre de croissance de cristal 21 après nettoyage dans la chambre de gravure sèche.
Le substrat en GaAs nettoyé 47 est transporté au travers de la chambre de transport de substrat 45 maintenue à un vide poussé de 10 8 ~ 10 9 Torr. Lorsque le substrat atteint l'avant de la chambre de croissance de cristal 21, la vanne d'arrêt 44 et l'obturateur 22 sont ouverts et le substrat est transporté à l'intérieur de la chambre de croissance de cristal 21 au moyen du mécanisme de transport de substrat 46 et il est placé sur le support de substrat 24.
La chambre de croissance de cristal 21, la chambre de transport de substrat 45 et le mécanisme de transport de substrat 46, tout particulièrement leurs parois externes et leurs parties principales, sont essentiellement réalisés en acier inoxydable et sont connectés à la pompe turbomoléculaire 29 qui sert de système d'évacuation principale. Il est possible de faire un vide jusqu'à un vide ultra poussé de l'ordre de lO-10 - 11 Torr dans la chambre de croissance de cristal 21.L'enveloppe refroidie à l'eau 28 est disposée autour de la cellule d'éjection de gaz de matière brute 50 ainsi qu'autour du dispositif de chauffage de substrat 23 contenu dans la chambre de croissance de cristal 21 afin d'empêcher le chauffage de la surface de paroi de la chambre de croissance de cristal 21 par le rayonnement en provenance du dispositif de chauffage de substrat 23.
L'obturateur 22 est prévu au voisinage de la surface externe de l'enveloppe refroidie à l'eau 28, en un emplacement intermédiaire de la voie de transport du substrat entre la chambre de transport de substrat 45 et le support de substrat 24, dans la chambre de croissance de cristal 21, afin d'empêcher le chauffage de la vanne d'arrêt 44 par le rayonnement en provenance du dispositif de chauffage de substrat 23 ainsi qu'afin d'empêcher toute contamination de la vanne d'arrêt 44 par le faisceau moléculaire de matière brute en suspension.Les gaz de matière brute appliqués depuis l'extérieur de la chambre de croissance de cristal 21 sont mélangés dans le collecteur 25 situé sous la cellule d'éjection de gaz de matière brute 50, sont éjectés au travers de la cellule d'éjection de matière brute orientée vers le haut 50 et sont irradiés sur la surface du substrat en GaAs 47 vers le bas, lequel est positionné sur le support de substrat 24. L'enveloppe d'eau chaude 26 recouvre le voisinage de la cellule d'éjection de gaz de matière brute 50 et maintient la température de la cellule d'éjection de gaz de matière brute 50 à une température constante du fait du réglage de la température de l'eau chaude appliquée au travers.
Sur le côté de la cellule d'éjection de gaz de matière brute qui fait face au substrat en GaAs 47, une plaque d'isolation thermique poreuse 27 présentant une structure qui s'adapte à la cellule d'éjection de gaz de matière brute 50 est disposée afin d'empêcher un chauffage excessif de la cellule d'éjection de matière brute 50 au moyen de la chaleur de rayonnement lorsque le substrat en GaAs 47 est chauffé.
Les tubes d'introduction de gaz de matière brute, le collecteur 25, l'enveloppe d'eau chaude 26, etc...
sont réalisés en acier inoxydable. La cellule d'éjection de gaz de matière brute 50 qui est orientée vers le haut par rapport au collecteur 25 et la plaque d'isolation thermique 27 sont réalisées en un métal réfractaire, par exemple du tantale.
Ceci est dû au fait que le métal réfractaire présente une forte résistivité thermique et qu'il permet d'obtenir facilement un matériau à pureté élevée. On n'est pas limité au tantale et tout autre métal réfractaire tel que du molybdène et que du titane peut être utilisé.
L'eau chaude est alimentée et mise en circulation jusqu'à une enveloppe d'eau chaude 26 depuis l'extérieur de la chambre de croissance de cristal 21.
La température de l'eau chaude est maintenue à une valeur constante au moyen d'une alimentation en eau chaude thermostatée (non représentée). La distance qui va de l'orifice d'éjection de la cellule d'éjection de gaz de matière brute 50 au support de substrat 24 est de préférence inférieure au libre parcours moyen et elle est déterminée en fonction du vide pendant la croissance épitaxiale. Dans le présent mode de réalisation, un vide typique P pendant la croissance épitaxiale vaut 2 x 10 3 Torr. Dans cet état, le libre parcours moyen lambda (cm) des molécules de gaz peut être représenté au moyen de la formule suivante
lambda = 2,33 x 10-20 x T/Pd2, où T est la température des molécules de gaz en K et d et le diamètre des molécules de gaz en cm.
Si la température du gaz T vaut 4000 K et si le diamètre des molécules de gaz d est représenté par celui des molécules d'hydrogène soit 2,75 x 10-8 cm, la formule présentée ci-avant permet d'obtenir lambda = 6,2 cm.
Dans ce mode de réalisation, la distance qui sépare l'orifice d'éjection de la cellule d'éjection de gaz de matière brute 50 et le support de substrat 24 est établie de manière à valoir 3 cm, sur la base de l'analyse effectuée ci-avant.
Dans ce mode de réalisation, les matériaux de source de gaz qui sont utilisés pour la croissance épitaxiale sont le triméthylaminegallane (TMAG:(CH3)3 N
GaH3), le triméthylaminealane (TMAA:(CH3)3 N AlH3) et le tridiméthylaminoarsine (As((N) (CH3)2)3)
Du fait que la pression de vapeur du composé amine est très faible, un système de contrôle de gaz incluant les vannes à fuite variable 37A, 37B et 37C, les capteurs de pression 36A, 36B et 36C et les éléments d'écoulement 35A, 35B et 35C est utilisé comme représenté sur la figure 4 pour ce mode de réalisation.
Récemment, les contrôleurs de débit massique de gaz permettant de contrôler le débit d'écoulement au dessous de 10 cm3/mn pour une différence de pression faible inférieure à 10 Torr sont devenus disponibles et il s'ensuit qu'ils peuvent être substitués au système de contrôle de gaz décrit ci-avant.
Dans la chambre de croissance de cristal 21, du tridiméthylaminoarsine est irradié sur la surface du substrat en GaAs 47 selon un débit de 2 cm3/mn tandis que le substrat en GaAs 47 est chauffé à une température de 550 C. Le triméthylaminegallane est contrôlé selon un débit de 0,5 cm3/mn et il est introduit à l'intérieur du collecteur 25. Le triméthylaminegallane traverse la cellule d'éjection de gaz de matière brute 50 depuis le collecteur 25 et est irradié sur la surface du substrat en GaAs 47, de façon similaire au tridimétlhylaminoarsine. Au moyen de ces alimentations en matière brute, une couche tampon en
GaAs non dopé 3 (voir figure 2) est obtenue par croissance.
En irradiant du tridiméthylaminoarsine et du triméthylaminegallane, aucun dépôt n'apparaît sur la surface du film en nitrure de silicium 2 (voir figure 2) et un monocristal de GaAs croît seulement sur la surface cristalline en GaAs mise à nu entre les bandes de nitrure de silicium. Bien que ce monocristal de GaAs croisse jusqu'à une épaisseur d'environ 1 m, le cristal de GaAs croît également suivant la direction latérale sur le film en nitrure de silicium 2 et il se connecte à lui du fait de cette croissance. Pour finir, une couche tampon en GaAs non dopé 3 telle que représentée sur la figure 2 est obtenue par croissance.
Ici, le vide pendant la croissance épitaxiale vaut environ 2 x 10 3 Torr.
Puis du triméthylaminealane est en plus introduit afin de faire croître une couche tampon en AlGaAs non dopé 4 (voir figure 2) jusqu'à une épaisseur d'environ 0,2 ym. Puis en contrôlant l'introduction de triméthyaminealane et de triméthyaminesilane ((CH3)3 N
SiH3), qui sont des dopants du composé amine, au moyen de la commutation des vannes, l'hétérostructure
GaAs/AlGaAs telle que représentée sur la figure 2, c'est-à-dire la couche de transfert d'électrons en GaAs non dopé 5, la couche d'alimentation en porteurs en
AlGaAs de type N 6 et la couche capuchon en GaAs de type N+ 7, est formée comme représenté sur la figure 2.
Un dispositif de circuit intégré HEMT qui utilise la structure multicouche à hétérojonction telle que décrite ci-avant est formé et ses caractéristiques électriques sont mesurées. Le résultat est pratiquement similaire à celui obtenu pour le mode de réalisation qui précède.
Dans les modes de réalisation décrits ci-avant, le film isolant conformé formé sur le substrat en GaAs est réalisé en nitrure de silicium. Cependant, ce film isolant peut également être constitué par d'autres films isolants présentant une configuration électronique différente ainsi qu'une structure cristalline différente de celles de la couche semiconductrice, tel qu'un film en oxyde de silicium, qu'un film en oxyde GaAs, etc...
Par ailleurs, le motif du film isolant est constitué par des bandes présentant une largeur de 1 pm et un espacement de 1 ym. Cependant, le motif peut être également modifié de diverses façons. Par exemple, un motif semblable à un maillage comportant des bandes en croix formant des ouvertures de conformation matricielle entre elles d'une largeur d'environ 1 m comme représenté sur la figure 5A ou un motif matriciel formant des ouvertures en forme de bandes qui se croisent présentant une largeur de bande d'environ 1 pm comme représenté sur la figure 5B peuvent également être utilisés.
Pour faire croître des couches d'appauvrissement sur la surface cristalline sous-jacente mise à nu afin de recouvrir complètement la surface mise à nu, l'espacement du motif de couche isolante est de préférence choisi de manière à valoir environ 1 ym ou moins. Cependant, même lorsque la surface cristalline sous-jacente mise à nu ne peut pas être recouverte parfaitement par la couche d'appauvrissement, l'effet de la couche d'appauvrissement qui s'étend existe. Dans un tel cas, la largeur de l'ouverture ménagée dans le motif de la couche isolante peut valoir environ 1,5 pm ou moins.
Par ailleurs, la largeur ou la dimension du motif d'isolation est importante pour réaliser une croissance de bonne qualité de monocristaux dessus. La largeur ou dimension peut être choisie de manière à ne pas être supérieure à environ 1 pm.
Par ailleurs, il est préférable d'éviter l'effet de la couche d'appauvrissement sur le transfert des porteurs. Par exemple, dans le cas d'un HEMT, le gaz électronique en deux dimensions est de préférence espacé suffisamment du film isolant de telle sorte que la couche d'appauvrissement qui s'étend depuis le film isolant n'atteigne pas le gaz électronique en deux dimensions.
En outre, du TEGa et du TMAl sont utilisés en tant que matériaux de source de composé organique pour le procédé GSMBE et du TMAG, du TMAA, du tridiméthylaminoarsine et du triméthylaminesilane sont utilisés en tant que matériaux de source de composé amine et amino pour le procédé VCE. D'autres matériaux composites d' organo-métallique, d'autres matériaux composites amines ou d'autres matériaux composites amino peuvent également être utilisés.
Par ailleurs, une hétérostructure GaAs/AlGaAs a été utilisée en tant que matériaux semiconducteurs pour le substrat et pour la couche épitaxiale. D'autres matériaux semiconducteurs composites peuvent également être utilisés pratiquement sans limitation. Par exemple, le substrat peut être en InP ou en GaSb. Les couches épitaxiales peuvent être du InP, du InGaP, du
InGaAs, du InAlAs, du GaSb, du InGaSb, du InAlSb, etc... Il est également possible d'utiliser des cristaux mixtes quaternaires. Par ailleurs, il est possible de réaliser une croissance épitaxiale de GaAs ou de SiGe sur un substrat en Si.
Il apparaîtra à l'homme de l'art que divers dispositifs autres qu'un HEMT peuvent être fabriqués dans les multicouches semiconductrices obtenues par croissance épitaxiale, par exemple un MESFET (transistor métal-semiconducteur à effet de champ).
Bien que la présente invention ait été décrite en relation avec les modes de réalisation particuliers de l'invention, elle n'est pas limitée à ceux-ci. Il apparaîtra à l'homme de l'art que divers substitutions, variantes, perfectionnements, combinaisons, etc...
peuvent être réalisés pourvu que l'on reste dans le cadre et dans l'esprit de l'invention.

Claims (19)

REVENDICATIONS
1. Dispositif à semiconducteur caractérisé en ce qu'il comprend
un substrat semiconducteur monocristallin (1)
un film isolant (2) formé sur ledit substrat semiconducteur monocristallin (1) et présentant un motif qui laisse à nu de façon sélective la surface du substrat moyennant une largeur non supérieure à une valeur prédéterminée
une couche tampon semiconductrice (3, 4) obtenue par croissance épitaxiale sur ledit substrat semiconducteur monocristallin (1) de manière à recouvrir ledit film isolant (2) et à former des interfaces avec ledit film isolant (2) ; et
une couche active semiconductrice (5, 6) obtenue par croissance épitaxiale sur ladite couche tampon (3, 4).
2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que ladite couche tampon semiconductrice (3, 4) est non dopée et des couches d'appauvrissement s'étendant depuis ladite interface recouvrent la totalité de la surface duit substrat semiconducteur monocristallin (1), dans ladite couche tampon semiconductrice (3, 4).
3. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que lesdites couches d'appauvrissement n'atteignent pas ladite couche active semiconductrice (5, 6).
4. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que ledit film isolant (2) présente un motif en bandes en forme de lignes espacées.
5. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que ledit film isolant (2) présente un motif à maillage.
6. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que ledit film isolant (2) présente un motif matriciel qui laisse des ouvertures conformées en maillage.
7. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que ladite couche active semiconductrice (5, 6) inclut une hétérojonction
GaAs/AlGaAs.
8. Dispositif à semiconducteur selon la revendication 7, caractérisé en ce que ledit film isolant (2) est essentiellement constitué par du nitrure de silicium.
9. Dispositif à semiconducteur selon la revendication 7, caractérisé en ce que ledit dispositif à semiconducteur inclut une pluralité de transistors à mobilité électronique élevée.
10. Dispositif à semiconducteur selon la revendication 7, caractérisé en ce que ladite couche tampon semiconductrice (3, 4) inclut une multicouche en
GaAs/AlGaAs.
11. Dispositif à semiconducteur selon la revendication 10, caractérisé en ce que ladite couche active semiconductrice (5, 6, 7) inclut une multicouche en GaAs/AlGaAs/GaAs et le dispositif à semiconducteur comprend en outre des électrodes de source/drain (8, 9) formées sur la couche en GaAs la plus haute (7) et une électrode de grille (10) formée sur la couche en AlGaAs (5, 6).
12. Procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de
formation d'un film isolant sur un substrat semiconducteur monocristallin
conformation duit film isolant afin de mettre à nu de façon sélective la surface duit substrat semiconducteur monocristallin
puis croissance épitaxiale d'une couche tampon non dopée sur la totalité de la surface duit substrat semiconducteur monocristallin
croissance épitaxiale d'une multicouche semiconductrice incluant une couche active dans laquelle des porteurs sont transportés jusque dans un dispositif résultant, sur ladite couche tampon non dopée ; et
formation d'électrodes sur ladite multicouche semiconductrice.
13. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 12, caractérisé en ce que ladite étape de conformation du film isolant laisse un motif en bandes en forme de lignes espacées.
14. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 12, caractérisé en ce que ladite étape de conformation du film isolant consiste à ôter une partie du film isolant selon un motif en maillage.
15. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 12, caractérisé en ce que ladite étape de conformation du film isolant consiste à conférer au film isolant un motif en maillage.
16. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 12, caractérisé en ce que lesdites étapes de croissance épitaxiale utilisent une matière brute de composé organométallique.
17. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 16, caractérisé en ce que lesdites étapes de croissance épitaxiale sont effectuées sous une pression ambiante de 10-3 Torr ou sous un vide plus poussé.
18. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 12, caractérisé en ce que lesdites étapes de croissance épitaxiale utilisent une matière brute de composé à base d'amine.
19. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 18, caractérisé en ce que lesdites étapes de croissance épitaxiale sont effectuées sous une pression ambiante de l'ordre de 103 à 10 4 Torr.
FR9308405A 1992-07-10 1993-07-08 Dispositif a semiconducteur a effet de grille laterale reduit. Expired - Lifetime FR2693593B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18340892A JP3286920B2 (ja) 1992-07-10 1992-07-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
FR2693593A1 true FR2693593A1 (fr) 1994-01-14
FR2693593B1 FR2693593B1 (fr) 1996-06-07

Family

ID=16135262

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9308405A Expired - Lifetime FR2693593B1 (fr) 1992-07-10 1993-07-08 Dispositif a semiconducteur a effet de grille laterale reduit.

Country Status (3)

Country Link
US (2) US5410167A (fr)
JP (1) JP3286920B2 (fr)
FR (1) FR2693593B1 (fr)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036404B2 (ja) * 1995-05-25 2000-04-24 株式会社村田製作所 半導体装置とその製造方法
US5789771A (en) * 1996-12-11 1998-08-04 National Science Council Of Republic Of China Camel-gate field-effect transistor with multiple modulation-doped channels
JP3123940B2 (ja) * 1997-03-27 2001-01-15 日本電気株式会社 電界効果トランジスタおよびその製造方法
DE69834780T2 (de) * 1997-08-08 2006-10-19 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterlaservorrichtung , optisches Kommunikationssystem unter Verwendung desselben und Herstellungsverfahren
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
GB0220438D0 (en) * 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007112066A2 (fr) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Structures semi-conductrices à désaccord de réseau et procédés de fabrication de dispositif associés
WO2008030574A1 (fr) 2006-09-07 2008-03-13 Amberwave Systems Corporation Réduction des défauts par piégeage basé sur le rapport de forme
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
WO2011135809A1 (fr) * 2010-04-30 2011-11-03 住友化学株式会社 Substrat semi-conducteur et son procédé de fabrication, et dispositif électronique et son procédé de fabrication
JP2016174071A (ja) * 2015-03-17 2016-09-29 日本電信電話株式会社 結晶成長方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0352472A2 (fr) * 1988-07-25 1990-01-31 Texas Instruments Incorporated Hétéroépitaxie de matériaux semiconducteurs à résaux inégaux
EP0371686A1 (fr) * 1988-11-29 1990-06-06 Fujitsu Limited Dispositif à semi-conducteur et son procédé de fabrication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144949A (ja) * 1984-01-06 1985-07-31 Nec Corp 半導体装置の製造方法
JPS62130581A (ja) * 1985-11-30 1987-06-12 Fujitsu Ltd 半導体レーザの製造方法
JPH0744263B2 (ja) * 1987-02-17 1995-05-15 松下電器産業株式会社 光集積回路装置
JPH01150378A (ja) * 1987-12-07 1989-06-13 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
JPH06105797B2 (ja) * 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
US5276340A (en) * 1989-11-21 1994-01-04 Fujitsu Limited Semiconductor integrated circuit having a reduced side gate effect
US5204871A (en) * 1990-03-29 1993-04-20 Larkins Eric C Bistable optical laser based on a heterostructure pnpn thyristor
JPH0817185B2 (ja) * 1992-02-15 1996-02-21 サムスン エレクトロニクス カンパニー リミテッド 浮動電子通路電界効果トランジスタ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0352472A2 (fr) * 1988-07-25 1990-01-31 Texas Instruments Incorporated Hétéroépitaxie de matériaux semiconducteurs à résaux inégaux
EP0371686A1 (fr) * 1988-11-29 1990-06-06 Fujitsu Limited Dispositif à semi-conducteur et son procédé de fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YAZAWA M ET AL: "HETEROEPITAXIAL ULTRAFINE WIRE-LIKE GROWTH OF INAS ON GAAS SUBSTRATES", APPLIED PHYSICS LETTERS, vol. 58, no. 10, 11 March 1991 (1991-03-11), NEW YORK, USA, pages 1080 - 1082 *

Also Published As

Publication number Publication date
JPH0629213A (ja) 1994-02-04
FR2693593B1 (fr) 1996-06-07
JP3286920B2 (ja) 2002-05-27
US5622891A (en) 1997-04-22
US5410167A (en) 1995-04-25

Similar Documents

Publication Publication Date Title
FR2693593A1 (fr) Dispositif à semiconducteur à effet de grille latérale réduit.
US5920105A (en) Compound semiconductor field effect transistor having an amorphous gas gate insulation layer
US4477311A (en) Process and apparatus for fabricating a semiconductor device
FR2982078A1 (fr) Structure de transistor a haute mobilite d&#39;electrons, et procede
CN109964305B (zh) Iii族氮化物结构生长用成核层
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
FR2698722A1 (fr) Dispositif à composé semi-conducteur des groupes III-V du type d&#39;un transistor à mobilité électronique élevée.
EP3502049B1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur comprenant une ou plusieurs nanostructures
EP3117465A1 (fr) Transistor a effet de champ et a heterojonction.
FR2974242A1 (fr) Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
EP0045181A2 (fr) Dispositif semi-conducteur à jonction hétérogène à grande mobilité des électrons et procédé de fabrication
EP0472452B1 (fr) Transistor de puissance et procédé de réalisation
US6429103B1 (en) MOCVD-grown emode HIGFET buffer
JP3547320B2 (ja) ＧａＮ系化合物半導体装置
EP3561880A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
FR2924271A1 (fr) Dispositif electronique a champ electrique controle
EP3467867A1 (fr) Procede de fabrication d&#39;un composant electronique a heterojonction muni d&#39;une couche barriere enterree
FR2609293A1 (fr) Procede de fabrication de couches monocristallines de semi-conducteurs dopes
JP2002016262A (ja) 縦型電界効果トランジスタ
Aidam et al. Mbe of iii-nitride semiconductors for electronic devices
FR3049762A1 (fr) Structure semi-conductrice a base de materiau iii-n
FR3131075A1 (fr) Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
JP5483558B2 (ja) 半導体薄膜の形成方法
EP1517368B1 (fr) Protection de la surface du SiC par une couche de GaN
JP3350427B2 (ja) 半導体薄膜の形成方法