FR2974242A1 - Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n - Google Patents

Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n Download PDF

Info

Publication number
FR2974242A1
FR2974242A1 FR1101167A FR1101167A FR2974242A1 FR 2974242 A1 FR2974242 A1 FR 2974242A1 FR 1101167 A FR1101167 A FR 1101167A FR 1101167 A FR1101167 A FR 1101167A FR 2974242 A1 FR2974242 A1 FR 2974242A1
Authority
FR
France
Prior art keywords
layer
bgan
channel
structure according
electronic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1101167A
Other languages
English (en)
Other versions
FR2974242B1 (fr
Inventor
Abdallah Ougazzaden
Marie Antoinette Poisson
Vinod Ravindran
Ali Soltani
Jaeger Jean Claude De
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Universite de Lille 1 Sciences et Technologies
Thales SA
Alcatel Lucent SAS
Georgia Institute of Technology
Original Assignee
Centre National de la Recherche Scientifique CNRS
Universite de Lille 1 Sciences et Technologies
Thales SA
Alcatel Lucent SAS
Georgia Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Universite de Lille 1 Sciences et Technologies, Thales SA, Alcatel Lucent SAS, Georgia Institute of Technology filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR1101167A priority Critical patent/FR2974242B1/fr
Priority to PCT/EP2012/056945 priority patent/WO2012140271A1/fr
Priority to EP12717088.4A priority patent/EP2697831A1/fr
Priority to US14/111,163 priority patent/US20140327012A1/en
Publication of FR2974242A1 publication Critical patent/FR2974242A1/fr
Application granted granted Critical
Publication of FR2974242B1 publication Critical patent/FR2974242B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Une structure électronique de transistor HEMT, comprend une hétérojonction formée d'une première couche dite tampon (2), d'un premier matériau semi-conducteur à large bande interdite (M1), et d'une deuxième couche (3) d'un deuxième matériau semi-conducteur à large bande interdite (M2), avec une largeur de bande interdite Eg supérieure à celle Eg du premier matériau, et un gaz bidimensionnel d'électrons (2DEG) circulant dans un canal (C) délimité dans la première couche (2) sous l'interface (10) de l'hétérojonction. La première couche comprend en outre une couche (5) d'un matériau BGaN sous le canal (C), avec une concentration moyenne en bore d'au moins 0,1%, améliorant les performances électriques du transistor. Application aux composants hyperfréquence de puissance.

Description

Amélioration des propriétés de transport dans les transistors HEMTs composés de semi-conducteurs borés à large bande interdite (III-B)-N
DOMAINE DE L'INVENTION L'invention concerne une structure électronique de transistor à effet de champ à hétérojonction, dit transistor HEMT (pour High Electron Mobility Transistor) à base d'hétérostructures formées par des matériaux semi-conducteurs à large bande interdite, dits matériaux grands gaps.
DESCRIPTION DE L'ETAT DE L'ART Les matériaux semi-conducteurs à large bande interdite sont des matériaux semi-conducteurs qui présentent une largeur de bande interdite supérieure à environ 2ev, ce qui correspond au domaine des longueurs d'onde micrométriques, du proche infrarouge à l'UV profond. Ils comprennent typiquement les nitrures d'élément III, mais aussi le diamant et les oxydes comme l'oxyde de zinc.
Un nitrure d'élément III est une composition d'un ou plusieurs éléments de la colonne III, par exemple, B, Al, Ga, ln, qui forment un alliage avec l'azote N (élément V). On a des compositions binaires, tel que GaN ; ou des alliages ternaires, à deux éléments III tel que AIxGai_xN, InxAl1_xN, quaternaires à 3 éléments III BxAlyGal_X yN,, voire quinquénaires. Ces alliages sont réalisés par substitution partielle de l'un des éléments III par un autre élément de la même colonne III. Dans ces écritures de composition des matériaux, x et y sont des fractions comprises entre 0 et 1. Les transistors HEMT réalisés à partir de structures formées d'un empilement de nitrures d'éléments III, et plus généralement de matériaux semi-conducteurs grand gap, présentent des propriétés très intéressantes pour les applications hyperfréquence et/ou nécessitant de la puissance. Ces structures utilisent de manière connue différentes compositions III-N, en couches empilées. Chaque composition est choisie pour ses propriétés électroniques particulières, par exemple la masse effective des électrons, leur mobilité ou encore la largeur de la bande interdite. Des considérations sur les paramètres de maille sont aussi prises en compte dans le choix des compositions, puisqu'ils déterminent les possibilités de croissance de matériaux avec des bonnes qualités structurales. L'empilement des matériaux conduit à une structure électronique qui se caractérise notamment par le diagramme des bandes d'énergie correspondant. Le choix des matériaux III-N et leurs compositions pour réaliser une structure électronique de transistor HEMT répond ainsi à des considérations sur les largeurs de bande interdite, en fonction des propriétés et performances recherchées et sur les accords de maille qui conditionnent l'obtention de couches de matériaux à moindre défauts structuraux. En particulier, pour la conception de transistor à effet de champ de type HEMT, une structure électronique connue, de matériaux semi-conducteurs à grande largeur de bande interdite, est une hétérostructure comprenant la superposition d'une couche d'un premier matériau semi-conducteur à large bande interdite (la zone de barrière) sur une couche d'un deuxième matériau semi-conducteur aussi à large bande interdite (la zone active) mais dans laquelle le premier matériau à un gap supérieur à celui du deuxième matériau.
Le contexte de l'invention étant lié à ces hétérostructures formées d'empilement de couches de matériaux semi-conducteurs à large bande interdite le terme "matériau", utilisé seul, est à comprendre comme étant un matériau semi-conducteur à large bande interdite Eg dans la suite de l'exposé.
Comme illustré schématiquement sur la figure 1, une structure électronique de transistor HEMT est constituée essentiellement de trois matériaux : - un substrat 1, - une couche 2 dite couche tampon, d'un matériau M~ 25 présentant un gap Eg1, - une couche 3 dite couche barrière, d'un matériau M2 présentant un gap Eg2, où Eg1 est inférieur à Eg2.
Cette structure permet la formation et la circulation d'un gaz 30 bidimensionnel d'électrons 2DEG dans un canal C formé dans le matériau mi à plus petit gap Eg1, à l'interface 10 (ou interface M2-M1), entre les deux matériaux M2/M1 de l'hétérojonction. Comme illustré sur la figure 3, ce canal correspond à un confinement des électrons dans un puits quantique QW qui se forme à l'interface 10 (ou interface M2-M1) entre les deux matériaux 35 M2/M1.
Ces structures à hétérojonction à base d'un empilement de matériaux semi-conducteurs à grande largeur de bande interdite offrent des perspectives particulièrement intéressantes quant à l'obtention de transistors HEMT performants pour les applications hyperfréquence de puissance (allant de 2 GHz à 100 GHz voire au-delà), et font l'objet de nombreuses recherches afin d'obtenir les structures les plus favorables qui associent une forte densité de gaz d'électrons bidimensionnel ns associé à une mobilité des porteurs la plus élevée possible, dans le but d'obtenir des transistors à fort courant de drain, condition nécessaire pour une amplification en puissance 1 o efficace. Une propriété importante de l'hétérojonction M2/M1, est le bon confinement des électrons dans le puits quantique QW, crucial pour l'efficacité du transport électronique du transistor. Pour améliorer ce confinement, on cherche généralement à 15 augmenter la résistivité du matériau Ml de la couche tampon, pour éviter les fuites d'électrons depuis le canal C vers le substrat qui créé une conduction parallèle. Il est en effet difficile d'obtenir un matériau III-V naturellement résistif. Dans ce contexte, on a proposé des hétérostructures insérant sous la couche canal dans le matériau M1, une couche d'un autre matériau avec 20 un gap plus élevé que celui du matériau Ml, et éventuellement dopé Fe. Ces hétérostructures se montrent en pratique décevantes, lors de l'utilisation en hyperfréquence, du fait d'une augmentation significative de la quantité d'impuretés dans la structure, créant de manière irréversible des pièges, sources de dégradation des performances du transistor. Celles-ci sont 25 observées sur la caractéristique Ids(Vds) par une dégradation du courant. Une autre voie d'amélioration du confinement du gaz bidimensionnel d'électrons pour les structures à hétérojonction M2/M1, avec AIGaN/GaN, a été proposée dans la publication IEEE Electron Device Letters Vol.27, N°.1, Janvier 2006, "AIGaN/GaN High Electron Mobility Transistors 30 with an InGaN Back-Barriers" de T. Palacios et al. Elle consiste en l'insertion d'une couche mince d'InGaN sous la couche GaN tampon de la structure HEMT conventionnelle AIGaN/GaN. Cette publication montre que l'alliage InGaN, bien qu'ayant un plus petit gap que le GaN, accroît le niveau de la bande de conduction de la structure, grâce à des effets importants de 35 polarisation électrostatique dans ce type de matériau. La couche InGaN forme ainsi une barrière électrostatique qui permet un confinement plus efficace du gaz d'électrons bidimensionnel dans le canal de GaN. Cependant, la mise en oeuvre pratique, industrielle, de cette solution s'avère difficile, compte-tenu des températures très différentes à utiliser pour la croissance des différents matériaux de cette structure. Plus précisément, la croissance d'InGaN s'effectue à une température autour de 700°C, bien inférieure à celles du GaN ou de l'AIGaN, qui se situent autour de 1000°C et 1300°C respectivement. Or il n'est pas possible d'envisager d'abaisser la température de croissance du GaN, car cela conduirait à réduire ses qualités structurales et électroniques. Aussi, l'incorporation d'aluminium pour former la couche AIGaN impose de toute façon d'aller-au-delà de 1000°C. Il n'est pas possible non plus d'envisager de passer, en quelques fractions de seconde, à l'interface InGaN/GaN, de 700°C à 1000°C : cela aurait des effets très néfastes sur les propriétés électroniques du matériau GaN et structurales du matériau InGaN avec des risques de cassures notamment. La présente invention propose une nouvelle voie pour améliorer le confinement du gaz bidimensionnel d'électrons dans le canal.
Dans l'invention on s'est intéressé aux études rapportées dans la publication de A. Ougazzaden et al, "Progress on new wide bandgap materials BGaN, BgaAIN and their potential applications", Proc. Of SPIE Vol. 6479 (2007) conduites sur les qualités électriques et structurales de minces couches de BGaN. Il ressort de ces études que l'incorporation de bore jusqu'à 2% augmentait significativement la résistivité et la mobilité des porteurs de charge par rapport au matériau GaN. Ces deux propriétés électriques sont corrélées à une très bonne qualité cristalline de la structure des matériaux BGaN. Cette publication montre qu'avec une composition de bore d'au moins 1%, la couche BGaN peut être caractérisée comme semi- isolante (>102 ohms.cm) et peut donc être utilisée comme couche tampon dans une structure HEMT. Comme l'incorporation du bore est uniforme en volume, l'épaisseur de la couche BGaN peut être très mince ou épaisse (de quelques dixièmes de nanomètres à quelques microns). Par ailleurs, le BGaN offre de bonnes caractéristiques en terme de correspondance de maille avec les substrats de croissance usuels (AI2O3, SiC (4H-6H), Si (111, 100, 110), GaN (monocristallin), substrats composites, ou à grand gap comme l'AIN ou le diamant poly- ou monocristallin) qui présentent une bonne conductivité thermique. En outre, comme détaillé dans la publication "Bandgap bowing in BGaN thin films" de A.Ougazzaden et al, Applied Physics letters 93, 083118 (2008), le ternaire BGaN possède une largeur de bande interdite inférieure à celle du binaire GaN, pour de faibles taux d'incorporation de bore, ainsi qu'une polarisation électronique du matériau importante, à l'image de l'InGaN.
RESUME DE L'INVENTION Dans l'invention, on a ainsi eu l'idée d'utiliser une couche BGaN, comme barrière électrostatique, plutôt que l'InGaN sous le canal. On bénéficie alors d'un double effet, de barrière de potentiel favorisant le confinement des électrons dans le puits de potentiel et d'augmentation de la résistivité de la structure sous le canal, empêchant la fuite d'électrons vers le substrat. Ces deux effets sont obtenus pour de faibles quantités de bore, à partir de 0,1%, permettant une mise en oeuvre aisée d'une telle structure 20 avec les techniques de l'état de l'art. L'invention concerne donc une structure de transistor HEMT, comprenant -au moins une première couche dite tampon, d'un premier matériau semi-conducteur à large bande interdite Eg1, et une deuxième couche d'un 25 deuxième matériau semi-conducteur à large bande interdite Eg2, avec une largeur de bande interdite Eg2 supérieure à celle Eg1, et -un gaz bidimensionnel d'électrons qui circule dans un canal délimité dans la première couche à l'interface entre la première couche et la deuxième couche. 30 Selon l'invention, la première couche comprend au moins une couche d'un matériau BGaN sous le canal, avec une concentration moyenne en bore d'au moins 0,1%. Cette couche BGaN peut être réalisée sous forme d'une couche de BGaN dans la couche tampon, sous le canal, qui présente une 35 concentration uniforme de bore sur toute l'épaisseur ; ou qui présente une concentration graduée ou en marches d'escalier sur l'épaisseur, partant d'une concentration nulle, et croissante avec l'épaisseur, vers le canal. Quand la couche tampon est une couche du binaire GaN, ou d'un alliage de GaN, des clusters de BGaN peuvent être réalisés directement dans la couche tampon. Cette couche de confinement peut encore se présenter sous forme d'un super réseau de couches très fines alternant successivement du BGaN et du GaN ou de l'AIN. L'invention concerne aussi une utilisation d'autres couches de 10 BGaN à des fins de perfectionnements de la structure électronique du transistor HEMT. Dans un premier perfectionnement, la structure comprend une couche de BGaN comme couche de nucléation, permettant d'améliorer la qualité structurale de la deuxième couche obtenue par croissance de 15 matériau à partir de cette couche de nucléation. Ce sont ici les qualités structurales du BGaN qui sont exploitées. Dans un autre perfectionnement, la structure comprend une couche de BGaN ou de BN comme couche de passivation en surface, pour minimiser l'influence des pièges éventuels en surface. Ce sont ici les 20 propriétés résistives du BGaN ou du BN qui sont avantageusement exploitées.
D'autres avantages et caractéristiques de l'invention sont détaillés par la description de plusieurs modes de réalisation de l'invention, et en 25 référence aux dessins annexés, dans lesquels : la figure 1 illustre schématiquement une structure électronique pour un transistor HEMT, selon l'état de l'art; les figures 2 et 3 illustrent respectivement, une structure électronique pour transistor HEMT dans un premier exemple de 30 mise en oeuvre de l'invention, et un diagramme correspondant des bandes d'énergie avec l'emploi d'une couche mince de BGaN et la formation d'une barrière électrostatique; les figures 4 et 5 illustrent respectivement, une structure électronique pour transistor HEMT dans un second exemple de 35 mise en oeuvre de l'invention, et un diagramme correspondant des bandes d'énergie avec l'emploi d'une couche graduée en composition de bore et la formation d'une barrière électrostatique dont le sommet se trouve à l'extrémité côté gaz; les figures 6 et 7 illustrent respectivement, une structure électronique pour transistor HEMT dans un troisième exemple de mise en oeuvre de l'invention, et un diagramme correspondant des bandes d'énergie avec l'emploi d'une couche épaisse de BGaN et la formation d'une barrière électrostatique plus large; la figure 8 représente une structure de couche BGaN de type super-réseaux, qui peut être utilisée dans les structures illustrées aux figures 2, 4 et 6; la figure 9 illustre une autre structure de couche BGaN du type à incorporations localisées en volume; et la figure 10 illustre une structure comprenant des perfectionnements selon l'invention.
DESCRIPTION DETAILLEE À titre liminaire on remarquera que les figures illustrant les empilements de couches de la structure électronique ne sont pas à l'échelle. Notamment, les épaisseurs ne sont pas représentées de manière proportionnelle. Par ailleurs, dans un souci de simplification des références, les éléments communs à toutes les structures portent les mêmes références. L'invention va être plus particulièrement décrite dans un exemple non limitatif d'application à une structure électronique pour transistor HEMT, à base de nitrures d'éléments III, et plus particulièrement, à hétérojonction AIGaN/GaN. AIGaN est le matériau M2 de la couche barrière présentant un gap Eg2 plus grand que celui, Eg1 du premier matériau M1 de la couche tampon, qui est le GaN.
Selon l'invention, la structure comprend une couche BGaN dans la couche tampon, sous le canal. Un premier exemple d'une structure électronique selon l'invention est illustré sur la figure 2. Elle comprend l'empilement de couches suivant dans l'ordre de croissance (d'empilement) : - un substrat 1, semi-isolant, spécifique de la filière, c'est-à-dire accordé ou partiellement accordé en maille avec les matériaux formant l'hétérostructure et obtenus par croissance cristallographique à partir de ce substrat. Différents types de substrats sont couramment utilisés : des substrats bas coût tels que Si, avec des orientations cristallines (111), (100), (110), AI2O3 monocristallin, le SiC (4H, 6H) dont le coût est élevé. Les substrats composites tels que SopSiC (Silicium-Oxyde-SiC polycristallin), SiCopSiC (SiC monocristallin- Oxyde-SiC polycristallin), le diamant polycristallin ; les substrats ZnO, les substrats SiC (dans une moindre mesure) et les substrats en diamant monocristallin sont des matériaux qui présentent de bonnes propriétés pour la dissipation thermique. On peut également citer les substrats dits "pseudo substrats" de GaN, AIN, ZnO ou encore les substrats souples, tels que le Kapton, PTFE (polytétrafluoroéthylène) sur lequel on a reporté l'épimatériau. La liste des substrats ne se prétend pas exhaustive. Le choix du substrat est étroitement lié au cahier des charges de l'application, en tenant compte du coût, des performances attendues, ainsi que du paramètre de maille des couches de matériaux de l'hétérostructure envisagée. On notera que ce substrat peut-être un substrat temporaire, utilisé pour la réalisation de l'épitaxie, par croissance de matériaux. II peut ensuite être enlevé par toute technique connue, pour reporter la structure ainsi détachée de son substrat de croissance, sur un autre substrat, par exemple un verre, un substrat souple ou un substrat ayant une bonne conductivité thermique. Une structure électronique peut ainsi être provisoirement sans substrat, ou avoir un substrat final, dans le composant, qui n'est pas le substrat de croissance. - une couche tampon 2 ("template" ou "buffer" dans la littérature anglo-saxonne) d'un nitrure, dans l'exemple GaN, composée généralement d'une première couche GaN 2a qui sert de manière connue, de matériau de base de bonne qualité cristallographique, pour la croissance cristallographique d'une deuxième couche 2b de GaN ayant des qualités structurales excellentes. En effet, le gaz bidimensionnel d'électrons va se former dans cette couche proche de l'hétérojonction. - une couche barrière 3 formée d'un matériau à plus grand gap. 35 Dans l'exemple cette couche est une composition grand gap d'AIGaN ou d'InAIN, telle que AI0,32Gao,68N (x=0,32). Ce pourrait être aussi une couche d'AIN. En pratique la couche barrière peut comprendre plusieurs couches élémentaires (non illustré), notamment une couche dopée, appelée couche donneuse qui fournit les électrons libres qui vont participer à former le gaz bidimensionnel d'électrons dans la couche tampon, et une couche non intentionnellement dopée, appelée espaceur, entre la couche dopée et la couche tampon, qui favorise la mobilité des électrons dans le canal de transport du gaz bidimensionnel d'électrons. On n'envisage pas de dopage dans les structures nitrures... le dopage est souvent inutile, les électrons venant essentiellement de la surface par effet de polarisation piézoélectrique et de génération spontanée. -une couche de passivation 4 ("cap layer" dans la littérature anglo-saxonne) comme illustrée sur la figure 1 peut être prévue (non illustrée sur la figure 2), formée dans un matériau présentant une largeur de bande interdite plus faible que le matériau M2 de la couche barrière, et qui est fortement dopée type n, pour permettre la réalisation des contacts ohmiques de source et drain (non représentés) du transistor HEMT. C'est par exemple une couche de GaN fortement dopée type n. La couche de passivation sera peu utilisée lorsque la qualité structurale de la couche est bonne. Elle permet surtout d'empêcher l'oxydation de l'Aluminium dans la couche barrière. Si passivation il y a, un dopage éventuel pourra être réalisé sous les contacts exclusivement. Selon l'invention, la structure comprend en outre une couche 5 de BGaN dans la couche tampon 2, sous le canal C.
Dans l'exemple illustré d'une couche GaN 2a contenant le canal C, obtenue par recroissance d'une couche GaN 2b, comme expliqué ci-dessus, la couche BGaN est insérée entre la couche GaN 2a et la couche GaN 2b. La notation BGaN est à comprendre dans toute la description comme englobant aussi bien le ternaire BGaN, et des alliages d'ordres plus élevés, c'est-à-dire que cela peut aussi être un quartenaire BInGaN, BAIGaN, ou un quintenaire BAIInGaN. Cette remarque s'applique aux autres matériaux de la structure. Dans ce premier exemple de structure, la couche BGaN est une 35 couche mince, d'épaisseur de l'ordre de 1 nanomètre, avec une concentration uniforme en bore. Le matériau BGaN est un ternaire, avec une concentration en bore de l'ordre de 4%, ce qui s'écrit : Bo,o4Gao,96N- Le diagramme des bandes d'énergie obtenu par modélisation, pour cette structure, est illustré sur la figure 3. II montre les niveaux d'énergie, en électrons volts, de la bande de valence BV et la bande de conduction BC obtenus (axe vertical de gauche), ainsi que la répartition de la densité d'électrons dans la structure (en cm-3) (axe vertical de droite), sur la hauteur de la structure suivant l'axe transversal Y (nanomètres). L'origine Y=O, correspond à la surface de la couche 3 (figure 2). II met en évidence la formation du puits de potentiel triangulaire QW à l'interface 10 entre les deux matériaux AIGaN (M2) et GaN (M1). Les courbes d'énergie des bandes de valence et de conduction présentent une décroissance suivie d'une recroissance très marquées à l'endroit de l'interface 10, correspondant à la formation du puits de potentiel QW. Ce puits de potentiel confine le gaz bidimensionnel d'électrons 2DEG à l'interface, comme illustré par la courbe de répartition de la densité d'électrons représentée en pointillé sur la figure. Dans ce puits, la densité d'électrons ns y est maximum. C'est le principe du gaz 2D lié à l'hétérojonction. La présence de la couche BGaN 5 sous le canal C de la structure selon l'invention, se traduit en outre dans le diagramme de bandes par la création de deux pics d'énergie 11 qui correspondent aux bandes de valence et de conduction du BGaN : ces pics forment une barrière électrostatique qui rend plus difficile la fuite des électrons en dehors du puits. Le confinement des électrons dans le puits de potentiel QW à l'interface 10 est ainsi amélioré. Cette barrière est dans cet exemple assez étroite, correspondant à la faible épaisseur, 1 nm dans l'exemple, de la couche BGaN 5. La couche BGaN a un autre effet, celui d'augmenter la résistivité de la structure sous le canal, empêchant la fuite des électrons vers le substrat.
Ainsi, la couche BGaN a deux effets qui tendent chacun à améliorer le confinement du gaz bidimensionnel d'électrons : d'une part parce que la couche BGaN modifie, en l'améliorant, le diagramme de bandes d'énergie ; et d'autre part parce que la couche BGaN augmente la résistivité de la structure sous le canal, empêchant les fuites d'électrons du canal vers le substrat.
Les figures 4 et 6 représentent deux autres exemples de structure selon l'invention, et les figures 5 et 7, leurs diagrammes de bandes d'énergie respectifs. Ces figures montrent que selon la concentration et l'épaisseur de la couche BGaN, on peut augmenter et/ou élargir la barrière électrostatique créée par la couche BGaN, améliorant le confinement du gaz bidimensionnel d'électrons. Sur la figure 4, la couche BGaN est plus épaisse, de l'ordre de 50nm (contre 1 nm dans l'exemple illustré sur la figure 2), mais avec une concentration en bore qui est abrupte, ou graduée en marches d'escalier : la concentration en bore est nulle à l'interface avec la couche 2b, et va croissante vers le canal (dans la couche 2a), par exemple jusqu'à 4%. La figure 5 du diagramme des bandes correspondant montre un effet barrière électrostatique 12 accentué et plus large. L'utilisation d'un gradient de concentration de bore sur une plus grande épaisseur de couche permet ainsi de former une barrière électrostatique plus distinctive qui va limiter davantage le mouvement des électrons en dehors du puits de potentiel. Sur la figure 6, la couche BGaN est encore plus épaisse, de l'ordre de 100nm, mais avec une très faible concentration en bore, de l'ordre de 1% (Bo,o1Gao,99N). La figure 7 du diagramme des bandes correspondant montre que l'on obtient une barrière électrostatique 13 encore plus large, en lien avec la plus grande épaisseur de la couche. Cette structure est très intéressante car on sait facilement produire une telle couche à faible concentration de bore. Et même à ces faibles concentrations de bore, les effets de barrière électrostatique et d'augmentation de la résistivité de la structure sous le canal sont observés. En pratique, les couches de BGaN utilisées conformément à l'invention sont caractérisées par une concentration moyenne en Bore, d'au moins 0,1 %. L'épaisseur de la couche va de préférence de 1 nanomètre à 30 plusieurs centaines de nanomètres environ. L'invention qui vient d'être décrite dans un exemple de structure à hétérojonction AIGaN/GaN, prévoit ainsi l'insertion d'une couche BGaN dans la couche tampon, sous le canal, pour obtenir un double effet de modification favorable du diagramme de bandes avec formation d'une barrière électrostatique d'autant plus large que la couche BGaN est large, et d'augmentation de la résistivité de la structure sous le canal. L'invention s'applique notamment plus généralement à toutes les structures à hétérojonction obtenues avec des couches choisies parmi les binaires de nitrures d'éléments III, c'est-à-dire AIN, GaN, InN, BN, et les ternaires, quaternaires ou quintenaires formés à partir de ces binaires. Elle s'applique plus généralement à des structures de transistor HEMT à base de matériaux semi-conducteur à grande largeur de bande interdite, comprenant les matériaux semi-conducteur III-V, le diamant ou l'oxyde de zinc (et tout autre matériau cité plus haut). Le premier matériau M1 sera de préférence un nitrure d'éléments III, sous forme binaire, typiquement AIN, ou d'un alliage ternaire ou quaternaire formé à partir d'un binaire de la liste suivante : AIN, GaN, InN, BN. Ce peut aussi être du diamant ou un oxyde de zinc ZnO. Le deuxième matériau M2 peut être un nitrure d'élément III, et notamment un binaire (AIN, GaN, InN, BN), ou un alliage ternaire ou un quaternaire formé à partir d'un binaire de la liste AIN, GaN, InN, BN. En pratique, la couche BGaN sur la couche tampon 2a peut être obtenue de différentes manières, en utilisant l'éventail des techniques de croissance de ce matériau disponible à l'heure actuelle, c'est-à-dire typiquement : les techniques d'épitaxie par jet moléculaire (MBE), ou en phase vapeur ; la technique des organo-métalliques (MOCVD) ou hybride (HVPE) ; les techniques d'implantation de bore dans une couche de GaN, et les techniques de diffusion, avec phases de dépôt et recuit. Ces techniques permettent en outre de manière connue de former la couche BGaN de différentes manières. Notamment : -la couche BGaN peut être formée avec une concentration homogène, uniforme, de bore dans le volume, comme dans l'exemple illustré sur la figure 1. -la couche BGaN peut aussi être formée avec une concentration abrupte ou graduée en marches d'escalier, partant de 0, et croissant en allant vers le canal, jusqu'à une concentration supérieure, par exemple 4%, comme schématiquement illustré sur la figure 4. -la couche de BGaN peut être aussi réalisée sous forme d'un super- réseau (super lattice en anglais) formé d'une alternance de couches très fines, par exemple une alternance de couches BGaN et GaN, comme illustré schématiquement dans la structure de la figure 8, sur une épaisseur de structure déterminée, dans l'exemple 50 nm, pour atteindre une concentration moyenne équivalente. On peut aussi envisager une alternance de couches BGaN et AIN. -la couche BGaN peut encore être réalisée en formant une couche GaN ou BGaN, avec des incorporations localisées en volume de BGaN plus concentrées en bore, formant des petits volumes ou "clusters" 20 dans la couche tampon environnante, comme schématiquement illustré sur la figure 9. L'épaisseur de la couche environnante et la densité des clusters et les concentrations respectives de la couche environnante et des clusters 20 sont déterminées pour obtenir la concentration moyenne recherchée. Lorsque la couche tampon 2a est une couche de GaN (GaN ou alliage de GaN avec d'autres éléments de la colonne III), ces clusters peuvent être réalisés directement dans la couche tampon. La couche environnante dans laquelle sont réalisés les clusters BGaN peut aussi être une couche insérée dans la couche tampon 2 de la structure. Dans l'invention, on propose en outre de perfectionner la structure de transistor HEMT décrite précédemment, en utilisant les propriétés électriques, notamment résistives, et les qualités structurales des couches BGaN à d'autres niveaux dans la structure, améliorant encore les performances électriques du transistor HEMT. La figure 10 illustre ces perfectionnements dans un exemple de structure à hétérojonction AIGaN/GaN. Un premier perfectionnement consiste à utiliser une couche BGaN à faible concentration de bore à l'interface entre le substrat et la couche tampon, pour une utilisation comme couche de nucléation 6 pour la croissance de la couche tampon. Cette couche de BGaN déposée sur le substrat 1, dans une épaisseur pouvant aller jusqu'à 2µm, agit alors comme filtre de dislocation favorable pour obtenir une couche tampon 2 ayant de très bonnes qualités structurales. Dans ce cas, cette couche 6 de nucléation sera de préférence réalisée par la technique des clusters présentée à la figure 9. Un deuxième perfectionnement consiste à utiliser une couche BGaN à faible concentration de bore, pour réaliser la couche 4 de passivation de surface pour ses propriétés résistives, la couche de passivation ayant pour fonction de réduire les éventuels pièges en surface de la structure. Dans ce cas, cette couche BGaN 4 de passivation sera de préférence réalisée avec une concentration uniforme en bore, ou en super-réseau. En alternative au BGaN, on peut aussi utiliser du BN, qui offre des propriétés résistives aussi intéressantes, pour cette couche 4 de passivation de surface. Un troisième perfectionnement consiste à utiliser une couche BGaN ou BN, pour favoriser la dissipation thermique de la structure HEMT. Favoriser la dissipation thermique dans la structure est en effet un aspect important dans toutes les applications de puissance. Or le BGaN et le BN sont de bons conducteurs thermiques, notamment ils sont meilleurs conducteurs thermiques que le SiN ou le SiO2 utilisés couramment pour la couche 4, pour la passivation de la structure. On propose ainsi avantageusement de réaliser une couche BGaN ou BN, en surface de la structure, dans le but de réduire le pont thermique avec un radiateur éventuel placé au-dessus de la structure. Puisqu'on a vu précédemment qu'une telle couche BGaN ou BN pouvait aussi être utilisée pour la passivation, deux variantes de réalisation sont envisageables : -réaliser une couche BGaN ou BN en surface de la structure pour former la couche de passivation 4, et ainsi à la fois réaliser la passivation de la structure et réduire le pont thermique entre la zone active en dessous d'elle, et un radiateur éventuel placé au-dessus. -réaliser une couche BGaN ou BN sur une couche de passivation 4, par exemple SiN. On a alors la superposition couche de passivation 4/couche 7 BGaN ou BN comme illustré sur la figure 10.
On peut aussi envisager un refroidissement par le bas de la structure et réaliser une couche BGaN ou BN sous la couche tampon, telle la couche 6 illustrée sur la figure 10. II faut alors prévoir un report de la structure sur un substrat 1 adéquat (ex : SiC, diamant, avec une interface et/ou un collage compatible thermiquement) pour améliorer la conductivité thermique dans le volume et la résistance thermique totale. La couche 6 peut alors servir de couche de nucléation dans le processus de fabrication de la structure, puis de couche favorisant la dissipation thermique, après report sur un substrat adéquat.
Les différents perfectionnements décrits peuvent être utilisés séparément ou en combinaison, selon les qualités et performances recherchées pour le transistor HEMT réalisé avec cette structure. L'invention qui vient d'être décrite permet de réaliser des transistors HEMT très performants, avec des propriétés électriques améliorées.

Claims (14)

  1. REVENDICATIONS1. Structure électronique de transistor HEMT, comprenant -au moins une première couche dite tampon (2), d'un premier matériau semi-conducteur à large bande interdite Eg1 (M1), et une deuxième couche (3) d'un deuxième matériau semi-conducteur à large bande interdite Eg2 (M2), avec une largeur de bande interdite Eg2 supérieure à celle Eg1, et -un gaz bidimensionnel d'électrons (2DEG) qui circule dans un canal (C) délimité dans la première couche (2) à l'interface (10) entre la première couche et la deuxième couche, la structure étant caractérisée en ce que la première couche comprend au 10 moins une couche (5) d'un matériau BGaN sous le canal (C), avec une concentration moyenne en bore d'au moins 0,1%.
  2. 2. Structure électronique selon la revendication 1, dans laquelle la couche BGaN (5) sous le canal a une épaisseur comprise entre 1 nanomètre et une centaine de nanomètres. 15
  3. 3. Structure électronique selon la revendication 1 ou 2, comprenant une couche BGaN (6) à l'interface entre la couche tampon (2) et un substrat (1) de la structure, comme couche de nucléation, formant filtre de dislocation lors de la croissance de la couche tampon (2).
  4. 4. Structure électronique selon la revendication 1 ou 2, 20 comprenant une couche BGaN ou BN (6) à l'interface entre la couche tampon (2) et un substrat (1) de la structure pour favoriser la dissipation thermique du transistor HEMT.
  5. 5. Structure électronique selon l'une quelconque des revendications 1 à 4, comprenant une couche BGaN ou BN (4) en surface 25 de la structure, sur la couche barrière (3), ladite couche BGaN ou BN servant de couche de passivation de surface, et permettant une dissipation thermique par le dessus de la structure.
  6. 6. Structure électronique selon l'une quelconque des revendications 1 à 4, comprenant une couche de passivation (4) formée sur 30 la couche barrière (3), et une couche BGaN ou BN (7) sur la couche de passivation (4) permettant une dissipation thermique par le dessus de la structure.
  7. 7. Structure électronique selon l'une quelconque des revendications 1 à 6, dans laquelle la couche BGaN (5) sous le canal est à concentration en volume uniforme de bore.
  8. 8. Structure électronique selon l'une quelconque des revendications 1 à 6, dans laquelle la couche BGaN (5) sous le canal est à concentration en bore graduée ou en marches d'escalier, croissante dans la direction du canal.
  9. 9. Structure électronique selon l'une quelconque des revendications 1 à 6, dans laquelle la couche BGaN (5) sous le canal est un super-réseau alternant des couches BGaN avec des couches GaN ou avec des couches AIN.
  10. 10. Structure électronique selon l'une quelconque des revendications 1 à 6, dans laquelle la couche BGaN (5) sous le canal est formée d'une couche environnante de GaN ou BGaN, incorporant localement du BGaN en volume en différentes zones (20) dites "clusters", avec une teneur en bore supérieure à celle de la couche environnante.
  11. 11. Structure électronique selon la revendication 3, dans laquelle la couche BGaN (6) réalisée comme couche de nucléation à l'interface entre la couche tampon (2) et le substrat (1) de la structure est à incorporation locale en volume de BGaN en différentes zones (20) dites "clusters".
  12. 12. Structure électronique selon l'une quelconque des revendications précédentes dans laquelle lesdits premier et deuxième matériaux sont des nitrures d'élément III.
  13. 13. Structure électronique selon la revendication 12, dans laquelle le premier matériau est un binaire GaN, ou un alliage de ce binaire avec un ou des éléments III ou V, et le deuxième matériau est un alliage ternaire AIGaN ou un alliage de ce ternaire avec des éléments III ou V.
  14. 14. Dispositif électronique comprenant au moins un transistor HEMT avec une structure électronique selon l'une quelconque des 30 revendications précédentes.
FR1101167A 2011-04-14 2011-04-14 Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n Active FR2974242B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1101167A FR2974242B1 (fr) 2011-04-14 2011-04-14 Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
PCT/EP2012/056945 WO2012140271A1 (fr) 2011-04-14 2012-04-16 Transistors hemts composes de semi - conducteurs bores a large bande interdite (iii-b) -n
EP12717088.4A EP2697831A1 (fr) 2011-04-14 2012-04-16 Transistors hemts composes de semi - conducteurs bores a large bande interdite (iii-b) -n
US14/111,163 US20140327012A1 (en) 2011-04-14 2012-04-16 Hemt transistors consisting of (iii-b)-n wide bandgap semiconductors comprising boron

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1101167A FR2974242B1 (fr) 2011-04-14 2011-04-14 Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n

Publications (2)

Publication Number Publication Date
FR2974242A1 true FR2974242A1 (fr) 2012-10-19
FR2974242B1 FR2974242B1 (fr) 2013-09-27

Family

ID=46001196

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1101167A Active FR2974242B1 (fr) 2011-04-14 2011-04-14 Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n

Country Status (4)

Country Link
US (1) US20140327012A1 (fr)
EP (1) EP2697831A1 (fr)
FR (1) FR2974242B1 (fr)
WO (1) WO2012140271A1 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245991B2 (en) * 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
CN107248528B (zh) * 2017-06-09 2019-10-11 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法
WO2019073411A1 (fr) * 2017-10-11 2019-04-18 King Abdullah University Of Science And Technology Dispositifs semi-conducteurs ayant des hétérojonctions d'une couche d'alliage ternaire au nitrure d'indium et d'aluminium et une deuxième couche d'alliage ternaire au nitrure du groupe iii
WO2019077420A1 (fr) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology Transistor à haute mobilité d'électrons ayant une couche intermédiaire en alliage de nitrure de bore et procédé de production
CN117637954B (zh) * 2024-01-25 2024-04-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117650174A (zh) * 2024-01-30 2024-03-05 江西兆驰半导体有限公司 一种Si基GaN HEMT外延层及其制备方法
CN117954489B (zh) * 2024-03-26 2024-06-11 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt
CN118676200A (zh) * 2024-08-23 2024-09-20 江西兆驰半导体有限公司 Hemt外延片及其制备方法、hemt

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096692A1 (en) * 2000-08-09 2002-07-25 Fumihiko Nakamura Insulating nitirde layer and process for its forming, and semiconductor device and process for its production
US20060108606A1 (en) * 2004-11-23 2006-05-25 Saxler Adam W Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
US20060118824A1 (en) * 2003-08-08 2006-06-08 Sanken Electric Co., Ltd. Semiconductor device with reduced leakage current, and method of fabrication
US20080296616A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon nanoscale patterned interface
FR2924270A1 (fr) * 2007-11-27 2009-05-29 Picogiga Internat Soc Par Acti Procede de fabrication d'un dispositif electronique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340824B1 (en) * 1997-09-01 2002-01-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
WO2005024955A1 (fr) * 2003-09-05 2005-03-17 Sanken Electric Co., Ltd. Dispositif a semi-conducteurs
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US20080258135A1 (en) * 2007-04-19 2008-10-23 Hoke William E Semiconductor structure having plural back-barrier layers for improved carrier confinement
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096692A1 (en) * 2000-08-09 2002-07-25 Fumihiko Nakamura Insulating nitirde layer and process for its forming, and semiconductor device and process for its production
US20060118824A1 (en) * 2003-08-08 2006-06-08 Sanken Electric Co., Ltd. Semiconductor device with reduced leakage current, and method of fabrication
US20060108606A1 (en) * 2004-11-23 2006-05-25 Saxler Adam W Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
US20080296616A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon nanoscale patterned interface
FR2924270A1 (fr) * 2007-11-27 2009-05-29 Picogiga Internat Soc Par Acti Procede de fabrication d'un dispositif electronique

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. OUGAZZADEN ET AL: "Progress on new wide bandgap materials BGaN, BGaAlN and their potential applications", PROCEEDINGS OF SPIE, vol. 6479, 1 January 2007 (2007-01-01), pages 64791G - 64791G-7, XP055007153, ISSN: 0277-786X, DOI: 10.1117/12.717640 *
BAHAT-TREIDEL E ET AL: "Punchthrough-Voltage Enhancement of AlGaN/GaN HEMTs Using AlGaN Double-Heterojunction Confinement", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE SERVICE CENTER, PISACATAWAY, NJ, US, vol. 55, no. 12, 1 December 2008 (2008-12-01), pages 3354 - 3359, XP011238094, ISSN: 0018-9383, DOI: 10.1109/TED.2008.2006891 *

Also Published As

Publication number Publication date
WO2012140271A1 (fr) 2012-10-18
EP2697831A1 (fr) 2014-02-19
FR2974242B1 (fr) 2013-09-27
US20140327012A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
FR2974242A1 (fr) Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
EP2617069B1 (fr) Dispositif optoélectronique à base de nanofils pour l'émission de lumière
FR2875338A1 (fr) Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
FR2964796A1 (fr) Dispositif optoelectronique a base de nanofils pour l'emission de lumiere
FR2875337A1 (fr) Structures hemt piezoelectriques a desordre d'alliage nul
EP3333880B1 (fr) Structure semi-conductrice à couche de semi-conducteur du groupe iii-v comprenant une structure cristalline à mailles hexagonales
FR2969995A1 (fr) Procede de realisation d'un support comportant des nanostructures en nitrure(s) a phase zinc blende
EP3117465B1 (fr) Transistor a effet de champ et a heterojonction.
JP2011513960A (ja) トンネル接合を有するオプトエレクトロニクス半導体ボディおよびそのような半導体ボディの製造方法
Deng et al. An investigation on InxGa1− xN/GaN multiple quantum well solar cells
WO2015052456A1 (fr) Transistor hemt à base d'heterojonction
FR3030114A1 (fr) Transistor hemt
WO2017072249A1 (fr) Transistor a effet de champ a rendement et gain optimise
FR3074359A1 (fr) Composant electronique a heterojonction muni d'une couche barriere enterree amelioree
EP3350841A1 (fr) TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P
EP2504895B1 (fr) Systeme d'emission laser, heterostructure et zone active a sous-puits quantiques couples, utilisation pour une emission laser a 1,55 micrometres
FR3041470A1 (fr) Structure semi-conductrice a tenue en tension amelioree
US9530920B2 (en) Photoelectric conversion device
JP2000091707A (ja) 半導体装置及びその製造方法
EP3440692B1 (fr) Structure semi-conductrice a base de materiau iii-n
WO2024133829A1 (fr) Transistor a effet de champ a haute mobilite a fiabilite amelioree
EP2157613B1 (fr) Procédé d'intégration monolithique de RITD pseudomorphique et de transistor à base de matériaux III-V
FR3091622A1 (fr) Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN
Chuah et al. Electrical Resistance of Crack-Free GaN/AlN Heterostructure Grown on Si (111)

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14