WO2017072249A1 - Transistor a effet de champ a rendement et gain optimise - Google Patents

Transistor a effet de champ a rendement et gain optimise Download PDF

Info

Publication number
WO2017072249A1
WO2017072249A1 PCT/EP2016/075971 EP2016075971W WO2017072249A1 WO 2017072249 A1 WO2017072249 A1 WO 2017072249A1 EP 2016075971 W EP2016075971 W EP 2016075971W WO 2017072249 A1 WO2017072249 A1 WO 2017072249A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sub
buffer layer
effect transistor
stack
Prior art date
Application number
PCT/EP2016/075971
Other languages
English (en)
Inventor
Jean-Claude Jacquet
Piero GAMARRA
Stéphane PIOTROWICZ
Cédric LACAM
Marie-Antoinette Poisson
Olivier PATARD
Original Assignee
Thales
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales, Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Thales
Priority to JP2018522143A priority Critical patent/JP2018536285A/ja
Priority to US15/769,708 priority patent/US20180308966A1/en
Priority to EP16790546.2A priority patent/EP3369115A1/fr
Priority to CN201680077236.2A priority patent/CN108475696A/zh
Publication of WO2017072249A1 publication Critical patent/WO2017072249A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Definitions

  • the present invention relates to high-mobility electronic field effect transistors referred to as HEMT transistors, which stands for the High Electron Mobility Transistor.
  • the present invention relates, more particularly, to the stacks from which the HEMT transistors used as a low noise or power amplifier are manufactured, as a switch or as an oscillator and covering the frequency range typically between 1 MHz and 100 GHz.
  • FIG. 1 schematically represents a section of the structure of a conventional elementary HEMT transistor system, in an Oxz plane, produced on a substrate 11.
  • an insulating or semiconductor substrate 11 is used, comprising, for example, silicon (Si), silicon carbide (SiC) or sapphire (Al 2 O 3 ), on which an Emp stack is made according to the axis.
  • a first layer 12, referred to as a buffer layer, or more commonly known as the "buffer”, has a wide band gap, referred to as a large gap semiconductor material comprising a material comprising a binary compound such as GaN or a ternary compound of III element nitride, called III-INI, such as AIGaN, or more specifically Al x Gai- x N.
  • a second layer has a greater forbidden band than that of the buffer layer 12.
  • This layer comprises a material based on quaternary compound, ternary or binary element III nitride, called III-INI, to base of Al, Ga, In or B.
  • the barrier layer 13 comprises Al x Ga 1-x N or ⁇ 1- ⁇ ⁇ ⁇ ⁇ , or a sequence
  • the forbidden band widths of Al x Ga 1-x N and ln 1-X AI X N vary from 3.4eV (GaN) to 6.2eV (AlN) and from 0.7eV (InN) at 6.2eV (AIN), respectively.
  • the thickness of the barrier layer 13 is typically between 5 nm and 40 nm, the thickness of the buffer layer 12 is typically between 0.2 ⁇ and 3 ⁇ .
  • the buffer layer 12 and the barrier layer 13 are conventionally made by MOVPE, an acronym for "Metalorganic Vapor Phase Epitaxy", in the English language, or organometallic vapor phase epitaxy, in the French language, or MBE acronym for "Molecular Beam Epitaxy", in English, or molecular beam epitaxy, in French.
  • MOVPE Metalorganic Vapor Phase Epitaxy
  • MBE MBE acronym for "Molecular Beam Epitaxy” in English, or molecular beam epitaxy, in French.
  • the junction between the buffer layer 12 and the barrier layer 13 constitutes a heterojunction 15 which also extends in the Oxy plane.
  • the origin O of the Oxyz mark is chosen in this plane.
  • An HEMT transistor conventionally comprises a source S, a drain D and a gate
  • the gate G is deposited between the source S and the drain D and makes it possible to control the transistor.
  • the current between the source S and the drain D is modulated by the electrostatic action of the gate G, conventionally of Schottky type or of MIS type, acronym of metal / insulator / semiconductor, on the two-dimensional electron gas 9, called 2DEG for "Two-Dimensional Electron Gas" located in the vicinity of the heterojunction 15.
  • the voltage V G s applied between the gate G and the source S controls the current flowing in the transistor.
  • These electrons are movable in the plane Oxy ⁇ and have a high electron mobility, typically greater than 1000 cm 2 / Vs. In normal operation of the transistor these electrons can not circulate in the z direction because they are confined in the potential well forming in the Oxy plane in the vicinity of the heterojunction 15.
  • the electron gas 9, confined in what is called the channel of the transistor, is therefore able to carry a current l D s flowing between the drain D and the source S.
  • a potential difference V DS is applied between the source S and the drain D, with typically a source S connected to ground, and the value of the current I DS is a function of the applied voltage V GS between the gate G and the source S.
  • the transconductance g m of a transistor is defined as the ratio between the current IDS and the voltage V G s. In other words, the transconductance reflects the variation of the drain current as a function of the polarization of the grid VGS J to Vos constant.
  • the gain of the transistor is connected to its transconductance. This gain will be higher as its transconductance g m will be large to transform a weak signal applied to the gate G to a stronger signal recovered on the drain D.
  • Figure 2 shows the distribution of charges in the vicinity of the heterojunction 15.
  • the materials of the family of III-N are strongly electronegative.
  • positive fixed electric charges ⁇ + or negative ⁇ - of piezoelectric nature appear at the interface as shown in FIG. 2.
  • the resulting fixed surface electrical charge attracts mobile charges: electrons when it is positive as in figure 2 or holes when it is negative. It is these mobile charges em that create a current when a voltage is applied between the drain D and the source S.
  • GaN is a semiconductor which, under usual growth conditions, is doped with donor (N) type impurities, typically nitrogen vacancies. This type of defects does not make it possible to obtain effective confinement of the electrons in the channel when the voltage applied to the drain of the transistor becomes too large, typically greater than 10 V, and when the length of the gate Lg becomes too short, typically less than 0.25 ⁇ .
  • the electrons then circulate in the buffer layer 12, which causes:
  • the region 1 on which the transconductance gm is defined and on which the graphical representation of l D s as a function of V G s associated with the curve Log (l D s) f (V G s) has a substantially linear portion.
  • Region 2 corresponds to the zone preferentially used for switching applications, and in particular the zone on which the transfer characteristic of a transistor is defined. It defines the inverse of the slope below the SS threshold.
  • Region 3 corresponds to an asymptotic zone in which the leakage current can be defined.
  • AV DS constant high, for example 20V, and for a short grid less than 0.25 ⁇ , for example.
  • the curve 31 has a high transconductance g m , the inverse of the slope below the SS threshold close to its ideal value of 60mV / decade at ambient temperature and a low leakage current, typically less than ⁇ ⁇ / mm.
  • a first solution is to dope P the "buffer" comprising GaN or Al x Gai- x N by introducing acceptor-type impurities, for example by modifying epitaxial conditions or by adding impurities of acceptor type during the growth of the layer.
  • the density of impurities introduced in the entirety of buffer layer 12 "buffer” is optimized to obtain the desired transistor behavior.
  • the compatible impurities are mainly carbon and iron but may also be magnesium, beryllium or zinc or any impurities known to be an accepting center in GaN.
  • an excess of P-type impurities over N-type impurities of 16 cm -3 to 17 cm- 3 makes it possible to maintain the inverse of the slope below the threshold at a value of less than 150 mV / decade for a maximum operating voltage V DS of 50V and a gate length Lg of 0.15 ⁇ .
  • These impurities, however, are deep centers.
  • a deep center is an impurity whose energy level is more than 2 to 3 times the thermal activation energy (3/2 k b * T) of the minimum of the conduction band for an N-type impurity. or the maximum of the valence band for a P type impurity.
  • the thermal activation energy is of the order of 40 meV.
  • a center will therefore be considered as deep when it is located at more than 100 meV of one of these extrema, which is the case for the GaN doped with acceptor type impurity.
  • These centers are negatively charged when the transistor is energized and as they are deep do not discharge at operating frequencies higher than MegaHertz. This has the effect of reducing the moving load present in the conductive channel, which reduces the current and increases the access resistance. It follows that this approach has the main disadvantage in addition to generating dispersion, reduce the efficiency of the transistor and the power it can emit. This performance degradation is more pronounced than the voltage V DS of the transistor is high, typically greater than 20 V. This reduction in the mobile charge, called current collapse in English, is illustrated in FIG. 4.
  • the buffer layer of the GaN transistor is doped P uniformly at a value of 5. 10 17 atoms / cm 3 .
  • a second solution is to provide a composite buffer GaN / Al vering x x N for example, as illustrated in Figure 5, with the GaN channel.
  • the negative piezoelectric charge occurring at the 50 GaN / Al x GaI interface. x N creates a potential barrier for confining the electrons in the channel.
  • a few percent of aluminum in the Al 2 O 3 N layer, typically 3% to 10%, is required to obtain good electron confinement for a maximum operating voltage of 20V to 40V and a gate length of less than 20%. 0.25 ⁇ .
  • the thermal conductivity of Al x Ga 1-x N is less than that of GaN by a factor of between 3 and 5 for the aluminum levels necessary for good electron confinement.
  • the thermal resistance of the transistor is thus strongly degraded, multiplied by 2 to 3, and the power that can be emitted reduced by a factor of 1.5 to 3 depending on the applications targeted with this solution.
  • a third solution consists in introducing into the buffer layer 12 the fixed negative electric charge which is just necessary to obtain good transfer characteristics at the desired operating voltages and frequencies.
  • the control of the quantity of charges and their position in relation to the 9 electron gas provides a good confinement of electrons in the channel without creating undesirable trapping phenomena that lead to a degradation of linearity or, in other words, dispersive effects and a decrease in available power and yield, without degrading the thermal conductivity of the "buffer" for example in GaN.
  • FIG. 6 illustrates a stack 10 for a high electron mobility field effect transistor (HEMT) according to this third solution of the prior art.
  • the stack 10 is made from a conventional substrate 11 for this type of component.
  • the stack 10 comprises a plurality of layers in a plane xy perpendicular to a z axis.
  • the stack 10 comprises a buffer layer 12 comprising a first so-called "large gap” semiconductor material such as AIGaN, and more specifically, Al x Ga 1-x N, with x typically between 0 and 35. %.
  • the buffer layer 12 of the stack comprises a zone Vf comprising fixed negative charges located at a specific location of the buffer layer 12.
  • Non-mobile charges are non-mobile charges (mobile charges in this context mean electrons or holes), the term mobile being understood in the usual sense in the field of semiconductor physics.
  • the area Vf extending along the xy plane is located at a distance d from the heterojunction and has a thickness t.
  • Figure 7 describes, more precisely, the distribution and nature of the charges in the stack.
  • the fixed character of a load is symbolized by a rectangular-shaped acronym surrounding this load, while the moving character is symbolized by an oval-shaped acronym.
  • a surface density ⁇ + of fixed positive charges 71 is present in the vicinity of the heterojunction 15, and mobile negative charges em also located in the vicinity of the heterojunction 15 constitute the bidimensional electron gas 9 at the origin of the operation of the HEMT transistor.
  • the surface density of electrons em in the channel is typically about 0.5x10 13 to 3x10 13 cm- 2 .
  • the fixed negative electrical charges 70 located in the buffer layer 12 are obtained from acceptor-type impurities introduced into the buffer layer 12, such as carbon, iron, magnesium atoms or any type of known impurities. to be an accepting center in GaN or AIGaN.
  • An object of the invention is in particular to propose a transistor intended for fast switching applications (envelope modulation), amplification of microwave power signal having good thermal conductivity and whose configuration of the buffer layer is independent of Terms of use.
  • a field effect transistor comprising a stack along an axis z comprising:
  • barrier layer comprising a first semiconductor material
  • the buffer layer comprising a second semiconductor material comprising a binary or ternary or quaternary nitride compound
  • the stack further comprises a first sub-layer separating the two-part buffer layer and comprising a third material comprising a binary or ternary or quaternary nitride compound, such that the difference in spontaneous and piezoelectric polarization coefficients between the second material and the third material induced at a first interface between the first portion of the buffer layer and the first underlayer, a first surface-fixed electrical charge generating an electric field directed along the z-axis and oriented towards the first interface so as to allow the confinement of the gas two-dimensional in the channel, the distance between the heterojunction and the first interface between the first portion of the buffer layer and the first sub-layer being between one third of the length of the grid in the direction Ox perpendicular to the direction of the stack Oz of the transistor and two gate lengths, the thickness of the first sub-layer along the z axis being less than a threshold value.
  • the two-dimensional gas is an electron gas, the fixed surface electrical charge induced at the first interface between the first portion of the buffer layer and the first sub-layer being negative, thus generating an electric field oriented towards the first underlayer. which confines the electrons in the channel.
  • the first sub-layer comprises Al x 1 Ga (1 x 1 ) N, being greater than x + 15%, x being the aluminum content of the buffer layer and Xi being the aluminum content of this first sub-layer. -layer.
  • the buffer layer further comprises a second sublayer located between the first sublayer and the second portion of the buffer layer, the second sublayer comprising rAl x 2 Ga (1 ⁇ 2 ) N, and x 2 being less than or equal to x + 15% and greater than or equal to x, where x is the aluminum from the buffer and x 2 layer content being the aluminum content of the second sub-layer, with excess negative fixed electric charges in a second interface from the heterojunction between the first and the second sub-layer, a second positive surface and fixed electrical charge, in absolute value, to the first surface-fixed electrical charge of the first interface.
  • the thickness of the second sublayer in the direction of the stack is greater than or equal to 100 nm.
  • the second sub-layer of AIGaN has an aluminum concentration gradient increasing in the direction of the stack and oriented towards the heterojunction, the concentration of aluminum x 2 at the interface between the sub-layers 19 and 12b being between x and x + 15%.
  • the association of a second sub-layer comprising AIGaN makes it possible in particular to avoid the formation of an electron gas in the vicinity of the second interface between the first sublayer and the second portion of the buffer layer.
  • the second sub-layer further comprises acceptor-type impurities so as to compensate for the N-type doping induced by the aluminum concentration gradient of the second sub-layer.
  • the acceptor-type impurities introduced into the second sublayer are carbon or iron, beryllium or magnesium or beryllium or any type of impurity known to be an accepting center in GaN or AIGaN.
  • An appropriate location of a thin layer of material generating a negatively charged interface, or in other words, the sum of the surrounding charges is negative, allows the confinement of mobile negative electric charges in the channel of the transistor.
  • FIG. 1 already cited schematically represents a section of the structure of a conventional HEMT transistor
  • FIG. 2 already cited represents the distribution of the charges in the vicinity of the heterojunction of the conventional HEMT transistor
  • FIG. 3 already quoted represents schematically the characteristic current / voltage curves of a HEMT transistor having a good and a bad "pinch"
  • FIG. 4 already mentioned, schematically illustrates the behavior of an HEMT transistor, according to the known art, having a dispersion in current
  • FIG. 5 already cited schematically illustrates a stack of a transistor, according to the known art, having a composite buffer layer
  • FIG. 6, already mentioned illustrates a stack for a field effect transistor according to a prior art
  • FIG. 7 already mentioned describes more precisely the structure of the charges in the stack according to a prior art
  • FIG. 8 represents the charge distribution within a GaN crystal
  • FIG. 9 illustrates two wurtzite crystalline structures of GaN
  • FIG. 10 illustrates a transistor, according to one aspect of the invention
  • FIG. 11 represents a transistor according to another aspect of the invention
  • FIG. 12 illustrates an example of a profile of the percentage of aluminum in the AIGaN of the stack, according to the invention.
  • Three variants of the aluminum concentration profile of the layer 19 are represented (the concentration of aluminum at the interface between the sub-layers 16 and 19 being greater than or equal to the concentration of aluminum at the interface between the underlays 19 and 12b),
  • the principle of the invention consists in the confinement of mobile charges circulating in the channel based on the intrinsic properties of the materials of the stack and not on the addition of fixed charges (in the form of impurities) depending on the conditions of the use of the transistor.
  • the effects of polarization appear when the atoms of a crystal form dipoles which orient themselves partially or completely under the action of an electric field or not.
  • the polarization charges result from two mechanisms: spontaneous polarization and piezoelectric polarization.
  • the spontaneous polarization results from the differences of electronegativity of the different atoms in contact and the piezoelectric polarization results from the mechanical stresses.
  • spontaneous polarization is meant the polarization of a molecule, not subjected to an electric field, based on the differences of electronegativity of the atoms that make up the molecule.
  • the invention is based on the exploitation of these 2 polarizations (spontaneous and piezoelectric) which are specific to this family of materials (family of III-N: association of elements of column III of Mendeleyev's table and nitrogen eg BN, GaN, AlN, InN, for binary compounds, AIGaN, InAIN, InGaN, BGaN for ternary compounds, InGaAIN for quaternary compounds for example).
  • Figure 8 illustrates the charge distribution within a GaN crystal.
  • gallium atoms are less electronegative than those of nitrogen, respectively 1, 6 eV and 3 eV, the electrons of the covalent bonds between these atoms have a greater probability of being closer to the nitrogen atoms. Thus, the negative charge appears around these atoms and a positive charge around the gallium atoms.
  • the final distribution of the charges within a crystal results from the summation of the different contributions P1, P2, P3, P4.
  • the resultant of the polarizations ⁇ , ⁇ P3, P noted P ⁇ r, is opposed to Pl. Calculations have shown that the contribution of PI is greater than the resulting contribution Pr, and thus the final spontaneous polarization, is in the same direction and sense as ⁇ T.
  • a positive charge is on the surface and a negative charge of the same size is formed on the substrate side.
  • the charge distribution is reversed in the case of a wurtzite face-Ga structure, as shown in Figure 9.
  • the electronegativity of the aluminum atoms being lower than that of the nitrogen atoms, the direction and direction of the electric field resulting from the spontaneous polarization are identical in the AIGaN layer and in the GaN layer.
  • FIG. 10 represents a transistor comprising a stack, according to one aspect of the invention.
  • the stack 10 comprises a substrate 11, it also comprises a barrier layer 13 comprising a first semiconductor material comprising a binary compound, such as AIN, or ternary such as AIGaN or ⁇ , and more specifically, Al x G1- x N or Nn y AI 1-y N with x typically between 15% and 35%, or quaternary of BAIGaN nitride or InGaAIN.
  • AIN binary compound
  • ternary such as AIGaN or ⁇
  • the stack 10 has a heterojunction 15 between the buffer layer 12 and the barrier layer 13 and a two-dimensional electron gas 9 located in an xy plane perpendicular to the z axis and in the vicinity of the heterojunction 15, according to the conventional structure of a stack for HEMT transistor.
  • the buffer layer 12 further comprises a first sublayer 16, separating the buffer layer 12 into two parts 12a and 12b.
  • the first sub-layer 16 is located at a distance of between one third of the length of the grid Lg and twice the length of the grid Lg.
  • the thickness of the first portion 12a of the buffer layer 12a is between one third of the length of the gate Lg and twice the length of the gate Lg of the transistor.
  • the buffer layer 12 comprises gall-GaN nitride Ga-face and the first sublayer 16 comprises TA ⁇ Ga ⁇ N, the x1 content of aluminum being greater than x + 15%, the thickness t of the first sub-layer 16 in the direction of the stack 10 being less than 20 nm.
  • Other materials could be considered.
  • gallium-indium nitride InGaN is not a good candidate. Indeed, it is difficult to grow InGaN comprising more than a few percent of indium with a satisfactory crystalline quality.
  • the growth of InGaN is carried out at a temperature which is 200 ° C lower than that required for the growth of GaN. Also, it is difficult subsequently to grow on a layer of InGaN a compound such as GaN with good crystalline quality without degrading the quality of the InGaN layer.
  • This solution makes it possible in particular to limit the thermal degradation of the transistor to a value of less than 2 ° C / mm / W and does not generate a frequency dispersion of the transconductance (due to the use in the state of the prior art of centers deep to introduce negative charges into the buffer layer 12).
  • the two-dimensional gas 9 of electrons is then confined in the channel, the mobile charges do not spread inside the first part of the buffer layer 12a.
  • channel By channel is meant a layer having a thickness of less than about 10 nm located on the surface of the buffer layer 12 in the vicinity of the heterojunction 15.
  • the small thickness of Al x 1 Ga 1-x 1 N of the first sub-layer 16 limits the increase of the thermal resistance of the transistor to a value of less than 2 ° C / mm / W.
  • FIG. 11 illustrates this aspect of the invention.
  • the stack 10 comprises, as in FIG. 10, a buffer layer 12 separated in two parts 12a and 12b by a first sub-layer 16.
  • the stack 10 further comprises a second sub-layer 19 comprising rAl x2 G1- x2 N, the aluminum content x 2 being less than x + 15%.
  • FIG. 12 illustrates profiles P1, P2 and P3 of aluminum concentration of the stack.
  • the first sub-layer 16 of small thickness, typically less than 20 nm, comprises a high aluminum content so as to improve the confinement of the electrons in the channel in the vicinity of the heterojunction 15.
  • the Aluminum content on profile P1 has a decreasing linear gradient, the aluminum content being between x + 0 and x + 15%.
  • the P2 and P3 profiles show other decreasing changes in the aluminum content on the second sub-layer 19.
  • the impurities introduced into the second sub-layer 19 are iron or carbon or magnesium or beryllium or any atom known to be an accepting center in GaN or AIGaN.
  • the impurity concentration introduced is greater than or equal to the doping induced by this concentration gradient. This concentration must be greater than or equal to the sum of the spontaneous and piezoelectric charges induced by the concentration gradient, divided by the thickness of the AIGaN layer 19.
  • the first sublayer 16 is located 100 nm from the heterojunction 15 and has a thickness t1 of 5 nm.
  • each of the characteristics 61, 62, 63 and 64 corresponds to a transistor whose first sub-layer 16 has different aluminum contents, respectively 25, 30, 35 and 40%.
  • the inverse of the slope below the SS threshold of each of the characteristics is of the order of 70mV per decade, close to its ideal value (60mV / decade at ambient temperature). This value of 70mV / decade is maintained over five decades of current when the aluminum content is 40% which makes it possible to have a leakage current of less than ⁇ / mm and is of real interest for applications for which the consumption electric is an important criterion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

L'invention concerne un transistor comprenant un empilement de matériaux semi-conducteurs comprenant notamment une première sous-couche (16), judicieusement disposée et d'épaisseur spécifique, scindant la couche tampon (12) en deux parties (12a; 12b) et comprenant un troisième matériau (Mat3) de sorte que la différence de coefficients de polarisation spontanée et piézoélectrique entre le matériau de la couche tampon et le troisième matériau (Mat3) induit à une première interface (17) entre la première partie de la couche tampon (12a) et la première sous-couche (16) une première charge électrique fixe surfacique générant un champ électrique dirigé selon l'axe z de manière à permettre le confinement du gaz bidimensionnel (9) dans le canal.

Description

Transistor à effet de champ à rendement et gain optimisé
La présente invention concerne les transistors à effet de champ à haute mobilité électronique dénommés transistors HEMT, acronyme de l'expression anglo- saxonne « High Electron Mobility Transistor ».
La présente invention concerne, plus particulièrement, les empilements à partir desquels sont fabriqués les transistors HEMT utilisés comme amplificateur à faible bruit ou de puissance, comme commutateur ou comme oscillateur et couvrant la gamme de fréquences comprise typiquement entre 1 MHz et 100 GHz.
La figure 1 représente schématiquement une coupe de la structure d'un système de transistor HEMT élémentaire classique, dans un plan Oxz, réalisé sur un substrat 11 . Classiquement, on utilise un substrat 11 isolant ou semi-conducteur, comprenant par exemple du silicium (Si), du Carbure de Silicium (SiC) ou du Saphire (Al203), sur lequel est réalisé un empilement Emp selon l'axe z d'au moins deux couches de semi-conducteur qui s'étendent dans le plan Oxy.
Une première couche 12, dénommée couche tampon, ou plus connue sous le terme anglo-saxon « buffer », présente une large bande interdite, on parle de matériau semi-conducteur dit à grand gap comprenant un matériau comprenant un composé binaire tel le GaN ou un composé ternaire de nitrure d'éléments III, dénommé III- INI , tel que l'AIGaN, ou plus précisément l'AlxGai-xN.
Une seconde couche, dénommée couche barrière 13, présente une bande interdite plus grande que celle de la couche tampon 12. Cette couche comprend un matériau à base de composé quaternaire, ternaire ou binaire de nitrure d'éléments III, dénommé III- INI , à base de Al, Ga, In ou B.
Par exemple, avec une couche tampon 12 en GaN, la couche barrière 13 comprend de l'AlxGa1-xN ou de ΓΙη1-χΑΙχΝ, ou une séquence
Figure imgf000003_0001
Selon la teneur x en aluminium, les largeurs de bandes interdites de l'AlxGa1-xN et de I'ln1-XAIXN varient de 3,4eV (GaN) à 6,2eV (AIN) et de 0,7eV (InN) à 6,2eV (AIN), respectivement. L'épaisseur de la couche barrière 13 est typiquement comprise entre 5 nm et 40 nm, l'épaisseur de la couche tampon 12 est typiquement comprise entre 0,2 μηι et 3 μηι.
Des couches supplémentaires peuvent être présentes soit en surface, soit entre la couche tampon 12 et la couche barrière 13. La couche tampon 12 et la couche barrière 13 sont classiquement réalisées par MOVPE, acronyme de « Metalorganic Vapor Phase Epitaxy », en langue anglaise, ou épitaxie en phase vapeur aux organometalliques, en langue française, ou par MBE acronyme de « Molecular Beam Epitaxy », en langue anglaise, ou épitaxie par jet moléculaire, en langue française. A titre d'exemple, on peut citer une couche tampon 12 à base de GaN avec une couche barrière 13 à base d'AIGaN ou d'InAIN, et plus précisément à base d'A^Ga^N ou d'InzA .zN, avec x compris typiquement entre 15% et 35%, et, z compris typiquement entre 15% et 25%.
La jonction entre la couche tampon 12 et la couche barrière 13 constitue une hétérojonction 15 qui s'étend également dans le plan Oxy. L'origine O du repère Oxyz est choisie dans ce plan.
Un transistor HEMT comprend classiquement une source S, un drain D et une grille
G déposés sur la face supérieure 14 de la couche barrière 13.
La grille G est déposée entre la source S et le drain D et permet de commander le transistor. Le courant entre la source S et le drain D est modulé par l'action électrostatique de la grille G, classiquement de type Schottky ou de type MIS, acronyme de métal/isolant/semi-conducteur, sur le gaz bidimensionnel d'électrons 9, dénommé 2DEG pour «Two-Dimensional Electron Gas » localisé au voisinage de l'hétérojonction 15. La tension VGs appliquée entre la grille G et la source S commande le courant circulant dans le transistor.
Ces électrons sont mobiles dans le plan Oxy et ont une forte mobilité électronique μθ, typiquement supérieure à 1000 cm2/Vs. Dans un fonctionnement normal du transistor ces électrons ne peuvent pas circuler dans la direction z car ils sont confinés dans le puits de potentiel se formant dans le plan Oxy au voisinage de l'hétérojonction 15. Le gaz d'électrons 9, confiné dans ce qui est dénommé le canal du transistor, est donc apte à transporter un courant lDs circulant entre le drain D et la source S. Classiquement, une différence de potentiel VDS est appliquée entre la source S et le drain D, avec typiquement une source S reliée à la masse, et la valeur du courant lDS est une fonction de la tension appliquée VGS entre la grille G et la source S. On définit la transconductance gm d'un transistor comme le rapport entre le courant IDS et la tension VGs- En d'autres termes, la transconductance traduit la variation du courant de drain en fonction de la polarisation de la grille VGSJ à Vos constant.
Le gain du transistor est relié à sa transconductance. Ce gain sera d'autant plus élevé que sa transconductance gm sera grande permettant de transformer un faible signal appliqué sur la grille G en un signal plus fort récupéré sur le drain D.
La figure 2 représente la répartition des charges au voisinage de l'hétérojonction 15. Les matériaux de la famille des lll-N sont fortement électronégatifs. Lorsque l'on met en contact deux composés différents de cette famille des charges électriques fixes positive σ+ ou négative σ- de nature piézoélectrique apparaissent au niveau de l'interface tel que représentée sur la figure 2. La charge électrique fixe surfacique résultante attire des charges mobiles : électrons lorsqu'elle est positive telle que dans la figure 2 ou trous lorsqu'elle est négative. Ce sont ces charges mobiles em qui créent un courant lorsqu'une tension est appliquée entre le drain D et la source S.
Le GaN est un semi-conducteur qui, dans les conditions de croissance habituelles, est dopé en impuretés de type donneur (N), typiquement des lacunes d'azote. Ce type de défauts ne permet pas d'obtenir un confinement efficace des électrons dans le canal lorsque la tension appliquée sur le drain du transistor devient trop grande, typiquement supérieure à 10 V, et lorsque la longueur de la grille Lg devient trop courte, typiquement inférieure à 0,25 μηι. Les électrons circulent alors dans la couche tampon 12, ce qui provoque :
- une diminution de la transconductance gm et donc du gain du transistor, (région 1 de la figure 3),
- une augmentation, dans la zone exponentielle de la caractéristique de transfert (région 2 de la figure 3) de l'inverse de la pente sous le seuil SS (SS pour
"Subthreshold Swing", SS = n (kb T /q) log(10)). Cette grandeur s'exprime en mV/décade et correspond à la variation de la tension de grille nécessaire pour augmenter le courant d'une décade. A température ambiante et dans le cas idéal où n = 1 , elle vaut 60mV/décade. La dégradation de cette grandeur entraîne une moins bonne capacité du composant à commuter un courant.
- une augmentation du courant de fuite et donc une diminution du rendement du transistor (région 3 de la figure 3).
Un confinement inefficace se répercute donc directement sur les performances du transistor, comme on peut l'observer sur la figure 3.
La figure 3 est une représentation graphique de Log(lDS)= f(VGS) pour un transistor présentant un bon et un mauvais confinement des électrons.
On peut y définir 3 régions.
- La région 1 sur laquelle on définit la transconductance gm et sur laquelle la représentation graphique de lDs en fonction de VGs associée à la courbe Log(lDs)= f(VGs) présente une portion sensiblement linéaire.
- La région 2 correspond à la zone préférentiellement utilisée pour les applications de commutation, et, notamment la zone sur laquelle on définit la caractéristique de transfert d'un transistor. On y définit l'inverse de la pente sous le seuil SS.
- La région 3 correspond à une zone asymptotique dans laquelle on peut y définir le courant de fuite.
La courbe 31 de la figure 3 correspond à la représentation graphique Log(lDS)= f(VGs) d'un transistor présentant un bon confinement des électrons dans le canal. A VDS constant élevé, par exemple 20V, et pour une grille courte inférieure à 0,25μηι, par exemple. La courbe 31 présente une transconductance gm élevée, l'inverse de la pente sous le seuil SS proche de sa valeur idéale de 60mV/décade à température ambiante et un faible courant de fuite, typiquement inférieur à Ι ΟΟμΑ/mm.
La courbe 32 de la figure 3 correspond à la représentation graphique Log(lDs)= f(VGS) d'un transistor présentant un mauvais confinement des électrons dans le canal.
Pour obtenir un bon confinement des électrons dans le canal et obtenir un bon fonctionnement du transistor en termes de gain, de l'inverse de la pente sous le seuil SS et de rendement électrique, il est nécessaire de compenser le dopage N initial.
Une première solution est de doper P le « buffer » comprenant du GaN ou de l'AlxGai-xN en introduisant des impuretés de type accepteur, par exemple par modification des conditions d'épitaxie ou par l'ajout d'impuretés de type accepteur lors de la croissance de la couche.
La densité d'impuretés introduite dans l'entièreté de la couche tampon 12 « buffer » est optimisée pour obtenir le comportement transistor souhaité. Les impuretés compatibles sont principalement le carbone et le fer mais peuvent aussi être du magnésium, du béryllium ou du zinc ou toutes impuretés connues pour être un centre accepteur dans le GaN. Typiquement, un excès en impuretés de type P par rapport aux impuretés de type N de 1016 cm"3 à 1017 cm"3 permet de maintenir l'inverse de la pente sous le seuil à une valeur inférieure à 150mV/décade pour une tension de fonctionnement maximale VDS de 50V et une longueur de grille Lg de 0,15μηι. Ces impuretés constituent cependant des centres profonds.
On appelle centre profond une impureté dont le niveau d'énergie est situé à plus de 2 à 3 fois l'énergie d'activation thermique (3/2 kb *T) du minimum de la bande de conduction pour une impureté de type N ou du maximum de la bande de valence pour une impureté de type P. A température ambiante, l'énergie d'activation thermique est de l'ordre de 40 meV.
Un centre sera donc considéré comme profond lorsqu'il sera situé à plus de 100 meV de l'un de ces extrema, ce qui est le cas pour le GaN dopé en impureté de type accepteur. Ces centres se chargent négativement lorsque le transistor est mis sous tension et comme ils sont profonds ne se déchargent pas aux fréquences de fonctionnement supérieures au MégaHertz. Cela a pour effet de réduire la charge mobile présente dans le canal conducteur, ce qui réduit le courant et augmente la résistance d'accès. Il s'ensuit que cette approche a pour principal inconvénient en sus de générer de la dispersion, de réduire le rendement du transistor et la puissance qu'il peut émettre. Cette dégradation des performances est d'autant plus prononcée que la tension VDS de fonctionnement du transistor est élevée, typiquement supérieure à 20 V. Cette diminution de la charge mobile, dénommée «current collapse» en langue anglaise, est illustrée à la figure 4. Dans cet exemple, la couche tampon du transistor en GaN est dopée P uniformément à une valeur de 5. 1017 atomes / cm3. La courbe 40 illustre une caractéristique courant/tension d'un transistor réalisée à VGS = OV qui n'a pas été mis sous tension préalablement à l'établissement de la caractéristique.
La courbe 41 illustre une caractéristique courant/tension du transistor réalisée à VGs = OV qui a subi une contrainte sous la forme d'une tension VGS = -6V et VDS = 40V, préalablement à l'établissement de la caractéristique.
On constate que sur la courbe 41 , lDS en fonction de VDS est modifiée par rapport à la courbe 40 initiale, la caractéristique courant/tension est dégradée. Sur cet exemple, une variation relative de 60% du courant lDs et donc de la puissance disponible à une tension VDS de 5V est observée.
Une deuxième solution est de réaliser un buffer composite GaN / AlxGai-xN par exemple, tel qu'illustré sur la figure 5, avec le canal en GaN.
Dans ce cas, la charge piézoélectrique négative apparaissant à l'interface 50 GaN /AlxGai.xN crée une barrière de potentiel permettant de confiner les électrons dans le canal. Quelques pourcents d'aluminium dans la couche d'Al^a^N, typiquement 3% à 10%, sont nécessaires pour obtenir un bon confinement des électrons pour une tension de fonctionnement maximale comprise entre 20V et 40V et une longueur de grille inférieure à 0,25 μηι.
Cependant la conductivité thermique de l'AlxGa1-xN est inférieure à celle du GaN d'un facteur compris entre 3 et 5 pour les taux d'aluminium nécessaires à un bon confinement des électrons. La résistance thermique du transistor est ainsi fortement dégradée, multipliée par 2 à 3, et la puissance pouvant être émise réduite d'un facteur 1 ,5 à 3 selon les applications visées avec cette solution.
Une troisième solution consiste à introduire dans la couche tampon 12 la charge électrique négative fixe qui est juste nécessaire à l'obtention de bonnes caractéristiques de transfert aux tensions et aux fréquences de fonctionnement souhaitées. Le contrôle de la quantité de charges et de leur position par rapport au gaz 9 d'électrons permet d'obtenir un bon confinement des électrons dans le canal sans créer de phénomènes de piégeage indésirables qui entraînent une dégradation de la linéarité ou, en d'autres termes, des effets dispersifs et une diminution de la puissance disponible et du rendement, sans dégrader la conductivité thermique du « buffer » par exemple en GaN.
La figure 6 illustre un empilement 10 pour transistor à effet de champ à haute mobilité électronique (HEMT) selon cette troisième solution de l'art antérieur. L'empilement 10 est réalisé à partir d'un substrat 11 classique pour ce type de composant. L'empilement 10 comprend une pluralité de couches selon un plan xy perpendiculaire à un axe z.
L'empilement 10 comprend une couche tampon 12 comprenant un premier matériau semi-conducteur dit « grand gap » tel que l'AIGaN, et plus précisément, de l'AlxGa1-xN, avec x compris typiquement entre 0 et 35%. La couche tampon 12 de l'empilement comprend une zone Vf comprenant des charges négatives fixes localisées à un endroit spécifique de la couche tampon 12.
On entend par charges négatives fixes des charges non mobiles (charges mobiles dans ce contexte signifient électrons ou trous), le terme mobile étant entendu au sens habituel dans le domaine de la physique des semi-conducteurs. La zone Vf s'étendant selon le plan xy est située à une distance d de l'hétérojonction et présente une épaisseur t.
La figure 7 décrit, plus précisément, la répartition et la nature des charges dans l'empilement. Le caractère fixe d'une charge est symbolisé par un sigle de forme rectangulaire entourant cette charge, tandis que le caractère mobile est symbolisé par un sigle de forme ovale. Comme décrit plus haut, du fait d'un effet piézoélectrique, une densité surfacique σ+ de charges positives fixes 71 est présente au voisinage de l'hétérojonction 15, et des charges négatives mobiles em également situées à proximité de l'hétérojonction 15 constituent le gaz bidimensionnel d'électrons 9 à l'origine du fonctionnement du transistor HEMT. La densité surfacique d'électrons em dans le canal est typiquement d'environ 0,5x1013 à 3x1013 cm"2. Le profil de charge qu'il faut réaliser (localisation et dosage des charges négatives) pour obtenir un bon confinement des électrons, dépend de la tension de fonctionnement, de la longueur de grille et de la densité d'électrons dans le canal du transistor. Autrement dit, pour chaque tension VDS de fonctionnement du transistor, la longueur de grille, la densité d'électrons et le profil de charge fixe doivent être optimisés.
Les charges électriques négatives fixes volumiques 70 localisées dans la couche tampon 12 sont obtenues à partir d'impuretés de type accepteur A introduites dans la couche tampon 12, telles que des atomes de carbone, de fer, de magnésium ou tout type d'impuretés connues pour être un centre accepteur dans le GaN ou l'AIGaN.
Un but de l'invention est notamment de proposer un transistor destiné à des applications de commutation rapide (modulation d'enveloppe), d'amplification de signal hyperfréquence de puissance présentant une bonne conductivité thermique et dont la configuration de la couche tampon est indépendante des conditions d'utilisation.
Selon un aspect de l'invention, il est proposé un transistor à effet de champ comprenant un empilement selon un axe z comprenant :
- une couche barrière comprenant un premier matériau semi-conducteur,
- une hétérojonction entre ladite couche barrière et une couche tampon,
- un gaz bidimensionnel localisé dans un canal situé dans un plan xy perpendiculaire à l'axe z et au voisinage de l'hétérojonction,
- la couche tampon comprenant un deuxième matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure, caractérisé en ce que l'empilement comprend en outre une première sous-couche scindant la couche tampon en deux parties et comprenant un troisième matériau comprenant un composé binaire ou ternaire ou quaternaire de nitrure, de sorte que la différence de coefficients de polarisation spontanée et piézoélectrique entre le deuxième matériau et le troisième matériau induit à une première interface entre la première partie de la couche tampon et la première sous-couche, une première charge électrique fixe surfacique générant un champ électrique dirigé selon l'axe z et orienté vers la première interface de manière à permettre le confinement du gaz bidimensionnel dans le canal, la distance entre l'hétérojonction et la première interface située entre la première partie de la couche tampon et la première sous- couche étant comprise entre un tiers de la longueur de la grille selon la direction Ox perpendiculaire à la direction de l'empilement Oz du transistor et deux longueurs de grille , l'épaisseur de la première sous-couche selon l'axe z étant inférieure à une valeur seuil. Avantageusement, la valeur seuil de l'épaisseur est de 20 nm.
Ce profil d'empilement Emp permet un meilleur confinement des charges mobiles dans le canal.
Avantageusement, le gaz bidimensionnel est un gaz d'électrons, la charge électrique fixe surfacique induite à la première interface entre la première partie de la couche tampon et la première sous-couche étant négative générant ainsi un champ électrique orienté vers la première sous-couche qui confine les électrons dans le canal.
Avantageusement, le deuxième matériau est de l'AlxGa(i-X)N avec x=0%. Avantageusement, la première sous-couche comprend de l'Alx1Ga(1.x1)N, étant supérieur à x+15%, x étant la teneur en aluminium de la couche tampon et Xi étant la teneur en aluminium de cette première sous-couche.
Avantageusement, la couche tampon comprend en outre une deuxième sous- couche située entre la première sous-couche et la deuxième partie de la couche tampon, la deuxième sous-couche comprenant de rAlx2Ga(1.x2)N, et x2 étant inférieur ou égal à x+15% et supérieur ou égal à x, x étant la teneur en aluminium de la couche tampon et x2 étant la teneur en aluminium de cette deuxième sous-couche, présentant un excès de charges électriques fixes négatives au niveau d'une deuxième interface à partir de l'hétérojonction entre la première et la deuxième sous-couche, une deuxième charge électrique fixe surfacique positive et inférieure, en valeur absolue, à la première charge électrique fixe surfacique de la première interface.
Avantageusement, l'épaisseur de la deuxième sous-couche selon la direction de l'empilement est supérieure ou égale à 100 nm. Avantageusement, la deuxième sous-couche d'AIGaN présente un gradient de concentration en aluminium croissant selon la direction de l'empilement et orienté vers l'hétérojonction, la concentration en aluminium x2 à l'interface entre les sous- couches 19 et 12b étant comprise entre x et x+15%. L'association d'une deuxième sous-couche comprenant de l'AIGaN permet notamment d'éviter la formation d'un gaz d'électrons au voisinage de la deuxième interface entre la première sous-couche et la deuxième partie de la couche tampon.
Le gradient de concentration en aluminium permet de limiter la dégradation de la résistance thermique du transistor généré par l'ajout de la deuxième sous-couche. Avantageusement, la deuxième sous-couche comprend en outre des impuretés de type accepteur de manière à compenser le dopage de type N induit par le gradient de concentration en aluminium de la deuxième sous-couche.
Avantageusement, les impuretés de type accepteur introduites dans la deuxième sous-couche sont du carbone ou du fer, du béryllium ou du magnésium ou de béryllium ou tout type d'impuretés connues pour être un centre accepteur dans le GaN ou l'AIGaN.
Une localisation appropriée d'une fine couche de matériau générant une interface chargée négativement, ou, en d'autres termes, dont la somme des charges environnantes est négative, permet le confinement de charges électriques négatives mobiles dans le canal du transistor.
L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif, et, grâce aux figures annexées parmi lesquelles :
- la figure 1 déjà citée représente schématiquement une coupe de la structure d'un transistor HEMT classique,
- la figure 2 déjà citée représente la répartition des charges au voisinage de l'hétérojonction du transistor HEMT classique, - la figure 3 déjà citée représente schématiquement les courbes caractéristiques courant/tension d'un transistor HEMT présentant un bon et un mauvais « pincement »,
- la figure 4 déjà citée illustre schématiquement le comportement d'un transistor HEMT, selon l'art connu, présentant une dispersion en courant,
- la figure 5 déjà citée illustre schématiquement un empilement d'un transistor, selon l'art connu, présentant une couche tampon composite,
- la figure 6 déjà citée illustre un empilement pour transistor à effet de champ selon un art antérieur, - la figure 7 déjà citée décrit plus précisément la structure des charges dans l'empilement selon un art antérieur,
- la figure 8 représente la répartition des charges au sein d'un cristal de GaN,
- la figure 9 illustre deux structures cristallines de type wurtzite du GaN,
- la figure 10 illustre un transistor, selon un aspect de l'invention, - la figure 1 1 représente un transistor selon un autre aspect de l'invention,
- la figure 12 illustre un exemple de profil du pourcentage d'aluminium dans l'AIGaN de l'empilement, selon l'invention. Trois variantes de profil de concentration d'aluminium de la couche 19 sont représentées (la concentration en aluminium à l'interface entre les sous-couches 16 et 19 étant supérieure ou égale à la concentration en aluminium à l'interface entre les sous-couches 19 et 12b),
- la figure 13 représente les caractéristiques courant-tension simulées Log(lDs)=f(VGs) de transistors HEMTs selon l'invention pour différentes teneurs en aluminium de la première sous-couche.
Le principe de l'invention consiste au confinement des charges mobiles circulant dans le canal en se basant sur les propriétés intrinsèques aux matériaux de l'empilement et non pas sur l'ajout de charges fixes (sous forme d'impuretés) dépendantes des conditions d'utilisation du transistor. Dans un solide, les effets de polarisation apparaissent lorsque les atomes d'un cristal forment des dipôles qui s'orientent partiellement ou complètement sous l'action d'un champ électrique ou non.
Dans les matériaux semi-conducteurs binaires, ternaires ou quaternaires, en raison de la présence d'atomes de nature différente ayant une électronégativité différente, des molécules asymétriques se forment en créant des moments dipolaires permanents. Les semi-conducteurs sont facilement sujets à ces effets de polarisation.
Les charges de polarisation résultent de deux mécanismes: la polarisation spontanée et la polarisation piézoélectrique.
La polarisation spontanée résulte des différences d'électronégativité des différents atomes en contact et la polarisation piézoélectrique résulte des contraintes mécaniques.
On entend par polarisation spontanée la polarisation d'une molécule, non soumise à un champ électrique, basée sur les différences d'électronégativité des atomes qui composent la molécule. En l'espèce, l'invention se base sur l'exploitation de ces 2 polarisations (spontanée et piézoélectrique) qui sont propres à cette famille de matériaux (famille des lll-N : association d'éléments de la colonne III du tableau de Mendeleïev et d'azote par exemple BN, GaN, AIN, InN, pour les composés binaires, AIGaN, InAIN, InGaN, BGaN pour les composés ternaires, InGaAIN pour les composés quaternaires par exemple).
La figure 8 illustre la répartition des charges au sein d'un cristal de GaN.
Les atomes de gallium étant moins électronégatifs que ceux d'azote, respectivement 1 ,6 eV et 3 eV, les électrons des liaisons covalentes entre ces atomes ont une probabilité plus grande d'être plus proche des atomes d'azote. Ainsi, la charge négative apparaît autour de ces atomes et une charge positive autour des atomes de gallium. La répartition finale des charges au sein d'un cristal résulte de la sommation des différentes contributions PI, P2, P3, P4. La résultante des polarisations^, ~P3, P notée P~r , s'oppose à Pl. Des calculs ont montré que la contribution de PI, est supérieure à la contribution résultante Pr, et donc la polarisation spontanée finale, est dans la même direction et le même sens que^T.
Dans le cas où la liaison orientée Ga-N (direction cristallographique [0001 ]) pointe vers la surface on parle de polarité Gallium ou face Ga, dans le cas contraire on parle de polarité Azote ou face N.
Dans une structure wurtzite face-N une charge positive se trouve en surface et une charge négative et de même grandeur se forme du côté du substrat. La répartition des charges est inversée dans le cas d'une structure wurtzite face-Ga, comme cela est représenté sur la figure 9. L'électronégativité des atomes d'aluminium étant inférieure à celle des atomes d'azote, le sens et la direction du champ électrique résultant de la polarisation spontanée sont identiques dans la couche AIGaN et dans la couche de GaN.
La figure 10 représente un transistor comprenant un empilement, selon un aspect de l'invention. L'empilement 10 comprend un substrat 11 , il comprend également une couche barrière 13 comprenant un premier matériau semi-conducteur comprenant un composé binaire, tel que l'AIN, ou ternaire tels que l'AIGaN ou de ΓΙηΑΙΝ, et plus précisément, de l'AlxGai-xN ou de NnyAI1-yN avec x compris typiquement entre 15% et 35%, ou quaternaire de nitrure BAIGaN ou de l'InGaAIN. L'empilement 10 présente une hétérojonction 15 entre la couche tampon 12 et la couche barrière 13 et un gaz bidimensionnel d'électrons 9 localisé dans un plan xy perpendiculaire à l'axe z et au voisinage de l'hétérojonction 15, selon la structure classique d'un empilement pour transistor HEMT.
La couche tampon 12 comprend en outre une première sous-couche 16, séparant la couche tampon 12 en deux parties 12a et 12b. La première sous-couche 16 est située à une distance comprise entre un tiers de la longueur de la grille Lg et deux fois la longueur de la grille Lg. Autrement dit, l'épaisseur de la première partie 12a de la couche tampon 12a est comprise entre un tiers de la longueur de la grille Lg et deux fois la longueur de la grille Lg du transistor. En l'espèce, la couche tampon 12 comprend du nitrure de gallium GaN face-Ga et, la première sous-couche 16 comprend de TA^Ga^ N, la teneur x1 en aluminium étant supérieure à x+15%, l'épaisseur t de la première sous-couche 16 selon la direction de l'empilement 10 étant inférieure à 20 nm. D'autres matériaux pourraient être envisagés. Toutefois, le nitrure de gallium-indium InGaN, souvent cité, n'est pas un bon candidat. En effet, il est difficile de faire croître de l'InGaN comprenant plus de quelques pourcents d'indium avec une qualité cristalline satisfaisante. De plus, la croissance de l'InGaN est réalisée à une température qui est 200°C plus basse que celle nécessaire à la croissance du GaN. Aussi, il est difficile par la suite de faire croître sur une couche d'InGaN un composé tel que le GaN avec une bonne qualité cristalline sans dégrader la qualité de la couche d'InGaN.
Dans la solution proposée dans ce brevet les températures de croissance des différents matériaux sont assez proches pour permettre l'élaboration des différentes couches de l'empilement avec une qualité cristalline suffisante. Du fait des différences de polarisation entre les couches 12a et 16, il apparaît une première charge électrique négative fixe surfacique à l'interface 17 située entre la première partie de la couche tampon 12a et la première sous-couche 16. Autrement dit, une charge électrique négative apparaît à l'interface 17 et non dans le volume de la première sous-couche 16 ou dans la première partie de la couche tampon 12a.
Cette solution permet notamment de limiter la dégradation thermique du transistor à une valeur inférieure à 2°C/mm/W et ne génère pas de dispersion fréquentielle de la transconductance (due à l'utilisation dans l'état de l'art antérieur de centres profonds pour introduire des charges négatives dans la couche tampon 12). Le gaz bidimensionnel 9 d'électrons est alors confiné dans le canal, les charges mobiles ne se répandent pas à l'intérieur de la première partie de la couche tampon 12a.
On entend par canal une couche d'une épaisseur inférieure à 10nm environ située en surface de la couche tampon 12 au voisinage de l'hétérojonction 15. La faible épaisseur d'Alx1Ga1-x1 N de la première sous-couche 16 limite l'augmentation de la résistance thermique du transistor à une valeur inférieure à 2°C/mm/W.
Par ailleurs, pour éviter qu'un autre gaz d'électrons ne se forme à la deuxième interface 18 entre la première sous-couche 16 et la deuxième partie de la couche tampon 12b, il est proposé selon un autre aspect de l'invention d'associer à la première sous-couche 16 une deuxième sous-couche 19 contigue à la première sous-couche 16, ou en d'autres termes, une deuxième sous-couche 19 en contact avec la première sous-couche 16 pour former une deuxième interface 18. La somme des charges situées au voisinage de la deuxième interface 18 entre la première sous-couche 16 et la deuxième sous-couche 19 est positive.
La figure 1 1 illustre cet aspect de l'invention.
L'empilement 10 comprend, comme sur la figure 10, une couche tampon 12 séparée en deux parties 12a et 12b par une première sous-couche 16. En l'espèce, l'empilement 10 comprend en outre une deuxième sous-couche 19 comprenant de rAlx2Gai-x2N, la teneur en aluminium x2 étant inférieure à x+15%. Ainsi, la somme des charges piézoélectriques et spontanées (de valeur positive) au voisinage de la deuxième interface 18 étant inférieure à la somme des charges piézoélectriques et spontanées (de valeur négative) de la première interface 17 permet d'obtenir un bon confinement des électrons dans le canal tout en évitant qu'un gaz d'électrons parasite ne se forme à l'interface 18 ce qui dégraderait les performances du transistor dans le domaine des ondes hyperfréquences.
La conductivité thermique de l'AIGaN se dégradant fortement avec la concentration en aluminium (elle est divisée par 4 pour un taux d'aluminium de 10%), il est proposé, pour améliorer la résistance thermique, de créer un gradient de concentration en aluminium croissant orientée vers la première sous-couche 16. Par rapport à une concentration en aluminium constante, un gradient linéaire de concentration en aluminium permet de réduire la résistance thermique due à la deuxième sous-couche d'un facteur 3 à 4. La figure 12 illustre des profils P1 , P2 et P3 de concentration en aluminium de l'empilement. La première sous-couche 16 de faible épaisseur, typiquement inférieure à 20 nm, comprend une forte teneur en aluminium de manière à améliorer le confinement des électrons dans le canal au voisinage de l'hétérojonction 15. A partir de la première sous-couche 16 vers la deuxième partie de la couche tampon 12b, la teneur en aluminium sur le profil P1 présente un gradient linéaire décroissant, la teneur en aluminium étant comprise entre x+0 et x+15%. Les profils P2 et P3 présentent d'autres évolutions décroissantes de la teneur en aluminium sur la deuxième sous-couche 19.
Pour compenser le dopage de type N de la couche d'AIGaN 19 induit par ce gradient de concentration, il est proposé dans une amélioration de l'invention d'introduire des impuretés de type accepteur dans la couche d'AIGaN 19.
Avantageusement, les impuretés introduites dans la deuxième sous-couche 19 sont du fer ou du carbone ou du magnésium ou de béryllium ou tout atome connu pour être un centre accepteur dans le GaN ou l'AIGaN. La concentration d'impuretés introduite est supérieure ou égale au dopage induit par ce gradient de concentration. Cette concentration doit être supérieure ou égale à la somme des charges spontanées et piézoélectriques induite par le gradient de concentration, divisée par l'épaisseur de la couche d'AIGaN 19.
Sur la figure 13 sont représentées les caractéristiques de transfert simulées, Log(lDs)=f(VGs) 61 , 62, 63 et 64 d'un transistor de 150 nm de longueur de grille Lg, pour une tension VDS= 40V élaborés selon l'invention. La première sous-couche 16 est située à 100 nm de l'hétérojonction 15 et présente une épaisseur t1 de 5 nm.
En l'espèce chacune des caractéristiques 61 , 62, 63 et 64 correspond à un transistor dont la première sous-couche 16 présente des teneurs en aluminium différentes, respectivement 25, 30, 35 et 40 %.
On constate que l'inverse de la pente sous le seuil SS de chacune des caractéristiques est de l'ordre de 70mV par décade, proche de sa valeur idéale (60mV/décade à température ambiante). Cette valeur de 70mV/décade est maintenue sur cinq décades de courant lorsque le taux d'aluminium est de 40% ce qui permet d'avoir un courant de fuite inférieur au μΑ/mm et présente un réel intérêt pour des applications pour lesquelles la consommation électrique est un critère important.

Claims

REVENDICATIONS
1 . Transistor à effet de champ comprenant un empilement (Emp) selon un axe z comprenant :
- une couche barrière (13) comprenant un premier matériau (Mat1 ) semiconducteur,
- une hétérojonction (15) entre ladite couche barrière (13) et une couche tampon (12)
- un gaz bidimensionnel (9) localisé dans un canal situé dans un plan xy perpendiculaire à l'axe z et au voisinage de l'hétérojonction (15),
- la couche tampon (12) comprenant un deuxième matériau (Mat2) semi-conducteur comprenant de l'AlxGa(1.x)N, x étant la teneur en aluminium de ladite couche tampon (12), caractérisé en ce que l'empilement comprend en outre une première sous- couche (16) scindant la couche tampon (12) en deux parties (12a ; 12b) et comprenant un troisième matériau (Mat3) comprenant de l'Alx1Ga(i-xi)N, x-ι étant supérieur à x+15%, Xi étant la teneur en aluminium de ladite sous-couche (16), de sorte que la différence de coefficients de polarisation spontanée et piézoélectrique entre le deuxième matériau (Mat2) et le troisième matériau (Mat3) induit à une première interface (17) entre la première partie de la couche tampon (12a) et la première sous-couche (16), une première charge électrique (Q1) fixe surfacique générant un champ électrique dirigé selon l'axe z et orienté vers la première interface (17) de manière à permettre le confinement du gaz bidimensionnel (9) dans le canal, la distance entre l'hétérojonction (15) et la première interface (17) située entre la première partie de la couche tampon (12a) et la première sous- couche (16) étant comprise entre un tiers de la longueur de la grille (Lg) selon la direction Ox perpendiculaire à la direction de l'empilement Oz du transistor et deux fois la longueur de grille (Lg).
2. Transistor à effet de champ selon la revendication 1 dans lequel le gaz bidimensionnel (9) est un gaz d'électrons, la charge électrique fixe surfacique à l'interface (17) étant négative.
3. Transistor à effet de champ selon les revendications 1 ou 2 dans lequel le deuxième matériau (Mat2) est de rAlxGa(1-x)N, avec x=0%.
4. Transistor à effet de champ selon l'une des revendications précédentes dans lequel l'épaisseur (t1) de la première sous-couche (16) selon l'axe z est inférieure à 20 nm.
5. Transistor à effet de champ selon l'une des revendications précédentes dans lequel la couche tampon (12) comprend en outre une deuxième sous-couche (19) située entre la première sous-couche (16) et la deuxième partie de la couche tampon (12b), la deuxième sous-couche (19) comprenant de rAlx2Ga(1.x2)N, et x2 étant inférieur à x+15%, une deuxième charge électrique fixe surfacique (Q2) à la deuxième interface (18) formée entre la première (16) sous-couche et la deuxième (19) sous-couche étant positive et inférieure, en valeur absolue, à la première charge électrique fixe surfacique de la première interface (17).
6. Transistor à effet de champ selon la revendication 5 dans lequel l'épaisseur de la deuxième sous-couche (19) selon la direction de l'empilement est supérieure ou égale à 100 nm.
7. Transistor à effet de champ selon l'une revendication 5 ou 6 dans lequel la deuxième sous-couche d'AIGaN (19) présente un gradient de concentration en aluminium croissant selon la direction de l'empilement (Emp) et orienté vers l'hétérojonction (15), x2 étant compris entre 0 et 15%.
8. Transistor à effet de champ selon l'une des revendications 5 à 7 dans lequel la deuxième sous-couche (19) comprend en outre des impuretés de type accepteur (A) de manière à compenser le dopage de type N induit par le gradient de concentration en aluminium de la deuxième sous-couche (19).
9. Transistor à effet de champ selon la revendication 8 dans lequel les impuretés de type accepteur (A) introduites dans la deuxième sous-couche (19) sont du carbone ou du fer, du béryllium ou du magnésium.
PCT/EP2016/075971 2015-10-30 2016-10-27 Transistor a effet de champ a rendement et gain optimise WO2017072249A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018522143A JP2018536285A (ja) 2015-10-30 2016-10-27 最適化された性能及び利得を有する電界効果トランジスタ
US15/769,708 US20180308966A1 (en) 2015-10-30 2016-10-27 Field-effect transistor with optimised performance and gain
EP16790546.2A EP3369115A1 (fr) 2015-10-30 2016-10-27 Transistor a effet de champ a rendement et gain optimise
CN201680077236.2A CN108475696A (zh) 2015-10-30 2016-10-27 具有优化性能和增益的场效应晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR15/02296 2015-10-30
FR1502296A FR3043251B1 (fr) 2015-10-30 2015-10-30 Transistor a effet de champ a rendement et gain optimise

Publications (1)

Publication Number Publication Date
WO2017072249A1 true WO2017072249A1 (fr) 2017-05-04

Family

ID=56137366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/075971 WO2017072249A1 (fr) 2015-10-30 2016-10-27 Transistor a effet de champ a rendement et gain optimise

Country Status (6)

Country Link
US (1) US20180308966A1 (fr)
EP (1) EP3369115A1 (fr)
JP (1) JP2018536285A (fr)
CN (1) CN108475696A (fr)
FR (1) FR3043251B1 (fr)
WO (1) WO2017072249A1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742072B (zh) * 2019-01-04 2019-08-16 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
FR3098810B1 (fr) * 2019-07-18 2021-10-15 Commissariat Energie Atomique Liaison mécanique pour dispositif MEMS et NEMS de mesure d'une variation de pression et dispositif comprenant une telle liaison mécanique
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN114270532B (zh) * 2021-11-12 2024-01-02 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
US20100289067A1 (en) * 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP5130846B2 (ja) * 2006-10-30 2013-01-30 株式会社デンソー 熱伝導性絶縁材料及びその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5670427B2 (ja) * 2009-04-08 2015-02-18 エフィシエント パワー コンヴァーション コーポレーション ＧａＮバッファ層におけるドーパント拡散変調
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
CN102646700B (zh) * 2012-05-07 2015-01-28 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
US9553183B2 (en) * 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
US20100289067A1 (en) * 2009-05-14 2010-11-18 Transphorm Inc. High Voltage III-Nitride Semiconductor Devices

Also Published As

Publication number Publication date
FR3043251A1 (fr) 2017-05-05
JP2018536285A (ja) 2018-12-06
US20180308966A1 (en) 2018-10-25
FR3043251B1 (fr) 2022-11-11
CN108475696A (zh) 2018-08-31
EP3369115A1 (fr) 2018-09-05

Similar Documents

Publication Publication Date Title
WO2017072249A1 (fr) Transistor a effet de champ a rendement et gain optimise
EP3203526B1 (fr) Transistor à hétérojonction à confinement de gaz d'électrons amélioré
EP2736079B1 (fr) Procédé de fabrication d'un transistor à hétérojonction de type normalement bloqué
WO2019106272A1 (fr) Composant electronique a heterojonction muni d'une couche barriere enterree amelioree
EP3235006A1 (fr) Transistor hemt
EP2736078B1 (fr) Transistor bidirectionnel à haute mobilité électronique
EP2697831A1 (fr) Transistors hemts composes de semi - conducteurs bores a large bande interdite (iii-b) -n
EP3203527A1 (fr) Transistor a heterojonction a haute mobilite electronique de type normalement bloque
EP3350841A1 (fr) TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P
EP3127160B1 (fr) Couche tampon optimisée pour transistor a effet de champ a haute mobilité
EP0522952B1 (fr) Transistor à effet de champ, à couches minces de barrière et couche mince dopée
JP2014093305A (ja) 半導体装置及びその製造方法
EP3201949A1 (fr) Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
EP4084085A1 (fr) Dispositif microélectronique
EP3467867B1 (fr) Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
WO2016107870A1 (fr) Passivation multicouche de la face supérieure de l'empilement de matériaux semi-conducteurs d'un transistor à effet de champ
FR3047609A1 (fr) Transistor hemt de type normalement ouvert presentant une tension de seuil eleve et une resistance de conduction reduite
FR3080710A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
WO2024133829A1 (fr) Transistor a effet de champ a haute mobilite a fiabilite amelioree
EP4068386A1 (fr) Transistor à effet de champ à structure verticale
WO2023148210A1 (fr) Transistor à effet de champ à gaz d'électrons bidimensionnel à grilles latérales
WO2020035644A1 (fr) Transistor a haute mobilite electronique
FR3083647A1 (fr) Transistor a heterojonction de type normalement ouvert a resistance de passage reduite
FR2922045A1 (fr) Transistor a forte mobilite electronique et son procede de fabrication

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16790546

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15769708

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2018522143

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016790546

Country of ref document: EP