WO2020035644A1 - Transistor a haute mobilite electronique - Google Patents

Transistor a haute mobilite electronique Download PDF

Info

Publication number
WO2020035644A1
WO2020035644A1 PCT/FR2019/051885 FR2019051885W WO2020035644A1 WO 2020035644 A1 WO2020035644 A1 WO 2020035644A1 FR 2019051885 W FR2019051885 W FR 2019051885W WO 2020035644 A1 WO2020035644 A1 WO 2020035644A1
Authority
WO
WIPO (PCT)
Prior art keywords
barrier layer
layer
transistor
face
thickness
Prior art date
Application number
PCT/FR2019/051885
Other languages
English (en)
Inventor
Nicolas HERBECQ
Original Assignee
Exagan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exagan filed Critical Exagan
Publication of WO2020035644A1 publication Critical patent/WO2020035644A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Definitions

  • the present invention relates to the field of heterojunction transistors based on III-V materials, in particular high electron mobility transistors (HEMT).
  • HEMT high electron mobility transistors
  • HEMT transistors developed on III-N semiconductor materials are conventionally of the normally on type, that is to say that they can conduct current with a gate voltage at 0V. These components are also called components in depletion mode (“depletion mode” or “D-mode” according to English terminology). In order to prevent a gate failure from switching the component into on-mode, it is preferable for power electronics applications to have devices which cannot conduct current when the gate voltage is at 0V and which therefore have a threshold voltage greater than 0V: these components are commonly called components in enrichment mode (“E-mode”) or components of the normally blocked type (“normally off”).
  • E-mode enrichment mode
  • E-mode components of the normally blocked type
  • E-mode components The most widespread approach for the manufacturing of E-mode components is the implementation of a recessed-gate electrode in the III-N layers of the HEMT transistor (see for example W.Saito & al., “Recessed-Gate Structure Approach Toward Normally-off High-Voltage AlGaN / GaN HEMT for Power Electronics Applications” (IEEE Transactions on Electron Device Lett., vol 53, n ° 2, p356, Feb. 2006).
  • the indentation trench in which the gate metal will be deposited crosses the barrier layer of AlGaN, in order to remove the layer of two-dimensional electron gas (2DEG for “2-dimensional electron gas”), conduction layer.
  • 2DEG two-dimensional electron gas
  • the transistors obtained from this technique generally suffer from the fact that their threshold voltage is low (Vth typically less than + 1V) with a low excursion in gate voltage, which makes it difficult to control the transistor in a conversion circuit. then (see for example T. Kachi, "GaN Power Device for Automotive Applications” Proceedings of Asia-Pacific Microwave Conference
  • the gate recess technique makes it possible to obtain a threshold voltage of the positive transistor provided that the remaining thickness of AlGaN under the gate is less than a critical thickness, defined as the minimum thickness of barrier layer for create a 2DEG layer.
  • a critical thickness defined as the minimum thickness of barrier layer for create a 2DEG layer. This thickness depends on material parameters of the AlGaN / GaN heterojunction such as in particular the aluminum content in the barrier. For generally used aluminum levels, around 20-30%, the critical thickness is very small, typically less than 5 nm.
  • the recess of the grid crosses almost all of the barrier layer of AlGaN until it arrives near (less than 5 nm) of the 2DEG layer, or even that it crosses the interface between the barrier layer and the channel layer.
  • Benefiting from a higher critical thickness would require a lower aluminum content which would decrease the electronic density of the 2DEG layer and therefore degrade the resistance in the on state of the transistor (R 0N ) ⁇
  • This almost total or total etching of the barrier layer has two major drawbacks. On the one hand, it causes a sharp degradation of the resistance in the on state of the transistor (R 0N ) in the case where the 2DEG layer is cut by the gate recess.
  • the etching of the barrier layer generally leads to the generation of physical damage to the surface or in the channel layer in the form of crystal defects or fixed charges. These faults are added to the interface states formed during the deposition of the gate dielectric in the gate region.
  • the proximity of such a density of defects with the 2DEG layer generally leads to a sharp degradation of the electronic mobility and of the dynamic performance of the transistor, due to charge trapping phenomena under strong electric field.
  • An object of the invention is a high electronic mobility transistor comprising a gate electrode disposed in a recess of the barrier layer.
  • the invention relates to a high electronic mobility transistor comprising:
  • a structure comprising a stack of III-N type semiconductor materials defining an interface and capable of forming a conduction layer in the form of a layer of two-dimensional electron gas, substantially under said interface, the stack comprising at least one channel layer and a barrier layer on either side of the interface, and the barrier layer being a ternary or quaternary III-N compound comprising aluminum,
  • a gate electrode arranged in a recess of the barrier layer, a residual thickness of barrier layer being under the gate electrode.
  • the transistor according to the invention is remarkable in that the barrier layer has a continuous aluminum concentration gradient over its thickness; the gradient is increasing between a first face arranged on the interface and a second face of the barrier layer, so that the aluminum concentration is less than or equal to 20% in the residual thickness and that the aluminum concentration at the second side is greater than or equal to 40%.
  • the aluminum concentration at the first face of the barrier layer is between 1% and 10%, preferably the aluminum concentration at the first face is of the order of 5%;
  • the aluminum concentration at a third face defining the bottom of the recess of the barrier layer is between 5% and 20%, preferably the aluminum concentration at the level of the third face is less than or equal to 10%;
  • the barrier layer has a total thickness greater than or equal to 15 nm and the residual thickness is greater than or equal to half the total thickness of the barrier layer; preferably, the residual thickness is greater than or equal to 75% of the total thickness of the barrier layer; the aluminum concentration on the second face is greater than or equal to 70%; • the aluminum concentration gradient follows an exponential profile as a function of the thickness of the barrier layer;
  • the aluminum concentration gradient follows a linear profile as a function of the thickness of the barrier layer, with two different slopes on the one hand, between the first face and the third face, and on the other hand, between the third side and the second side;
  • the barrier layer is made of AlGaN or InAlGaN;
  • the residual thickness of the barrier layer located under the gate electrode includes implanted electronegative species, such as fluoride (F-), oxygen (O 2 ) or chlorine (Cl-) ions;
  • the transistor with high electronic mobility comprises an additional layer of a P-doped semiconductor material arranged in the recess, between the barrier layer and the gate electrode;
  • the transistor with high electronic mobility comprises an additional layer made of a P-doped semiconductor material and comprising implanted electronegative species, such as for example F, Cl or O 2 , the additional layer being arranged in the recess, between the layer barrier and the gate electrode.
  • implanted electronegative species such as for example F, Cl or O 2
  • Figure 1 shows a high electronic mobility transistor according to the invention
  • this figure is a schematic sectional representation, in which the proportions between the layers and the lateral dimensions may not be respected
  • Figure 2 shows a schematic example of the aluminum concentration gradient of the barrier layer of a high electronic mobility transistor according to the invention
  • FIG. 3 shows the evolution of the minimum theoretical thickness (critical thickness) of the barrier layer for generating a 2DEG conduction layer, as a function of the aluminum concentration of the barrier layer in a transistor with high electronic mobility;
  • FIG. 3 also presents the maximum theoretical electronic density (Ns) possible in a 2DEG conduction layer, as a function of the aluminum concentration of the barrier layer in a transistor with high electronic mobility;
  • FIG. 4 presents a simulation of the evolution of the threshold voltage (Vth) as a function of the thickness of the barrier layer under the gate, for a transistor according to the invention (C) and for transistors comprising a classic barrier layer of the state of the art (A, B);
  • Figure 5 shows examples of aluminum concentration gradients of the barrier layer of a high electronic mobility transistor according to one invention.
  • the invention relates to a transistor 100 with high electronic mobility (HEMT).
  • HEMT high electronic mobility
  • the transistor 100 is formed from a structure 10 comprising a stack 1 of group III-V semiconductor materials and in particular, of group III-N semiconductor materials.
  • the stack 1 is produced by epitaxial growth, on a support substrate which may in particular comprise silicon, sapphire, silicon carbide or other substrate based on ceramics.
  • the stack 1 comprises at least one barrier layer 5, a first face 5a of which is disposed on a channel layer 4; the stack 1 defines, between these two layers, an interface 2.
  • Said layers 4,5 and the interface 2 extend in planes parallel to a main plane (C, U).
  • the channel layer 4 may for example be composed of gallium nitride (GaN).
  • the barrier layer 5 is composed of a ternary or quaternary alloy III-N, comprising aluminum, such as for example AlGaN or InAlGaN.
  • aluminum such as for example AlGaN or InAlGaN.
  • Alo, 3Gao, 7N layer comprises a concentration or an aluminum content of 30%.
  • an intermediate layer (called “spacer layer” according to English terminology) based on aluminum nitride (AIN) can be interposed between the channel layer 4 and the barrier layer 5: the interface 2 to be considered is then that between the intermediate layer and the channel layer 4.
  • a surface layer for example in GaN, in AIN or in SiN (known as “cap layer”), acting as protective and passivation layer, can be placed on a second face 5b of the barrier layer 5.
  • Such a stack 1 is capable of forming a layer of two-dimensional electron gas (2DEG for “2-dimensional electron gas”) located just below the interface 2, in the channel layer 4.
  • This layer 2DEG is generated due to the difference between the piezoelectric and spontaneous polarizations of the semiconductor materials of the barrier layers 5 and channel 4.
  • the layer 2DEG constitutes the conduction layer 3 of the transistor 100.
  • the transistor 100 includes a source electrode 20 and a drain electrode 30 in electrical contact with the conduction layer 3. Recall that different types of electrical contacts are known to electrically connect the source electrodes 20 and drain 30 to the layer of conduction 3: in particular, ohmic, tunnel or Schottky contacts.
  • the conduction layer 3 ensures the conduction of the current between these two electrodes 20,30 when the transistor 100 is in a conducting state.
  • the transistor 100 also comprises a gate electrode 40, disposed on the structure 10 between the source 20 and drain electrode 30.
  • the gate electrode 40 is arranged along a longitudinal axis x over the entire extent (dimension along the axis x) of the conduction layer 3, so as to control the conduction of the current between the source electrode 20 and the drain electrode 30.
  • the gate electrode 40 is electrically insulated from the active layer 1 by an insulating layer 50 or a stack of insulating layers (MIS type configuration, for “Metal Insulator Semiconductor”).
  • MIS type configuration for “Metal Insulator Semiconductor”.
  • other configurations of gate electrodes exist and could be implemented for the manufacture of transistor 100, such as a Schottky type gate.
  • the gate electrode 40 is disposed in a recess 5c of the barrier layer 5.
  • the barrier layer 5 does not have its total thickness e but a residual thickness e r , being under the grid electrode 40.
  • a third face 5d defines the bottom of the recess 5c: between its first face 5a and its third face 5d, the barrier layer 5 has the residual thickness e r .
  • the total thickness e of the barrier layer 5 is greater than or equal to 15 nm, in particular between 20 and 100 nm.
  • the barrier layer 5 also has a continuous aluminum concentration gradient over its thickness e (FIG. 2).
  • the gradient is increasing, along the z axis (normal to the plane (x, y)), between the first face 5a arranged on or near the interface 2 and the second face 5b of the barrier layer 5.
  • the concentration gradient has a minimum rate Al min of aluminum at the level of the first face 5a and a maximum rate Al max at the level of the second side 5b.
  • the gradient is continuous over the thickness e to avoid the formation of intermediate 2DEG layers in the barrier layer 5, linked to a sudden change in aluminum concentration between two strata (which is the case for a discrete type gradient) of the barrier layer 5.
  • This gradient is defined so that the aluminum concentration is less than or equal to 20% in the residual thickness e r .
  • the concentration gradient thus has an aluminum content Al r less than or equal to 20%, at the level of the third face 5d.
  • the aluminum concentration Al r at this third face 5d is between 5% and 18%, or even between 5% and 15%; preferably, the aluminum concentration at the level of the third face 5d is less than 10%.
  • the barrier layer 5 advantageously has an aluminum concentration Al min of between 1% and 10%, preferably of the order of 5%, to maintain a sufficiently abrupt change in material between the channel layer 4 and the barrier layer 5, necessary for good quality of the conduction layer 3.
  • Al min aluminum concentration
  • the barrier layer 5 advantageously has an intermediate layer of AIN between the channel layer 4 and the barrier layer 5 is possible, as mentioned above.
  • the charge density of the conduction layer 3 depends on the aluminum concentration of the barrier layer 5 and on the thickness of the latter. In other words, for a given thickness of barrier layer 5, the greater the aluminum concentration, the greater the electronic density in the conduction layer 3.
  • the thickness of barrier layer 5 must also be greater than a critical thickness to generate a 2DEG layer 3 under the interface 2.
  • FIG. 3 shows the evolution of the critical thickness tCR as a function of the aluminum concentration in the barrier layer 5 of AlGaN, in the case of a constant Al level (without gradient), calculated from a known formula of the state of the art (J. P.
  • tCR the critical thickness, e the relative dielectric constant of AlGaN, E D the energy level of the surface states, AEc the conduction band offset between AlGaN (barrier layer 5) and GaN ( channel layer 4), q the elementary charge and opz the polarization charges induced at the interface 2 between the two AlGaN / GaN layers.
  • the part of the barrier layer 5 located under the gate electrode 40 has a concentration Al r , at the third face 5d, less than or equal to 20%.
  • the aluminum concentration is then decreasing between the thickness dimension e r (at the level of the third face 5d) and the thickness dimension 0 (at the level of the first face 5a).
  • the critical thickness tc R for forming an effective 2DEG layer is, in this case, expected to be greater than
  • the residual thickness e r of the barrier layer 5 under the gate electrode 40 is kept less than the critical thickness tc R of forming an effective 2DEG layer.
  • the barrier layer 5, under the grid may have a residual thickness e r greater than or equal to 5 nm, or even greater than or equal to 10 nm.
  • the residual thickness e r may be between 5nm and 15nm; for an aluminum concentration gradient ranging from 10% to 5%, between the third face 5d and the first face 5a, the residual thickness e r may be between 12nm and 25nm.
  • a residual thickness e r greater than 5nm, or even greater than 10nm, is advantageous in that the etching process, to form the recess 5c, does not generate little or no defects capable of disturbing the conduction layer 3, because the interface 2 is far enough apart. The resistance of transistor 100 in the on state is therefore not degraded.
  • the aluminum concentration gradient of the barrier layer 5 is chosen so that the residual thickness e r is greater than or equal to half the total thickness e of the barrier layer 5.
  • the residual thickness e r is even greater than or equal to 75% of the total thickness e of the barrier layer 5.
  • the conduction layer 3 effective under the interface 2 is made very resistive following the localized etching of the barrier (recess 5c) in which the gate electrode 40 is arranged. This makes it possible to shift the threshold voltage Vth of the transistor 100 to 0V, an effect favorable to the manufacture of a normally blocked transistor.
  • the aluminum concentration gradient of the barrier layer 5 according to the invention is also defined so that the aluminum concentration Al max at the level of the second face 5b is greater than or equal to 40%, or even greater than or equal to 50%.
  • the aluminum concentration Al max at the level of the second face 5b is even greater than or equal to 70%.
  • the surface resistance R S heet (“sheet resistance”) of the conduction layer 3 directly proportional to the resistance R on of transistor 100 in on mode, is mainly determined by the maximum aluminum concentration Al max in the barrier layer 5 and will be lower the higher the said maximum concentration. Defining the aluminum concentration gradient with a high aluminum value Al max at the second face 5b therefore promotes low resistance R on of transistor 100.
  • the conduction layer 3 is effective between the source electrode 20 and the drain electrode 30, wherever the barrier layer 5 has its total thickness e, and it has a low surface resistance R S heet ⁇
  • the threshold voltage Vth is advantageously shifted towards the positive voltages, while retaining a residual thickness e r under the grid 40 sufficient to avoid the generation of etching defects capable of disturbing the layer conduction 3.
  • Curve A in dotted lines in FIG. 4 shows the evolution of the threshold voltage Vth of a conventional transistor of the prior art, comprising a barrier layer (AlGaN) having a total thickness of 20nm and a rate d constant aluminum of 30%: the conduction layer 3, in this case, has a surface resistance R S heet of the order of 392 ohms per square; to reach a Vth as close as possible to 0V, for example of the order of -IV, it is necessary to aim for a residual thickness under the grid 40 of less than approximately 3 nm.
  • AlGaN barrier layer having a total thickness of 20nm and a rate d constant aluminum of 30%
  • a barrier layer of the same total thickness could be used but having a constant aluminum content of 20% ( curve B in dotted lines); the disadvantage is then that the surface resistance R S heet is degraded and increases to approximately 763 ohms per square.
  • Curve C in solid lines in FIG. 4 shows the evolution of the threshold voltage Vth of a transistor 100 according to the invention.
  • the barrier layer 5 of said transistor 100 has a total thickness e of 20 nm and an aluminum concentration gradient such that the aluminum concentrations Al min and Al max are respectively 5% and 80%; this configuration makes it possible to obtain a surface resistance R S heet of the conduction layer 3 of the order of 401 ohms per square, ie equivalent to the surface resistance of the above-mentioned conventional transistor (curve A).
  • the residual thickness e r under the grid 40 must be of the order of 12-13 nm, as illustrated in FIG. 4.
  • the barrier layer 5 makes it possible to adapt the threshold voltage Vth and in particular to shift it towards the positive voltages, without degrading the surface resistance R S heet of the transistor 100.
  • the residual thickness e r under the grid 40 can be kept greater than 5nm, or even greater than 10nm, the method of etching the recess 5c will not (or only slightly) generate defects close to the conduction layer 3, likely to degrade the electrical characteristics of the transistor 100.
  • the gradient in aluminum concentration follows an exponential profile as a function of the thickness of the barrier layer 5.
  • the gradient in aluminum concentration GAI could for example follow a law of the type: with the coefficient C greater than or equal to 2, preferably greater than or equal to 8, z being the thickness variable (along the z axis) and e the total thickness of the barrier layer 5.
  • the different gradients G AI (Z) are based on a coefficient C equal to 8, a concentration Al min equal to 5% and a concentration Al max varying from 50% to 100%.
  • the aluminum concentration gradient follows a linear profile as a function of the thickness of the barrier layer 5, with two different slopes, on the one hand between the first face 5a ( dimension 0) and the third face 5d (dimension e r) , and on the other hand between the third face 5d (dimension e r) and the second face 5b (dimension e).
  • the dimension e r corresponds to an aluminum concentration less than or equal to 20%.
  • the residual thickness e r of barrier layer 5 located under the gate electrode 40 comprises implanted electronegative species, such as for example fluoride ions (F-), oxygen (0 2 ) or chlorine (Cl-). These species make it possible to locally repel the electrons of the 2DEG layer 3 thanks to electrostatic forces, which makes it possible to increase all the more the resistance of the channel layer 4 under the interface 2; the threshold voltage Vth of transistor 100 can thus be further increased towards positive voltages.
  • F- fluoride ions
  • oxygen (0 2 ) oxygen
  • Cl- chlorine
  • the transistor 100 comprises an additional layer made of a P-doped semiconductor material disposed in the recess 5c, between the barrier layer 5 and the gate electrode 40
  • the P doped material may for example be GaN or Mg doped AlGaN.
  • the growth of a P-doped layer at the surface of the barrier lowers the Fermi level at the level of the region of the 2DEG layer 3, which makes it possible to increase the threshold voltage Vth of the transistor 100 towards the positive voltages.
  • the additional layer of a P-doped material may include implanted electronegative species, such as for example F, Cl or O 2 .
  • implanted electronegative species such as for example F, Cl or O 2 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

L'invention concerne un transistor (100) à haute mobilité électronique comprenant : • Une structure (10) comportant un empilement (1) en matériaux semi-conducteurs de type III-N définissant une interface (2) et apte à former une couche de conduction (3) sous forme d'une couche de gaz d'électrons à deux dimensions, sensiblement sous ladite interface (2), l'empilement comprenant au moins une couche canal (4) et une couche barrière (5) de part et d'autre de l'interface (2), et la couche barrière (5) étant un composé ternaire ou quaternaire III-N comprenant de l'aluminium, • Une électrode de grille (40) disposée dans un renfoncement (5c) de la couche barrière (5), une épaisseur résiduelle (er) de couche barrière (5) se trouvant sous l'électrode de grille (40). La couche barrière (5) présente un gradient de concentration en aluminium continu sur son épaisseur (e) : le gradient est croissant entre une première face (5a) disposée sur l'interface (2) et une deuxième face (5b) de la couche barrière (5), de sorte que la concentration en aluminium soit inférieure ou égale à 20% dans l'épaisseur résiduelle (er) et que la concentration en aluminium au niveau de la deuxième face (5b) soit supérieure ou égale à 40%.

Description

TRANSISTOR A HAUTE MOBILITE ELECTRONIQUE
DOMAINE DE L' INVENTION
La présente invention concerne le domaine des transistors à hétéroj onction à base de matériaux III-V, en particulier les transistors à haute mobilité électronique (HEMT) .
ARRIERE PLAN TECHNOLOGIQUE DE L' INVENTION
Les transistors HEMT élaborés sur des matériaux semi- conducteurs III-N sont classiquement de type normalement passant (« normally on ») , c'est-à-dire qu'ils peuvent conduire le courant avec une tension de grille à 0V. Ces composants sont également appelés composants en mode déplétion (« déplétion mode » ou « D-mode » selon la terminologie anglo-saxonne) . Afin d'éviter qu'une défaillance de la grille ne bascule le composant en mode passant, il est préférable pour les applications d'électronique de puissance d'avoir des dispositifs qui ne peuvent pas conduire le courant lorsque la tension de grille est à 0V et qui présentent donc une tension de seuil supérieure à 0V : ces composants sont communément appelés composants en mode enrichissement (« E-mode ») ou composants de type normalement bloqué (« normally off ») .
L'approche la plus répandue pour la fabrication de composants E-mode est la mise en œuvre d'une électrode de grille en renfoncement (« recessed-gate ») dans les couches III-N du transistor HEMT (voir par exemple W.Saito & al., « Recessed-Gate Structure Approach Toward Normally-off High-Voltage AlGaN/GaN HEMT for Power Electronics Applications » IEEE Transactions on Electron Device Lett., vol 53, n°2, p356, Fev. 2006) . Typiquement, la tranchée de renfoncement dans laquelle sera déposé le métal de grille traverse la couche barrière d'AlGaN, afin de supprimer la couche de gaz d'électrons à deux dimensions (2DEG pour « 2-dimensions électron gas ») , couche de conduction qui se crée juste en-dessous de l'interface entre la couche barrière (AlGaN) et la couche canal (GaN) . On obtient ainsi un composant en mode enrichissement, la conduction électrique entre la source et le drain étant coupée lorsque la tension de grille est à OV. L'application d'une tension sur la grille permet d'attirer des électrons dans la couche GaN inférieure, à proximité de la frontière avec la grille, et de rétablir la continuité de conduction électrique de la couche 2DEG. Combinée à un diélectrique de grille, cette première approche permet d'obtenir de faibles courants de fuite de grille et met en œuvre des procédés classiques d'intégration.
Les transistors obtenus à partir de cette technique souffrent en général du fait que leur tension de seuil est faible (Vth typiquement inférieur à +1V) avec une faible excursion en tension de grille, ce qui rend complexe le pilotage du transistor dans un circuit de conversion de puis sance (voir par exemple T.Kachi, « GaN Power Device for Automotive Applications » Proceedings of Asia-Pacific Microwave Conférence
2014) .
En théorie, la technique de renfoncement de grille permet d'obtenir une tension de seuil du transistor positive à condition que l'épaisseur restante d'AlGaN sous la grille soit inférieure à une épaisseur critique, définie comme l'épaisseur minimale de couche barrière pour créer une couche 2DEG. Cette épaisseur dépend de paramètres matériau de 1 ' hétéroj onction AlGaN/GaN comme notamment le taux d'aluminium dans la barrière. Pour des taux d'aluminium généralement utilisés, autour de 20- 30%, l'épaisseur critique est très faible, typiquement inférieure à 5nm.
Pour ces taux d'aluminium, il est donc nécessaire que le renfoncement de la grille traverse la quasi-totalité de la couche barrière d'AlGaN jusqu'à arriver à proximité (moins de 5nm) de la couche 2DEG, voire même qu'il traverse l'interface entre la couche barrière et la couche canal. Bénéficier d'une épaisseur critique plus élevée requerrait un taux d'aluminium plus faible ce qui diminuerait la densité électronique de la couche 2DEG et donc dégraderait la résistance à l'état passant du transistor (R0N) · Cette gravure quasi-totale ou totale de la couche barrière présente deux inconvénients majeurs. D'une part, elle entraine une forte dégradation de la résistance à l'état passant du transistor (R0N) dans le cas où la couche 2DEG est coupée par le renfoncement de grille. D'autre part, la gravure de la couche barrière conduit généralement à la génération de dommages physiques à la surface ou dans la couche canal sous forme de défauts cristallins ou de charges fixes. Ces défauts viennent s'ajouter aux états d'interface formés lors du dépôt du diélectrique de grille dans la région de la grille. La proximité d'une telle densité de défauts avec la couche 2DEG entraine généralement une forte dégradation de la mobilité électronique et des performances dynamiques du transistor, en raison de phénomènes de piégeage de charges sous fort champ électrique.
Le document US2014/0252371 propose une méthode permettant d'éviter la gravure de la couche barrière.
OBJET DE L' INVENTION
L' invention vise à remédier à tout ou partie des inconvénients précités en proposant une solution alternative aux approches de l'état de la technique. Un objet de l'invention est un transistor à haute mobilité électronique comprenant une électrode de grille disposée dans un renfoncement de la couche barrière .
BREVE DESCRIPTION DE L' INVENTION
L' invention concerne un transistor à haute mobilité électronique comprenant :
• Une structure comportant un empilement en matériaux semi- conducteurs de type III-N définissant une interface et apte à former une couche de conduction sous forme d'une couche de gaz d'électrons à deux dimensions, sensiblement sous ladite interface, l'empilement comprenant au moins une couche canal et une couche barrière de part et d' autre de l'interface, et la couche barrière étant un composé ternaire ou quaternaire III-N comprenant de l'aluminium,
• Une électrode de grille disposée dans un renfoncement de la couche barrière, une épaisseur résiduelle de couche barrière se trouvant sous l'électrode de grille.
Le transistor selon l'invention est remarquable en ce que la couche barrière présente un gradient de concentration en aluminium continu sur son épaisseur ; le gradient est croissant entre une première face disposée sur l'interface et une deuxième face de la couche barrière, de sorte que la concentration en aluminium soit inférieure ou égale à 20% dans l'épaisseur résiduelle et que la concentration en aluminium au niveau de la deuxième face soit supérieure ou égale à 40%.
Selon des caractéristiques avantageuses du transistor selon l'invention, prises seules ou en combinaison :
• la concentration en aluminium au niveau de la première face de la couche barrière est comprise entre 1% et 10%, préférentiellement la concentration en aluminium au niveau de la première face est de l'ordre de 5% ;
• la concentration en aluminium au niveau d'une troisième face définissant le fond du renfoncement de la couche barrière est comprise entre 5% et 20%, préférentiellement la concentration en aluminium au niveau de la troisième face est inférieure ou égale à 10% ;
• la couche barrière présente une épaisseur totale supérieure ou égale à 15nm et l'épaisseur résiduelle est supérieure ou égale à la moitié de l'épaisseur totale de la couche barrière ; préférentiellement, l'épaisseur résiduelle est supérieure ou égale à 75% de l'épaisseur totale de la couche barrière ; la concentration en aluminium au niveau de la deuxième face est supérieure ou égale à 70% ; • le gradient en concentration d' aluminium suit un profil exponentiel en fonction de l'épaisseur de la couche barrière ;
• le gradient en concentration d' aluminium suit un profil linéaire en fonction de l'épaisseur de la couche barrière, avec deux pentes différentes d'une part, entre la première face et la troisième face, et d'autre part, entre la troisième face et la deuxième face ;
• la couche barrière est en AlGaN ou en InAlGaN ;
• l'épaisseur résiduelle de couche barrière se trouvant sous l'électrode de grille comporte des espèces électronégatives implantées, telles que des ions fluorures (F-) , oxygène (02 ) ou chlore (Cl-) ;
• le transistor à haute mobilité électronique comprend une couche additionnelle en un matériau semi-conducteur dopé P disposée dans le renfoncement, entre la couche barrière et l'électrode de grille ;
• le transistor à haute mobilité électronique comprend une couche additionnelle en un matériau semi-conducteur dopé P et comportant des espèces électronégatives implantées, telles que par exemple du F , Cl ou O2 , la couche additionnelle étant disposée dans le renfoncement, entre la couche barrière et l'électrode de grille.
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles :
• la figure 1 présente un transistor à haute mobilité électronique conforme à l'invention ; cette figure est une représentation schématique en coupe, dans laquelle les proportions entre les couches et les dimensions latérales peuvent ne pas être respectées ; • la figure 2 présente un exemple schématique de gradient de concentration en aluminium de la couche barrière d'un transistor à haute mobilité électronique conforme à l'invention ;
• la figure 3 présente l'évolution de l'épaisseur théorique minimale (épaisseur critique) de couche barrière pour générer une couche de conduction 2DEG, en fonction de la concentration en aluminium de la couche barrière dans un transistor à haute mobilité électronique ; la figure 3 présente également la densité électronique théorique maximale (Ns) possible dans une couche de conduction 2DEG, en fonction de la concentration en aluminium de la couche barrière dans un transistor à haute mobilité électronique ;
• la figure 4 présente une simulation de l'évolution de la tension de seuil (Vth) en fonction de l'épaisseur de la couche barrière sous la grille, pour un transistor conforme à l'invention (C) et pour des transistors comportant une couche barrière classique de l'état de la technique (A, B) ;
• la figure 5 présente des exemples de gradients de concentration en aluminium de la couche barrière d'un transistor à haute mobilité électronique conforme à 1 ' invention .
DESCRIPTION DETAILLEE DE L' INVENTION
L'invention concerne un transistor 100 à haute mobilité électronique (HEMT) .
Comme illustré sur la figure 1, le transistor 100 est formé à partir d'une structure 10 comportant un empilement 1 en matériaux semi-conducteurs du groupe III-V et en particulier, en matériaux semi-conducteurs du groupe III-N. L'empilement 1 est réalisé par croissance épitaxiale, sur un substrat support qui pourra notamment comprendre du silicium, du saphir, du carbure de silicium ou autre substrat à base de céramiques. L'empilement 1 comprend au moins une couche barrière 5 dont une première face 5a est disposée sur une couche canal 4 ; l'empilement 1 définit, entre ces deux couches, une interface 2. Lesdites couches 4,5 et l'interface 2 s'étendent dans des plans parallèles à un plan principal (C,U) .
La couche canal 4 pourra par exemple être composée de nitrure de gallium (GaN) .
La couche barrière 5 est composée d'un alliage ternaire ou quaternaire III-N, comprenant de l'aluminium, tel que par exemple du AlGaN ou du InAlGaN. On parlera par la suite de la concentration d' aluminium en pourcentage dans la couche barrière 5 : par exemple, une couche Alo,3Gao,7N comprend une concentration ou un taux d'aluminium de 30%.
Optionnellement, une couche intercalaire (dite « spacer layer » selon la terminologie anglo-saxonne) à base de nitrure d' aluminium (AIN) peut être interposée entre la couche canal 4 et la couche barrière 5 : l'interface 2 à considérer est alors celle entre la couche intercalaire et la couche canal 4. Optionnellement, une couche superficielle par exemple en GaN, en AIN ou en SiN (dite « cap layer ») , faisant office de couche de protection et de passivation, peut être disposée sur une deuxième face 5b de la couche barrière 5.
Un tel empilement 1 est apte à former une couche de gaz d'électrons à deux dimensions (2DEG pour « 2-dimensional électron gaz ») située juste en-dessous de l'interface 2, dans la couche canal 4. Cette couche 2DEG est générée du fait de la différence entre les polarisations piézoélectriques et spontanées des matériaux semi-conducteurs des couches barrière 5 et canal 4. La couche 2DEG constitue la couche de conduction 3 du transistor 100.
Le transistor 100 comporte une électrode de source 20 et une électrode de drain 30 en contact électrique avec la couche de conduction 3. Rappelons que différents types de contacts électriques sont connus pour connecter électriquement les électrodes de sources 20 et de drain 30 à la couche de conduction 3 : en particulier, des contacts ohmiques, tunnel ou Schottky .
La couche de conduction 3 assure la conduction du courant entre ces deux électrodes 20,30 lorsque le transistor 100 est dans un état passant.
Le transistor 100 comprend également une électrode de grille 40, disposée sur la structure 10 entre les électrodes de source 20 et de drain 30. L'électrode de grille 40 est disposée selon un axe longitudinal x sur toute l'étendue (dimension selon l'axe x) de la couche de conduction 3, de manière à contrôler la conduction du courant entre l'électrode de source 20 et l'électrode de drain 30.
Dans l'exemple de la figure 1, l'électrode de grille 40 est isolée électriquement de la couche active 1 par une couche isolante 50 ou un empilement de couches isolantes (configuration de type MIS, pour « Métal Insulator Semiconductor ») . Bien sûr, d'autres configurations d'électrodes de grille existent et pourront être mises en œuvre pour la fabrication du transistor 100, telle qu'une grille de type Schottky.
On peut également voir sur la figure 1 que l'électrode de grille 40 est disposée dans un renfoncement 5c de la couche barrière 5. Au niveau de ce renfoncement 5c, la couche barrière 5 ne présente pas son épaisseur totale e mais une épaisseur résiduelle er, se trouvant sous l'électrode de grille 40. Une troisième face 5d définit le fond du renfoncement 5c : entre sa première face 5a et sa troisième face 5d, la couche barrière 5 présente l'épaisseur résiduelle er.
Typiquement, l'épaisseur totale e de la couche barrière 5 est supérieure ou égale à 15nm, en particulier comprise entre 20 et lOOnm.
Selon l'invention, la couche barrière 5 présente en outre un gradient de concentration en aluminium continu sur son épaisseur e (figure 2) . Le gradient est croissant, selon l'axe z (normal au plan (x,y)), entre la première face 5a disposée sur ou à proximité de l'interface 2 et la deuxième face 5b de la couche barrière 5. Le gradient de concentration présente un taux minimum Almin d' aluminium au niveau de la première face 5a et un taux maximum Almax au niveau de la deuxième face 5b. Le gradient est continu sur l'épaisseur e pour éviter la formation de couches 2DEG intermédiaires dans la couche barrière 5, liée à un changement brutal de concentration en aluminium entre deux strates (ce qui est le cas pour un gradient de type discret) de la couche barrière 5.
Ce gradient est défini de sorte que la concentration en aluminium soit inférieure ou égale à 20% dans l'épaisseur résiduelle er. Le gradient de concentration présente ainsi un taux d'aluminium Alr inférieur ou égal à 20%, au niveau de la troisième face 5d. Avantageusement, la concentration en aluminium Alr au niveau de cette troisième face 5d est comprise entre 5% et 18%, voire entre 5% et 15% ; préférentiellement, la concentration en aluminium au niveau de la troisième face 5d est inférieure à 10%.
Au niveau de sa première face 5a, la couche barrière 5 présente avantageusement une concentration en aluminium Almin comprise entre 1% et 10%, préférentiellement de l'ordre de 5%, pour conserver un changement de matériau suffisamment abrupt entre la couche canal 4 et la couche barrière 5, nécessaire à une bonne qualité de la couche de conduction 3. Pour encore améliorer la qualité de la couche 2DEG 3, l'ajout d'une couche intercalaire d'AIN entre la couche canal 4 et la couche barrière 5 est envisageable, comme évoqué précédemment.
La densité de charges de la couche de conduction 3 (couche 2DEG) dépend de la concentration en aluminium de la couche barrière 5 et de l'épaisseur de cette dernière. En d'autres termes, pour une épaisseur donnée de couche barrière 5, plus la concentration en aluminium est importante, plus la densité électronique dans la couche de conduction 3 sera importante. Il faut également que l'épaisseur de couche barrière 5 soit supérieure à une épaisseur critique pour générer une couche 2DEG 3 sous l'interface 2. La figure 3 présente l'évolution de l'épaisseur critique tCR en fonction de la concentration en aluminium dans la couche barrière 5 en AlGaN, dans le cas d'un taux Al constant (sans gradient), calculée à partir d'une formule connue de l'état de la technique (J. P . Ibbetson & al, « Polarization effects, surface States, and the source of électrons in AlGaN/GaN heterostructure field effect transistors », Applied physics letters, vol 77, n°2, p250, July 2000) :
Figure imgf000012_0001
Avec tCR l'épaisseur critique, e la constante diélectrique relative de l' AlGaN, ED le niveau d'énergie des états de surface, AEc l'offset de bande de conduction entre l' AlGaN (couche barrière 5) et le GaN (couche canal 4), q la charge élémentaire et opz les charges de polarisations induites à l'interface 2 entre les deux couches AlGaN/GaN.
En prenant une valeur ED à 1.45eV, il apparaît que, pour une concentration en aluminium inférieure à 20%, il ne se forme pas de couche 2DEG 3 pour une épaisseur de couche barrière 5 de l'ordre de 5nm (épaisseur critique ÎCR) , ou inférieure.
Selon l'invention, la partie de la couche barrière 5 localisée sous l'électrode de grille 40 présente une concentration Alr, au niveau de la troisième face 5d, inférieure ou égale à 20%. La concentration en aluminium est ensuite décroissante entre la cote d'épaisseur er (au niveau de la troisième face 5d) et la cote d'épaisseur 0 (au niveau de la première face 5a) . L'épaisseur critique tcR de formation d'une couche 2DEG effective est, dans ce cas, attendue supérieure à
5nm.
Selon l'invention, l'épaisseur résiduelle er de la couche barrière 5 sous l'électrode de grille 40 est maintenue inférieure à l'épaisseur critique tcR de formation d'une couche 2DEG effective. Grâce à son gradient de concentration en aluminium, la couche barrière 5, sous la grille, pourra présenter une épaisseur résiduelle er supérieure ou égale à 5nm, voire supérieure ou égale à lOnm. A titre d'exemple, pour un gradient de concentration en aluminium allant de 20% à 8%, entre la troisième face 5d et la première face 5a, l'épaisseur résiduelle er pourra être comprise entre 5nm et 15nm ; pour un gradient de concentration en aluminium allant de 10% à 5%, entre la troisième face 5d et la première face 5a, l'épaisseur résiduelle er pourra être comprise entre 12nm et 25nm.
Une épaisseur résiduelle er supérieure à 5nm, voire supérieure à lOnm, est avantageuse en ce que le procédé de gravure, pour former le renfoncement 5c, ne génère pas ou peu de défauts susceptibles de perturber la couche de conduction 3, car l'interface 2 est suffisamment éloignée. La résistance du transistor 100 à l'état passant n'est donc pas dégradée.
Avantageusement, lorsque la couche barrière 5 présente une épaisseur totale e supérieure ou égale à 15nm, le gradient de concentration en aluminium de la couche barrière 5 est choisi de sorte que l'épaisseur résiduelle er soit supérieure ou égale à la moitié de l'épaisseur totale e de la couche barrière 5. Préférentiellement, l'épaisseur résiduelle er est même supérieure ou égale à 75% de l'épaisseur totale e de la couche barrière 5.
Dans le transistor 100 selon l'invention, la couche de conduction 3 effective sous l'interface 2 est rendue très résistive suite à la gravure localisée de la barrière (renfoncement 5c) dans lequel est disposée l'électrode de grille 40. Cela permet de décaler la tension de seuil Vth du transistor 100 vers 0V, effet favorable à la fabrication d'un transistor normalement bloqué.
Le gradient de concentration en aluminium de la couche barrière 5 selon l'invention est également défini de sorte que la concentration en aluminium Almax au niveau de la deuxième face 5b soit supérieure ou égale à 40%, voire supérieure ou égale à 50%. De manière préférentielle, la concentration en aluminium Almax au niveau de la deuxième face 5b est même supérieure ou égale à 70%. Au niveau de la deuxième face 5b, il est avantageux d'avoir la concentration en aluminium la plus élevée possible, pour permettre de générer une forte densité de charges dans la couche 2DEG 3 (par exemple, Ns supérieure à lel3/cm2) . En effet, la résistance de surface RSheet (« sheet résistance ») de la couche de conduction 3, directement proportionnelle à la résistance Ron du transistor 100 en mode passant, est principalement déterminée par la concentration maximale en aluminium Almax dans la couche barrière 5 et sera d' autant plus faible que ladite concentration maximale sera élevée. Définir le gradient de concentration en aluminium avec une forte valeur d'aluminium Almax au niveau de la deuxième face 5b favorise donc une faible résistance Ron du transistor 100.
Ainsi, dans le transistor 100 selon l'invention, la couche de conduction 3 est effective entre l'électrode de source 20 et l'électrode de drain 30, partout où la couche barrière 5 présente son épaisseur totale e, et elle présente une faible résistance de surface RSheet · De plus, la tension de seuil Vth, est avantageusement décalée vers les tensions positives, tout en conservant une épaisseur résiduelle er sous la grille 40 suffisante pour éviter la génération de défauts de gravure susceptibles de perturber la couche de conduction 3.
La courbe A en trait pointillé de la figure 4 présente l'évolution de la tension de seuil Vth d'un transistor classique de l'état de la technique, comprenant une couche barrière (AlGaN) présentant une épaisseur totale de 20nm et un taux d'aluminium constant de 30% : la couche de conduction 3, dans ce cas, présente une résistance de surface RSheet de l'ordre de 392 ohms par carré ; pour atteindre un Vth aussi proche que possible de 0V, par exemple de l'ordre de -IV, il faut viser une épaisseur résiduelle sous la grille 40 inférieure à environ 3nm. Pour atteindre une tension de seuil Vth de l'ordre de -IV, en conservant une épaisseur résiduelle un peu plus grande, typiquement 4nm, on pourrait utiliser une couche barrière de même épaisseur totale mais présentant un taux d'aluminium constant de 20% (courbe B en trait pointillé) ; l'inconvénient est alors que la résistance de surface RSheet est dégradée et augmente à environ 763 ohms par carré. La courbe C en trait plein de la figure 4 présente l'évolution de la tension de seuil Vth d'un transistor 100 conforme à l'invention. La couche barrière 5 dudit transistor 100, présente une épaisseur totale e de 20nm et un gradient de concentration en aluminium tel que les concentrations en aluminium Almin et Almax sont respectivement de 5% et 80% ; cette configuration permet d'obtenir une résistance de surface RSheet de la couche de conduction 3 de l'ordre de 401 ohms par carré, soit équivalente à la résistance de surface du transistor classique précité (courbe A) . Pour atteindre un Vth équivalent, c'est-à- dire autour de -IV, l'épaisseur résiduelle er sous la grille 40 doit être de l'ordre de 12-13nm, comme illustré sur la figure 4.
La couche barrière 5 selon l'invention permet d'adapter la tension de seuil Vth et en particulier de la décaler vers les tensions positives, sans dégrader la résistance de surface RSheet du transistor 100. De plus, comme l'épaisseur résiduelle er sous la grille 40 peut être maintenue supérieure à 5nm, voire même supérieure à lOnm, le procédé de gravure du renfoncement 5c ne va pas (ou peu) générer de défauts proches de la couche de conduction 3, susceptibles de dégrader les caractéristiques électriques du transistor 100.
Selon un mode de réalisation avantageux, le gradient en concentration d'aluminium suit un profil exponentiel en fonction de l'épaisseur de la couche barrière 5. Comme illustré sur la figure 5, le gradient en concentration d'aluminium GAI pourra par exemple suivre une loi du type :
Figure imgf000015_0001
avec le coefficient C supérieur ou égal à 2, préférentiellement supérieur ou égal à 8, z étant la variable d'épaisseur (selon l'axe z) et e l'épaisseur totale de la couche barrière 5.
Sur la figure 5, les différents gradients GAI(Z) sont basés sur un coefficient C égal à 8, une concentration Almin égale à 5% et une concentration Almax variant 50% à 100%. Selon un autre mode de réalisation envisageable (non représenté), le gradient en concentration d'aluminium suit un profil linéaire en fonction de l'épaisseur de la couche barrière 5, avec deux pentes différentes, d'une part entre la première face 5a (cote 0) et la troisième face 5d (cote er) , et d'autre part entre la troisième face 5d (cote er) et la deuxième face 5b (cote e) . Rappelons que la cote er correspond à une concentration en aluminium inférieure ou égale à 20%.
Selon une variante de l'invention, l'épaisseur résiduelle er de couche barrière 5 se trouvant sous l'électrode de grille 40 comporte des espèces électronégatives implantées, telles que par exemple des ions fluorures (F-) , oxygène (02 ) ou chlore (Cl-) . Ces espèces permettent de repousser localement les électrons de la couche 2DEG 3 grâce aux forces électrostatiques, ce qui permet d'augmenter d'autant plus la résistance de la couche canal 4 sous l'interface 2 ; la tension de seuil Vth du transistor 100 peut ainsi être encore augmentée vers les tensions positives.
Selon une autre variante de l'invention, pouvant éventuellement se cumuler à la précédente, le transistor 100 comprend une couche additionnelle en un matériau semi-conducteur dopé P disposée dans le renfoncement 5c, entre la couche barrière 5 et l'électrode de grille 40. Le matériau dopé P pourra par exemple être du GaN ou de l'AlGaN dopé Mg.
La croissance d'une couche dopée P en surface de la barrière abaisse le niveau de Fermi au niveau de la région de la couche 2DEG 3 ce qui permet d'augmenter la tension de seuil Vth du transistor 100 vers les tensions positives.
Selon une autre variante, la couche additionnelle en un matériau dopé P peut comporter des espèces électronégatives implantées, telles que par exemple du F , Cl ou O2 . L' invention selon ses différents modes de réalisation et variantes aide à la fabrication de transistor HEMT en mode enrichissement .
Bien entendu, 1 invention n'est pas limitée aux modes de réalisation décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims

REVENDICATIONS
1. Transistor (100) à haute mobilité électronique comprenant :
• Une structure (10) comportant un empilement (1) en matériaux semi-conducteurs de type III-N définissant une interface (2) et apte à former une couche de conduction (3) sous forme d'une couche de gaz d'électrons à deux dimensions, sensiblement sous ladite interface (2), l'empilement comprenant au moins une couche canal (4) et une couche barrière (5) de part et d'autre de l'interface (2), et la couche barrière (5) étant un composé ternaire ou quaternaire III-N comprenant de l'aluminium,
• Une électrode de grille (40) disposée dans un renfoncement (5c) de la couche barrière (5) , une épaisseur résiduelle (er) de couche barrière (5) se trouvant sous l'électrode de grille (40),
Le transistor (100) étant caractérisé en ce que la couche barrière (5) présente un gradient de concentration en aluminium continu sur son épaisseur (e) , le gradient étant croissant entre une première face (5a) disposée sur l'interface (2) et une deuxième face (5b) de la couche barrière (5) , de sorte que la concentration en aluminium soit inférieure ou égale à 20% dans l'épaisseur résiduelle (er) et que la concentration en aluminium au niveau de la deuxième face (5b) soit supérieure ou égale à 40%.
2. Transistor (100) à haute mobilité électronique selon la revendication précédente, dans lequel la concentration en aluminium (Almin) au niveau de la première face (5a) de la couche barrière (5) est comprise entre 1% et 10%, préférentiellement de l'ordre de 5%.
3. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel la concentration en aluminium (Alr) au niveau d'une troisième face (5d) définissant le fond du renfoncement (5c) de la couche barrière (5) est comprise entre 5% et 20%, préférentiellement inférieure ou égale à 10%.
4. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel la couche barrière (5) présente une épaisseur totale (e) supérieure ou égale à 15nm et l'épaisseur résiduelle (er) est supérieure ou égale à la moitié de l'épaisseur totale (e) de la couche barrière (5) , préférentiellement supérieure ou égale à 75% de l'épaisseur totale (e) de la couche barrière (5).
5. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel la concentration en aluminium (Almax) au niveau de la deuxième face (5b) est supérieure ou égale à 70%.
6. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel le gradient en concentration d'aluminium suit un profil exponentiel en fonction de l'épaisseur de la couche barrière (5) .
7. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel la couche barrière (5) est en AlGaN ou en InAlGaN.
8. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel l'épaisseur résiduelle (er) de couche barrière (5) se trouvant sous l'électrode de grille (40) comporte des espèces électronégatives implantées, telles que par exemple du F , Cl ou O2 .
9. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, comprenant une couche additionnelle en un matériau dopé P disposée dans le renfoncement (5c) , entre la couche barrière (5) et l'électrode de grille (40) .
10. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, comprenant une couche additionnelle en un matériau dopé P et comportant des espèces électronégatives implantées, telles que par exemple du F , Cl ou O2-, la couche additionnelle étant disposée dans le renfoncement (5c) , entre la couche barrière (5) et l'électrode de grille (40).
PCT/FR2019/051885 2018-08-13 2019-07-31 Transistor a haute mobilite electronique WO2020035644A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1857480A FR3084966B1 (fr) 2018-08-13 2018-08-13 Transistor a haute mobilite electronique
FR1857480 2018-08-13

Publications (1)

Publication Number Publication Date
WO2020035644A1 true WO2020035644A1 (fr) 2020-02-20

Family

ID=65685454

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2019/051885 WO2020035644A1 (fr) 2018-08-13 2019-07-31 Transistor a haute mobilite electronique

Country Status (2)

Country Link
FR (1) FR3084966B1 (fr)
WO (1) WO2020035644A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
EP2290675A2 (fr) * 2009-08-28 2011-03-02 NGK Insulators, Ltd. Substrat épitaxial pour dispositif semi-conducteur, dispositif semi-conducteur et procédé de fabrication d'un substrat épitaxial pour dispositif semi-conducteur
US20140252371A1 (en) 2013-03-08 2014-09-11 Seoul Semiconductor Co., Ltd. Heterojunction transistor and method of fabricating the same
US20140252370A1 (en) * 2013-03-05 2014-09-11 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
EP2290675A2 (fr) * 2009-08-28 2011-03-02 NGK Insulators, Ltd. Substrat épitaxial pour dispositif semi-conducteur, dispositif semi-conducteur et procédé de fabrication d'un substrat épitaxial pour dispositif semi-conducteur
US20140252370A1 (en) * 2013-03-05 2014-09-11 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US20140252371A1 (en) 2013-03-08 2014-09-11 Seoul Semiconductor Co., Ltd. Heterojunction transistor and method of fabricating the same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J.P.IBBETSON: "Polarization effects, surface states, and the source of electrons in AlGaN/GaN heterostructure field effect transistors", APPLIED PHYSICS LETTERS, vol. 77, no. 2, July 2000 (2000-07-01), pages 250, XP012026608, doi:10.1063/1.126940
W.SAITO: "Recessed-Gate Structure Approach Toward Normally-off High-Voltage AlGaN/GaN HEMT for Power Electronics Applications", IEEE TRANSACTIONS ON ELECTRON DEVICE LETT., vol. 53, no. 2, February 2006 (2006-02-01), pages 356, XP002736427, doi:10.1109/TED.2005.862708
WUERFL J ET AL: "Reliability issues of GaN based high voltage power devices", MICROELECTRONICS AND RELIABILITY, ELSEVIER SCIENCE LTD, GB, vol. 51, no. 9, 5 July 2011 (2011-07-05), pages 1710 - 1716, XP028291317, ISSN: 0026-2714, [retrieved on 20110721], DOI: 10.1016/J.MICROREL.2011.07.017 *

Also Published As

Publication number Publication date
FR3084966B1 (fr) 2020-07-17
FR3084966A1 (fr) 2020-02-14

Similar Documents

Publication Publication Date Title
EP2736079B1 (fr) Procédé de fabrication d'un transistor à hétérojonction de type normalement bloqué
EP3203526B1 (fr) Transistor à hétérojonction à confinement de gaz d'électrons amélioré
EP3240041A1 (fr) Transistor à heterojonction de type normalement ouvert a tension de seuil elevee
FR3030114A1 (fr) Transistor hemt
FR3074359A1 (fr) Composant electronique a heterojonction muni d'une couche barriere enterree amelioree
EP3203527A1 (fr) Transistor a heterojonction a haute mobilite electronique de type normalement bloque
EP3913687A1 (fr) Composant électronique à hétérojonction comprenant une plaque de champ et une région flottante dopée p
EP3369115A1 (fr) Transistor a effet de champ a rendement et gain optimise
WO2017046077A1 (fr) TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P
WO2017085413A1 (fr) Diode a heterojonction ayant un courant de surcharge transitoire accru
EP3127160B1 (fr) Couche tampon optimisée pour transistor a effet de champ a haute mobilité
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
FR3078198A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
WO2020035644A1 (fr) Transistor a haute mobilite electronique
EP4120359A1 (fr) Transistor à haute mobilité électronique à resistance d'accès réduite et procédé de fabrication d'un transistor à haute mobilité électronique avec résistance d'accès réduite
EP4099397A1 (fr) Dispositif électronique à transistors
EP3561880A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
FR3047609A1 (fr) Transistor hemt de type normalement ouvert presentant une tension de seuil eleve et une resistance de conduction reduite
FR3061355A1 (fr) Transistor hemt normalement bloque a canal contraint
EP4044251A1 (fr) Transistor
FR3083647A1 (fr) Transistor a heterojonction de type normalement ouvert a resistance de passage reduite
EP4318597A1 (fr) Transistor à effet de champ ayant un comportement de type p-fet
EP4379801A1 (fr) Dispositif microélectronique à tenue en tension verticale améliorée
EP4068386A1 (fr) Transistor à effet de champ à structure verticale
EP4044252A1 (fr) Transistor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19765534

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19765534

Country of ref document: EP

Kind code of ref document: A1