CN108475696A - 具有优化性能和增益的场效应晶体管 - Google Patents

具有优化性能和增益的场效应晶体管 Download PDF

Info

Publication number
CN108475696A
CN108475696A CN201680077236.2A CN201680077236A CN108475696A CN 108475696 A CN108475696 A CN 108475696A CN 201680077236 A CN201680077236 A CN 201680077236A CN 108475696 A CN108475696 A CN 108475696A
Authority
CN
China
Prior art keywords
sublayer
buffer layer
field
semiconductor
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680077236.2A
Other languages
English (en)
Inventor
J-C·雅凯
P·加马拉
S·彼得罗维奇
C·拉康
M-A·普瓦松
O·帕塔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Thales SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN108475696A publication Critical patent/CN108475696A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种包括半导体堆叠的晶体管,半导体堆叠具体包括特定厚度合理放置的第一子层(16),其将缓冲层(12)分成两部分(12a;12b)并且包括第三半导体(Mat3),使得缓冲层的半导体和第三半导体(Mat3)的压电和自发极化系数之间的差异在缓冲层的第一部分(12a)、与第一子层(16)之间的第一界面(17)处感应产生电场的第一固定表面电荷,该电场沿着z轴线定向以便允许二维气(9)被限制到沟道。

Description

具有优化性能和增益的场效应晶体管
技术领域
本发明涉及高电子迁移率场效应晶体管(HEMT)。
本发明更具体地涉及制造HEMT的堆叠,HEMT用作功率或低噪音放大器、开关或振荡器,并覆盖通常包括在1MHz和100GHz之间的频率范围。
背景技术
图1示意性地示出了在Oxz平面中的常规基本HEMT系统的结构的横截面,所述系统在衬底11上生产。常规地,半导体或绝缘衬底11(例如包括硅(Si)、碳化硅(SiC)或蓝宝石(Al2O3)),沿着z轴线使用,在其上制造在Oxy平面中延伸的至少两个半导体层的堆叠Emp。
称为缓冲层的第一层12具有所谈到的大带隙、宽带隙半导体,某些这样的半导体包括二元化合物(诸如GaN)或三元III族氮化物化合物(诸如AlGaN,或者更准确地说AlxGa1-xN),这些也被称为III-N化合物。
称为阻挡层\势垒层13的第二层的带隙比缓冲层12的带隙更大。该层包含基于四元、三元或二元III族氮化物(III-N)化合物的半导体,该氮化物化合物基于Al、Ga、In或B。
例如,对于由GaN制成的缓冲层12,阻挡层13包括AlxGa1-xN或In1-xAlxN,或In1- xAlxN/AlN或AlxGa1-xN/AlN序列。取决于铝含量x,AlxGa1-xN和In1-xAlxN的带隙的大小分别从3.4eV(GaN)到6.2eV(AlN)和从0.7eV(InN)到6.2eV变化。
阻挡层13的厚度通常包括在5nm和40nm之间,并且缓冲层12的厚度通常包括在0.2μm和3μm之间。
附加层可存在于堆叠的表面上、或存在于缓冲层12和阻挡层13之间。
缓冲层12和阻挡层13常规地通过金属有机气相外延(MOVPE)或分子束外延(MBE)来制造。举例来说,可提及基于GaN的缓冲层12,其具有基于AlGaN或InAlN的阻挡层13,并且更精确地说基于AlxGa1-xN或InzAl1-zN,其中x通常包括在15%和35%之间,并且z通常包括在15%和25%之间。
缓冲层12和阻挡层13之间的结形成也在Oxy平面中延伸的异质结15。坐标系Oxyz的原点O被选择位于该平面中。
HEMT常规地包括沉积在阻挡层13的顶侧14上的源极S、漏极D和栅极G。
栅极G沉积在源极S和漏极D之间并允许晶体管被控制。
源极S和漏极D之间的电流经由二维电子气9(2DEG)上的栅极G(其常规地为肖特基或MIS型,MIS代表金属/绝缘体/半导体)的静电作用调制,栅极被限制在异质结15的附近。施加在栅极G和源极S之间的电压VGS控制流过晶体管的电流。
这些电子在Oxy平面中移动并具有高电子迁移率μe,通常高于1000cm2/Vs。在正常操作中,这些电子不能沿z方向流动,这是因为它们在异质结15附近中被限制到在Oxy平面中形成的势阱。被限制到所谓的晶体管的沟道的电子气9因此能够传输电流IDS,该电流在漏极D和源极S之间流动。常规地,在源极S和漏极D之间施加电位差VDS,通常源极S接地,并且当前IDS的值是施加在栅极G和源极S之间的电压VGS的函数。
晶体管的跨导gm被定义为电流IDS和电压VGS之间的比率。换句话说,在常数的VDS下,跨导表示作为栅极VGS的偏置的函数的漏极电流中的变化。
晶体管的增益与其跨导有关。增益与跨导gm成比例地增加,允许施加到栅极G的弱信号在漏极D上被转换成较强的信号。
图2显示了异质结15附近的电荷分布。III-N族的半导体是高度负电性的。当该族的两种不同化合物被置于接触时,在界面处出现压电性质的正σ+或负σ-固定电荷,诸如图2中所示。所得固定表面电荷吸引可移动电荷:当可移动电荷为正时是如图2所示的电子,或当可移动电荷为负时是空穴。当在漏极D和源极S之间施加电压时,正是这些移动电荷em产生电流。
GaN是在常规生长条件下掺杂有通常为氮空位的施主型(n型)杂质的半导体。当施加到晶体管的漏极的电压变得太高、通常高于10V时,并且当栅极Lg的长度变得太短、通常短于0.25微米时,这种类型的缺陷不允许电子被有效地限制到沟道。电子然后流过缓冲层12,这导致:
跨导gm中的减少,因此晶体管增益中的减少(图3的区域1);
在亚阈值摆幅(SS=n(kbT/q)log(10))中的传输曲线的指数区中的增加(图3的区域2)。以mV/decade表示的该量对应于将电流增加一个十倍所需的栅极电压中的变化。在室温和其中n=1的理想情况下,该量等于每十倍60mV。该量的降低会减少部件切换电流的能力。
泄露电流的增加,因此晶体管效率的降低(图3的区域3)。
因此,无效的限制会对晶体管的性能产生直接影响,如可在图3中看到。
图3是针对表现良好和不良的电子限制的晶体管的log(IDS)=f(VGS)的图形表示。
其中可以限定三个区域。
限定跨导gm的区域1,其中作为与曲线log(IDS)=f(VGS)相关的VGS的函数的IDS的图形表示包含大致线性的区段。
区域2对应于在开关应用中优选使用的区,并且特别是对应于其中限定了晶体管的传输特性的区域。亚阈值摆幅SS在该区域中限定。
区域3对应于其中可限定泄漏电流的渐近区域。
图3的曲线31对应于针对表现出电子对沟道的良好限制的晶体管的log(IDS)=f(VGS)的图形表示。在例如20V的高常数VDS下,并且对于例如小于0.25μm的栅极长度,曲线31具有高跨导gm、在室温下接近其理想值60mV/decade的亚阈值摆幅SS、以及通常低于100μA/mm的低泄露电流。
图3的曲线32对应于针对表现出电子对沟道的限制不良的晶体管的log(IDS)=f(VGS)的图形表示。
为了获得电子对沟道的良好的限制并在增益、亚阈值摆幅SS和电效率方面获得良好的晶体管性能,有必要补偿初始的n掺杂。
第一种解决方案是在该层生长期间通过引入受主型杂质、例如通过改变外延生长条件或通过添加受主型杂质对包含GaN或AlxGa1-xN的缓冲层进行P掺杂。
引入到整个缓冲层12中的杂质密度被优化以获得期望的晶体管行为。相容的杂质主要是碳和铁,但也可能是镁、铍或锌或任何已知为GaN中受主中心的杂质。通常地,相对于1016cm-3到1017cm-3的n型杂质,过量的p型杂质允许亚阈值摆幅针对50V的最大工作电压VDS和0.15μm的栅极长度Lg保持在低于150mV/decade的值。但是,这些杂质形成深中心。
表述“深中心”用来指杂质的能级位于从用于n型杂质的导带的最小值起的2至3倍以上或从用于p型杂质的价带的最大值起的热活化能(3/2kbT)的2至3倍以上。在室温下,热活化能约为40meV。
因此,当中心距离这些极值之一超过100meV时,它被认为是深的,这就是针对带有受主型杂质的GaN掺杂的情况。当晶体管偏置时,中心带负电,因为它们很深,所以在高于一兆赫的工作频率处不会放电。这具有降低导电沟道中存在的移动电荷的量的效应,这降低了电流并增加了接入电阻。由此可见,该方法的主要缺点是,除了产生色散外,该方法还降低晶体管的效率以及其能够发射的功率。随着工作电压VDS的增加,该性能中的下降变得越来越明显,工作电压通常高于20V。
图4中示出了移动电荷的该降低,其被称为电流崩塌。在该示例中,GaN晶体管的缓冲层被均匀地p掺杂到5×1017atoms/cm3的值。
曲线40是在获得曲线之前未被偏置的晶体管取自VGS=0V处的电流/电压曲线。
曲线41是在获得曲线之前在晶体管经受采用其中电压VGS=-6V和VDS=40V的偏置形式的应力之后的晶体管取自VGS=0V处的电流/电压曲线。
可以看出,在曲线41中,作为VDS的函数的IDS中的变化相对于初始曲线40被修改,电流/电压特性被降低。在该示例中,在5V的电压VDS处观察到当前IDS中相对降低60%,因此可用功率中相对降低60%。
第二种解决方案是制造例如如图5所示的复合GaN/AlxGa1-xN缓冲层,沟道由GaN制成。
在该情况下,出现在GaN/AlxGa1-xN界面50处的负压电电荷生成允许电子被限制到沟道的势垒。AlxGa1-xN层中的通常为3%至10%的百分之几的铝,对于包括在20V和40V之间的最大工作电压和小于0.25μm的栅极长度获得电子的良好限制是必需的。
然而,针对用于良好的电子限制所需的铝含量,AlxGa1-xN的导热率比GaN的导热率低3至5倍。
晶体管的热阻因此大大降低(乘以2至3)、并且可发射的功率降低1.5至3倍,根据该解决方案所针对的应用。
第一种解决方案包括在缓冲层12中引入恰好的固定负电荷量以在期望的工作电压和频率下实现良好的传输特性。控制电荷量和电荷相对于电子气9的位置允许电子到待获得的沟道的良好限制,而不降低例如由GaN制成的缓冲层的导热率,并且不产生不期望的导致直线性降低的俘获效应(或换句话说,色散效应)并减少可用功率和效率。
图6示出了根据该第三现有技术解决方案的用于高电子迁移率场效应晶体管(HEMT)的堆叠10。堆叠10在常规上用于该类型的部件的类型的衬底11上制造。
堆叠10包括在垂直于z轴线的xy平面中的多个层。
堆叠10包括缓冲层12,该缓冲层包括诸如AlGaN的第一“宽带隙”半导体,并且更确切地说包括AlxGa1-xN,其中x通常包括在零和35%之间。堆叠的缓冲层12包括区Vf,区Vf包括被限制在缓冲层12的特定位置的固定负电荷。
表述“固定负电荷”被理解为意指非移动电荷(在该上下文中的移动电荷意指电子或空穴),术语移动在半导体物理学领域中以其常规意义理解。
在xy平面中延伸的区Vf位于距异质结距离d处并且具有厚度t。
图7更精确地描述了堆叠中电荷的分布和性质。电荷的固定特性由包围该电荷的矩形框表示,而移动特性则用椭圆形框表示。如上所述,由于压电效应,固定的正电荷71的表面密度σ+存在于异质结15的附近,并且也位于异质结15附近的移动负电荷em形成是HEMT操作的起源的两维电子气9。沟道中的电子表面密度em通常约为0.5×1013至3×1013cm-2
为获得良好的电子限制而必须产生的电荷分布(负电荷的位置和量)取决于晶体管沟道中的工作电压、栅极长度以及电子密度。换句话说,针对每个工作电压VDS,必须优化栅极长度、电子密度和固定电荷分布。
位于缓冲层12中的固定负体电荷70从被引入进入缓冲层12的受主型杂质A(例如碳原子、铁原子、镁原子或已知为GaN或AlGaN中的受主中心的任何类型的杂质)获得。
发明内容
本发明的一个目的具体是提供一种旨在用于快速切换(包络调制)、具有良好导热性的微波信号功率放大应用的晶体管以及晶体管的缓冲层的取决于使用条件的结构。
根据本发明的一个方面,提供了一种场效应晶体管,所述晶体管包括沿着z轴线的堆叠,堆叠包括:
包括第一半导体的阻挡层;
所述阻挡层和缓冲层之间的异质结;和
二维气,其限制在位于垂直于z轴线的xy平面中且位于异质结附近的沟道,
缓冲层包括含有四元或三元或二元氮化合物的第二半导体,
其特征在于,堆叠还包括第一子层和第二子层,第一子层将缓冲层分成两部分并且包括第三半导体,第三半导体包括四元或三元或二元氮化物化合物,使得第二半导体和第三半导体的压电和自发极化系数之间的差异在缓冲层的第一部分与第一子层之间的第一界面处感应产生电场的第一固定表面电荷,电场沿着z轴线指向并且朝向第一界面定向,使得允许二维气被限制于沟道,异质结与位于缓冲层的第一部分与第一子层之间的第一界面之间的距离被包括在沿垂直于晶体管堆叠方向Oz的方向Ox的栅极长度的三分之一和栅极长度的两倍之间,第一子层沿着z轴线的厚度小于阈值。有利地,厚度的阈值是20nm。
该堆叠Emp的分布允许移动电荷被更好地限制到沟道。
有利地,二维气是电子气,在缓冲层的第一部分和第一子层之间的第一界面处感应的固定表面电荷是负的,并因此产生朝向第一子层定向的并将电子限制到沟道的电场。
有利地,第二半导体是x=0%的AlxGa(1-x)N。
有利地,第一子层包括Alx1Ga(1-x1)N,x1高于x+15%,x是缓冲层的铝含量,x1是该第一子层的铝含量。
有利地,缓冲层还包括第二子层,第二子层位于第一子层和缓冲层的第二部分之间,第二子层包括Alx2Ga(1-x2)N,x2低于或等于x+15%并高于或等于x,x是缓冲层的铝含量,x2是该第二子层的铝含量,从而在第一和第二子层之间距异质结的第二界面处产生过量的负固定电荷和第二固定表面电荷,第二固定表面电荷是正的且在绝对值方面低于第一界面的第一固定表面电荷。
有利地,第二子层沿堆叠方向的厚度大于或等于100nm。
有利地,第二AlGaN子层具有沿堆叠方向增加并且朝向异质结定向的铝浓度梯度,在子层19和12b之间的界面处的铝浓度x2包括在x和x+15%之间。
包括AlGaN的第二子层的结合特别允许避免在第一子层和缓冲层的第二部分之间的第二界面附近形成电子气。
铝浓度梯度允许通过添加第二子层而产生的晶体管的热阻的降低受到限制。
有利地,第二子层还包含受主型杂质,以补偿由第二子层的铝浓度梯度引起的n型掺杂。
有利地,引入到第二子层中的受主型杂质是碳或铁、铍或镁或铍或已知为GaN或AlGaN中的受主中心的任何类型的杂质。
适当地放置产生带负电荷的界面(或者换句话说,界面的周围电荷的总和为负)的材料的薄层允许移动负电荷被限制到晶体管的沟道。
附图说明
通过阅读下面的非限制性描述并借助于附图,本发明将被更好地理解并且其它优点将变得显而易见,其中:
已经提到的图1示意性地示出了常规HEMT的结构的横截面;
已经提到的图2示出了常规HEMT的异质结附近的电荷分布;
已经提到的图3示意性地示出了具有良好和不良的“夹断”的HEMT的特性电流/电压曲线;
已经提到的图4示意性地示出了表现出现有色散的现有技术HEMT的行为;
已经提到的图5示意性地示出了具有复合缓冲层的现有技术晶体管的堆叠;
已经提到的图6示出了用于现有技术的场效应晶体管的堆叠;
已经提到的图7更精确地描述了现有技术堆叠中的电荷的结构;
图8显示了GaN晶体内的电荷分布;
图9示出了两个GaN纤锌矿晶体结构;
图10示出了根据本发明的一个方面的晶体管;
图11示出了根据本发明另一方面的晶体管;
图12示出了根据本发明的堆叠的AlGaN中铝的百分比分布的示例。示出了层19的铝浓度分布的三种变型(在子层16和子层19之间的界面处的铝浓度高于或等于在子层19和子层12b之间的界面处的铝浓度);以及
图13示出了根据本发明的HEMT针对各种第一子层铝含量的模拟的log(IDS)=f(VGS)电流-电压特性。
具体实施方式
本发明的原理在于利用堆叠材料的固有性质来限制流过沟道的移动电荷,而不是添加必须反映晶体管使用条件的固定电荷(以杂质的形式)。
在固体中,当晶体的原子形成在电场的作用下可能或不可能变成部分或完全取向的偶极子时,出现极化效应。
在四元、三元或二元半导体中,因为存在具有不同电负性的不同性质的原子,形成不对称分子,从而产生永久偶极矩。半导体很容易受到这些极化效应的影响。
极化电荷来自两种机制:自发极化和压电极化。
自发极化是由接触的各种原子的电负性差异引起的,压电极化是由机械应变引起的。
通过自发极化意味着不受电场影响的分子的极化,并且是基于构成分子的原子的电负性的差异。在目前情况下,本发明基于针对该材料族(即III-N族:元素周期表第III列的元素与氮的结合:例如BN、GaN、AlN和InN是二元III-N化合物;AlGaN、InAlN、InGaN、BGaN是三元III-N化合物;并且InGaAlN例如是四元III-N化合物)的这2类极化(自发极化和压电极化)的开发。
图8示出了GaN晶体内的电荷分布。
因为镓原子的电负性低于氮原子(分别为1.6eV的电负性和3eV的电负性),所以这些原子之间共价键的电子具有更接近氮原子的较高可能性。因此,负电荷聚集围绕这些原子,正电荷围绕镓原子周围。晶体中的最终电荷分布来自各种贡献的总和。表示为的极化的合成相反。计算表明,贡献大于合成的贡献因此最终的自发极化沿相同的方向定向,并具有与相同的符号。
在定向的Ga-N键([0001]晶体方向)指向表面的情况下,称为Ga-面或镓-极性GaN,并且在相反的情况下,称为N面或氮极性GaN。
在N面纤锌矿结构中,在表面处产生正电荷并且在衬底侧上形成相同量级的负电荷。如图9所示,在Ga-面纤锌矿结构的情况下电荷分布是相反的。
因为铝原子的电负性低于氮原子的电负性,所以来自自发极化的电场的符号和定向在AlGaN层中和GaN层中是相同的。
图10示出了包括根据本发明的一个方面的堆叠的晶体管。
堆叠10包括衬底11,堆叠还包括阻挡层13,阻挡层包括第一半导体,第一半导体包括诸如AlN的二元氮化物化合物或诸如AlGaN或InAlN的三元氮化物化合物,更确切地说AlxGa1-xN或InyAl1-yN,其中x通常包括在15和35%之间;或诸如BA1GaN或InGaAlN的四元氮化物化合物。
根据HEMT堆叠的常规结构,堆叠10包含位于缓冲层12和阻挡层13之间的异质结15和位于与z轴线垂直的xy平面中并在异质结15附近的二维电子气9。
缓冲层12还包括将缓冲层12分成两部分12a和12b的第一子层16。第一子层16位于包括在栅极的长度Lg的三分之一和栅极的长度Lg的两倍之间的距离处。换句话说,缓冲层12的第一部分12a的厚度包括在晶体管的栅极的长度Lg的三分之一和栅极的长度Lg的两倍之间。
在当前情况下,缓冲层12包括Ga-面氮化镓GaN,并且第一子层16包括AlxGa1-xN,铝含量x1高于x+15%,第一子层16沿堆叠10的方向的厚度t小于20nm。其他材料可以设想。然而,经常被引用的氮化铟镓InGaN不是一个好选择。具体而言,难以生长包含超过百分之几的铟且具有令人满意的晶体质量的InGaN。另外,InGaN在比生长GaN所需温度低200℃的温度下生长。因此,难以在InGaN层上生长具有良好晶体质量而不降低InGaN层的品质的诸如GaN的化合物。
在该专利中提出的解决方案中,各种材料的生长温度非常接近,以便能够以足够的晶体质量生产堆叠的各个层。
由于层12a和16的极化之间的差异,第一固定负表面电荷出现在位于缓冲层的第一部分12a和第一子层16之间的界面17处。换句话说,负电荷出现在界面17处,而不出现在第一子层16的主体中或缓冲层12a的第一部分中。
该解决方案尤其允许将晶体管的热降解限制在低于2℃/mm/W的值,并且不会产生跨导频率色散(这是由于根据现有技术使用了深中心以将负电荷引入到缓冲层12中)。
二维电子气9因此被限制在沟道中,并且移动电荷不会扩散到缓冲层的第一部分12a中。
所谓沟道,是指在异质结15附近位于缓冲层12的表面上的厚度小于10nm的层。
第一子层16的AlxGa1-xN的小厚度将晶体管的热阻增加限制在低于2℃/mm/W的值。
此外,为了防止在第一子层16与缓冲层的第二部分12b之间的第二界面18处形成另一电子气,根据本发明的另一方面,建议将第一子层16第二子层19相连以形成第二界面18,第二子层19邻接第一子层16或换句话说第二子层19与第一子层16接触。在第一子层16和第二子层19之间位于第二界面18附近的电荷之和是正的。
图11说明了本发明的这个方面。
如图10所示,堆叠10包括由第一子层16分成两部分12a和12b的缓冲层12。在当前情况下,堆叠10还包括第二子层19,第二子层包含Alx2Ga1-x2N、铝含量x2低于x+15%。因此,第二界面18附近的自发电荷和压电电荷之(正值的和)低于第一界面17的自发电荷和压电电荷之(负值的)和允许电子到待获得的沟道的良好限制,同时防止在界面18处形成寄生电子气,寄生电子气会降低微波波长域中晶体管的性能。
由于AlGaN的导热率随着铝浓度而大大降低(对于10%的铝含量,其除以4),为了提高热阻,因此建议产生朝向第一子层16定向的增加的铝浓度梯度。对于恒定的铝浓度,线性铝浓度梯度允许由第二子层引起的热阻减少3至4倍。
图12示出了堆叠的铝浓度分布P1、P2和P3。具有通常厚度小于20nm的小厚度的第一子层16包含高铝含量,以便改进异质结15附近电子到沟道的限制。从第一子层16到缓冲层的第二部分12b,在分布P1中的铝含量具有递减的线性梯度,铝含量包括在x+0和x+15%之间。分布P2和P3在第二子层19上呈现铝含量的其他降低的变化。
为了补偿由该浓度梯度引起的AlGaN层19的n型掺杂,在本发明的一种改进中,提出将受主型杂质引入到AlGaN层19中。
有利地,引入到第二子层19中的杂质是铁或碳或镁或铍或任何已知为GaN或AlGaN中的受主中心的其他原子。引入的杂质浓度高于或等于由该浓度梯度引起的掺杂。该浓度梯度必须高于或等于由浓度梯度引起的压电和自发电荷的总和除以AlGaN层19的厚度。
图13显示对于电压VDS=40V,针对根据本发明的具有150nm栅极长度Lg的晶体管的模拟的log(IDS)=f(VGS)传输曲线61、62、63和64。第一子层16位于距异质结15起100nm,并且具有5nm的厚度t1。
在当前情况下,曲线61、62、63和64各自对应于晶体管,其中第一子层16分别具有不同的铝含量:25%、30%、35%和40%。、
可以看出,每条曲线的亚阈值摆幅SS约为70mV每十倍,接近其理想值(在室温下为60mV/decade)。当铝含量为40%时,该70mV/decade的值保持在五个电流十倍以上,这允许实现低于一μA/mm的泄漏电流,并且对于功耗是重要标准的应用来说具有真正的优势。

Claims (9)

1.一种场效应晶体管,其包括沿着z轴线的堆叠(Emp),所述堆叠包括:
包括第一半导体(Mat1)的阻挡层(13);
在所述阻挡层(13)和缓冲层(12)之间的异质结(15);以及
二维气(9),所述二维气被限制到位于垂直于z轴线的xy平面中且位于异质结(15)附近的沟道,
所述缓冲层(12)包括包含AlxGa(1-x)N的第二半导体(Mat2),x是所述缓冲层(12)的铝含量,
其特征在于,所述堆叠还包括第一子层(16),所述第一子层将所述缓冲层(12)分成两个部分(12a;12b)且包括包含Alx1Ga(1-x1)N的第三半导体(Mat3),x1高于x+15%,x1是所述子层(16)的铝含量,使得所述第二半导体(Mat2)和所述第三半导体(Mat3)的压电和自发极化系数之间的差异在所述缓冲层的第一部分(12a)与所述第一子层(16)之间的第一界面(17)处感应产生电场的第一固定表面电荷(Q1),所述电场沿着所述z轴线指向并且朝向所述第一界面(17)定向,以便允许所述二维气(9)被限制到所述沟道,在所述异质结(15)和、位于所述缓冲层的第一部分(12a)与所述第一子层(16)之间的第一界面(17)之间的距离被包括在沿垂直于所述晶体管的堆叠的方向Oz的方向Ox的所述栅极长度(Lg)的三分之一和所述栅极长度(Lg)的两倍之间。
2.根据权利要求1所述的场效应晶体管,其中,所述二维气(9)是电子气,在所述界面(17)处的所述固定表面电荷是负的。
3.根据权利要求1和2中任一项所述的场效应晶体管,其中,所述第二半导体(Mat2)是AlxGa(1-x)N,其中x=0%。
4.根据前述权利要求中任一项所述的场效应晶体管,其中,所述第一子层(16)沿所述z轴线的厚度(t1)小于20nm。
5.根据前述权利要求中任一项所述的场效应晶体管,其中,所述缓冲层(12)还包括第二子层(19),所述第二子层位于所述第一子层(16)和所述缓冲层的第二部分(12b)之间,所述第二子层(19)包括Alx2Ga(1-x2)N,并且x2低于x+15%,在所述第一子层(16)和所述第二子层(19)之间形成的第二界面(18)处的第二固定表面电荷(Q2)为正且在绝对值方面低于所述第一界面(17)的第一固定表面电荷。
6.根据权利要求5所述的场效应晶体管,其中,所述第二子层(19)沿所述堆叠方向的厚度大于或等于100nm。
7.根据权利要求5或6所述的场效应晶体管,其中,所述第二AlGaN子层(19)具有沿所述堆叠方向(Emp)增加并且朝向所述异质结(15)定向的铝浓度梯度,x2被包括在0和15%之间。
8.根据权利要求5至7中任一项所述的场效应晶体管,其中,所述第二子层(19)还包括受主型杂质(A)以补偿由所述第二子层(19)的铝浓度梯度引起的n型掺杂。
9.根据权利要求8所述的场效应晶体管,其中,引入到所述第二子层(19)中的受主型杂质(A)是碳或铁、铍或镁。
CN201680077236.2A 2015-10-30 2016-10-27 具有优化性能和增益的场效应晶体管 Pending CN108475696A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1502296A FR3043251B1 (fr) 2015-10-30 2015-10-30 Transistor a effet de champ a rendement et gain optimise
FR15/02296 2015-10-30
PCT/EP2016/075971 WO2017072249A1 (fr) 2015-10-30 2016-10-27 Transistor a effet de champ a rendement et gain optimise

Publications (1)

Publication Number Publication Date
CN108475696A true CN108475696A (zh) 2018-08-31

Family

ID=56137366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680077236.2A Pending CN108475696A (zh) 2015-10-30 2016-10-27 具有优化性能和增益的场效应晶体管

Country Status (6)

Country Link
US (1) US20180308966A1 (zh)
EP (1) EP3369115A1 (zh)
JP (1) JP2018536285A (zh)
CN (1) CN108475696A (zh)
FR (1) FR3043251B1 (zh)
WO (1) WO2017072249A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112240814A (zh) * 2019-07-18 2021-01-19 原子能和辅助替代能源委员会 针对用于测量压力变化的mems和nems设备的机械连接及包括这种机械连接的设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742072B (zh) * 2019-01-04 2019-08-16 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
US20080102295A1 (en) * 2006-10-30 2008-05-01 Denso Corporation Thermally conductive, electrically insulating material and production method thereof
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
CN103430295A (zh) * 2011-05-17 2013-12-04 先进动力设备技术研究协会 半导体元件及其制造方法
CN104241350A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠
CN104952709A (zh) * 2009-05-14 2015-09-30 特兰斯夫公司 Iii族氮化物器件及形成iii族氮化物器件的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP2010238752A (ja) * 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE112010001557T5 (de) * 2009-04-08 2012-09-13 Efficient Power Conversion Corporation Dotierungsdiffusionsverfahren an GaN-Pufferschichten
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
US20080102295A1 (en) * 2006-10-30 2008-05-01 Denso Corporation Thermally conductive, electrically insulating material and production method thereof
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法
CN104952709A (zh) * 2009-05-14 2015-09-30 特兰斯夫公司 Iii族氮化物器件及形成iii族氮化物器件的方法
CN103430295A (zh) * 2011-05-17 2013-12-04 先进动力设备技术研究协会 半导体元件及其制造方法
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
CN104241350A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112240814A (zh) * 2019-07-18 2021-01-19 原子能和辅助替代能源委员会 针对用于测量压力变化的mems和nems设备的机械连接及包括这种机械连接的设备

Also Published As

Publication number Publication date
US20180308966A1 (en) 2018-10-25
FR3043251A1 (fr) 2017-05-05
EP3369115A1 (fr) 2018-09-05
WO2017072249A1 (fr) 2017-05-04
FR3043251B1 (fr) 2022-11-11
JP2018536285A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
US10084047B2 (en) Group III-V device structure with variable impurity concentration
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10658500B2 (en) Layer structure for a group-III-nitride normally-off transistor
US9343542B2 (en) Method for fabricating enhancement mode transistor
JP5224311B2 (ja) 半導体電子デバイス
US8872233B2 (en) Semiconductor structure
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
CN108475696A (zh) 具有优化性能和增益的场效应晶体管
US20110227132A1 (en) Field-effect transistor
US8330187B2 (en) GaN-based field effect transistor
JP2007109830A (ja) 電界効果トランジスタ
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
US10461159B2 (en) Method of manufacturing semiconductor device and the semiconductor device
JP2012069662A (ja) 電界効果トランジスタ
WO2012029292A1 (ja) 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法
JP2009302370A (ja) 半導体装置
US20150021665A1 (en) Transistor having back-barrier layer and method of making the same
US8975641B1 (en) Transistor having an ohmic contact by gradient layer and method of making the same
JP4748501B2 (ja) 高電子移動度トランジスタ
TWM508782U (zh) 半導體裝置
JP2011108712A (ja) 窒化物半導体装置
US20140183545A1 (en) Polarization effect carrier generating device structures having compensation doping to reduce leakage current
JP5732228B2 (ja) 窒化物半導体装置の製造方法
Suh Lateral GaN HEMT Structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180831

WD01 Invention patent application deemed withdrawn after publication