CN103430295A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN103430295A
CN103430295A CN2012800113723A CN201280011372A CN103430295A CN 103430295 A CN103430295 A CN 103430295A CN 2012800113723 A CN2012800113723 A CN 2012800113723A CN 201280011372 A CN201280011372 A CN 201280011372A CN 103430295 A CN103430295 A CN 103430295A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
lattice constant
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800113723A
Other languages
English (en)
Inventor
古川拓也
加藤祯宏
岩见正之
内海诚
梅野和行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Fuji Electric Co Ltd
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Publication of CN103430295A publication Critical patent/CN103430295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供减少了漏电流的氮化物类半导体元件及其制造方法。提供一种半导体元件，其包括衬底,在衬底上方形成的缓冲区,在缓冲区上形成的活性层,在活性层上形成的至少2个电极，缓冲区包括晶格常数不同的多个半导体层，在缓冲区表面提供比衬底背面低的电位，使衬底背面与缓冲区表面之间的电压在与缓冲区的膜厚相应的范围变化时的衬底背面与缓冲区表面之间的电容大体上固定。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件及其制造方法。
背景技术
一直以来，公知的半导体元件是，在硅衬底上设置AlN层和GaN层重复形成的缓冲区，在其上形成氮化物类半导体区。该缓冲区具有缓解硅衬底与氮化物类半导体区之间的晶格常数差异或热膨胀系数差异，减少裂纹的产生和位错的功能。但是，因在AlN层与GaN层的异质界面上生成2维电子云，半导体元件上会流通漏电流。为了减少该漏电流，已提出在AlN层与GaN层之间设置AlGaN层的方法（如，参照专利文献1）。
专利文献1：日本专利第4525894号公报
发明内容
（一）发明要解决的技术问题
然而，通过以前的方法，不能在AlN层与GaN层之间充分减少载流子。因此，不能充分地抑制半导体元件的漏电流。
（二）解决技术问题的手段
在本发明的第1方式中，提供一种半导体元件，其包括衬底，在衬底上方形成的缓冲区，在缓冲区上形成的活性层，在活性层上形成的至少2个电极，缓冲区包括晶格常数不同的多个半导体层，在缓冲区表面提供比衬底背面低的电位，使衬底背面与缓冲区表面之间的电压在与缓冲区的膜厚相应的范围变化时的衬底背面与缓冲区表面之间的电容大体上固定。这里，将电位提供缓冲区表面，可以在缓冲区表面形成电极，也可以在缓冲区表面所形成的半导体层表面形成电极。缓冲区最上面的层是GaN层的情况下，可以在缓冲区表面形成电极。并且，在缓冲区最上面的层不是GaN层的情况下，可以在缓冲区表面形成GaN层，在该GaN层表面形成电极。通过向这些电极外加电压，能够对缓冲区表面提供电位。
在本发明的第2方式中，提供一种半导体元件的制造方法，包括：准备衬底的工序，在衬底上方形成缓冲区的工序，在缓冲区上形成活性层的工序，在活性层上形成至少2个电极的工序；形成缓冲区的工序包括：将依次包括形成具有第1晶格常数的第1半导体层的工序，形成具有第2晶格常数的第2半导体层的工序，形成具有与第1晶格常数不同的第3晶格常数的第3半导体层的工序的循环至少重复一次的工序；第2晶格常数具有在第1晶格常数与第3晶格常数之间的值，形成第2半导体层的工序，包括掺杂杂质的工序。
这里，上述的发明概要，并非列举了本发明所必要的全部特征，同时，这些特征组的辅助组合，也能成为发明。
附图说明
图1为表示用以往的方法制作的外延叠层基体的剖面图。
图2为表示图1所示的外延叠层基体的电压—电容特性的图表。
图3表示在模拟中使用的4种AlxGa1-xN（0<x≤1）层的Al组成比变化的比率。
图4表示从A到D的各AlxGa1-xN（0<x≤1）层的载流子浓度分布的模拟结果。
图5表示从GaN/AlN/AlGaN/GaN结构中的最上层的GaN层表面到最下层的GaN层为止的积分范围下载流子浓度积分的总值。
图6表示在A到D中，载流子浓度的峰值的模拟结果。
图7为本发明的第1实施方式涉及的半导体元件的剖面图。
图8表示图7所示的半导体元件的缓冲区的膜厚方向上的Al组成比的变化。
图9表示对图1所示的AlGaN层掺杂碳C后的外延叠层基体的电压—电容特性。
图10表示对图1所示的AlGaN层掺杂碳C后的外延叠层基体的其他例的电压—电容特性。
图11示意性地表示在依次堆积GaN层和AlN层得到的复合层中，对AlN层侧的GaN层表面掺杂C的例。
图12示意性地表示在依次堆积GaN层、AlGaN层、AlN层得到的复合层中，对AlGaN层掺杂C的例。
图13表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。
图14表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。
图15表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。
图16表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。
图17表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。
图18表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。
图19表示在图1所示的半导体元件的第2半导体层中的Al组成比变化的其他例。
图20为表示本发明的第2实施方式涉及的半导体元件的剖面图。
图21表示图20所示的半导体元件的缓冲区的膜厚方向上的Al组成比的变化。
图22表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。
图23表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。
图24表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。
图25表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。
图26表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。
图27表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。
图28表示在图20所示的半导体元件的第2半导体层和第4半导体层中的Al组成比变化的其他例。
图29表示在图20所示的半导体元件的与第2半导体层或第4半导体层相邻的层的边界上形成极薄的半导体层的情况下的Al组成比变化的例。
图30表示在图20所示的半导体元件的与第2半导体层或第4半导体层相邻的层的边界上形成极薄的半导体层的情况下的Al组成比变化的其他例。
图31表示在图20所示的半导体元件的与第2半导体层或第4半导体层相邻的层的边界上形成极薄的半导体层的情况下的Al组成比变化的其他例。
图32表示使图20所示的半导体元件的缓冲区上的每个复合层的第2半导体层和第4半导体层的层厚变化的例。
图33表示图20所示的半导体元件的各复合层的第2半导体层和第4半导体层的层厚关系。
图34表示固定图20所示的半导体元件的总膜厚，且，设总复合层数为12，在仅变化缓冲区的复合层数的情况下的复合层数与漏电流和晶片的翘曲量的关系。
图35表示图20所示的半导体元件的缓冲区的第2半导体层和第4半导体层的厚度与漏电流的关系。
图36表示对图20所示的半导体元件的第2半导体层和第4半导体层掺杂的C掺杂浓度与漏电流的关系。
图37表示对图20所示的半导体元件的第2半导体层和第4半导体层取代C，而掺杂氟、氯、镁、铁、氧、氢的情况下的杂质掺杂浓度与漏电流的关系。
图38表示将图20所示的半导体元件的第3半导体层的全层置换成AlGaN的情况下的第3半导体层的Al的组成比与漏电流的关系。
图39表示对图20所示的半导体元件的第3半导体层掺杂的C浓度与漏电流的关系。
图40表示对图20所示的半导体元件的第1半导体层掺杂的C浓度与漏电流的关系。
图41表示图20所示的半导体元件的缓冲区的第1半导体层的层厚及复合层数不同的例1至5。
图42表示图41所示的例1至例5的翘曲量和漏电流的测定结果。
图43表示用于计算载流子状态密度分布的叠层体。
图44表示图43所示的叠层体中AlN层上侧的GaN层的载流子状态密度分布。
图45表示图43所示的叠层体中AlN层下侧的GaN层的载流子状态密度分布。
图46表示对AlN层下侧的GaN层表面掺杂受主型杂质的例。
图47表示图46所示的例中的AlN层上侧的GaN层的载流子状态密度分布。
图48表示图46所示的例中的AlN层下侧的GaN层的载流子状态密度分布。
图49表示对AlN层上侧的GaN层表面掺杂施主型杂质的例。
图50表示图49所示的例中的AlN层上侧的GaN层的载流子状态密度分布。
图51表示图49所示的例中的AlN层下侧的GaN层的载流子状态密度分布。
具体实施方式
以下，通过发明的实施方式说明本发明的一个侧面，但是，以下的实施方式不能限定涉及权利要求范围的发明，并且在实施方式中说明的特征的全部组合也并非是发明必要的解决手段。
图1表示作为对比例的外延叠层基体300的剖面图。外延叠层基体300具有衬底10、中间层20、缓冲层12、电子渡越层50。衬底10包括主表面具有（111）面的单晶硅。主表面是指叠层缓冲层12等的面。
中间层20叠层在衬底10主表面。中间层20发挥作为防止衬底10与缓冲层12化学反应的合金防止层的作用。中间层20例如是无掺杂的AlN。
缓冲层12在中间层20上具有6层形成为层厚逐渐变厚的复合层11。复合层11包括在衬底10侧形成的GaN层15，在GaN层15上形成的AlGaN层16，在AlGaN层16上形成的AlN层14。AlGaN层16可以从与AlN层14接触的区域向与GaN层15接触的区域，逐渐减少Al组成比。以减少与AlN层14和GaN层15的界面产生的2维电子云为目的插入AlGaN层16。
在缓冲层12上用GaN形成电子渡越层50。由此，通过中间层20、缓冲层12和电子渡越层50形成7层GaN/AlN对。也就是说，由电子渡越层50和在最上层的复合层11中的AlN层14形成第1对，由在最下层的复合层11中的GaN层15和中间层20形成第7对。
为了测定在图1所示的以往的外延叠层基体300中，衬底10背面与缓冲层12表面之间的电压—电容特性，在电子渡越层50表面形成肖特基电极13。如上所述，缓冲层12的最上层为GaN层15的情况下，在该GaN层15上形成肖特基电极13。
肖特基电极13，例如，具有Ni/Au/Ti的叠层结构。在试验中，将衬底10的背面设置接地电位，对肖特基电极13外加负电压，测定电压—电容特性。这里，电压—电容特性的测定使用LCR表。并且，外加电压的频率是100kHz。
图2是表示外延叠层基体300的电压—电容特性的图表。如图2所示，随着电压从0V向负变大，电容台阶式地减少，电压在-400V以下的情况下，观测不到电容的改变。图表给出的电容的台阶1至7的间隔，因为对应自肖特基电极13侧向衬底10侧排列的7对GaN/AlN的层厚，在各对的边界，即，在各复合层11的AlGaN层16中启示存在等电位面。可以认为该等电位面是由于在各复合层11中残留2维电子云或载流子而存在的。
通常，如果增大对缓冲层12外加电压的绝对值，则耗尽层自肖特基电极13向衬底10扩展，电容逐渐变化。但是，在图2所示的特性中，即使使电压从0V逐渐沿负方向增大，最初电容也不变化。这可以认为是由于在最上层的第1复合层11-1中残留着2维电子云或载流子，直至外加使该2维电子云或载流子消失的电压为止，耗尽层不扩展。
如果在第1复合层11-1中的2维电子云或载流子消失，则随着电压绝对值的增大耗尽层向衬底10方向扩展，电容变小。并且，耗尽层一到达下面的第2复合层11-2，与第1复合层11-1的情况相同，直至外加使2维电子云或载流子消失的电压为止，电容不变化。第3复合层11-3以后也相同。
图2的图表所示的台阶1至7，可以看作由中间层20、复合层11和电子渡越层50构成的GaN/AlN的各对电容器容量。也就是说，如上所述的各对边界面（AlGaN层16）成为等电位面，启示那里存在电荷。也就是说，可以判明以往的AlN/AlGaN/GaN的复合层重复的缓冲层结构，不能充分地减少载流子。
其次，在图1所示的复合层11中，根据模拟计算载流子密度分布。模拟是对AlGaN层16的厚度不同的4种复合层11进行的。
图3表示在模拟中使用的4种复合层11的Al组成比的变化比率。这里，图3的横轴，表示复合层11生长方向的位置Y。这里，使AlGaN层16的Al组成比从0到1直线状变化。并且，设AlGaN层16及AlN层14的厚度之和为50nm。
图形A表示AlGaN层的层厚是0nm的情况，图形B表示AlGaN层的层厚是20nm的情况，图形C表示AlGaN层的层厚是30nm的情况，图形D表示AlGaN层的层厚是40nm的情况。随着层厚变大，Al组成比的变化梯度变大。
图4表示从图形A到D的各AlGaN层中的载流子浓度分布的模拟结果。横轴表示在复合层11生长方向的位置Y，纵轴表示载流子浓度。
图形A在Y=1.5μm附近有向上的锐峰。如图3所示，在图形A中的Y=1.5μm附近，AlN层14和GaN层15接触。因此，可以认为在Y=1.5μm附近产生了高密度的2维电子云。并且，图形A在Y=约1.45μm附近有向下的锐峰。如图3所示，图形A中的Y=1.45μm附近，GaN层15和AlN层14接触。可以认为在Y=1.45μm附近产生了高密度的2维霍尓气体。
图5表示在图4所示的积分范围下载流子浓度积分的总值。在图形A到D中，未发现累计载流子浓度的大变化。也就是说，可以判明载流子量的总计从A到D没有大变化。
图6表示从A到D的载流子浓度的峰值的模拟结果。A是最高峰值，为4.95E+20，B到D的峰值与A的峰值相比约为1/10以下。从这个结果可以判明，通过在GaN层与AlN层之间插入AlGaN层，载流子分散。也就是说，图1所示的结构，虽然可以降低最大载流子密度，但是，载流子量的总计，与产生高密度的2维电子云的图形A没有不同。
图7为本发明的第1实施方式涉及的半导体元件100的剖面图。在这里，半导体元件100以HEMT为例进行说明，但是，并不限于此。半导体元件100包括衬底10，中间层20，在衬底10上方形成的缓冲区30，在缓冲区30上形成的活性层70，在活性层70上形成的至少2个电极（本例中为源电极72、栅电极74和漏电极76）。
衬底10具有作为第1缓冲区30和活性层70的支承体的作用。衬底10可以为主表面是（111）面的单晶硅衬底。衬底10，例如直径为约10cm。
中间层20叠层在衬底10的主表面，具有与图1关联说明的中间层20相同的功能和结构。中间层20的晶格常数可以比衬底10小。并且，中间层20的热膨胀系数可以比衬底10大。衬底10是硅衬底时，晶格常数是0.384nm，热膨胀系数是3.59×10-6/K。并且，中间层20是AlN的情况下，中间层20的晶格常数是0.3112nm，热膨胀系数是4.2×10-6/K。并且，中间层20的厚度例如是40nm。
缓冲区30具有至少一层依次叠层具有第1晶格常数的第1半导体层31，具有第2晶格常数的第2半导体层32，和具有与第1晶格常数不同的第3晶格常数的第3半导体层33而得到的复合层35。第2晶格常数，具有在第1晶格常数与第3晶格常数之间的值。第1半导体层31形成在中间层20上。第1半导体层31可以具有晶格常数比衬底10小的第1晶格常数。并且，第1半导体层31也可以具有比衬底10大的热膨胀系数。第1半导体层31包括Alx1Iny1Ga1-x1-y1N（其中，0≤x1<1，0≤y1≤1，x1+y1≤1）。第1半导体层31例如是GaN。该情况下，第1半导体层31的第1晶格常数是0.3189nm，热膨胀系数是5.59×10-6/K。
第2半导体层32与第1半导体层31接触形成。第2半导体层32具有第2晶格常数，其具有在第1晶格常数与第3晶格常数之间的值。第2晶格常数比第1晶格常数小。第2半导体层32具有在第1半导体层31与第3半导体层33之间的热膨胀系数。第2半导体层32可以包括Alx2Iny2Ga1-x2-y2N（其中，0<x2≤1，0≤y2≤1，x2+y2≤1）。第2半导体层32例如是AlGaN。第2半导体层32位于GaN与AlN之间，具有与Al的组成比相应的晶格常数及热膨胀系数。第2半导体层32的晶格常数可以自靠近衬底10的一侧向远侧減少。例如，第2半导体层32是Al比率自靠近衬底10的一侧向远侧增加的AlGaN。
对第2半导体层32掺杂杂质。杂质包括不使电子激活的原子。在这里，所谓不使电子激活的原子，指成为形成受主能级的离子或深能级的离子能够捕获电子的原子。第2半导体层32掺杂的杂质，例如，包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。杂质是碳的情况下，通过导入丙烷气体可对第2半导体层32以约1E19cm-3的掺杂浓度掺杂。
第3半导体层33与第2半导体层32接触形成。第3半导体层33可以具有比第1晶格常数小的第3晶格常数。第3半导体层33包括Alx3Iny3Ga1-x3-y3N（其中，0<x3≤1，0≤y3≤1，x3+y3≤1）。第3半导体层33例如是AlN。该情况下，第3半导体层33的第3晶格常数是0.3112nm，热膨胀系数是4.2×10-6/K。从第1半导体层31至第3半导体层33，Al的组成比之间具有x1≤x2≤x3关系。
缓冲区30可缓解起因于衬底10与活性层70之间的晶格常数差异和热膨胀系数差异的变形。缓冲区30例如具有12层依次叠层第1半导体层31、第2半导体层32和第3半导体层33得到的复合层35。在各复合层35中，第1半导体层31的层厚，例如是从衬底10侧开始依次为70nm、90nm、120nm、150nm、190nm、240nm、300nm、370nm、470nm、600nm、790nm、1040nm。第2半导体层32的层厚例如固定为60nm。第3半导体层33的层厚例如固定为60nm。
活性层70包括电子渡越层50和电子供给层60。电子渡越层50与最上层的第3半导体层33接触形成。电子渡越层50在与电子供给层60的异质结合界面形成低电阻的2维电子云。电子渡越层50可以包括未掺杂的GaN。电子渡越层50例如具有1200nm的厚度。电子供给层60与电子渡越层50接触形成。电子供给层60向电子渡越层50供给电子。电子供给层60包括掺杂例如Si之类n型杂质的AlGaN。电子供给层60例如有25nm的厚度。
源电极72和漏电极76可以具有与电子供给层60欧姆接触的Ti/Al的叠层结构。栅电极74可以具有与电子供给层60肖特基接触的Pt/Au的叠层结构。
图8表示在缓冲区30的膜厚方向的Al组成比变化。在这里，表示第1半导体层31的Al的比率为0％，第3半导体层33的Al的比率为100％，但是，不限于此。第2半导体层32的Al的比率自第1半导体层31向第3半导体层33直线状增加。
图9表示半导体元件100的缓冲区30的电压—电容特性。本例中，在半导体元件100的电子渡越层50的表面形成如图1所示的肖特基电极13，测定其特性。这里，当缓冲区30的最上层为GaN层时，可以在该GaN层表面形成肖特基电极13。另外在本例中，通过导入750ccm的丙烷气体形成第2半导体层32，对第2半导体层32掺杂碳。这里，以复合层35为6层，在各复合层35中的第2半导体层32的层厚同为180nm。其他的测定条件与图2说明的测定条件相同。
通过在第2半导体层32掺杂碳，与图1所示的外延叠层基体300相比电容的变动量减少。但是，随着在叠层方向外加的电压减少，电容依然台阶式减少。因此，可以判明本例的缓冲区30在复合层35上残存载流子。
图10表示在对第2半导体层32掺杂碳的掺杂量增大后的情况下的缓冲区30的电压—电容特性。本例中，导入1500ccm丙烷气体形成第2半导体层32。其他的测定条件与图9的例相同。
本例中，即使在叠层方向外加的电压减少也没有发现电容的变化。即，通过调整第2半导体层32中的杂质浓度，能够形成电压—电容特性大体固定的缓冲区30。因此，能够减少半导体元件100中通过缓冲区30的漏电流。
这里，在第2半导体层32中，在衬底10背面与缓冲区30表面之间外加电压，为使该电压在与该缓冲区30的膜厚相应的范围变化时的衬底10背面及缓冲区30表面之间的电容大体固定，优选掺杂杂质。在这里所谓大体固定，例如，可以是在该电压范围内的电容的变化是在电容的值的20％以下的范围。并且，所谓大体固定，也可以指该变化为10％以下，或5％以下的范围。
在缓冲区30表面外加的电位比在衬底背面外加的电位低。具体而言，可以在衬底10背面外加正或零电位，也可以对缓冲区30表面外加负电位。
并且，所谓与缓冲区30的膜厚相应的电压范围，可以指将缓冲区30自肖特基电极13向衬底10的能够耗尽的电压作为上限或下限的范围。并且，该电压范围，可以以0v作为下限或上限。例如该电压范围可以为0v至-500v，也可以大约为0v至-300v。
图11示意性地表示在依次堆积GaN层和AlN层得到的复合层中，对AlN层侧的GaN层表面掺杂C的例。如图4所说明，在GaN层与GaN层上的AlN层的异质界面上存在载流子浓度的陡峰。如图6所说明，载流子浓度的峰值是4.95E+20cm-3。要想用掺杂碳补偿该浓度的载流子，必须以同等程度的掺杂浓度进行C掺杂。但是如果以那样高的浓度对GaN层表面掺杂C，结晶表面的粗糙将变得明显，不优选。
图12示意性地表示在依次堆积第1半导体层31（GaN层）、第2半导体层32（AlGaN层）、第3半导体层33（AlN层）得到的复合层35中，对AlGaN层掺杂C的例。如图6所说明，AlGaN层的载流子浓度峰值与AlGaN层的膜厚相应而减少。即，AlGaN层具有使载流子分散的作用。对于分散的载流子，通过以同等的浓度掺杂C能够补偿载流子。例如，通过对AlGaN层例如该层整体大范围地掺杂约1E19cm-3～5E19cm-3的C，补偿AlGaN层的载流子。并且，在与AlGaN层接触的下侧的GaN层和与AlGaN层接触的上侧的AlN层也分散有载流子，所以可以对这些层掺杂C。
在这里，以半导体元件100的栅电极74宽度为1mm，长度10μm，源电极72和漏电极76的距离为15μm，对栅电极74外加-6v，在源电极72与漏电极76之间外加600v的电压，测定在漏电极76上流通的漏电流。半导体元件100的漏电流是约1E-8A，为良好。在将第2半导体层32置换成第1半导体层31形成缓冲区30的例中，漏电流增大到约1E-6A。可以认为这是因为产生了2维电子云，仅通过C掺杂无法足够补偿载流子。并且，在第2半导体层32的C掺杂浓度定为1E17cm-3形成第2半导体层32的例中，漏电流增大到约1E-5A。与其认为这是因为以1E17cm-3左右的掺杂浓度仅通过第2半导体层32无法补偿载流子，不如认为这是因为第2半导体层32与第1半导体层31相比生长速度慢而由III族原料取入的C减少，第2半导体层32中的n型载流子浓度增加。
图13表示第2半导体层32中的Al组成比变化的其他例。C的掺杂浓度为1E19cm-3。Al自第1半导体层31向第3半导体层33呈曲线状增加。这里，Al组成比的增加越靠近第3半导体层33越急剧。这样构成第2半导体层32的情况，也能减少半导体元件100的漏电流。
图14表示第2半导体层32中的Al组成比变化的其他例。C的掺杂浓度为1E19cm-3。Al自第1半导体层31向第3半导体层33以5％为单位台阶式增加。这样构成第2半导体层32的情况，也能减少半导体元件100的漏电流。
图15表示第2半导体层32中的Al组成比变化的其他例。C的掺杂浓度为1E19cm-3。Al自第1半导体层31向第3半导体层33以25％为单位台阶式增加。这样构成第2半导体层32的情况，也能减少半导体元件100的漏电流。
图16表示第2半导体层32中的Al组成比变化的其他例。C的掺杂浓度为1E19cm-3。Al自第1半导体层31至第3半导体层33途中为止呈曲线状增加，途中开始呈台阶式增加。在Al组成比呈曲线状变化的区域，越靠近第3半导体层33，Al组成比的增加越急剧。这样构成第2半导体层32的情况，也能减少半导体元件100的漏电流。
图17表示第2半导体层32中的Al组成比变化的其他例。C的掺杂浓度为1E19cm-3。Al自第1半导体层31至第3半导体层33途中为止呈直线状增加，其后暂且减少，再次呈直线状增加。这样构成第2半导体层32的情况，也能减少半导体元件100的漏电流。
图18表示第2半导体层32中的Al组成比变化的其他例。C的掺杂浓度为1E19cm-3。第2半导体层32在与第3半导体层33分离的位置具有厚度比第3半导体层33薄，组成与第3半导体层相同的层62。第2半导体层32在层的途中具有例如厚度为1nm的AlN层。第2半导体层32可以以一定间隔具有多个层62。通过这样做，能够控制衬底整体的翘曲。这样构成第2半导体层32的情况，也能使半导体元件100的漏电流减少。
图19表示第2半导体层32中的Al组成比变化的其他例。C的掺杂浓度为1E19cm-3。第2半导体层32在与第1半导体层31的边界和与第3半导体层33的边界的至少一个，具有厚度比第3半导体层33薄，且，在边界上具有组成与和第2半导体层32接触的层不同的层64。例如，第2半导体层32在与第3半导体层33的边界上具有组成与第1半导体层31相同的层64。更具体而言，第2半导体层32可以在与第3半导体层33的边界上，具有厚度例如为1nm的GaN层。通过这样做，缓冲区30表面的结晶性提高。并且，如果这样构成第2半导体层32的情况，也能减少漏电流。
其次，说明半导体元件100的制造方法。半导体元件100的制造方法包括以下工序：准备衬底10的工序，在衬底10上形成中间层20的工序，在中间层20上衬底10上方形成缓冲区30的工序，在缓冲区30上形成活性层70的工序，在活性层70上至少形成2个电极（72，74，76）的工序。
准备衬底10的工序包括准备用CZ法制作的Si（111）衬底或Si（110）衬底的工序。形成中间层20的工序包括将温度维持在1100℃，通过MOCVD（Metal Organic Chemical Vapor Deposition）法，使用TMA（三甲基铝）气体和NH3气体，在衬底10的主面通过外延生长衬底堆积厚约40nm的AlN的工序。在以下例中，通过MOCVD法进行外延生长，各层的生长温度可以为900℃以上，1300℃以下。
形成缓冲区30的工序，具有依次包括形成具有第1晶格常数的第1半导体层31的工序，形成具有第2晶格常数的第2半导体层32的工序，形成具有与第1晶格常数不同的第3晶格常数的第3半导体层的工序的循环至少重复一次的工序。第3晶格常数与第1晶格常数不同。第2晶格常数具有在第1晶格常数与第3晶格常数之间的值。第1晶格常数可以比衬底10晶格常数小。第2晶格常数可以比第1晶格常数小。
形成第1半导体层31的工序，包括在形成中间层20之后，供给TMG（三甲基镓）气体和NH3气体，在中间层20上通过外延生长堆积GaN的工序。形成第2半导体层32的工序，包括供给TMG气体、TMA气体和NH3气体，在第1半导体层31上通过外延生长堆积厚度60nm的AlGaN的工序。此时，通过调节使TMA气体的流量逐渐增加，能够形成具有倾斜度的Al组成比的第2半导体层32。
形成第2半导体层32的工序，包括掺杂杂质的工序。杂质包括不使电子激活的原子。具体而言，杂质包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。在杂质例如是碳的情况下，能够通过同时导入丙烷气体而对第2半导体层32掺杂C。C掺杂浓度的控制通过调节丙烷气体的流量来进行。除了通过丙烷气体的掺杂以外，也可以通过调整生长速度、生长温度、V/III比、生长压力等的生长条件控制C掺杂浓度。形成第3半导体层33的工序，包括供应TMA气体和NH3气体，在第2半导体层32上通过外延生长堆积厚度60nm的AlN的工序。
形成缓冲区30的工序，包括依次包括形成第1半导体层31的工序，形成第2半导体层32的工序，和形成第3半导体层33的工序的循环重复的工序。通过1次循环，形成包括第1半导体层31、第2半导体层32和第3半导体层33的复合层35。包括通过调节生长时间使复合层35中的第1半导体层31的厚度变化为例如70nm、90nm、120nm、150nm、190nm、240nm、300nm、370nm、470nm、600nm、790nm、1040nm的工序。
形成活性层70的工序，包括形成电子渡越层50的工序，和在电子渡越层50上形成电子供给层60的工序。形成电子渡越层50的工序包括供给TMG气体和NH3气体，在缓冲区30的最上层的第3半导体层33上，通过外延生长堆积厚度1200nm的GaN的工序。形成电子供给层60的工序，包括供给TMA气体、TMG气体、NH3气体、和SiH4气体，在电子渡越层50上通过外延生长堆积厚度25nm的Si掺杂的AlGaN的工序。
至少形成2个电极（72、74、76）的工序包括在衬底10的表面形成氧化硅薄膜的工序，形成电极用开口的工序，和形成电极的工序。在衬底10表面形成氧化硅薄膜的工序包括从MOCVD装置取出衬底10，将衬底10搬入等离子体CVD装置，在衬底10表面整体上形成氧化硅薄膜的工序。形成电极用开口的工序包括通过光刻和蚀刻形成源电极和漏电极用开口的工序，形成电极的工序包括通过电子束蒸发依次叠层Ti和Al，通过剥离法形成与电子供给层60欧姆接触的源电极72和漏电极76的工序。形成电极用开口的工序包括通过光刻和蚀刻形成栅电极用开口的工序，形成电极的工序包括通过电子束蒸发依次叠层Pt和Au，通过剥离法形成与电子供给层60肖特基接触的栅电极74的工序。
图20表示本发明的第2实施方式涉及的半导体元件200的剖面图。半导体元件200的缓冲区30的构成与半导体元件100不同。半导体元件200的缓冲区30以外的构成可以与半导体元件100相同。
缓冲区30具有至少一层依次叠层具有第1晶格常数的第1半导体层31，具有第2晶格常数的第2半导体层32，具有第3晶格常数的第3半导体层33，和具有第4晶格常数的第4半导体层34得到的复合层36。第3晶格常数与第1晶格常数不同。第2的晶格常数，具有在第1晶格常数与第3晶格常数之间的值。第4半导体层34与第3半导体层33接触在其上形成。第4半导体层34具有在第1晶格常数与第3晶格常数之间的第4晶格常数。第4半导体层34具有在第1半导体层31与第3半导体层33之间的热膨胀系数。第4半导体层34包括Alx4Iny4Ga1-x4-y4N（其中，0<x4≤1，0≤y4≤1，x4+y4≤1）。
第4半导体层34例如是AlGaN。第4半导体层34具有与Al的组成比相应的晶格常数和热膨胀系数。第4半导体层34的晶格常数自靠近衬底10的一侧向远侧增加。也就是说，第4半导体层34的Al的比率自靠近衬底10的一侧向远侧减少。从第1半导体层31到第4半导体层34，在Al的组成比之间具有x2≤x2，x4≤x3的关系。
在缓冲区30中，对第2半导体层32和第4半导体层34的至少一个掺杂杂质。杂质包括不使电子激活的原子。在这里，所谓不使电子激活的原子，指能够成为形成受主能级的离子或深能级的离子捕获电子的原子。杂质例如，包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。杂质为碳的情况下，通过导入丙烷气体可对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。
杂质可以包括不使空穴激活的原子。在这里，所谓不使空穴激活的原子，指能够成为形成施主能级的离子或深能级的离子捕获空穴的原子。杂质例如，包括硅、氧、锗、磷、砷、锑中的至少一种。杂质为硅的情况下，通过导入硅烷气体可对第4半导体层34以1E19cm-3的掺杂浓度掺杂Si。杂质既可以只对第2半导体层32掺杂，也可以对第2半导体层32和第4半导体层34双方掺杂。并且，杂质既可以是不使电子激活的原子，又可以是不使空穴激活的原子。因为电子和空穴成对发生，所以通过减少2维霍尓气体，能够抑制2维电子云的产生。
缓冲区30例如具有12层依次叠层第1半导体层31、第2半导体层32、第3半导体层33、和第4半导体层34得到的复合层36。在各复合层36中，第1半导体层31的层厚，例如是，从衬底10侧开始依次为10nm、30nm、60nm、90nm、130nm、180nm、230nm、310nm、410nm、540nm、730nm、980nm。第2半导体层32的层厚例如固定为60nm。第3半导体层33的层厚例如固定为60nm。第4半导体层34的膜厚例如固定为60nm。
图21表示在缓冲区30的膜厚方向的Al组成比变化。在这里，表示第1半导体层31的Al的比率为0%，第3半导体层33的Al的比率为100％，但是，不限于此。第2半导体层32的Al的比率自第1半导体层31向第3半导体层33直线状增加。第4半导体层34的Al的比率自第3半导体层33向第1半导体层31直线状减少。关于半导体元件200，将各层的膜厚，各层的材料，外加电压等条件定为与半导体元件100的情况相同的条件，测定漏电流的结果，漏电流为约1E-9A，与半导体元件100相比进一步减少。
其次，说明本发明的第2实施方式涉及的半导体元件200的制造方法。半导体元件200的制造方法，因为除形成缓冲区30的工序以外与半导体元件100的制造方法相同所以省略说明。形成缓冲区30的工序具有依次包括形成具有第1晶格常数的第1半导体层31的工序，形成具有第2晶格常数的第2半导体层32的工序，形成具有第3晶格常数的第3半导体层33的工序，和形成具有在第1晶格常数与第3晶格常数之间的晶格常数的第4半导体层34的循环至少重复一次的工序。第3晶格常数与第1晶格常数不同。第4晶格常数具有在第1晶格常数与第3晶格常数之间的值。第2晶格常数具有在第1晶格常数与第3晶格常数之间的值。
形成第1半导体层31的工序，包括在形成中间层20之后，供给TMG（三甲基镓）气体和NH3气体，在中间层20上通过外延生长堆积GaN的工序。形成第2半导体层32的工序，包括供给TMG气体、TMA气体和NH3气体，在第1半导体层31上通过外延生长堆积厚度60nm的AlGaN的工序。此时，通过调节使TMA气体的流量逐渐增加，能够形成具有倾斜度的Al组成比的第2半导体层32。
形成第2半导体层32的工序和形成第4半导体层34的工序中的至少一个包括掺杂杂质的工序。形成第2半导体层32的工序可以包括掺杂杂质的工序。杂质包括不使电子激活的原子。具体而言，不使电子激活的杂质包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。在杂质例如为碳的情况下，能够通过同时导入丙烷气体对第2半导体层32掺杂C。在这种情况下，C掺杂浓度的控制是通过控制丙烷气体的流量来进行的。除了通过丙烷气体的掺杂以外，也可以通过调整生长速度、生长温度、V/III比、生长压力等的生长条件控制C掺杂浓度。形成第3半导体层33的工序，包括提供TMA气体和NH3气体，在第2半导体层32上通过外延生长堆积厚度60nm的AlN的工序。
形成第4半导体层34的工序包括供给TMG气体、TMA气体和NH3气体，在第3半导体层33上通过外延生长堆积厚度60nm的AlGaN的工序。此时，通过调节使TMA气体的流量逐渐减少，能够形成具有倾斜度的Al组成比的第4半导体层34。
形成第4半导体层34的工序可以包括掺杂杂质的工序。杂质可以是上述不使电子激活的原子。并且，杂质也可以包括不使空穴激活的原子。具体而言，不使空穴激活的杂质包括硅、氧、锗、磷、砷、锑中的至少一种。在杂质例如为硅的情况下，能够通过同时导入硅烷气体而对第4半导体层34上掺杂Si。Si掺杂浓度的控制能够通过控制硅烷气体的流量来进行。这里，杂质的掺杂既可以是在第2半导体层32和第4半导体层34的任意一个进行，也可以在双方进行。在第2半导体层32和第4半导体层34上掺杂的杂质既可以相同，也可以不同。并且，也可以将不同种类的两种以上的原子掺杂至第2半导体层32和第4半导体层34。并且，在第2半导体层32和第4半导体层34中，掺杂浓度既可以相同，也可以不同。
形成缓冲器区30的工序，包括依次包括形成第1半导体层31的工序，形成第2半导体层32的工序，形成第3半导体层33的工序，和形成第4半导体层34的工序的循环重复的工序。通过1次循环，形成包括第1半导体层31、第2半导体层32、第3半导体层33、和第4半导体层34的复合层36。包括通过调节成长时间使复合层36中的第1半导体层31的厚度变化为例如10nm、30nm、60nm、90nm、130nm、180nm、230nm、310nm、410nm、540nm、730nm、980nm的工序。
图22表示第2半导体层32和第4半导体层34中的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。第2半导体层32的Al组成比自第1半导体层31向第3半导体层33呈曲线状增加。这里，Al组成比的增加越接近第3半导体层33越急剧。并且，第4半导体层34的Al组成比自第3半导体层33向第1半导体层31呈曲线状减少。这里，Al组成比的减少越接近第3半导体层33越急剧。这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图23表示第2半导体层32和第4半导体层34中的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。第2半导体层32的Al组成比自第1半导体层31向第3半导体层33以5%为单位台阶式增加。并且，第4半导体层34的Al组成比自第3半导体层33向第1半导体层31以5%为单位台阶式减少。这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图24表示第2半导体层32和第4半导体层34中的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。第2半导体层32的Al组成比自第1半导体层31向第3半导体层33以25%为单位台阶式增加。并且，第4半导体层34的Al组成比自第3半导体层33向第1半导体层31以25%为单位台阶式减少。这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图25表示第2半导体层32和第4半导体层34中的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。第2半导体层32的Al组成比自第1半导体层31至第3半导体层33途中为止呈直线状增加，之后减少然后再次呈直线状增加。并且，第4半导体层34的Al组成比自第3半导体层33向第1半导体层31途中为止呈直线状减少，之后增加然后再次呈直线状减少。这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图26表示第2半导体层32和第4半导体层34中的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。第2半导体层32的Al组成比自第1半导体层31至第3半导体层33途中为止呈曲线状增加，之后台阶式增加。这里，在Al组成比呈曲线状变化的区域，越靠近第3半导体层33，Al组成比的增加越急剧。并且，第4半导体层34的Al组成比自第3半导体层33至第1半导体层31途中为止台阶式减少，途中开始呈曲线状减少。这里，在Al组成比呈曲线状变化的区域，越靠近第3半导体层33，Al组成比的减少越急剧。这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图27表示第2半导体层32和第4半导体层34中的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。第2半导体层32的Al组成比自第1半导体层31向第3半导体层33呈曲线状增加。这里，越接近第3半导体层33，Al组成比的增加越急剧。并且，第4半导体层34的Al自第3半导体层33向第1半导体层31台阶式减少。这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图28表示第2半导体层32和第4半导体层34中的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。第2半导体层32在与第3半导体层33分离的位置具有厚度比第3半导体层33薄，组成与第3半导体层33相同的层62。并且，第4半导体层34在与第3半导体层33分离的位置具有厚度比第3半导体层33薄，组成与第3半导体层33相同的层62。第2半导体层32和第4半导体层34也可以以固定的间隔具有多个层62。第2半导体层32在层的途中具有例如厚度约为1nm的AlN层。并且，第4半导体层34在层的途中具有例如厚度约为1nm的AlN层。通过这样做，能够控制晶片整体的翘曲。并且，这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
第2半导体层32可以在与第1半导体层31的边界和与第3半导体层33的边界的至少一个，具有厚度比第3半导体层33薄的半导体层。该半导体层具有不同于与第2半导体层32接触的层的组成。第4半导体层34可以在与第3半导体层33的边界和与第1半导体层31的边界的至少一个，具有厚度比第3半导体层33薄的半导体层。该半导体层具有不同于与第4半导体层34接触的层的组成。
图29表示在第1半导体层31与第2半导体层32的边界，和第4半导体层34与第1半导体层31的边界形成比第3半导体层33薄的半导体层62的情况下的Al组成比变化的例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。例如，第2半导体层32在与第1半导体层31的边界具有组成与第3半导体层33相同的半导体层62。半导体层62可以是厚度约为1nm的AlN层。并且，第4半导体层34可以在与第1半导体层31的边界具有半导体层62。通过这样做，能够向正方向控制翘曲。并且，这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图30表示在第2半导体层32与第3半导体层33的边界，和第3半导体层33与第4半导体层34的边界形成比第3半导体层33薄的半导体层64的情况下的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。例如，第2半导体层32在与第3半导体层33的边界具有组成与第3半导体层33相同的半导体层64。半导体层64可以是厚度约为2nm的GaN层。并且，第4半导体层34可以在与第3半导体层33的边界具有半导体层64。通过这样做，缓冲区30的表面的结晶性变好，能够实现平坦化。并且，这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图31表示在第2半导体层32和第4半导体层34各自与相邻层的边界形成半导体层62或半导体层64的情况下的Al组成比变化的其他例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。形成在各边界的半导体层62和半导体层64可以与图29和图30所示的半导体层62和半导体层64相同。本例的第2半导体层32可以在与第3半导体层33的边界具有厚度约为0.2nm的GaN层。并且，第4半导体层34可以在与第3半导体层33的边界具有厚度约为0.2nm的GaN层。第4半导体层34可以在与第1半导体层31的边界具有厚度约为0.2nm的AlN层。通过这样做，能够控制翘曲，且缓冲区30的表面的结晶性变好，实现平坦化。并且，这样构成第2半导体层32和第4半导体层34的情况下，半导体元件200的漏电流也比半导体元件100低。
图32表示在使半导体元件200的缓冲区30中的每个复合层36的第2半导体层32和第4半导体层34的层厚变化的情况下，各复合层36的Al组成比变化的例。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。这里，以距离衬底10最近的复合层36作为第1层，以距离衬底10最远的复合层36作为第12层。本例中，随着与衬底10距离的拉大，第2半导体层32和第4半导体层34的膜厚减小。由此，从第1层的复合层36向第12层的复合层36，第2半导体层32和第4半导体层34的Al组成比的倾斜度变大。
图33表示图32所示例的各复合层36的第2半导体层32和第4半导体层34的层厚。这里，图33的横轴表示从第1层至第12层的复合层36。第2半导体层32和第4半导体层34从第1层至第12层的厚度以固定的比例减少。这样构成缓冲区30的情况下，半导体元件200的漏电流也比半导体元件100低。
图34表示缓冲区30的复合层数不同的例的复合层数与漏电流和翘曲量的关系。这里，本例中将半导体元件200的薄膜总厚度固定，且总复合层数定为12。图34的横轴表示包括AlGaN层的复合层36的数量，即缓冲区30的复合层36的数量。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。在复合层数为零的情况下，漏电流具有大到1E-6A的值，翘曲量具有正方向大值。
当缓冲区30具有1层复合层36时，漏电流减少到1E-8A以下，翘曲量也大大减少。随着缓冲区30的复合层36的增加，漏电流和翘曲量逐渐减少。在缓冲区30的复合层数为12的情况下，漏电流减少到1E-10A，但是翘曲量具有负方向大值。因此，导致衬底大大地向下凸状翘曲，器件制作变得困难，不优选。因此，至少设置一层叠层AlN层和GaN层的复合层36，与缓冲区30进行组合是有效的。
图35表示缓冲区30的第2半导体层32和第4半导体层34的厚度与漏电流的关系。这里，图35的横轴表示每个AlGaN层的厚度，即第2半导体层32和第4半导体层34的每1层的厚度。对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C。在第2半导体层32和第4半导体层34的厚度小于1nm的情况下，漏电流约为1E-6A。在第2半导体层32和第4半导体层34的厚度为1nm以上的情况下，漏电流减少到约1E-7A。因此，第2半导体层32和第4半导体层34的厚度优选为1nm以上。
图36表示掺杂到第2半导体层32和第4半导体层34中的C掺杂浓度与漏电流的关系。C掺杂浓度根据生长条件不同而不同，因此C掺杂浓度表示平均值。C掺杂浓度在1E17cm-3～9E19cm-3的范围内，漏电流为约4E-8A以下，是良好的。但是，在C掺杂浓度小于1E17cm-3或在1E20cm-3以上的情况下，漏电流为约8E-5A，不优选。这可以认为是因为n型载流子增加，第2半导体层32和第4半导体层34成为低电阻。因此，掺杂到第2半导体层32和第4半导体层34中的C浓度优选为1E17cm-3以上，小于1E20cm-3。
图37表示取代C而在第2半导体层32和第4半导体层34中掺杂氟、氯、镁、铁、氧、或氢的情况下，杂质掺杂浓度与漏电流的关系。C浓度固定为5E16cm-3进行测定。在杂质掺杂浓度为1E18cm-3～9E19cm-3的范围内，漏电流成为低值，是良好的。但是，当杂质掺杂浓度小于1E18cm-3，或在1E20cm-3以上时，漏电流成为高值，不优选。这可以认为是因为n型载流子增加，第2半导体层32和第4半导体层34成为低电阻。
图38表示第3半导体层33为AlGaN的情况下，第3半导体层33的Al组成比与漏电流的关系。在第2半导体层32和第4半导体层34中以1E19cm-3的掺杂浓度掺杂C。在这种情况下，第2半导体层32和第4半导体层34的最大Al组成比与第3半导体层33的Al组成比一致。如图38所示，随着降低第3半导体层33的Al组成比，漏电流减少。但是，当Al组成比变成50%以下时，变得不能控制缓冲区30的变形，有在活性层70产生裂纹的情况。第3半导体层33可以是Al组成比大于50%的AlGaN。
图39表示掺杂到第3半导体层33中的C浓度与漏电流的关系。如果掺杂的C浓度为1E17cm-3～9E19cm-3的范围，则漏电流为约7E-8A以下，是良好的。但是，当C掺杂浓度小于1E17cm-3，或在1E20cm-3以上时，第3半导体层33成为低电阻，漏电流变大，不优选。因此，掺杂到第3半导体层33中的C浓度优选为1E17cm-3以上，小于1E20cm-3。
图40表示掺杂到第1半导体层31中的C浓度与漏电流的关系。如果掺杂的C浓度为1E18cm-3～9E19cm-3的范围，则漏电流为约1E-9A，是良好的。但是，当C掺杂浓度小于1E17cm-3，或在1E20cm-3以上时，第1半导体层31成为低电阻，漏电流变大，不优选。因此，掺杂到第1半导体层31中的C浓度优选为1E18cm-3以上，小于1E20cm-3。
图41表示缓冲区30的第1半导体层31的层厚和复合层数不同的例1～5。在各例中，复合层数表示叠层在中间层20之上的复合层36的顺序，厚度表示各复合层36中的第1半导体层31的层厚。在例1～5中，对第2半导体层32和第4半导体层34以1E19cm-3的掺杂浓度掺杂C，各复合层36的第1半导体层31在与衬底10距离拉大的方向逐渐增加层的厚度。例5中，超晶格结构是将由厚度为5nm的第1半导体层31和厚度为5nm的第3半导体层33构成的对重复20次而构成的。
图42表示例1～例5的翘曲量和漏电流的测定结果。任一例都能够将漏电流减少到9E-9A以下，能够将翘曲量控制在+30μm～-30μm的范围内。根据这些结果，可以判明将缓冲区30的第1半导体层31的厚度定为400nm以上，缓冲区30的复合层36的第1半导体层31的厚度在衬底距离拉大的方向逐渐增加的结构是优选的。
其次，说明在对依次叠层GaN层、AlN层、GaN层形成的叠层体进行掺杂的情况下，计算载流子状态密度分布的结果。这里，以GaN/AlN/GaN的叠层体为模型进行计算。
图43表示用于计算的叠层体。叠层体具有依次堆积GaN层80、AlN层81和GaN层82的叠层结构。如图43中点线所示，在GaN层80与AlN层81的异质界面产生2维电子云。并且，在AlN层81与GaN层82的异质界面产生2维霍尓气体。
图44表示图43所示的叠层体中的GaN层82的载流子状态密度分布。在势能为0eV附近的区域84中表示出小的峰值。该峰值表示出在该区域84中形成浅受主能级。可以认为该浅受主能级在GaN层82与AlN层81的异质界面产生2维霍尓气体。
图45表示图43所示的叠层体中的GaN层80的载流子状态密度分布。在势能为3eV附近的区域86中表示出小的峰值。该峰值表示出在该区域86中形成浅施主能级。可以认为该浅施主能级在GaN层80与AlN层81的异质界面产生2维电子云。
图46表示对GaN层80的AlN层81侧的表面掺杂受主型杂质90的例。作为受主型杂质，这里使用碳CN。
图47表示图46所示的例中的GaN层82的载流子状态密度分布。可以判明在势能为0eV附近的区域92中，浅受主能级消失。可以认为这是因为通过对GaN层80掺杂受主型杂质，GaN层80的n型载流子减少，随之GaN层82的p型载流子减少。
图48表示图46所示的例中的GaN层80的载流子状态密度分布。在势能为0eV附近的区域96中，形成碳CN的受主能级。并且，在势能为3eV附近的区域94中残留浅施主能级。这表示2维电子云仅通过在受主型杂质的掺杂没有完全消失。并且，通过受主型杂质的掺杂补偿载流子，n型载流子整体减少。由此可以判明，通过对AlN层81的下侧的GaN层80的表面掺杂受主型杂质，能够通过载流子补偿减少n型载流子，能够抑制漏电流。因此，在GaN层80与AlN层81之间插入AlGaN层来抑制2维电子云的产生，通过在分散载流子的状态下掺杂受主型杂质，浅施主能级能够消失，且通过载流子补偿能够进一步减少n型载流子，因此能够进一步减少漏电流。
图49表示对GaN层82的AlN层81层侧的表面掺杂施主型杂质91的例。作为施主型杂质使用氧ON。
图50表示如图49所示的例中的GaN层82的载流子状态密度分布。在势能为3eV附近的区域95中，形成氧ON的施主能级。并且，在势能为0eV附近的区域93中，残留浅受主能级。这表示2维霍尓气体仅通过在施主型杂质的掺杂没有完全消失。并且，通过施主型杂质的掺杂补偿载流子，p型载流子整体减少。
图51表示图49所示的例中的GaN层80的载流子状态密度分布。在势能为3eV附近的区域97中，形成浅施主能级。这表示2维电子云没有消失而残留着。在掺杂到GaN层82中的施主浓度高的情况下，载流子供给到GaN层80，因此必须控制施主浓度。通过对GaN层82掺杂施主型杂质，GaN层80的n型载流子减少。这是因为通过GaN层82的载流子补偿，p型杂质减少。由此可以判明，通过向AlN层81的上侧的GaN层82的表面掺杂施主型杂质，能够通过载流子补偿减少p型载流子，能够抑制漏电流。因此，在GaN层82与AlN层81之间插入AlGaN层来抑制2维霍尓气体的产生，通过在分散载流子的状态下掺杂施主型杂质，浅受主能级能够消失，且通过载流子补偿能够进一步减少p型载流子，因此能够进一步减少漏电流。
第1半导体层31的层厚可以为5nm以上，且最厚层的层厚为400nm以上，3000nm以下。如果第1半导体层31最厚层的层厚为400nm以上，则能够控制发生的翘曲量，为优选。并且，如果最厚层的层厚为3000nm以下，因生长时间十分短生产率高，为优选。
第2半导体层32和第4半导体层34的层厚，如果是0.5nm以上则能够充分抑制第1半导体层31内在的变形，能够抑制裂纹的产生，因此为优选。并且，第2半导体层32和第4半导体层34的层厚，如果是200nm以下，因生长时间十分短生产率高，为优选。
为了抑制漏电流，获得充分的耐压，缓冲区30和活性层70合在一起的外延层的薄膜总厚度优选为4μm以上。并且，第2半导体层32和第4半导体层34的薄膜组成，在同一复合层36中即使不对称也可以，只要能控制产生的变形，且能够减少漏电流，可以是任意的薄膜组成。复合层数的合计可以是2以上，可以按照薄膜总厚度、翘曲量、位错密度等进行变更。
作为半导体元件，以HEMT型的场效应晶体管为例进行了说明，但是，不限于此，也可以适用于绝缘栅型（MISFET、MOSFET）、肖特基栅型（MESFET）等的场效应晶体管。并且，取代源电极72、栅电极74、漏电极76，对通过设置阴极电极和阳极电极形成的各种二极管也可以适用。
以上，通过实施方式说明了本发明，不过，本发明的技术范围不受上述实施方式记载范围所限定。对本领域技术人员而言，能够对上述实施方式加以多种多样的变更或改良是显而易见的。根据权利要求的记载可以明确，加以这样的变更或改良的实施方式也包括在本发明的技术范围之内。
应该注意的是，在权利要求、说明书和附图所示的装置、系统、程序和在方法中的动作、次序、工序和阶段等的各处理的执行顺序，只要没有特别注明“比…先”、“在…之前”等，或者只要不是在后处理使用在前处理的输出，就可以以任意的顺序实施。有关权利要求、说明书和附图中的动作流程，为了方便使用了“首先”、“其次”等字样进行了说明，但即使这样也不意味着必须以这个顺序实施。
附图标记说明
10—衬底，11、35、36—复合层，12—缓冲层，13—肖特基电极，14—AlN层，15—GaN层，16—AlGaN层，20—中间层，30—缓冲区，31—第1半导体层，32—第2半导体层，33—第3半导体层，34—第4半导体层，50—电子渡越层，60—电子供给层，62、64—层，70—活性层，72—源电极，74—栅电极，76—漏电极，80—GaN层，81—AlN层，82—GaN层，84—区域，86—区域，90—受主型杂质，91—施主型杂质，92—区域，93—区域，94—区域，95—区域，96—区域，97—区域，100、200—半导体元件，300—外延叠层基体

Claims (39)

1.一种半导体元件，其中，具有：
衬底，
在所述衬底上方形成的缓冲区，
在所述缓冲区上形成的活性层，和
在所述活性层上形成的至少2个电极；
所述缓冲区包括晶格常数不同的多个半导体层；
在所述缓冲区表面提供比所述衬底背面低的电位，使所述衬底背面与所述缓冲区表面之间的电压在与所述缓冲区的膜厚相应的范围变化时的所述衬底背面与所述缓冲区表面之间的电容大体上固定。
2.根据权利要求1所述的半导体元件，其中，
所述缓冲区至少具有一层依次叠层：
具有第1晶格常数的第1半导体层，
具有第2晶格常数的第2半导体层，和
具有与所述第1晶格常数不同的第3晶格常数的第3半导体层得到的复合层；
所述第2晶格常数具有在所述第1晶格常数与所述第3晶格常数之间的值。
3.根据权利要求2所述的半导体元件，其中，对所述第2半导体层掺杂杂质。
4.根据权利要求3所述的半导体元件，其中，所述第1半导体层的热膨胀系数、所述第2半导体层的热膨胀系数和所述第3半导体层的热膨胀系数比所述衬底的热膨胀系数大，所述第2半导体层的热膨胀系数具有在所述第1半导体层的热膨胀系数与所述第3半导体层的热膨胀系数之间的值。
5.根据权利要求3或4所述的半导体元件，其中，在所述衬底与所述缓冲区之间，还设置中间层，所述中间层具有比所述第1晶格常数小的晶格常数和比所述衬底的热膨胀系数大的热膨胀系数。
6.根据权利要求3至5任意一项所述的半导体元件，其中，所述第1半导体层、所述第2半导体层和所述第3半导体层包括氮化物类化合物半导体。
7.根据权利要求3所述的半导体元件，其中，所述杂质包括不使电子激活的原子。
8.根据权利要求4所述的半导体元件，其中，所述杂质包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。
9.根据权利要求3至5任意一项所述的半导体元件，其中，所述第1晶格常数比所述衬底的晶格常数小，所述第2晶格常数比所述第1晶格常数小。
10.根据权利要求3至6任意一项所述的半导体元件，其中，所述第2半导体层的晶格常数自靠近所述衬底一侧起向远侧减少。
11.根据权利要求3至7任意一项所述的半导体元件，其中，所述第2半导体层，在与所述第3半导体层分离的位置具有厚度比所述第3半导体层薄，且组成与所述第3半导体层相同的层。
12.根据权利要求3至8任意一项所述的半导体元件，其中，所述第2半导体层在与所述第1半导体层的边界和与所述第3半导体层的边界的至少一个，具有厚度比所述第3半导体层薄，且，在所述边界上具有组成与和所述第2半导体层接触的层不同的层。
13.根据权利要求3至9任意一项所述的半导体元件，其中，
所述第1半导体层包括Alx1Iny1Ga1-x1-y1N（其中，0≤x1<1，0≤y1≤1，x1+y1≤1）；
所述第2半导体层包括Alx2Iny2Ga1-x2-y2N（其中，0<x2≤1，0≤y2≤1，x2+y2≤1）；
所述第3半导体层包括Alx3Iny3Ga1-x3-y3N（其中，0<x3≤1，0≤y3≤1，x3+y3≤1）；
是x1≤x2≤x3；
所述第2半导体层的Al比率自靠近所述衬底的一侧向远侧增加。
14.根据权利要求1所述的半导体元件，其中，所述缓冲区具有至少一层依次叠层：
具有第1晶格常数的第1半导体层，
具有第2晶格常数的第2半导体层，
具有与所述第1晶格常数不同的第3晶格常数的第3半导体层，和
具有在所述第1晶格常数与所述第3晶格常数之间的第4晶格常数的第4半导体层得到的复合层；
所述第2晶格常数，具有在所述第1晶格常数与所述第3晶格常数之间的值。
15.根据权利要求14所述的半导体元件，其中，对所述第2半导体层和所述第4半导体层的至少一个掺杂杂质。
16.根据权利要求15所述的半导体元件，其中，所述第1半导体层的热膨胀系数、所述第2半导体层的热膨胀系数、所述第3半导体层的热膨胀系数和所述第4半导体层的热膨胀系数，比所述衬底的热膨胀系数大；所述第2半导体层的热膨胀系数和所述第4半导体层的热膨胀系数具有在所述第1半导体层的热膨胀系数与所述第3半导体层的热膨胀系数之间的值。
17.根据权利要求15或16所述的半导体元件，其中，在所述衬底与所述缓冲区之间还设置中间层，所述中间层具有比所述第1晶格常数小的晶格常数和比所述衬底的热膨胀系数大的热膨胀系数。
18.根据权利要求15至17任意一项所述的半导体元件，其中，所述第1半导体层、所述第2半导体层、所述第3半导体层和所述第4半导体层包括氮化物类化合物半导体。
19.根据权利要求15所述的半导体元件，其中，所述杂质包括不使电子激活的原子。
20.根据权利要求19所述的半导体元件，其中，所述杂质包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。
21.根据权利要求15至20任意一项所述的半导体元件，其中，所述杂质包括不使空穴激活的原子。
22.根据权利要求21所述的半导体元件，其中，所述杂质包括硅、氧、锗、磷、砷、锑中的至少一种。
23.根据权利要求15至22任意一项所述的半导体元件，其中，所述第1晶格常数比所述衬底的晶格常数小，所述第2晶格常数比所述第1晶格常数小。
24.根据权利要求15至23任意一项所述的半导体元件，其中，所述第2半导体层的晶格常数，自靠近所述衬底一侧向远侧减少，且，所述第4半导体层的晶格常数自靠近所述衬底一侧向远侧增加。
25.根据权利要求15至24任意一项所述的半导体元件，其中，所述第2半导体层，在与所述第3半导体层分离的位置具有厚度比所述第3半导体层薄，组成与所述第3半导体层相同的层。
26.根据权利要求15至25任意一项所述的半导体元件，其中，所述第2半导体层在与所述第1半导体层的边界和与所述第3半导体层的边界的至少一个，具有厚度比所述第3半导体层薄，且，在所述边界上具有组成与和所述第2半导体层接触的层不同的层。
27.根据权利要求15至26任意一项所述的半导体元件，其中，所述第4半导体层在与所述第3半导体层分离的位置具有厚度比所述第3半导体层薄，组成与所述第3半导体层相同的层。
28.根据权利要求15至27任意一项所述的半导体元件，其中，所述第4半导体层，在与所述第3半导体层的边界和与所述第1半导体层的边界的至少一个，具有厚度比所述第3半导体层薄，且，在所述边界上具有组成与和所述第4半导体层接触的层不同的层。
29.根据权利要求15至28任意一项所述的半导体元件，其中，
所述第1半导体层包括Alx1Iny1Ga1-x1-y1N（其中，0≤x1<1，0≤y1≤1，x1+y1≤1）；
所述第2半导体层包括Alx2Iny2Ga1-x2-y2N（其中，0<x2≤1，0≤y2≤1，x2+y2≤1）；
所述第3半导体层包括Alx3Iny3Ga1-x3-y3N（其中，0<x3≤1，0≤y3≤1，x3+y3≤1）；
所述第4半导体层包括Alx4Iny4Ga1-x4-y4N（其中，0<x4≤1，0≤y4≤1，x4+y4≤1）；
是x1≤x2，x4≤x3；
所述第2半导体层的Al比率自靠近所述衬底的一侧向远侧增加;
所述第4半导体层的Al比率自靠近所述衬底的一侧向远侧减少。
30.根据权利要求15至29任意一项所述的半导体元件，其中，所述第2半导体层和所述第4半导体层，每个所述复合层的厚度不同。
31.根据权利要求15至30任意一项所述的半导体元件，其中，所述第2半导体层和所述第4半导体层的厚度为1nm以上。
32.一种半导体元件的制造方法，其中，包括：
准备衬底的工序，
在所述衬底上方形成缓冲区的工序，
在所述缓冲区上形成活性层的工序，
在所述活性层上形成至少2个电极的工序；
所述形成缓冲区的工序具有依次包括以下工序的循环至少重复一次的工序：
形成具有第1晶格常数的第1半导体层的工序，
形成具有第2晶格常数的第2半导体层的工序，
形成具有与所述第1晶格常数不同的第3晶格常数的第3半导体层的工序；
所述第2晶格常数具有在所述第1晶格常数与所述第3晶格常数之间的值；
形成所述第2半导体层的工序，包括掺杂杂质的工序。
33.根据权利要求32所述的制造方法，其中，所述杂质包括不使电子激活的原子。
34.根据权利要求33所述的制造方法，其中，所述杂质包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。
35.一种半导体元件的制造方法，其中，包括：
准备衬底的工序，
在所述衬底上方形成缓冲区的工序，
在所述缓冲区上形成活性层的工序，
在所述活性层上形成至少2个电极的工序；
所述形成缓冲区的工序具有依次包括以下工序的循环至少重复一次的工序：
形成具有第1晶格常数的第1半导体层的工序，
形成具有第2晶格常数的第2半导体层的工序，
形成具有与所述第1晶格常数不同的第3晶格常数的第3半导体层的工序，
形成具有在所述第1晶格常数与所述第3晶格常数之间的晶格常数的第4半导体层的工序；
所述第2晶格常数具有在所述第1晶格常数与所述第3晶格常数之间的值；
形成所述第2半导体层的工序和形成所述第4半导体层的工序的至少一个，包括掺杂杂质的工序。
36.根据权利要求35所述的制造方法，其中，所述杂质包括不使电子激活的原子。
37.根据权利要求36所述的制造方法，其中，所述杂质包括碳、氟、氯、镁、铁、氧、氢、锌、铜、银、金、镍、钴、钒、钪、锂、钠、铍、硼中的至少一种。
38.根据权利要求35至37任意一项所述的制造方法，其中，所述杂质包括不使空穴激活的原子。
39.根据权利要求38所述的半导体元件的制造方法，其中，所述杂质包括硅、氧、锗、磷、砷、锑中的至少一种。
CN2012800113723A 2011-05-17 2012-05-10 半导体元件及其制造方法 Pending CN103430295A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-110673 2011-05-17
JP2011110673A JP5624940B2 (ja) 2011-05-17 2011-05-17 半導体素子及びその製造方法
PCT/JP2012/003077 WO2012157229A1 (ja) 2011-05-17 2012-05-10 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
CN103430295A true CN103430295A (zh) 2013-12-04

Family

ID=47176581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800113723A Pending CN103430295A (zh) 2011-05-17 2012-05-10 半导体元件及其制造方法

Country Status (5)

Country Link
US (1) US20130328106A1 (zh)
EP (1) EP2711975A1 (zh)
JP (1) JP5624940B2 (zh)
CN (1) CN103430295A (zh)
WO (1) WO2012157229A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098017A (zh) * 2015-08-18 2015-11-25 西安电子科技大学 基于c面蓝宝石衬底上N面黄光LED材料及其制作方法
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性（11-22）黄光LED材料及其制作方法
CN105140365A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于c面蓝宝石衬底上Ga极性黄光LED材料及其制作方法
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN108475696A (zh) * 2015-10-30 2018-08-31 塔莱斯公司 具有优化性能和增益的场效应晶体管
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置
CN110024082A (zh) * 2016-11-30 2019-07-16 住友化学株式会社 半导体衬底

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP5667136B2 (ja) * 2012-09-25 2015-02-12 古河電気工業株式会社 窒化物系化合物半導体素子およびその製造方法
JP6392498B2 (ja) * 2013-03-29 2018-09-19 富士通株式会社 化合物半導体装置及びその製造方法
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
DE102013225632A1 (de) * 2013-12-11 2015-06-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Schicht
FR3019682B1 (fr) * 2014-04-04 2016-04-29 Thales Sa Couche tampon optimisee pour transistor a effet de champ a haute mobilite
JP2017199701A (ja) * 2014-09-10 2017-11-02 シャープ株式会社 窒化物半導体積層構造及びそれを用いた電子デバイス
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
JP2017157711A (ja) * 2016-03-02 2017-09-07 株式会社東芝 半導体装置
JP7117243B2 (ja) * 2016-09-14 2022-08-12 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体、及び該積層体を有する半導体デバイス
JP6376257B2 (ja) * 2017-09-01 2018-08-22 富士通株式会社 半導体装置
CN115249741A (zh) * 2021-04-25 2022-10-28 联华电子股份有限公司 超晶格结构
CN115249740A (zh) * 2021-04-27 2022-10-28 中微半导体设备(上海)股份有限公司 一种半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
WO2008099949A1 (ja) * 2007-02-16 2008-08-21 Sumitomo Chemical Company, Limited 電界効果トランジスタ用エピタキシャル基板
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098017A (zh) * 2015-08-18 2015-11-25 西安电子科技大学 基于c面蓝宝石衬底上N面黄光LED材料及其制作方法
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性（11-22）黄光LED材料及其制作方法
CN105140365A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于c面蓝宝石衬底上Ga极性黄光LED材料及其制作方法
CN105098017B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上N面黄光LED结构及其制作方法
CN105140365B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上Ga极性黄光LED结构及其制作方法
CN108475696A (zh) * 2015-10-30 2018-08-31 塔莱斯公司 具有优化性能和增益的场效应晶体管
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置
CN110024082A (zh) * 2016-11-30 2019-07-16 住友化学株式会社 半导体衬底
CN108400159A (zh) * 2018-01-25 2018-08-14 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN108400159B (zh) * 2018-01-25 2020-08-25 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法

Also Published As

Publication number Publication date
WO2012157229A1 (ja) 2012-11-22
EP2711975A1 (en) 2014-03-26
JP5624940B2 (ja) 2014-11-12
US20130328106A1 (en) 2013-12-12
JP2012243868A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
CN103430295A (zh) 半导体元件及其制造方法
CN103403840A (zh) 半导体元件及其制造方法
CN102947921B (zh) 半导体器件
CN101971308B (zh) 半导体器件
CN105556678B (zh) 具有高阈值电压和低导通电阻的常关型iii族氮化物晶体管
US8072002B2 (en) Field effect transistor
CN103066121B (zh) 晶体管及其制造方法
US11923200B2 (en) Integrated circuits having source/drain structure and method of making
CN107799583A (zh) 在异质基底上的第III 族氮化物缓冲层结构的p 型掺杂
WO2011118098A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
CN109819678A (zh) 掺杂的栅极电介质材料
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
CN103681835A (zh) 具有多个栅极电介质层的异质结构晶体管
CN102664188B (zh) 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
CN105122456A (zh) 第iii族氮化物常关晶体管的层结构
CN109952655A (zh) 半导体器件和设计半导体器件的方法
JPWO2011118099A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
CN103460360A (zh) 半导体元件及其制造方法
CN106158946A (zh) 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管
CN109390212A (zh) 氮化物半导体器件的形成工艺
CN109817698A (zh) 形成用于氮化镓沟道器件的半导体结构的方法
CN106935644A (zh) 半导体装置
CN103633133A (zh) 量子阱hemt器件及其制备方法和二维电子气分布方法
CN103069553B (zh) 半导体基板、绝缘栅极型场效应晶体管以及半导体基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FURUKAWA ELECTRIC CO., LTD.

Free format text: FORMER OWNER: ADVANCED POWER DEVICE RESEARCH ASSOCIATION

Effective date: 20140404

Owner name: FUJI ELECTRIC CO., LTD.

Effective date: 20140404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140404

Address after: Tokyo, Japan, Japan

Applicant after: Furukawa Electric Co., Ltd.

Applicant after: Fuji Electric Co., Ltd.

Address before: Kanagawa

Applicant before: Advanced Power Device Research Association

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204