CN103681835A - 具有多个栅极电介质层的异质结构晶体管 - Google Patents

具有多个栅极电介质层的异质结构晶体管 Download PDF

Info

Publication number
CN103681835A
CN103681835A CN201310412459.8A CN201310412459A CN103681835A CN 103681835 A CN103681835 A CN 103681835A CN 201310412459 A CN201310412459 A CN 201310412459A CN 103681835 A CN103681835 A CN 103681835A
Authority
CN
China
Prior art keywords
dielectric layer
grid dielectric
thickness
active layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310412459.8A
Other languages
English (en)
Other versions
CN103681835B (zh
Inventor
J·拉姆德尼
M·墨菲
L·刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN103681835A publication Critical patent/CN103681835A/zh
Application granted granted Critical
Publication of CN103681835B publication Critical patent/CN103681835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

异质结构半导体器件，包括第一有源层和第二有源层，第二有源层布置在第一有源层上。二维电子气体层，形成在第一有源层和第二有源层之间。第一栅极电介质层布置在第二有源层上。第二栅极电介质层布置在第一栅极电介质层上。钝化层布置在第二栅极电介质层上。栅极穿过所述钝化层延伸到达所述第二栅极电介质层。第一欧姆接触和第二欧姆接触电连接到第二有源层。第一欧姆接触和第二欧姆接触横向间隔开，栅极被布置在第一欧姆接触和第二欧姆接触之间。

Description

具有多个栅极电介质层的异质结构晶体管
技术领域
本发明总体涉及高电压场效应晶体管（FET）；更具体地，涉及高电子迁移率晶体管（HEMT）和异质结构场效应晶体管（HFET），还涉及这样的功率晶体管器件的制造方法。
背景技术
一种类型的高电压FET是异质结构FET（HFET），也称为高电子迁移率晶体管（HEMT）。氮化镓（GaN）基的HFET和以其它宽带隙的III族氮化物为基的直接跃迁半导体材料如碳化硅（SiC）的HFET，由于它们的物理性能优于硅基器件，所以有利地被用于某些电子器件中。例如，由于氮化镓基的材料和器件结构所提供的高电子迁移率、高击穿电压、高饱和电子速度特性，氮化镓和氮化铝镓/氮化镓晶体管被广泛用在高速开关和高功率应用中（例如，电源开关和功率转换器）。由于HFET的物理性质，HFET可以比在相同电压下传导相同电流的其他半导体开关快得多地改变状态，且宽带隙可以改善HFET在升高的温度下的性能。
氮化镓基HFET器件通常包括在薄的栅极电介质（如氧化物）材料上形成的栅极构件。在过去，栅极氧化物和下面的氮化镓层之间的界面状态在氮化镓基HFET的稳定性和电可靠性方面发挥着重要的作用。改善栅极稳定性对于实现高电压（例如，600V）运行是必要的。通常的现有技术HFET栅极结构包括肖特基栅极，肖特基栅极不具有栅极氧化物、或是具有单个薄的栅极氧化物层。这些结构通常遭受在20-40V的范围内的低的临界电压。临界电压VCRIT被定义为栅极到源极的电压VGS，在该临界电压VCRIT下栅极泄漏电流有相对急剧的上升。
栅极电介质的性质还会影响HFET的其他参数和特性。例如，栅极电介质层的厚度加下面的势垒层的厚度，部分地确定了高电压HFET的栅极阈值电压。虽然较厚的栅极电介质随着增加的温度或增加的施加栅极电压减小了栅极泄漏电流，但栅极电介质的厚度对阈值电压有贡献。因此，在热和电压的稳定性与为HFET器件提供恒定的阈值电压的能力之间存在权衡。
发明内容
根据本发明的一个方面，提供一种异质结构半导体器件，包括：第一有源层；第二有源层，布置在所述第一有源层上，一个二维电子气体层形成在所述第一有源层和所述第二有源层之间；第一栅极电介质层，布置在所述第二有源层上；第二栅极电介质层，布置在所述第一栅极电介质层上；钝化层，布置在所述第二栅极电介质层上；栅极，穿过所述钝化层延伸到达所述第二栅极电介质层；第一欧姆接触和第二欧姆接触，电连接到所述第二有源层，所述第一欧姆接触和所述第二欧姆接触横向间隔开，所述栅极被布置在所述第一欧姆接触和所述第二欧姆接触之间。
根据本发明的又一方面，提供一种制造异质结构半导体器件的方法，包括：在基底上形成第一有源层；在所述第一有源层上形成第二有源层，所述第一有源层和所述第二有源层具有不同的带隙，以使得在所述第一有源层和所述第二有源层之间形成一个二维电子气体层；在所述第二有源层上形成第一栅极电介质层，所述第一栅极电介质层具有第一厚度；在所述第一栅极电介质层上形成第二栅极电介质层，所述第二栅极电介质层具有第二厚度，所述第二厚度大于所述第一厚度；形成第一欧姆接触和第二欧姆接触，所述第一欧姆接触和所述第二欧姆接触每个都竖直延伸穿过所述第二栅极电介质层和所述第一栅极电介质层，所述第一欧姆接触和所述第二欧姆接触都横向间隔开，且被电连接到所述第二有源层；以及形成栅极，所述栅极在所述第一欧姆接触和所述第二欧姆接触之间的一个横向位置处接触所述第二电介质层。
附图说明
参考下面的附图描述本发明的非限制性和非穷举性的实施方案，其中在各个视图中相似的附图标记指代相似的部件，除非另有说明。
图1是具有多层栅极电介质结构的示例半导体器件的横截面侧视图。
图2是示出用于制造具有多层栅极电介质结构的半导体器件的示例方法流程的图。
图3是示出用于制造具有多层栅极电介质结构的半导体器件的另一个示例方法流程的图。
图4是示出对于多个半导体器件而言的示例栅极泄漏增加相对于施加的栅极电压的曲线图。
在附图的所有这几幅图中，相应的附图标记指示相应的组件。本领域技术人员将会理解，在附图中示出元件是为简单和清楚起见，并没有必要按比例绘制。例如，附图中的一些元件的尺寸可能相对于其他元件被夸大，以帮助更好地理解本发明的各个实施方案。此外，在商业上可行的实施方案中有用或有必要的常见但易于理解的元件通常未被示出，以使得较少干扰对本发明的上述各个实施方案的认识。
具体实施方式
在下面的说明中，提出了许多具体的细节，以提供对本发明的透彻理解。然而，本领域的普通技术人员将明了，实施本发明不必须采用这些具体的细节。在其他情况下，公知的材料或方法没有被详细描述，以免使本发明模糊。
在本说明书全文中提到的“一个实施方案”、“一实施方案”、“一个实施例”或者“一实施例”，是指关于此实施方案或实施例描述的一个具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，在本说明书全文中各处出现的词语“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”并不一定全都指的是同一个实施方案或实施例。此外，具体的特征、结构或特性可按任何适当的组合和/或子组合被组合在一个或多个实施方案或实施例中。具体的特征、结构或特性可被包括在集成电路中、电子电路中、组合逻辑电路中或提供所描述的功能的其他适当的组件中。此外，应理解本文提供的附图是为了向本领域普通技术人员作解释的目的，且附图不一定是按比例绘制的。
如本文所使用的，HFET器件的“临界电压”或“临界栅极电压”被定义成栅极到源极的电压，在该电压下栅极泄漏电流有相对急剧的上升。热稳定性涉及的是器件的栅极泄漏电流随着温度增加有多少。
如上所述，典型的HFET栅极结构包括肖特基栅极，肖特基栅极没有栅极氧化物，或是有单个薄的栅极氧化物层。这些结构通常遭受在20-40V的范围内的低的临界电压。临界电压VCRIT被定义为栅极到源极的电压VGS，在该临界电压VCRIT下栅极泄漏电流有相对急剧的上升。为了达到高可靠性和高的栅极氧化物完整性，需要将临界电压从当前的20-40V的范围增加。此外，当具有单个薄的栅极氧化物层的器件在高温（例如120摄氏度）下工作时，该器件会经受比室温下的栅极泄漏电流大两倍或三倍的栅极泄漏电流增加。
根据本发明的实施方案，公开了一种包括多层栅极电介质结构的氮化镓基HFET器件及其制造方法。在一个实施方案中，HFET器件具有第一有源层和第二有源层，在该第一有源层和该第二有源层之间形成有一个二维电子气体层。在第二有源层上布置有第一栅极电介质层。可以将氮化物基的化合物如氮化硅（SiN）、氮化碳（CN）或氮化硼（BN）用于第一栅极电介质层108。在第一栅极电介质层上布置有第二栅极电介质层。在一个实施例中，可将氧化铝（Al2O3）用于第二栅极电介质层。在第二栅极电介质层上布置有栅极。该器件的欧姆接触（源极和漏极）延伸穿过第一栅极电介质层和第二栅极电介质层。
在一些实施方案中，这个多栅极电介质结构会导致非常高的临界电压（例如，>80V）运行。此外，利用多栅极电介质结构的器件会感受到改进的热稳定性。当该器件在向上趋近200摄氏度的温度运行时，该器件基本不会经历泄漏电流的改变。除了产生更为稳定和结实的栅极电介质结构之外，所观察到的其他好处包括更低的栅极泄漏和更均匀的栅极阈值电压。多层栅极电介质结构还允许HFET器件维持恒定的阈值电压，同时最小化栅极泄漏电流。
在一个实施方案中，使用原子层沉积（ALD）反应室技术在有源晶体管器件层上方原位形成一薄层氮化物系化合物（例如SiN），紧接着用ALD沉积薄的Al2O3。术语“原位（in-situ）”指的是一种在单个工具或反应室之内执行的，无需将晶圆暴露于该工具或反应室之外的环境的方法。此外，术语“异位（ex-situ）”可以指不在单个工具内执行的方法。第一栅极电介质108也可以用金属有机物化学气相分解法（MOCVD）沉积。此外，第一栅极电介质108可分别关于第一有源层102和第二有源层106原位沉积。在另一个实施方案中，第一栅极电介质108可以通过原子层沉积（ALD）分别相对于第一有源层102和第二有源层106异位沉积。如图1中所配置的，多层栅极电介质结构包括布置在Si3N4层的顶上的Al2O3层。
在下面的说明中，出于解释目的使用了一个示例HFET。然而，应该理解，本发明的实施方案也可以利用其他类型的FET，诸如金属氧化物半导体FET（MOSFET）或金属绝缘体半导体FET（MISFET）器件。
图1示出半导体器件100（例如，GaN HFET）的横截面侧视图，它包括第一有源层102、第二有源层106、第一栅极电介质108、第二栅极电介质110、钝化层112、欧姆接触116和118，以及栅极114。在图1中还示出一层电荷层104，由于在第一有源层102和第二有源层106之间的带隙差，电荷层104可以形成在该第一有源层102和该第二有源层106之间。电荷层104的层限定横向的导电沟道，该横向的导电沟道有时被称为二维电子气体（2DEG）层104，因为被俘获在一个由于在第一有源层102和第二有源层106之间的带隙差而导致的量子阱之内的电子，能够在两个维度上自由地移动但却被牢固地受限在第三个维度上。此外，第一有源层102有时被称为沟道层，而第二有源层106有时被称为势垒层或施主层。
第二有源层106被布置在第一有源层102上。第一栅极电介质层108被布置在第二有源层106上。第二栅极电介质层110被布置在第一栅极电介质层108上。钝化层112被布置在第二栅极电介质层110上。栅极114垂直向下延伸穿过钝化层112到达第二栅极电介质层110。相应的源极欧姆接触116和漏极欧姆接触118被示出为竖直向下延伸穿过钝化层112、第二栅极电介质层110和第一栅极电介质层108，从而电连接到第二有源层106。如所示，源极欧姆接触116和漏极欧姆接触118横向间隔开，同时栅极114被布置在源极欧姆接触116和漏极欧姆接触118之间。
可理解，第一有源层102通常被布置在由若干不同材料诸如蓝宝石（Al2O3）、硅（Si）、GaN或碳化硅（SiC）中的任一种形成的基底（未示出）上。在一个实施方案中，第一有源层102包括外延的GaN层。为避免可能出现的与晶格失配和/或热膨胀系数差异有关的问题，可以在基底和第一有源层102之间布置一个或多个附加的层。例如，可以在基底和第一有源层102之间形成一个可选的、薄的成核层。在其他实施例中，第一有源层102可包括含有其他III族元素的氮化物的不同的半导体材料。第一有源层102可以生长或沉积在基底上。
在图1的实施例中，第二有源层106包括氮化铝镓（AlGaN）。在其他实施例中，对于第二有源层106可以使用不同的III族氮化物半导体材料诸如氮化铝铟（AlInN）和氮化铝铟镓（AlInGaN）。在其他实施方案中，第二有源层106的材料可以是非化学计量比化合物。在这样的材料中，无法简单地用普通的整数表示元素的比率。例如，第二有源层106可以是III族氮化物半导体材料的非化学计量比化合物，诸如AlxGa1-xN，其中0＜X＜1。第二有源层106可被生长或沉积在第一有源层102上。
在图1中，还示出了布置在第二有源层106上的第一栅极电介质层108。在一个实施方案中，第一栅极电介质层108包括氮化硅（SiN）。在其他实施方案中，第一栅极电介质层108可以包括Si3N4。在其他实施方案中，对于第一栅极电介质层108可以使用不同的氮化物基的化合物诸如氮化碳（CN）或氮化硼（BN）。第一栅极电介质层108可以是一种氮化物基材料，其可以保留相对于第二有源层106的原子排列。此外，第一栅极电介质层108可以是绝缘的，且具有至少3电子伏（eV）的带隙。在一个实施例中，第一栅极电介质层108的厚度可以大致在1至5纳米（nm）厚之间。可以分别关于第一有源层102和第二有源层106原位沉积第一栅极电介质层。可以用金属有机物化学气相分解法（MOCVD）沉积第一栅极电介质108。在另一个实施方案中，可以用原子层沉积（ALD）相对于第一有源层102和第二有源层106异位沉积第一栅极电介质108。
如所示，第二栅极电介质层110被布置在第一栅极电介质层108上。在一个实施例中，第二栅极电介质层110包括氧化铝（Al2O3）。在另外的实施例中，其他氧化物材料，诸如ZrO、HfO、SiO2和GdO，可被用于第二栅极电介质层110。在一个实施方案中，第二栅极电介质层110具有大约10到20nm的范围内的厚度。在一个实施方案中，第二栅极电介质层110比第一栅极电介质层108厚。例如，第一栅极电介质层的厚度可以在大约10到50埃的范围内。在一个示例制造方法中，可以利用原子层沉积（ALD）相对于相应的第一有源层102和第二有源层106异位沉积第二栅极电介质层110。
钝化层112被布置在第二栅极电介质层110上，且横向围绕欧姆接触116、118和栅极114。在一个实施方案中，钝化层112可以包括电介质材料诸如氮化硅（SiN）。在进一步的实施例中，钝化层112可以包括多层材料。钝化层112通过将器件的表面与环境中的电和化学污染物隔离开，提供了该器件的稳定的电特性。可以通过化学气相沉积法诸如低压化学气相沉积（LPCVD）或等离子体增强化学气相沉积（PECVD）沉积钝化层112。
第一栅极电介质层108和第二栅极电介质层110将栅极114与第二有源层106分开。如所示，栅极114被布置通过钝化层112以接触第二栅极电介质层110。在一个实施方案中，栅极114包括金镍（NiAu）合金。在另一个实施方案中，栅极114包括钛金（TiAu）合金或钼金（MoAu）合金。在其他实施例中，栅极114可包括栅电极和栅场板。在工作中，栅极114控制在欧姆源极接触116和欧姆漏极接触118之间的前向导电路径。在一个示例制造方法中，栅极114可以通过在钝化层112中蚀刻一个开口，接下来栅极金属沉积而形成。在图1的实施例中，栅极114的在钝化层112上方且朝着欧姆漏极接触118横向延伸的部分用作栅场板，它的作用是减弱在边缘处（接近欧姆接触118）的电场强度。
欧姆接触116和118被布置穿过钝化层112、第二栅极电介质层110和第一栅极电介质层108，以接触第二有源层106。欧姆接触116是源极接触的一个实施例，而欧姆接触118是漏极接触的一个实施例。在一个实施方案中，欧姆接触116和118可以通过在钝化层112、第二栅极电介质层110和第一栅极电介质层108之内蚀刻开口，接下来金属沉积和退火步骤而形成。在另一个示例制造方法中，欧姆接触116和118可以在第二栅极电介质层110和钝化层112的沉积之前形成。
如所示，图1示出了在欧姆金属接触116和118刚刚形成之后的制造方法中的一个时刻处的器件结构，欧姆金属接触116和118分别包括GaN HFET器件100的源电极和漏电极。图1示出的欧姆金属接触116和118直接形成在第二有源层106上。在其他实施方案中，欧姆金属接触116和113可以形成在如下凹口中，所述凹口竖直地向下延伸到第二有源层106之内。在其他实施方案中，欧姆金属接触116和118可以形成在如下凹口中，所述凹口竖直地向下延伸穿过第二有源层106以接触第一有源层102。
当HFET器件100被配置为用作电源开关时，栅极114和欧姆接触116和118通常通过端子联接，以形成与外部电路的电连接。在工作中，2DEG层104中的电荷在欧姆接触116和118之间横向流动，从而成为在外部电路之内的电流。电荷流，以及由此形成的电流，可以受来自外部电路的电压的控制，该外部电路被电连接在栅极114和欧姆接触116之间。
如本公开内容中所用的，电连接是一个欧姆连接。欧姆连接是这样的一个连接，其中电压和电流之间的关系是基本线性的，且对于电流的两个方向是基本对称的。例如，仅仅通过金属彼此接触的两个金属图样是电连接的。相反，欧姆接触116和118在HFET器件100中不是彼此电连接的，因为在这两个接触之间的任何连接都经过半导体材料之内的一个沟道，此导电路径是由栅极114所控制的。类似地，栅极114未被电连接到第二有源层106，因为第一栅极电介质层108和第二栅极电介质层110将栅极114与下方的有源层隔离。
在上面描述的实施方案中，第一栅极电介质层108和第二栅极电介质层110的厚度，使得栅极泄漏电流在HFET器件100的正常工作期间随着温度的变化保持基本恒定。换句话说，当该器件工作在120℃时，HFET器件100的栅极泄漏电流不经历任何大的改变。而且，本发明的一些实施方案可工作最高达200℃而不显著改变栅极泄漏电流。
此外，本发明人已经观察到，本文所描述的多栅极电介质层结构改善了HFET器件的电压稳定性。例如，HFET器件100的临界电压比现有技术的器件结构显著增加，达到大约100至130V的范围。
图2是示出用于制造半导体器件诸如如图1中所示的HFET器件100的一个示例方法流程的图200。在所示的实施例中，在第一有源层和第二有源层都被沉积或生长在基底上之后，该方法开始。首先，原位生长含有SiN的第一栅极电介质层（方框202）。在一个实施方案中，在800到1050℃的温度范围内执行使用MOCVD技术来沉积第一栅极电介质层。第一栅极电介质层被形成为大约1-5nm的厚度，且在晶圆的表面上是连续的。在一个实施方案中，栅极电介质层的厚度是大约4nm。在另一个实施方案中，第一栅极电介质层是关于第一有源层和第二有源层原位形成的。例如，用来形成第一有源层和第二有源层的同一个机器（MOCVD）也可以被用来形成第一栅极电介质层。在其他实施方案中，第一栅极电介质层可相对于第一有源层和第二有源层而被异位沉积形成。
接下来，在方框204，第二栅极电介质层被沉积在第一栅极电介质层顶上。在一个实施方案中，使用ALD在300℃下将第二栅极电介质层沉积在与第一栅极电介质层和第一与第二有源层异位的晶圆表面上。在一个实施方案中，第二栅极电介质层是使用ALD用Al(CH3)3前驱体和O2等离子体沉积的。第二栅极电介质层被形成达到大约10到20nm范围内的厚度。在一个具体实施方式中，第二栅极电介质层大约15nm厚。
在另一个实施方案中，第一和第二栅极电介质层可以关于第一和第二有源层被异位沉积。例如，可以用同一个ALD腔将第一和第二栅极电介质层沉积在晶圆表面上。
该方法继续到方框206，在此时，第二栅极电介质层经受高温退火，以改善第二栅极电介质层的薄膜质量和界面质量。比方说，退火步骤可以在450至750℃温度范围的炉内执行大约5到10分钟。退火也可以用若干个不同的工具来执行，诸如快速温度退火（RTA）工具。
在退火以后，在第二栅极电介质层上沉积一个钝化层（方框208）。在一个实施方案中，可以用PECVD沉积钝化层。也可以用LPCVD沉积钝化层。通常将钝化层形成为大约100到150nm的范围内的厚度。如上面所讨论的，钝化层可包括氮化硅（SiN）或其他具有类似性质的材料。
在方框210，钝化层112的表面经受台面隔离蚀刻，以限定欧姆接触116和118的有源区域。也就是说，台面隔离蚀刻限定了欧姆接触116和118的覆盖区。台面隔离可以利用反应式离子蚀刻（RIE）系统执行。此外，台面隔离可以用感应耦合等离子体（ICP）RIE执行。
在台面隔离之后，穿过钝化层、第二栅极电介质层和第一栅极电介质层形成欧姆源极接触和欧姆漏极接触（方框212）。这包括首先形成穿过上述的层的开口，然后沉积金属或金属合金以填充开口。在一个示例制造顺序中，用于欧姆接触的金属是用电子束金属蒸发来沉积的。一种示例欧姆接触金属是TiAlMoAu。然后利用RTA工具在大约600到900℃的温度范围内将金属欧姆接触退火（方框214）。
可以通过类似欧姆接触的方式形成栅极。即，形成栅极可以通过首先蚀刻一个穿过钝化层的开口，以暴露第二栅极电介质层（方框216）。在一个实施方案中，利用气体诸如CF4或SF6进行干式蚀刻。在蚀刻处理将第二栅极电介质层暴露之后，执行栅极金属或金属合金的沉积（方框218），以填充所蚀刻的开口。在一个实施例中，NiAu被用作栅极金属。如图1中所示，场板部分可以通过掩模或蚀刻栅极金属以使得顶部部分在钝化层上方横向延伸朝向最远的（漏极）欧姆接触来形成。
半导体领域普通技术人员将会理解，可以执行其他的标准的后期制造（post-fabrication）或后端处理步骤，包括：在晶圆表面上形成金属（例如，图案化的线或迹线）、晶圆背面研磨（也称为背面打磨或晶圆减薄）、芯片（die）分离、以及封装。
图3是示出用于制造具有多层栅极电介质结构的HFET半导体器件的另一个示例方法流程的图300。流程图300类似于流程图200，除了用于形成欧姆接触的方法发生在钝化之前。
本方法始于第一有源层和第二有源层沉积或生长在基底上之后。在方框302，第一栅极电介质层被原位沉积。第一栅极电介质层可以在800到1050℃之间的温度范围内用MOCVD沉积。第一栅极电介质层108的厚度基本在1到5nm之间，且在晶圆的表面上是连续的。在一个实施方案中，栅极电介质层的厚度是4nm。然而，类似于上述的情况，可以关于第一和第二有源层异位沉积第一栅极电介质层。此外，第一栅极电介质层可以被沉积在与第二栅极电介质层相同的机器之内。
在第一栅极电介质生长之后，第一栅极电介质层的表面经受台面隔离蚀刻，以限定欧姆接触的有源区域（方框304）。台面隔离可以利用反应式离子蚀刻（RIE）系统执行。在其他制造方法中，台面隔离可以用感应耦合等离子体（ICP）RIE执行。在方法流程的这一时刻，可以可选地穿过第一栅极电介质层形成欧姆通孔开口，接下来是欧姆金属化，以及在850℃退火大约一分钟（方框306）。
接下来，第二栅极电介质层被沉积在第一栅极电介质层上（方框308）。第二栅极电介质层也可以被沉积在源极欧姆接触和漏极欧姆接触上。在一个实施方案中，可使用ALD在300℃将第二栅极电介质层沉积在晶圆表面上。第二栅极电介质层可生长到大约10到20nm的厚度。在一个实施方案中，第二栅极电介质层的沉积可以异位于第一和第二有源层而执行。
在沉积了第二栅极电介质层之后，可以执行高温退火（方框310）。退火温度可以介于500到700℃之间，且可以使用炉或快速温度退火（RTA）工具来进行退火。此退火步骤改善了第二栅极电介质层的薄膜质量和界面质量。
在退火之后，在第二栅极电介质层上形成一个钝化层（方框312）。在一个实施方案中，可以用PECVD沉积钝化层。也可以用LPCVD沉积钝化层。钝化层的厚度可以介于约100到150nm厚。如上所述，钝化层可包括氮化硅（SiN）。
栅极通孔的形成被示出接下来发生在方框314。此步骤通过掩模然后蚀刻钝化层执行，以使得形成一个穿过钝化层的开口，从而露出第二栅极电介质层。在一个实施方案中，可以用一种气体诸如CF4或SF6进行干式蚀刻来蚀刻穿过所述钝化层。在方框316，栅极金属被沉积在栅极通孔开口中。在一个实施例中，NiAu被用作栅极金属。如图1中所示，栅极构件包括一个向着漏极欧姆接触延伸的场板部分。在一个实施方案中，钝化层和第二栅极电介质层可经历进一步的蚀刻和金属沉积，从而为两个欧姆接触都纳入场板部分。
图4是示出对于每个都具有不同栅极电介质结构的多个HFET器件而言的示例的栅极泄漏增加相对于所施加的栅极电压的曲线图。如所示，x轴表示绝对栅极电压404，而y轴是栅极泄漏增加的比率402。在y轴上示出的栅极泄漏电流的比率402，表示该器件在受到应力时的泄漏电流与该器件在受到应力前的泄漏电流的比率。曲线图400进一步示出临界阈值电平406。临界阈值406可被定义为栅极泄漏增加的比率402不再可接受且该器件被视为击穿时的阈值。对于所示出的实施例，临界阈值406基本是10。此外，临界电压指的是栅极泄漏增加的比率对于具体器件达到临界阈值406时的栅极电压。
如所示，曲线图400绘出了第一组器件408和第二组器件410的性能。在测量栅极泄漏增加的比率402时，各组器件的每一个的栅极电压都增加。对于第一组器件408，临界电压是大约30到40伏。对于第二组器件410，临界电压是大约95到100伏。第一组器件408表示具有单个栅极电介质层（Al2O3）的器件，而第二组器件410表示具有多个栅极电介质层的器件。如所示，第二组器件410表示每个都具有大约4nm厚的第一栅极电介质层的器件。如图4中所示，当根据本发明的实施方案利用多个栅极电介质层时，临界电压会显著增加。
上文对所示出的本发明的实施例的描述，包括在摘要中所描述的内容，并非旨在是穷举的，亦非旨在限于所公开的确切形式。虽然在本文中出于描述目的公开了本发明的具体实施方案及其实施例，在不背离本发明的宽泛原理和范围时仍可作出各种等同修改。事实上应理解，具体的示例电压、厚度、材料类型等等，都是为解释目的而提供的，且在根据本发明的教导的其他实施方案和实施例中也可以采用另外的值。

Claims (35)

1.一种异质结构半导体器件，包括：
第一有源层；
第二有源层，布置在所述第一有源层上，一个二维电子气体层形成在所述第一有源层和所述第二有源层之间；
第一栅极电介质层，布置在所述第二有源层上；
第二栅极电介质层，布置在所述第一栅极电介质层上；
钝化层，布置在所述第二栅极电介质层上；
栅极，穿过所述钝化层延伸到达所述第二栅极电介质层；
第一欧姆接触和第二欧姆接触，电连接到所述第二有源层，所述第一欧姆接触和所述第二欧姆接触横向间隔开，所述栅极被布置在所述第一欧姆接触和所述第二欧姆接触之间。
2.根据权利要求1所述的异质结构半导体器件，其中所述第二栅极电介质层包括氧化铝（Al2O3）。
3.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层具有第一厚度，所述第二栅极电介质层具有第二厚度，所述第二厚度大于所述第一厚度。
4.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层包括氮化物基化合物。
5.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层包括氮化硅（SiN）。
6.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层包括氮化碳（CN）。
7.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层包括氮化硼（BN）。
8.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层具有第一厚度，所述第一厚度在大约1到5纳米厚的范围内。
9.根据权利要求1所述的异质结构半导体器件，其中所述第二栅极电介质层具有第二厚度，所述第二厚度在大约10到20纳米厚的范围内。
10.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层具有第一厚度，且所述第二栅极电介质层具有第二厚度，所述第一厚度和所述第二厚度被设置以使得，在异质结半导体器件的正常运行期间，经过该栅极的泄漏电流相对于温度而言是基本恒定的。
11.根据权利要求1所述的异质结构半导体器件，其中所述第一栅极电介质层具有第一厚度，且所述第二栅极电介质层具有第二厚度，所述第一厚度和所述第二厚度被设置以使得，在异质结半导体器件的正常运行期间，阈值电压相对于温度而言是基本恒定的。
12.根据权利要求1所述的异质结构半导体器件，其中所述第一有源层包括氮化镓（GaN）。
13.根据权利要求1所述的异质结构半导体器件，其中所述第二有源层包括氮化铝镓（AlGaN）。
14.根据权利要求1所述的异质结构半导体器件，其中所述第一有源层和所述第二有源层被限定成一个隔离台面。
15.根据权利要求1所述的异质结构半导体器件，其中所述栅极包括栅极金属。
16.根据权利要求15所述的异质结构半导体器件，其中所述栅极金属包括镍金（NiAu）合金。
17.根据权利要求15所述的异质结构半导体器件，其中所述栅极金属包括一个栅场板，所述栅场板向着漏极欧姆接触延伸。
18.根据权利要求1所述的异质结构半导体器件，其中所述钝化层包括氮化硅（SiN）。
19.根据权利要求1所述的异质结构半导体器件，其中所述栅极金属包括钛金（TiAu）合金或钼金（MoAu）合金。
20.一种制造异质结构半导体器件的方法，包括：
在基底上形成第一有源层；
在所述第一有源层上形成第二有源层，所述第一有源层和所述第二有源层具有不同的带隙，以使得在所述第一有源层和所述第二有源层之间形成一个二维电子气体层；
在所述第二有源层上形成第一栅极电介质层，所述第一栅极电介质层具有第一厚度；
在所述第一栅极电介质层上形成第二栅极电介质层，所述第二栅极电介质层具有第二厚度，所述第二厚度大于所述第一厚度；
形成第一欧姆接触和第二欧姆接触，所述第一欧姆接触和所述第二欧姆接触每个都竖直延伸穿过所述第二栅极电介质层和所述第一栅极电介质层，所述第一欧姆接触和所述第二欧姆接触都横向间隔开，且被电连接到所述第二有源层；以及
形成栅极，所述栅极在所述第一欧姆接触和所述第二欧姆接触之间的一个横向位置处接触所述第二电介质层。
21.根据权利要求20所述的方法，还包括在形成所述第一欧姆接触和所述第二欧姆接触之前，在所述第二栅极电介质层上沉积一个钝化层。
22.根据权利要求20所述的方法，还包括将所述第二栅极电介质层退火。
23.根据权利要求20所述的方法，还包括将所述第一欧姆接触和所述第二欧姆接触退火。
24.根据权利要求20所述的方法，其中所述第一厚度和所述第二厚度被选择以使得，在异质结构半导体器件的正常运行期间，栅极泄漏电流在随着温度的变化时保持基本恒定。
25.根据权利要求20所述的方法，其中所述第一栅极电介质层包括氮化硅。
26.根据权利要求20所述的方法，其中所述第二栅极电介质层包括氧化铝。
27.根据权利要求20所述的方法，其中所述第一有源层包括氮化镓。
28.根据权利要求20所述的方法，其中所述第二有源层包括氮化铝镓。
29.根据权利要求20所述的方法，其中所述第一栅极电介质层是关于所述第一有源层和所述第二有源层原位形成的。
30.根据权利要求20所述的方法，其中所述第一栅极电介质层是关于所述第一有源层和所述第二有源层异位形成的。
31.根据权利要求20所述的方法，其中所述第一厚度在大约1到5纳米厚的范围内。
32.根据权利要求20所述的方法，其中所述第二厚度在大约10到20纳米厚的范围内。
33.根据权利要求20所述的方法，其中所述第二栅极电介质层的形成是用Al(CH3)3前驱体和O2等离子体使用原子层沉积（ALD）反应腔执行的。
34.根据权利要求20所述的方法，其中所述第一欧姆接触和所述第二欧姆接触的形成包括沉积一种含金（Au）的金属。
35.根据权利要求34所述的方法，其中所述金属包括TiAlMoAu。
CN201310412459.8A 2012-09-14 2013-09-11 具有多个栅极电介质层的异质结构晶体管 Active CN103681835B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/617,584 2012-09-14
US13/617,584 US20140077266A1 (en) 2012-09-14 2012-09-14 Heterostructure Transistor with Multiple Gate Dielectric Layers

Publications (2)

Publication Number Publication Date
CN103681835A true CN103681835A (zh) 2014-03-26
CN103681835B CN103681835B (zh) 2017-03-29

Family

ID=49000866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310412459.8A Active CN103681835B (zh) 2012-09-14 2013-09-11 具有多个栅极电介质层的异质结构晶体管

Country Status (5)

Country Link
US (1) US20140077266A1 (zh)
EP (1) EP2709157A3 (zh)
KR (2) KR101527647B1 (zh)
CN (1) CN103681835B (zh)
TW (1) TWI525814B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659361A (zh) * 2017-10-12 2019-04-19 电力集成公司 用于异质结器件的栅极堆叠体
WO2024065149A1 (en) * 2022-09-27 2024-04-04 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318592B2 (en) 2007-01-10 2016-04-19 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate
US9525052B2 (en) * 2007-01-10 2016-12-20 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US9111868B2 (en) 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10522670B2 (en) 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
TWI609490B (zh) * 2013-05-31 2017-12-21 住友化學股份有限公司 半導體基板、半導體基板之製造方法及電子裝置
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
WO2016028967A1 (en) 2014-08-20 2016-02-25 Navitas Semiconductor, Inc. Power transistor with distributed gate
CN109690784A (zh) 2016-08-22 2019-04-26 香港科技大学 具有栅极-电介质/半导体界面保护层的金属绝缘体半导体晶体管
KR20180068161A (ko) * 2016-12-13 2018-06-21 (주)웨이비스 질화물계 전자소자 및 그 제조방법
JP2018163928A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 半導体装置の製造方法
US20190267480A1 (en) * 2018-02-26 2019-08-29 Duet Microelectronics Inc. Anti-barrier-conduction (abc) spacers for high electron-mobility transistors (hemts)
US20190267481A1 (en) * 2018-02-26 2019-08-29 Duet Microelectronics LLC Field-Effect Transistors (FETs)
FR3080710B1 (fr) * 2018-04-25 2021-12-24 Commissariat Energie Atomique Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
KR102072580B1 (ko) * 2018-11-06 2020-02-03 한국과학기술연구원 헥사고날 보론 니트라이드 박막의 제조 방법 및 이를 이용한 다층 구조의 제조 방법 및 스위칭 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327322A1 (en) * 2009-06-25 2010-12-30 Kub Francis J Transistor with Enhanced Channel Charge Inducing Material Layer and Threshold Voltage Control
CN102148157A (zh) * 2009-12-23 2011-08-10 英特赛尔美国股份有限公司 制作带有自对准场板的增强型hemt的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4449467B2 (ja) * 2004-01-28 2010-04-14 サンケン電気株式会社 半導体装置
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
EP1938385B1 (en) * 2005-09-07 2014-12-03 Cree, Inc. Transistors with fluorine treatment
JP5032145B2 (ja) * 2006-04-14 2012-09-26 株式会社東芝 半導体装置
US8399911B2 (en) * 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
WO2009012536A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices
JP4584293B2 (ja) * 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
EP2317542B1 (en) * 2009-10-30 2018-05-23 IMEC vzw Semiconductor device and method of manufacturing thereof
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US9070758B2 (en) * 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327322A1 (en) * 2009-06-25 2010-12-30 Kub Francis J Transistor with Enhanced Channel Charge Inducing Material Layer and Threshold Voltage Control
CN102148157A (zh) * 2009-12-23 2011-08-10 英特赛尔美国股份有限公司 制作带有自对准场板的增强型hemt的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NARIHIKO MAEDA, ET AL.: ""DC and RF Characteristics in Al2O3/Si3N4 Insulated-Gate AlGaN/GaN Heterostructure Field-Effect Transistors"", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659361A (zh) * 2017-10-12 2019-04-19 电力集成公司 用于异质结器件的栅极堆叠体
US11114539B2 (en) 2017-10-12 2021-09-07 Power Integrations, Inc. Gate stack for heterostructure device
CN109659361B (zh) * 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
WO2024065149A1 (en) * 2022-09-27 2024-04-04 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
US20140077266A1 (en) 2014-03-20
KR20150013346A (ko) 2015-02-04
TWI525814B (zh) 2016-03-11
KR20140035842A (ko) 2014-03-24
EP2709157A3 (en) 2017-07-05
EP2709157A2 (en) 2014-03-19
KR101527647B1 (ko) 2015-06-09
CN103681835B (zh) 2017-03-29
TW201411840A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
KR102014328B1 (ko) ＡｌＳｉＮ 패시베이션층을 갖는 헤테로-구조 전력 트랜지스터
CN105938799B (zh) 半导体器件的制造方法和半导体器件
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
US8692294B2 (en) Semiconductor devices with field plates
US8803158B1 (en) High electron mobility transistor and method of forming the same
CN104037212A (zh) 氮化物半导体元件及其制造方法
TWI835753B (zh) 異質結構半導體元件及其製造方法
CN106024879A (zh) 半导体器件和制造半导体器件的方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
CN105742348A (zh) 兼容hemt的横向整流器结构
US9991372B2 (en) Device with channel having varying carrier concentration
CN113508467A (zh) 在图案化衬底上的iii族氮化物半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant