TWI835753B - 異質結構半導體元件及其製造方法 - Google Patents
異質結構半導體元件及其製造方法 Download PDFInfo
- Publication number
- TWI835753B TWI835753B TW107135062A TW107135062A TWI835753B TW I835753 B TWI835753 B TW I835753B TW 107135062 A TW107135062 A TW 107135062A TW 107135062 A TW107135062 A TW 107135062A TW I835753 B TWI835753 B TW I835753B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate dielectric
- dielectric layer
- layer
- thickness
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000002161 passivation Methods 0.000 claims abstract description 31
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 342
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 229910002601 GaN Inorganic materials 0.000 claims description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 9
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000011066 ex-situ storage Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001258 titanium gold Inorganic materials 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- VYRNMWDESIRGOS-UHFFFAOYSA-N [Mo].[Au] Chemical compound [Mo].[Au] VYRNMWDESIRGOS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- ZNKMCMOJCDFGFT-UHFFFAOYSA-N gold titanium Chemical compound [Ti].[Au] ZNKMCMOJCDFGFT-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitride compounds Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
本公開提供一種異質結構半導體元件,包括第一主動層和設置在第一主動層上的第二主動層。在第一主動層和第二主動層之間形成有二維電子氣層。在第二主動層上設置有夾層閘極電介質層結構。在夾層閘極電介質層結構上方設置有鈍化層。閘極延伸穿過鈍化層到夾層閘極電介質層結構。第一歐姆接觸和第二歐姆接觸與第二主動層電連接。第一歐姆接觸和第二歐姆接觸在橫向上間隔開,其中閘極設置在第一歐姆接觸和第二歐姆接觸之間。
Description
本發明整體上涉及高壓場效應電晶體(FET);更具體地,涉及高電子遷移率電晶體(HEMT)和異質結構場效應電晶體(HFET),並且涉及製造這種功率電晶體元件的方法。
一種類型的高壓FET是異質結構FET(HFET),也被稱為高電子遷移率電晶體(HEMT)。基於氮化鎵(GaN)的HFET和基於寬頻隙III族氮化物的其他直接過渡半導體材料諸如碳化矽由於它們的物理性質而被用於某些電子元件中。例如,由於由GaN基材料和元件結構提供的高電子遷移率、高擊穿電壓和高飽和電子速度特性,GaN和AlGaN/GaN電晶體通常用於高速開關和高功率應用(例如功率開關和功率轉換器)。由於HFET的物理性質,HFET可以比在相同電壓下傳導相同電流的其他半導體開關大體上更快地改變狀態,並且寬頻隙可以提高HFET在升高的溫度下的性能。
GaN基HFET元件通常包括在薄閘極電介質(例如氧化物)材料上形成的閘極構件。過去,閘極氧化物和下面的GaN層之間的介面狀態在GaN基HFET的穩定性和電可靠性方面發揮了作用。提高閘極穩定性可以實現更高的電壓運行(例如,600V)。典型的HFET閘極結構包括不具有閘極氧化物或單個薄閘極氧化層的肖特基閘極。這些結構經受通常在20V至40V的範圍內的低臨界電
壓。臨界電壓VCRIT被定義為閘極-源極電壓VGS,在該電壓下,閘極漏電流存在相對急劇的上升。
本公開提供一種異質結構半導體元件,包括:第一主動層;設置在所述第一主動層上的第二主動層,在所述第一主動層和所述第二主動層之間形成有二維電子氣層;設置在所述第二主動層上的夾層閘極電介質層結構;設置在所述夾層閘極電介質層結構上的鈍化層;延伸穿過所述鈍化層到達所述夾層閘極電介質層結構的頂部的閘極;與所述第二主動層電連接的第一歐姆接觸和第二歐姆接觸,所述第一歐姆接觸和第二歐姆接觸在橫向上間隔開,所述閘極設置在所述第一歐姆接觸和第二歐姆接觸之間。
本公開提供一種製造異質結構半導體元件的方法,包括:在基板上形成第一主動層;在所述第一主動層上形成第二主動層,所述第一主動層和所述第二主動層具有不同的帶隙使得在所述第一主動層和第二主動層之間形成有二維電子氣層;在所述第二主動層上形成第一閘極電介質層,所述第一閘極電介質層具有第一厚度;在所述第一閘極電介質層上形成第二閘極電介質層,所述第二閘極電介質層具有大於所述第一厚度的第二厚度;在所述第二閘極電介質層上形成第三閘極電介質層,所述第三閘極電介質層具有小於所述第二厚度且大於所述第一厚度的第三厚度;形成各自豎向地延伸穿過所述第三閘極電介質層、所述第二閘極電介質層和所述第一閘極電介質層的第一歐姆接觸和第二歐姆接觸,所述第一歐姆接觸和所述第二歐姆接觸在橫向上間隔開並與所述第二主動層電連接;以及在所述第一歐姆接觸和所述第二歐姆接觸之間的橫向位置處形成接觸所述第三閘極電介質層的閘極。
100:半導體元件
102:第一主動層
104:電荷層
106:第二主動層
108:第一閘極電介質層
110:第二閘極電介質層
112:第三閘極電介質層
113:歐姆金屬接觸
114:鈍化層
116:閘極
118:歐姆接觸/歐姆金屬接觸
120:歐姆接觸
200:圖
202、204、205、206、208、210、212、214、216、218:框
300:圖
302:閘極-源極漏電流
304:絕對閘極電壓
306:臨界閾值
308:第一元件
310:第二元件
312:第三元件
參考以下附圖描述本發明的非限制性和非窮盡性實施方案,其中,除另有說明外,貫穿各個視圖,相同的附圖標記表示相同的部分。
第1圖是具有夾層閘極電介質結構的示例半導體元件的截面側視圖。
第2圖是示出了用於製造具有夾層閘極電介質結構的半導體元件的示例製程流程的圖。
第3圖是示出了夾層閘極電介質結構的示例閘極源極漏電流對施加的步進應力的圖。
在貫穿附圖的若干視圖中,對應的附圖標記指示對應的部件。技術人員將理解,圖中的元件是為了簡單和清楚而示出,並不一定按比例繪製。例如,為了幫助提升對本發明的各個實施方案的理解,附圖中一些元件的尺寸相對其他的元件可能被放大。另外,為了減少對本發明的各種實施方案的觀察的遮擋,通常未示出在商業上可行的實施方案中有用或必要的常見但熟知的元件。
本文描述了具有多個閘極電介質層的異質結構晶體管的實施例。為了提供對本發明的透徹理解,在下面的描述中闡述了許多具體細節。然而,對於本領域的普通技術人員來說明顯的是,實施本發明不一定需要採用所述的具體細節。在其他實例中,為了避免使本發明含糊不清,沒有詳細描述公知的材料或方法。
在整個說明書中,參照“一個實施方案”、“實施方案”、“一個實施例”或“實施例”是指結合該實施方案或實施例描述的特定特徵、結構
或特性包括在本發明的至少一個實施方案中。因此,貫穿本說明書各處出現的措辭“在一個實施方案中”、“在實施方案中”、“一個實施例”或“實施例”並不一定都指的是相同的實施方案或實施例。此外,在一個或多個實施方案或實施例中,特定特徵、結構或特性可以組合成任何合適的組合和/或子組合。特定特徵、結構或特性可以包括在積體電路、電子電路、組合邏輯電路或提供所描述的功能的其他合適的部件中。另外,要理解,這裡提供的附圖是為了向本領域普通技術人員解釋的目的,並且附圖不一定按比例繪製。
如本文所使用的,HFET元件的“臨界電壓”或“臨界閘極電壓”被定義為閘極至源極電壓,在該電壓下,閘極漏電流存在相對急劇的上升。熱穩定性與元件的閘極漏電流隨溫度增加多少有關。
如上所述,典型的HFET閘極結構包括不具有閘極氧化物或單個薄閘極氧化層的肖特基閘極。這些結構經受通常在20V至40V的範圍內的低臨界電壓。該臨界電壓VCRIT被定義為閘極至源極電壓VGS,在該電壓下,閘極漏電流存在相對急劇的上升。為了實現較高的可靠性和高的閘極氧化物完整性,該臨界電壓需要從目前的20V至40V的範圍起增加。此外,當具有單個薄閘極氧化層的元件在高溫(諸如120攝氏度)下運行時,該元件的閘極漏電流可能比在室溫下的漏電流增大兩倍或三倍。
閘極電介質的性質還影響HEFT的其他參數和特性。例如,閘極電介質層的厚度加上下面的阻擋層的厚度部分地確定了高壓HFET的閘極閾值電壓。鑒於較厚的閘極電介質使閘極漏電流隨著溫度的增加或所施加的閘極電壓的增加而減小,閘極電介質的厚度對閾值電壓有貢獻。照此,在熱穩定性及電壓穩定性與為HFET元件提供恆定閾值電壓的能力之間存在折衷。
根據本發明的實施方案,公開了一種包括夾層閘極電介質結構的氮化鎵基HFET元件及其製造方法。在一個實施方案中,HFET元件具有第一主動層和第二主動層,其中在第一主動層和第二主動層之間形成有二維電子氣層。在第二主動層上設置有夾層閘極電介質結構,並且該夾層閘極電介質結構包括第一、第二和第三閘極電介質層。第一閘極電介質層設置在第二主動層上。第一閘極電介質層可以使用氮化物基化合物,諸如氮化矽(SiN)、氮化碳(CN)、氮化硼(BN)或者氮化鋁(AlN)。第二閘極電介質層設置在第一閘極電介質層上,並且第二閘極介電層可以使用SiN、CN、BN或者AlN。第三閘極電介質層設置在第二閘極電介質層上。在一個實施例中,第三閘極電介質層可以使用氧化鋁(Al2O3)。閘極設置在第三閘極電介質層上並延伸到夾層閘極電介質結構的頂部。元件的歐姆接觸(源極和汲極)延伸穿過夾層閘極電介質結構以接觸第二主動層。
在不同實施方案中的該夾層閘極電介質結構都可能導致高臨界電壓操作(如,>80V)。此外,利用夾層閘極電介質結構的元件可能具有改良的熱穩定性。當元件在最高達200攝氏度的溫度下運行時,元件的漏電流可能會基本不變化。除了產生更穩定和更堅固的閘極電介質結構之外,其他益處還可以包括更低的閘極漏電流和更一致的閘極閾值電壓。夾層閘極電介質結構還可以允許HFET元件在使閘極漏電流最小化的同時保持恆定的閾值電壓。
在下面的描述中,示例HFET用於解釋的目的。然而,應理解,本發明的實施方案可以應用於其他類型的FET,諸如金屬氧化物半導體FET(MOSFET)元件或金屬絕緣體半導體FET(MISFET)元件。
第1圖示出了半導體元件100(如,氮化鎵HFET)的截面側視圖,該半導體元件包括第一主動層102、第二主動層106、第一閘極電介質108、第二閘極電介質110、第三閘極電介質112、鈍化層114、歐姆接觸118和120以及閘極116。在第1圖中還示出了電荷層104,該電荷層由於第一主動層102和第二主動層106之間的帶隙差而可以形成在該兩層之間。電荷層104限定橫向導電通道,該橫向導電通道有時被稱為二維電子氣(2DEG)層104,這是因為由於第一主動層102和第二主動層106之間的帶隙差而被捕獲在電子阱中的電子能夠在二個維度上自由地移動,但是在第三維度上被嚴格地限制。此外,第一主動層102有時被稱為通道層或緩衝層,而第二主動層106有時被稱為阻擋層或施體層。
第二主動層106設置在第一主動層102上。夾層閘極電介質結構113設置在第二主動層上,並且包括第一閘極電介質層108、第二閘極電介質層110和第三閘極電介質層112。第一閘極電介質層108設置在第二主動層106上。第二閘極電介質層110設置在第一閘極電介質層108上。第三閘極電介質層112設置在第二閘極電介質層110上。鈍化層114設置在夾層閘極電介質結構113上。如所示出的,鈍化層114設置在第三閘極電介質層112上。閘極116豎直向下延伸穿過鈍化層114到達第三閘極電介質層112。相應的源極和汲極歐姆接觸118和120被示出為豎直向下延伸穿過鈍化層114、第三閘極電介質層112、第二閘極電介質層110和第一閘極電介質層108以與第二主動層106電連接。換言之,歐姆接觸118和120延伸到夾層閘極電介質結構113的底部。如所示出的,源極歐姆接觸118和汲極歐姆接觸120在橫向上間隔開,其中閘極116沉積在源極歐姆接觸118和汲極歐姆接觸120之間。
要理解,第一主動層102通常設置在基板(未示出)上,該基板由多種不同材料諸如藍寶石(Al2O3)、矽(Si)、氮化鎵或碳化矽(SiC)中的任何一種形成。在一個實施方案中,第一主動層102包括外延氮化鎵層。為了避免可能出現的晶格失配和/或熱膨脹係數差異的問題,可以在基板和第一主動層102之間設置一個或多個附加層。例如,可以在基板和第一主動層102之間形成可選的薄成核層。在其他實施例中,第一主動層102可以包括含有其他III族元素的氮化物化合物的不同半導體材料。第一主動層102可以生長或沉積在基板上。
在第1圖的實施例中,第二主動層106包括氮化鋁鎵(AlGaN)。在其他實施例中,第二主動層106可以使用不同的III族氮化物半導體材料諸如氮化鋁銦(AlInN)和氮化鋁銦鎵(AlInGaN)。在其他實施方案中,第二主動層106的材料可以是非化學計量化合物。在這樣的材料中,元素的比通常不用普通的整數來表示。例如,第二主動層106可以是III族氮化物半導體材料諸如AlXGa1-XN的非化學計量化合物,其中0<X<1。第二主動層106可以生長或沉積在第一主動層102上。
在一個實施方案中,第一閘極電介質層108包括氮化矽(SiN)。在其他實施方案中,第一閘極電介質層108可以包括Si3N4。在其他實施例中,第一閘極電介質層108可以使用不同的氮化物基化合物諸如氮化碳(CN)、氮化硼(BN)或者氮化鋁(AlN)。第一閘極電介質層108可以是可以保存與第二主動層106的原子排列的氮化物基材料。此外,第一閘極電介質層108可以是絕緣的並且具有至少3電子伏特(eV)的帶隙。在一個實施例中,第一閘極電介質層108的厚度可以基本上在1奈米至5奈米(nm)厚之間。第一閘極電介質層108可
以分別與第一主動層102和第二主動層106在原位(in-situ)沉積。可以使用金屬有機化學氣相沉積(MOCVD)來沉積第一閘極電介質層108。在另一實施方案中,第一閘極電介質層108可以通過原子層沉積(ALD)與第一主動層102和第二主動層106在異位(ex-situ,非原位)沉積。
如所示出的,第二閘極電介質層110設置在第一閘極電介質層108上。在一個實施例中,第二閘極電介質層110包括氮化矽(SiN)。在其他實施方案中,第二閘極電介質層110可以包括Si3N4。第二閘極電介質層110可以使用不同的氮化物基化合物諸如氮化碳(CN)、氮化硼(BN)或氮化鋁(AlN)。第二閘極電介質層110具有在大約20nm至60nm厚的範圍內的厚度。在一個實施方案中,第二閘極電介質層110比第一閘極電介質層108厚。此外,用於第二閘極電介質層110和第一閘極電介質層108的材料可以相同。第一閘極電介質層108和第二閘極電介質層110的厚度的總和可以在30nm至60nm的範圍內。第二閘極電介質層110可以通過處理諸如MOCVD與第一主動層102和第二主動層106以及第一閘極電介質層108在原位沉積。在另一實施例中,第二閘極電介質層110可以通過處理諸如ALD與第一主動層102和第二主動層106以及第一閘極電介質層108異位沉積。
第三閘極電介質層112設置在第二閘極電介質層110上。在一個實施例中,第三閘極電介質層112包括氧化鋁(Al2O3)。在另外的實施例中,第三閘極電介質層112可以使用其他氧化物材料諸如ZrO、HfO、SiO2和GdO。第三閘極電介質層112可以具有在10nm至20nm的範圍內的厚度。在一個實施方案中,第二閘極介質層110比第一閘極電介質層108和第三閘極電介質層112厚。在
一個實施例中,使用ALD將第三閘極電介質層112與第一主動層102和第二主動層106異位沉積。
上述閘極電介質結構可以被稱為夾層閘極電介質結構,因為第二閘極電介質層110夾在第一閘極電介質層108和第三閘極電介質層110之間。如稍後將描述的,這種類型的夾層結構可以增加元件100的總體穩定性,並且可以大大減小漏電流。在其他實施例中,第一閘極電介質層108和第三閘極電介質層112之間可以存在多個夾層。
鈍化層114設置在第三閘極電介質層112上並在橫向上包圍歐姆接觸118、120和閘極116。在一個實施方案中,鈍化層114可以包括電介質材料諸如氮化矽(SiN)。鈍化層114可以包括多個材料層。鈍化層114通過將元件100的表面與環境的電氣污染物和化學污染物隔離來提供元件的電氣特性的穩定性。可以通過化學氣相沉積諸如低壓化學氣相沉積(LPCVD)或等離子體增強化學氣相沉積(PECVD)來沉積鈍化層114。
第一閘極電介質層108、第二閘極電介質層110和第三閘極電介質層112的夾層閘極電介質結構分別將閘極116與第二主動層106隔開。如所示出的,閘極116被設置為穿過鈍化層114與第三閘極電介質層112接觸。在一個實施方案中,閘極116包括鈦/氮化鈦/鋁銅堆疊體。在另一實施方案中,閘極116包括鈦金(TiAu)合金或鉬金MoAu合金。在其他實施例中,閘極116可以包括閘極電極和閘極場板。在運行中,閘極116控制歐姆源極接觸118和歐姆汲極接觸120之間的正向傳導路徑。在示例製造處理中,可以通過在鈍化層114中蝕刻出開口、接著進行閘極金屬沉積來形成閘極116。在第1圖的實施例中,閘極116的在
鈍化層114上方並朝向歐姆汲極接觸120橫向延伸的部分用作閘極場板,該部分用於減輕邊緣(最靠近歐姆接觸120)處的電場強度。
歐姆接觸118和120被設置成穿過鈍化層114、第三閘極電介質層112、第二閘極電介質層110和第一閘極電介質層108,以接觸第二主動層106。歐姆接觸118是源極接觸的一個示例,而歐姆接觸120是汲極接觸的一個示例。在一個實施方案中,可以通過在鈍化層114、第三閘極電介質層112、第二閘極電介質層110和第一閘極電介質層108中蝕刻出開口、接著進行金屬沉積和退火步驟來形成歐姆接觸118和120。
如所示出的,第1圖示出了在製造過程中剛形成分別構成氮化鎵HFET元件100的源極電極和汲極電極的歐姆金屬接觸118和120之後的元件結構。第1圖示出了直接形成在第二主動層106上的歐姆金屬接觸118和120。在其他實施方案中,歐姆金屬接觸118和113可以形成在豎直向下延伸進入第二主動層106中的凹部中。在其他實施方案中,歐姆金屬接觸118和120可形成在豎直向下延伸穿過第二主動層106的凹部中,以接觸第一主動層102。
當HFET元件100被構造成用作電源開關時,閘極116和歐姆接觸118和120通常通過端子耦接以形成與外部電路的電連接。在運行中,2DEG層104中的電荷在歐姆接觸118和120之間橫向流動,以形成外部電路中的電流。電荷流動,並且因此電流可以通過來自電連接在閘極116和歐姆接觸118之間的外部電路的電壓來控制。
如在本公開內容中所使用的,電連接是歐姆連接。歐姆連接是其中電壓和電流之間的關係對於電流的兩個方向而言基本上都是線性和對稱的連接。例如,僅通過金屬接觸的兩個金屬圖案是電連接的。相比之下,在HFET元
件100中,歐姆接觸118和120(如所示出的)彼此沒有電連接,因為這兩個接觸之間的任何連接都是通過半導體材料中的通道的,該傳導路徑由閘極116控制。類似地,由於第一閘極電介質層108、第二閘極電介質層110和第三閘極電介質層112使閘極116與下面的主動層絕緣,因此閘極116未與第二主動層106電連接。
在上述實施方案中,第一(108)、第二(110)和第三(112)閘極電介質層的厚度使得在HFET元件100的正常運行期間,閘極漏電流隨著溫度保持基本恆定。換句話說,當HFET元件100在120℃下運行時,該元件的閘極漏電流可能不會具有任何實質性的變化。另外,本發明的各種實施方案可以在高達200℃下運行,而不會顯著改變閘極漏電流。
此外,本文描述的夾層閘極電介質層結構可以提高HFET元件的電壓穩定性。例如,將HFET元件100的臨界電壓顯著增加至約100V至170V的範圍。
第2圖是示出了用於製造半導體元件諸如第1圖所示的HFET元件100的示例製程流程的圖200。在所示的實施例中,在第一和第二主動層二者已經沉積或生長在基板上之後開始該製程。從框202開始,第一閘極電介質層在原位生長。在一個實施方案中,使用在800ºC至1050ºC之間的溫度範圍內執行的MOCVD技術沉積第一閘極電介質層。第一閘極電介質層被形成至大約1nm至5nm的厚度,並且在晶片的表面上是連續的。在一個實施方案中,閘極電介質層的厚度約為4nm。在另一實施方案中,第一閘極電介質層與第一主動層和第二主動層在原位形成。例如,也可以使用用於形成第一主動層和第二主動層的同一機器(MOCVD)來形成第一閘極電介質層。第一閘極電介質層可以包括SiN。當沉積SiN第一閘極電介質層時,用於沉積的Si源可以是作為Si的源的矽烷或乙
矽烷。在其他實施方案中,第一閘極電介質層可以與第一主動層和第二主動層異位沉積。
接下來,在框204處,在第一閘極電介質層頂上沉積第二閘極電介質層。在一個實施方案中,使用MOCVD將第二閘極電介質層與第一主動層和第二主動層以及第一閘極電介質層在原位沉積。第二閘極電介質層被形成至約20nm至60nm的厚度並且在晶片的表面上是連續的。第一閘極電介質層可以包括SiN。當沉積SiN第一閘極電介質層時,用於沉積的Si源可以是作為Si的源的矽烷或二矽烷。在另一實施方案中,第二閘極電介質層可以與第一閘極電介質層在異位沉積,並且可以使用等離子體增強的原子層沉積(PEALD)、電感耦合等離子體(ICP)、化學氣相沉積(CVD)或原子層沉積(ALD)來沉積第二閘極電介質層。當通過ALD沉積SiN第二閘極電介質層時,用於沉積的Si源可以是Si的氨基矽烷或有機金屬源。
在框205處,在300℃下使用PEALD在晶片表面上將第三閘極電介質層與第一閘極電介質層以及第一主動層和第二主動層在異位沉積。在一個實施方案中,使用具有Al(CH3)3前體和O2等離子體的ALD來沉積第三閘極電介質層。第三閘極電介質層被形成為10nm至20nm範圍內的厚度。
該製程繼續到框206,其中在第三閘極電介質層上方沉積鈍化層。在一個實施方案中,可以使用PECVD來沉積鈍化層。鈍化層通常被形成至約100nm至150nm範圍內的厚度。如上所述,鈍化層可以包括氮化矽(SiN)或具有相似性質的其他材料。
在框208處,形成歐姆過孔。形成穿過鈍化層和夾層閘極電介質結構的歐姆源極接觸和歐姆汲極接觸。在一個實施例中,使用電感耦合等離子體(ICP)蝕刻來形成歐姆過孔。
在框210處,進行歐姆金屬化、蝕刻和退火。一旦形成穿過前述層的歐姆過孔,就沉積金屬或金屬合金來填充開口。在一個示例製造順序中,使用濺射技術或物理氣相沉積(PVD)來沉積用於歐姆接觸的金屬。示例歐姆接觸金屬可以包括鈦(Ti)層、鋁(Al)層、鈦(Ti)層和氮化鈦(TiN)層。然後使用RTA工具在約400℃至600℃的溫度範圍內對金屬歐姆接觸進行退火。在框212處,可以利用氮注入或氬注入來進行用於隔離元件的注入物隔離。
可以以與歐姆接觸類似的方式形成閘極。在框214處,可以通過蝕刻穿過鈍化層的開口以暴露第三閘極電介質層的方式形成閘極過孔。在一個實施方案中,可以進行ICP蝕刻。
在蝕刻製程暴露第三閘極電介質層之後,在框216處,元件經歷高溫退火。例如,退火步驟可以在450℃至650℃的溫度範圍內的爐中進行約5至20分鐘。也可以使用許多不同的工具諸如快速溫度退火(RTA)工具進行退火。
在框218處,進行閘極金屬或金屬合金沉積,以填充蝕刻出的開口。可以使用濺射技術或物理氣相沉積(PVD)來沉積金屬。示例閘極金屬可以包括鈦(Ti)層、氮化鈦(TiN)層、鋁銅(AlCu)層和氮化鈦(TiN)層。
半導體領域的普通技術人員將理解,可以進行其他的標準後製造或後期處理步驟,包括在晶片的表面上形成金屬(例如,圖案化的線或跡線)、晶片背面研磨(也稱為背磨或晶片薄化)、晶片分離和封裝。
第3圖是示出了各自具有第1圖的夾層閘極電介質結構的各種HFET元件的示例閘極漏電流對所施加的步進應力電壓的圖。如所示出的,x軸表示絕對閘極電壓304,而y軸是閘極-源極漏電流302。圖300還示出了臨界閾值水準306。臨界閾值306可以被定義成在閘極-源極漏電流302不再是可接受的並且元件被認為是擊穿的情況下的閾值。對於所示的實施例,臨界閾值306大致為5.00E-9A或5nA。另外,臨界電壓指的是特定元件的閘極-源極漏電流達到臨界閾值306時的閘極電壓。
如所示出的,圖300示出了第一元件308、第二元件310和第三元件312的性能。在測量閘極-源極漏電流302的同時,逐步增加各種元件中每一個的閘極電壓。對於第一元件308,臨界電壓約為-135V。對於第二元件310,臨界電壓約為-165V。對於第三元件312,臨界電壓約為-130V。所有三個元件308、310和312都實施具有第一、第二和第三閘極電介質層的夾層閘極電介質結構。如第3圖所示,元件308、310和312的臨界電壓的大小大於100V。未使用夾層閘極電介質結構的元件可能具有遠小於100V的臨界電壓大小。
以上描述的本發明的示出實施例,包括在摘要中描述的內容,不意在是窮盡性的或限於所公開的確切形式。雖然出於說明的目的,本文描述了本發明的具體實施方案和實施例,但是在不脫離本發明的更廣泛的精神和範圍的情況下,可以進行各種等同的修改。實際上,要理解,出於說明的目的提供了具體的示例電壓、厚度、材料類型等,但是根據本發明的教導也可以在其他實施方案和實施例中採用其他值。
100:半導體元件
102:第一主動層
104:電荷層
106:第二主動層
108:第一閘極電介質層
110:第二閘極電介質層
112:第三閘極電介質層
113:歐姆金屬接觸
114:鈍化層
116:閘極
118:歐姆接觸/歐姆金屬接觸
120:歐姆接觸
Claims (19)
- 一種異質結構半導體元件,包括:一第一主動層;設置在該第一主動層上的一第二主動層,在該第一主動層和該第二主動層之間形成有一二維電子氣層;設置在該第二主動層上的一夾層閘極電介質層結構,其中該夾層閘極電介質層結構包括:a)設置在該第二主動層上的一第一閘極電介質層,該第一閘極電介質層具有在1奈米至5奈米厚的範圍內的一第一厚度,且該第一閘極電介質層包含氮化物基化合物;b)設置在該第一閘極電介質層上的一第二閘極電介質層,該第二閘極電介質層具有在20奈米至60奈米的範圍內的一第二厚度,且該第二閘極電介質層包含氮化物基化合物,其中該第一厚度和該第二厚度的一總和在30奈米至60奈米的範圍內;以及c)設置在該第二閘極電介質層上的一第三閘極電介質層,該第三閘極電介質層具有在10奈米至20奈米的範圍內的一第三厚度,且該第三閘極電介質層包含氧化鋁,其中該第二厚度大於該第一厚度和該第三厚度;設置在該夾層閘極電介質層結構上的一鈍化層;延伸穿過該鈍化層到達該夾層閘極電介質層結構的頂部的一閘極;與該第二主動層電連接的一第一歐姆接觸和一第二歐姆接觸,該第一歐姆接觸和該第二歐姆接觸在橫向上間隔開,該閘極設置在該第一歐姆接觸和該第二歐姆接觸之間。
- 如請求項1所述的異質結構半導體元件,其中,該第一閘極電介質層包括氮化矽(SiN)。
- 如請求項1所述的異質結構半導體元件,其中,該第一閘極電介質層包括氮化碳(CN)或氮化硼(BN)。
- 如請求項1所述的異質結構半導體元件,其中,該第一閘極電介質層和該第二閘極電介質層由相同的材料構成。
- 如請求項1所述的異質結構半導體元件,其中,該第一閘極電介質層為通過原子層沉積而形成的層。
- 如請求項1所述的異質結構半導體元件,其中,該第一厚度、該第二厚度和該第三厚度被設定為使得在該異質結構半導體元件的正常運行期間通過該閘極的漏電流對溫度基本恆定。
- 如請求項1所述的異質結構半導體元件,其中,該第一厚度、該第二厚度和該第三厚度被設定為使得在該異質結構半導體元件的正常運行期間閾值電壓對溫度基本恆定。
- 如請求項1所述的異質結構半導體元件,其中,該第一主動層包括氮化鎵(GaN),並且該第二主動層包括氮化鋁鎵(AlGaN)。
- 如請求項1所述的異質結構半導體元件,其中,該閘極包括朝向汲極歐姆接觸延伸的一閘極場板。
- 如請求項1所述的異質結構半導體元件,其中,該鈍化層包括氮化矽(SiN)。
- 一種製造異質結構半導體元件的方法,包括:在一基板上形成一第一主動層; 在該第一主動層上形成一第二主動層,該第一主動層和該第二主動層具有不同的帶隙,使得在該第一主動層和該第二主動層之間形成有一二維電子氣層;在該第二主動層上形成一第一閘極電介質層,該第一閘極電介質層包含氮化物基化合物,且具有在1奈米至5奈米的範圍內的一第一厚度;在該第一閘極電介質層上形成一第二閘極電介質層,該第二閘極電介質層包含氮化物基化合物,且具有大於該第一厚度的一第二厚度,該第二厚度在20奈米至60奈米的範圍內,其中該第一厚度和該第二厚度的一總和在30奈米至60奈米的範圍內;在該第二閘極電介質層上形成一第三閘極電介質層,該第三閘極電介質層包含氧化鋁,且具有小於該第二厚度且大於該第一厚度的一第三厚度,該第三厚度在10奈米至20奈米的範圍內;形成一第一歐姆接觸和一第二歐姆接觸,該第一歐姆接觸和該第二歐姆接觸均豎向地延伸穿過該第三閘極電介質層、該第二閘極電介質層和該第一閘極電介質層,該第一歐姆接觸和該第二歐姆接觸在橫向上間隔開並與該第二主動層電連接;以及在該第一歐姆接觸和該第二歐姆接觸之間的橫向位置處形成接觸該第三閘極電介質層的一閘極。
- 如請求項11所述的方法,還包括在形成該第一歐姆接觸和該第二歐姆接觸之前進行沉積,以在該第三閘極電介質層上形成一鈍化層。
- 如請求項11所述的方法,還包括對該第一歐姆接觸和該第二歐姆接觸進行退火。
- 如請求項11所述的方法,其中,該第一厚度、該第二厚度和該第三厚度被選擇成使得在該異質結構半導體元件的正常運行期間閘極-源極漏電流隨著溫度保持基本恆定。
- 如請求項11所述的方法,其中,該第一閘極電介質層和該第二閘極電介質層包括氮化矽。
- 如請求項11所述的方法,其中,該第一閘極電介質層和該第二閘極電介質層與該第一主動層和該第二主動層在原位形成。
- 如請求項11所述的方法,其中,該第一閘極電介質層與該第一主動層和該第二主動層在原位形成,並且,該第二閘極電介質層與該第一主動層和該第二主動層在異位形成。
- 如請求項11所述的方法,其中,該第一閘極電介質層和第二閘極電介質層係使用金屬有機化學氣相沉積而形成。
- 如請求項11所述的方法,其中,該第二閘極電介質層係使用原子層沉積而形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762571642P | 2017-10-12 | 2017-10-12 | |
US62/571,642 | 2017-10-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201926693A TW201926693A (zh) | 2019-07-01 |
TWI835753B true TWI835753B (zh) | 2024-03-21 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160204207A1 (en) | 2013-09-27 | 2016-07-14 | Intel Corporation | Composite High-K Metal Gate Stack for Enhancement Mode GaN Semiconductor Devices |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160204207A1 (en) | 2013-09-27 | 2016-07-14 | Intel Corporation | Composite High-K Metal Gate Stack for Enhancement Mode GaN Semiconductor Devices |
Non-Patent Citations (1)
Title |
---|
期刊 Chengxin Wang, et. al Comparison of AlGaN/GaN Insulated Gate Heterostructure Field-Effect Transistors with Ultrathin Al2O3/Si3N4 Bilayer and Si3N4 Single Layer Japanese Journal of Applied Physics Vol. 44, No. 4B The Japan Society of Applied Physics 2005 2735~2738 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI525814B (zh) | 具有多個閘極電介質層的異質結構電晶體 | |
US10446676B2 (en) | Heterostructure power transistor with AlSiN passivation layer | |
Van Hove et al. | CMOS process-compatible high-power low-leakage AlGaN/GaN MISHEMT on silicon | |
CN104218079B (zh) | 半导体器件以及制造半导体器件的方法 | |
JP6054070B2 (ja) | Hemt装置を製造するcmosコンパチブルな方法とそのhemt装置 | |
JP7330605B2 (ja) | ヘテロ構造デバイスのためのゲートスタック | |
US8803158B1 (en) | High electron mobility transistor and method of forming the same | |
CN109155282B (zh) | 用于半导体器件的集成电阻器 | |
CN211578757U (zh) | 高电子迁移率晶体管 | |
TWI835753B (zh) | 異質結構半導體元件及其製造方法 | |
JP2017195400A (ja) | 半導体装置 |