CN115249741A - 超晶格结构 - Google Patents

超晶格结构 Download PDF

Info

Publication number
CN115249741A
CN115249741A CN202110447002.5A CN202110447002A CN115249741A CN 115249741 A CN115249741 A CN 115249741A CN 202110447002 A CN202110447002 A CN 202110447002A CN 115249741 A CN115249741 A CN 115249741A
Authority
CN
China
Prior art keywords
layer
superlattice
gallium nitride
stack
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110447002.5A
Other languages
English (en)
Inventor
许祐铭
郭俊良
陈彦兴
杨宗穆
王俞仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110447002.5A priority Critical patent/CN115249741A/zh
Priority to US17/334,837 priority patent/US20220344474A1/en
Publication of CN115249741A publication Critical patent/CN115249741A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种超晶格结构，其包含一基底，一第一超晶格堆叠层设置在基底上，第一超晶格堆叠层包含一第一超晶格层、一第二超晶格层和一第三超晶格层由下至上依序堆叠，三个应力松弛层分别设置在第一超晶格层和第二超晶格层之间、第二超晶格层和第三超晶格层之间以及第三超晶格上，各个应力松弛层各自包含一III‑V族材料层，应力松弛层的厚度需大于松弛临界厚度。

Description

超晶格结构
技术领域
本发明涉及一种超晶格结构，特别是涉及一种用于高电子移动率晶体管的超晶格结构。
背景技术
III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。
由于硅基底和成核层之间具有晶格不匹配的问题，造成外延层中产生差排，这些差排会产生应力向主动(有源)元件区垂直传递，而超晶格层的功用是用来阻挡这些垂直传递的应力。然而在超晶格层形成一定的厚度之后其阻挡应力传递的能力会下降。
发明内容
有鉴于此，本发明提供一种新的超晶格结构，以解决上述问题。
根据本发明的优选实施例，一种超晶格结构包含一基底，一第一超晶格堆叠层设置在基底上，第一超晶格堆叠层包含一第一超晶格层、一第二超晶格层和一第三超晶格层由下至上依序堆叠，其中第一超晶格层包含a对的一第一氮化铝镓层和一第一III-V族材料层，第二超晶格层包含b对的一第二氮化铝镓层和一第二III-V族材料层，第三超晶格层包含c对的一第三氮化铝镓层和一第三III-V族材料层，其中a、b、c为正整数，两个应力松弛层分别设置在第一超晶格层和第二超晶格层之间、第二超晶格层和第三超晶格层之间，各个应力松弛层各自包含一III-V族材料层，一第二超晶格堆叠层设置在第一超晶格堆叠层上，第二超晶格堆叠层包含至少一对一未掺杂的氮化镓层和一掺杂碳的氮化镓层。
让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1为本发明的第一优选实施例所绘示的一种超晶格结构的示意图；
图2为第一优选实施例所绘示的超晶格结构的变化型的示意图；
图3为第一优选实施例所绘示的超晶格结构的变化型的示意图；
图4为第一优选实施例所绘示的超晶格结构的另一变化型的示意图；
图5为本发明的第二优选实施例所绘示的一种超晶格结构图；
图6为本发明的第三优选实施例所绘示的一种超晶格结构图；
图7为第三优选实施例所绘示的超晶格结构的变化型的示意图；
图8为第三优选实施例所绘示的超晶格结构的另一变化型的示意图；
图9为利用本发明的超晶格结构所制作的一种常关型高电子迁移率晶体管的示意图；
图10为利用本发明的超晶格结构所制作的一种常开型高电子迁移率晶体管的示意图。
主要元件符号说明
1:第一超晶格层
1x:第一氮化铝镓层
1y:第一III-V族材料层
2:第二超晶格层
2x:第二氮化铝镓层
2y:第二III-V族材料层
3:第三超晶格层
3x:第三氮化铝镓层
3y:第三III-V族材料层
4:第四超晶格层
4x:第四氮化铝镓层
4y:第四III-V族材料层
5:第五超晶格层
5x:第五氮化铝镓层
5y:第五III-V族材料层
6:应力松弛层
10:基底
12:第一超晶格堆叠层
14:第二超晶格堆叠层
14x:未掺杂的氮化镓层
14y:掺杂碳的氮化镓层
14z:掺杂铁的氮化镓层
14w:掺杂硅的氮化镓层
16:通道层
18:主动层
20:P型氮化镓栅极
21:栅极电极
22:源极电极
24:漏极电极
100:超晶格结构
200:超晶格结构
300:超晶格结构
400:超晶格结构
500:超晶格结构
600:超晶格结构
700:超晶格结构
800:超晶格结构
900:常关型高电子迁移率晶体管
1000:常开型高电子迁移率晶体管
具体实施方式
图1为根据本发明的第一优选实施例所绘示的一种超晶格结构。图2为根据第一优选实施例所绘示的超晶格结构的变化型，其中具有相同功能和相同位置的元件，将使用图1中的元件符号。
如图1所示，一种超晶格结构100，包含一基底10，一第一超晶格堆叠层12设置在基底10上，一第二超晶格堆叠层14设置在第一超晶格堆叠层12上。第一超晶格堆叠层12包含一第一超晶格层1、一第二超晶格层2和一第三超晶格层3由下至上依序堆叠，其中第一超晶格层1包含a对(pair)的一第一氮化铝镓层1x和一第一III-V族材料层1y，第二超晶格层2包含b对的一第二氮化铝镓层2x和一第二III-V族材料层2y，第三超晶格层3包含c对的一第三氮化铝镓层3x和一第三III-V族材料层3y，a、b、c为正整数。详细来说，第一超晶格层1是以第一氮化铝镓层1x和第一III-V族材料层1y交替堆叠而成，一层的第一氮化铝镓层1x和一层的第一III-V族材料层1y定义为一对，其堆叠的上下顺序不限。举例而言，若是a等于1时就是第一超晶格层1中包含有1对第一氮化铝镓层1x和第一III-V族材料层1y，也就是一层的第一氮化铝镓层1x和一层的第一III-V族材料层1y交替堆叠；若是a等于2时就是第一超晶格层1中包含有2对第一氮化铝镓层1x和第一III-V族材料层1y，也就是二层的第一氮化铝镓层1x和二层的第一III-V族材料层1y交替堆叠。同样地，第二超晶格层2是以第二氮化铝镓层2x和第二III-V族材料层2y交替堆叠而成，其中一层第二氮化铝镓层2x和一层第二III-V族材料层2y上定义为一对，其堆叠的上下顺序不限。第三超晶格层3是以第三氮化铝镓层3x和第三III-V族材料层3y交替堆叠而成，其中一层第三氮化铝镓层3x和一层第三III-V族材料层3y上定义为一对，其堆叠的上下顺序不限。不同的对数(pair number)决定了a、b和c的数值。根据本发明的优选实施例，c>b>a，a>5，也就是离基底10越远的超晶格层中的对数越多并且第一超晶格层1中的第一氮化铝镓层1x和第一III-V族材料层1y的对数大于5。当然，在不同实施例中，可以是a＝b＝c或是a<b、b＝c，又或者是其它不同的a、b、c大小组合。
第一氮化铝镓层1x的厚度介于20纳米至30纳米之间，第二氮化铝镓层2x的厚度介于20纳米至30纳米之间，第三氮化铝镓层3x的厚度介于20纳米至30纳米之间。
此外，第一III-V族材料层1y为选自氮化铝或氮化镓的其中之一，在本发明的优选实施例中，第一III-V族材料层1y的厚度介于5纳米至6纳米，第二III-V族材料层2y为选自氮化铝或氮化镓的其中之一，在本发明的优选实施例中，第二III-V族材料层2y的厚度介于5纳米至6纳米，第三III-V族材料层3y为选自氮化铝或氮化镓的其中之一，在本发明的优选实施例中，第三III-V族材料层3y的厚度介于5纳米至6纳米。
再者，两个应力松弛层6分别设置在第一超晶格层1和第二超晶格层2之间、第二超晶格层2和第三超晶格层3之间，另外一个应力松弛层6设置在第三超晶格3上，第二超晶格堆叠层14是设置在位于第三超晶格层3上方的应力松弛层6上。各个应力松弛层6各自包含一III-V族材料层，III-V族材料层包含氮化铝、氮化镓、氮化铟、氮化铝镓、氮化镓铟或氮化铝铟。在本实施例中应力松弛层6较佳为氮化铝。各个应力松弛层6的厚度需大于其松弛临界厚度(relaxation critical thickness)，松弛临界厚度视应力松弛层6的材料会有所不同。当应力松弛层6的厚度大于其松弛临界厚度时，应力松弛层6就会产生应力松弛(relaxation)的现象。根据本发明的优选实施例，各个应力松弛层6的厚度介于30纳米至50纳米之间。
第二超晶格堆叠层14包含至少一对一未掺杂的氮化镓层14x和一掺杂碳的氮化镓层14y，详细来说，一层掺杂碳的氮化镓层14y和一层未掺杂的氮化镓层14x上定义为一对，其堆叠的上下顺序不限，也就是说：在图1中虽然是一层掺杂碳的氮化镓层14y叠在一层未掺杂的氮化镓层14x上，但根据不同的产品需求，也可以是一层未掺杂的氮化镓层14x叠在一层掺杂碳的氮化镓层14y上。如图2所示，超晶格结构200的掺杂碳的氮化镓层14y和未掺杂的氮化镓层14x的堆叠可以重复多次，也就是第二超晶格堆叠层14可以包含多对的未掺杂的氮化镓层14x和掺杂碳的氮化镓层14y。
图3为根据第一优选实施例所绘示的超晶格结构的变化型。图4为根据第一优选实施例所绘示的超晶格结构的另一变化型。在图3和图4中具有相同功能和相同位置的元件，将使用图1中的元件符号。
如图3所示，超晶格结构300的第二超晶格堆叠层14有设置有一对未掺杂的氮化镓层14x和掺杂碳的氮化镓层14y，在掺杂碳的氮化镓层14y上另外设置有一层掺杂铁的氮化镓层14z。其它元件位置都和第一优选实施例相同，在此不再赘述。此外，未掺杂的氮化镓层14x、掺杂碳的氮化镓层14y和掺杂铁的氮化镓层14z的堆叠顺序不限。在图3虽然以设置一层未掺杂的氮化镓层14x、一层掺杂碳的氮化镓层14y和一层掺杂铁的氮化镓层14z为例，但在不同实施例中，未掺杂的氮化镓层14x、掺杂碳的氮化镓层14y和掺杂铁的氮化镓层14z的堆叠可以重复多次，在重复堆叠的结构中，未掺杂的氮化镓层14x、掺杂碳的氮化镓层14y和掺杂铁的氮化镓层14z的堆叠顺序可以视需求变换。
如图4所示，超晶格结构400的第二超晶格堆叠层14有设置有一对未掺杂的氮化镓层14x和掺杂碳的氮化镓层14y，在掺杂碳的氮化镓层14y上另外设置有一层掺杂铁的氮化镓层14z和一层掺杂硅的氮化镓层14w，虽然在图4中以一层未掺杂的氮化镓层14x、一层掺杂碳的氮化镓层14y、一层掺杂铁的氮化镓层14z和一层掺杂硅的氮化镓层14w的顺序由下至上堆叠，但根据不同产品需求，未掺杂的氮化镓层14x、掺杂碳的氮化镓层14y、掺杂铁的氮化镓层14z和掺杂硅的氮化镓层14w的堆叠顺序可以任意交换，例如：一层掺杂碳的氮化镓层14y、一层未掺杂的氮化镓层14x、一层掺杂硅的氮化镓层14w和掺杂铁的氮化镓层14z由下至上堆叠。其它元件位置都和第一优选实施例相同，在此不再赘述。此外在不同实施例中，未掺杂的氮化镓层14x、掺杂碳的氮化镓层14y、掺杂铁的氮化镓层14z和掺杂硅的氮化镓层14w的堆叠可以重复多次，在重复堆叠的结构中，未掺杂的氮化镓层14x、掺杂碳的氮化镓层14y、掺杂铁的氮化镓层14z和掺杂硅的氮化镓层14w的堆叠顺序可以视需求变换。
图5为根据本发明的第二优选实施例所绘示的一种超晶格结构，其中具有相同功能和相同位置的元件，将使用图1中的元件符号。图1中的超晶格结构100和图5中的超晶格结构500的差异在于：图5中的第一超晶格堆叠层12另外增加了一第四超晶格层4设置在第三超晶格层3上，其中第四超晶格层4包含d对的一第四氮化铝镓层4x和一第四III-V族材料层4y，根据本发明的优选实施例，d>c>b>a，但在不同实施例中，可以是其它不同的a、b、c和d的大小组合。第四氮化铝镓层4x的厚度介于20纳米至30纳米之间，第四III-V族材料层4y为选自氮化铝或氮化镓的其中之一，另外，一个应力松弛层6设置在第四超晶格层4和第三超晶格层3之间，一个应力松弛层6设置在第四超晶格层4上。所有的应力松弛层6的厚度都需大于松弛临界厚度，各个应力松弛层6的厚度各自较佳介于30纳米至50纳米之间。而第二超晶格堆叠层14是设置在位于第四超晶格层4上方的应力松弛层6上。在图5中的第二超晶格堆叠层14的结构包含未掺杂的氮化镓层14x和掺杂碳的氮化镓层14y。但根据不同需求，第二优选实施例中的第二超晶格堆叠层14可以是如图3或图4中的结构，在此不再赘述。
图6为根据本发明的第三优选实施例所绘示的一种超晶格结构，其中具有相同功能和相同位置的元件，将使用图1中的元件符号。图1中的超晶格结构100和图6中的超晶格结构600的差异在于：图6中的第一超晶格堆叠层12另外增加了一第四超晶格层4和一第五超晶格层5依序堆叠在第三超晶格层3上，其中第四超晶格层4包含d对的一第四氮化铝镓层4x和一第四III-V族材料层4y，第五超晶格层5包含e对的一第五氮化铝镓层5x和一第五III-V族材料层5y，根据本发明的优选实施例e>d>c>b>a，d、e为正整数，但在不同实施例中，可以是其它不同的a、b、c、d和e的大小组合。第四III-V族材料层4y为选自氮化铝或氮化镓的其中之一，第五III-V族材料层5y为选自氮化铝或氮化镓的其中之一。
另外两个应力松弛层6分别设置在第四超晶格层4和第三超晶格层之间3以及第四超晶格层4和第五超晶格层5之间。一个应力松弛层6设置在第五超晶格层5上，各个应力松弛层6的厚度需大于松弛临界厚度，根据本发明的优选实施例，各个应力松弛层6的厚度各自较佳介于30纳米至50纳米之间，第二超晶格堆叠层14是设置在位于第五超晶格层5上方的应力松弛层6上。在图6中的第二超晶格堆叠层14的结构包含未掺杂的氮化镓层14x和掺杂碳的氮化镓层14y，也就是如图1中的第二超晶格堆叠层14的结构，其它元件位置都和第一优选实施例相同，在此不再赘述。
图7为根据第三优选实施例所绘示的超晶格结构的变化型。图8为根据第三优选实施例所绘示的超晶格结构的另一变化型。在图7和图8中具有相同功能和相同位置的元件，将使用图1中的元件符号。
图7中的超晶格结构700和图6中的超晶格结构600的差异在于图7中的第二超晶格堆叠层14其结构和图2中的第二超晶格堆叠层14相同，其它元件位置都和超晶格结构600相同，在此不再赘述。图8中的超晶格结构800和图6中的超晶格结构600的差异在于图8中的第二超晶格堆叠层14其结构和图4中的第二超晶格堆叠层14相同，其它元件位置都和超晶格结构600，在此不再赘述。
图9为利用本发明的超晶格结构所制作的一种常关型高电子迁移率晶体管，图10为利用本发明的超晶格结构所制作的一种常开型高电子迁移率晶体管，其中具有相同功能和相同位置的元件，将使用图1中的元件符号。
如图9所示，一常关型(normally off)高电子迁移率晶体管900设置在第二超晶格堆叠层14上，在图9中所使用的超晶格结构为图1中所示例的超晶格结构100，但不限于此，本发明的常关型高电子迁移率晶体管900可以设置在图2至图8所示例的超晶格结构上。请接续参阅图9，常关型高电子迁移率晶体管900包含：一通道层16设置在第二超晶格堆叠层14上，一主动层18设置在通道层16上以及一P型氮化镓栅极20、一源极电极22和一漏极电极24设置在主动层18上，在P型氮化镓栅极20上设置有一栅极电极21。通道层16较佳为氮化镓，但根据其它情况通道层16也可以是其它III-V族化合物，例如氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝。主动层18包含氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝，在本实施例中，主动层18较佳为氮化铝镓。源极电极22、漏极电极24各自包含钛、铝、镍、铂或金。
如图10所示，一常开型(normally on)高电子迁移率晶体管1000设置在第二超晶格堆叠层14上，在图10中所使用的超晶格结构为图1中所示例的超晶格结构100，但不限于此，本发明的常开型高电子迁移率晶体管1000可以设置在图2至图8所示例的超晶格结构上。图10中的常开型高电子迁移率晶体管1000和图9中的常关型高电子迁移率晶体管900的差异在于常开型高电子迁移率晶体管1000没有包含P型氮化镓栅极20，所以栅极电极21会直接设置在主动层18上。详细来说常开型高电子迁移率晶体管1000包含一通道层16设置在第二超晶格堆叠层14上，一主动层18设置在通道层16上以及一源极电极22和一漏极电极24设置在主动层18上。
以下将说明本发明的超晶格结构的制作方法，如图1所示，提供一基底10，形成一第一超晶格堆叠层12在基底10上。第一超晶格堆叠层12的形成方式可以利用外延制作工艺，例如金属有机气相外延(MOVPE)的方式形成一第一超晶格层1、一第二超晶格层2和一第三超晶格层3由下至上依序堆叠，另外在第一超晶格层1、一第二超晶格层2和一第三超晶格层3之间以及第三超晶格层3上也可以使用外延方式形成应力松弛层6。第一超晶格层包含a对的一第一氮化铝镓层1x和一第一III-V族材料层1y，第二超晶格层2包含b对的一第二氮化铝镓层2x和一第二III-V族材料层2y，第三超晶格层3包含c对的一第三氮化铝镓层3x和一第三III-V族材料层3y。
在完成第一超晶格堆叠层12之后，形成一第二超晶格堆叠层14在第一超晶格堆叠层12上，第二超晶格堆叠层14的形成方式包含利用外延制作工艺形成至少一对的一未掺杂的氮化镓层14x和一掺杂碳的氮化镓层14y。在一对的未掺杂的氮化镓层14x和掺杂碳的氮化镓层14y上，或是在未掺杂的氮化镓层14x和掺杂碳的氮化镓层14y之间可以选择性地形成一层掺杂铁的氮化镓层14z(如图3所示)或一层掺杂硅的氮化镓层14w或是一层掺杂硅的氮化镓层14w和一层掺杂铁的氮化镓层14z(如图4所示)。
另外，如图5所示，视情况需要第一超晶格堆叠层14可以选择性地形成一第四超晶格层4设置在第三超晶格层3上，第四超晶格层包含d对的一第四氮化铝镓层4x和一第四III-V族材料层4y。或是如图6所示，视情况需要第一超晶格堆叠层14可以选择性地形成一第四超晶格层4设置在第三超晶格层3上和一第五超晶格层5设置在第四超晶格层4上。第四超晶格层包含d对的一第四氮化铝镓层4x和一第四III-V族材料层4y，第五超晶格层5包含e对的一第五氮化铝镓层5x和一第五III-V族材料层5y。至此完成本发明的超晶格结构。
本发明第一超晶格堆叠层中的第一超晶格层、第二超晶格层和第三超晶格层具有阻挡差排应力垂直向上传递的功能，然而当超过一定对数的第一超晶格层、第二超晶格层和第三超晶格层堆叠之后，其阻挡差排应力垂直向上传递的功能就会降低，因此本发明特意在第一超晶格层、第二超晶格层和第三超晶格层之间设置了应力松弛层，让第一超晶格层、第二超晶格层和第三超晶格层内部的应力得到间隔性地释放，如此即使在形成很多对数的第一超晶格层、第二超晶格层和第三超晶格层的情况下，阻挡差排应力垂直向上传递的能力也不会减低。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种超晶格结构，其特征在于，包含：
基底；
第一超晶格堆叠层，设置在该基底上，该第一超晶格堆叠层包含第一超晶格层、第二超晶格层和第三超晶格层由下至上依序堆叠，其中该第一超晶格层包含a对的第一氮化铝镓层和第一III-V族材料层，该第二超晶格层包含b对的第二氮化铝镓层和第二III-V族材料层，该第三超晶格层包含c对的第三氮化铝镓层和第三III-V族材料层，其中a、b、c为正整数；
两个应力松弛层，分别设置在该第一超晶格层和该第二超晶格层之间、该第二超晶格层和该第三超晶格层之间，各该应力松弛层各自包含III-V族材料层；
第二超晶格堆叠层，设置在该第一超晶格堆叠层上，该第二超晶格堆叠层包含至少一对未掺杂的氮化镓层和掺杂碳的氮化镓层。
2.如权利要求1所述的超晶格结构，其中该第一III-V族材料层为选自氮化铝或氮化镓的其中之一，该第二III-V族材料层为选自氮化铝或氮化镓的其中之一，该第三III-V族材料层为选自氮化铝或氮化镓的其中之一。
3.如权利要求1所述的超晶格结构，其中c>b>a。
4.如权利要求1所述的超晶格结构，其中在该第一超晶格堆叠层中另包含：
第四超晶格层，设置在该第三超晶格层上，其中该第四超晶格层包含d对的第四氮化铝镓层和第四III-V族材料层，d>c，d为正整数；以及
另一个该应力松弛层设置在该第四超晶格层和该第三超晶格层之间。
5.如权利要求1所述的超晶格结构，其中在该第一超晶格堆叠层中另包含：
第四超晶格层和第五超晶格层，依序堆叠在该第三超晶格层上，其中该第四超晶格层包含d对的第四氮化铝镓层和第四III-V族材料层，该第五超晶格层包含e对的第五氮化铝镓层和第五III-V族材料层，e>d>c，d、e为正整数；以及
另两个该应力松弛层分别设置在该第四超晶格层和该第三超晶格层之间以及该第四超晶格层和该第五超晶格层之间。
6.如权利要求1所述的超晶格结构，其中在该第一超晶格堆叠层中另包含：
第四超晶格层，设置在该第三超晶格层上，其中该第四超晶格层包含至少一对的第四氮化铝镓层和第四III-V族材料层；以及
另一个该应力松弛层设置在该第四超晶格层和该第三超晶格层之间。
7.如权利要求1所述的超晶格结构，其中在该第一超晶格堆叠层中另包含：
第四超晶格层和第五超晶格层，依序堆叠在该第三超晶格层上，其中该第四超晶格层包含至少一对的第四氮化铝镓层和第四III-V族材料层，该第五超晶格层包含至少一对的第五氮化铝镓层和第五III-V族材料层；以及
另两个该应力松弛层，分别设置在该第四超晶格层和该第三超晶格层之间以及该第四超晶格层和该第五超晶格层之间。
8.如权利要求1所述的超晶格结构，其中该III-V族材料层包含氮化铝、氮化镓、氮化铟、氮化铝镓、氮化镓铟或氮化铝铟。
9.如权利要求1所述的超晶格结构，其中各该应力松弛层的厚度大于各该应力松弛层的松弛临界厚度(relaxation critical thickness)。
10.如权利要求1所述的超晶格结构，其中各该应力松弛层的厚度介于30纳米至50纳米。
11.如权利要求1所述的超晶格结构，其中在该第二超晶格堆叠层中另包含掺杂硅的氮化镓层。
12.如权利要求1所述的超晶格结构，其中在该第二超晶格堆叠层中另包含掺杂铁的氮化镓层。
13.如权利要求1所述的超晶格结构，另包含：
常关型高电子迁移率晶体管，设置在该第二超晶格堆叠层上，其中该常关型高电子迁移率晶体管包含：
通道层，设置在该第二超晶格堆叠层上；
主动层，设置在该通道层上；以及
P型氮化镓栅极、源极电极和漏极电极，设置在该主动层上。
14.如权利要求1所述的超晶格结构，另包含：
常开型高电子迁移率晶体管，设置在该第二超晶格堆叠层上，其中该常开型高电子迁移率晶体管包含：
通道层，设置在该第二超晶格堆叠层上；
主动层，设置在该通道层上；以及
源极电极和漏极电极，设置在该主动层上。
15.如权利要求1所述的超晶格结构，其中该第一氮化铝镓层的厚度介于20纳米至30纳米，该第二氮化铝镓层的厚度介于20纳米至30纳米，该第三氮化铝镓层的厚度介于20纳米至30纳米。
16.如权利要求1所述的超晶格结构，其中该第一III-V族材料层的厚度介于5纳米至6纳米，该第二III-V族材料层的厚度介于5纳米至6纳米，该第三III-V族材料层的厚度介于5纳米至6纳米。
17.如权利要求1所述的超晶格结构，另包含另一该应力松弛层设置在该第三超晶格层上。
18.如权利要求1所述的超晶格结构，其中该第二超晶格堆叠层中包含多对的该未掺杂的氮化镓层和该掺杂碳的氮化镓层。
CN202110447002.5A 2021-04-25 2021-04-25 超晶格结构 Pending CN115249741A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110447002.5A CN115249741A (zh) 2021-04-25 2021-04-25 超晶格结构
US17/334,837 US20220344474A1 (en) 2021-04-25 2021-05-31 Superlattice structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110447002.5A CN115249741A (zh) 2021-04-25 2021-04-25 超晶格结构

Publications (1)

Publication Number Publication Date
CN115249741A true CN115249741A (zh) 2022-10-28

Family

ID=83693513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110447002.5A Pending CN115249741A (zh) 2021-04-25 2021-04-25 超晶格结构

Country Status (2)

Country Link
US (1) US20220344474A1 (zh)
CN (1) CN115249741A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP6385350B2 (ja) * 2013-07-30 2018-09-05 住友化学株式会社 半導体基板および半導体基板の製造方法
US11239348B2 (en) * 2014-03-17 2022-02-01 Matthew H. Kim Wafer bonded GaN monolithic integrated circuits and methods of manufacture of wafer bonded GaN monolithic integrated circuits
TWI546959B (zh) * 2015-01-21 2016-08-21 國立交通大學 高速電晶體
TWI670851B (zh) * 2015-10-28 2019-09-01 晶元光電股份有限公司 半導體功率元件
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
US10355085B1 (en) * 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
US11114555B2 (en) * 2019-08-20 2021-09-07 Vanguard International Semiconductor Corporation High electron mobility transistor device and methods for forming the same
US20210057561A1 (en) * 2019-08-20 2021-02-25 Vanguard International Semiconductor Corporation High electron mobility transistor device and methods for forming the same

Also Published As

Publication number Publication date
US20220344474A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
JP5004403B2 (ja) 高電子移動度トランジスタ（ｈｅｍｔ）
US9401403B2 (en) Nitride semiconductor structure
US9876102B2 (en) Semiconductor device with multiple carrier channels
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
CN107068746A (zh) Iii族氮化物双向器件
US11742418B2 (en) Semiconductor device
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
CN108198855B (zh) 半导体元件、半导体基底及其形成方法
CN110544716B (zh) Iii-n半导体结构及形成iii-n半导体结构的方法
WO2006031654A2 (en) Hemt device and method of making
US11955519B2 (en) Semiconductor device with strain relaxed layer
CN112436056B (zh) 高电子迁移率晶体管
JP4474292B2 (ja) 半導体装置
WO2023024549A1 (zh) GaN基HEMT器件、器件外延结构及其制备方法
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
US10566183B2 (en) Method of manufacturing semiconductor device and the semiconductor device
US11990518B2 (en) Semiconductor device and fabricating method thereof
CN115249741A (zh) 超晶格结构
US20230207679A1 (en) Complementary high electron mobility transistor
JP2008098298A (ja) 化合物半導体デバイス
US20230299146A1 (en) Semiconductor structures
JP2010177416A (ja) 窒化物半導体装置
US20230170408A1 (en) Semiconductor structures and manufacturing methods thereof
JP2021086878A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャル基板ならびにヘテロ接合バイポーラトランジスタ
JP2015222816A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination