JP2021086878A - ヘテロ接合バイポーラトランジスタ用エピタキシャル基板ならびにヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ用エピタキシャル基板ならびにヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2021086878A JP2021086878A JP2019213233A JP2019213233A JP2021086878A JP 2021086878 A JP2021086878 A JP 2021086878A JP 2019213233 A JP2019213233 A JP 2019213233A JP 2019213233 A JP2019213233 A JP 2019213233A JP 2021086878 A JP2021086878 A JP 2021086878A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- layer
- epitaxial substrate
- heterojunction bipolar
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【課題】従来構成のGaN系HBTでは、高性能で且つ高信頼性を有するデバイスの実現が困難という課題を解決し、格子歪みの増大を防ぎながらバンドギャップを大きくできるヘテロ接合バイポーラトランジスタ用エピタキシャル基板と、それを用いたヘテロ接合バイポーラトランジスタを提供すること。【解決手段】ウルツ鉱型結晶構造を有するIII族窒化半導体が、下層から順にコレクタ層、ベース層、エミッタ層と+c軸方向に積層した構造からなり、前記エミッタ層にはAl、Ga、Inのいずれもが主成分元素として含まれる、ヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。【選択図】図1
Description
本発明は、ヘテロ接合バイポーラトランジスタに関する。
高周波トランジスタは、移動体通信システムにおける増幅器のほか、衛星通信や自動車間衝突防止システムといった幅広い分野で用いられている。その技術動向としては、移動体通信機器の堅調な市場推移、トラフィック量増加に伴う利用電波帯域の拡張、レーダを搭載した自動車の増加、IoTや無線電力伝送システムの本格実用化、など多様な分野で社会的ニーズが高まると予測されている。こうした中、次世代の高周波トランジスタとしては、ミリ波レベルの高周波域においても高出力・高利得であって、且つ、より低雑音でリニアリティの優れるデバイスが望まれている。
ワイドバンドギャップ半導体のIII族窒化物(GaN系)材料を用いた高周波トランジスタとしては、これまで「高電子移動度トランジスタ(High-Electron-Mobility Transistor:HEMT)」と呼ばれるデバイス形態について活発な研究開発がなされてきた。GaN系HEMTは、従来のGaAs系HEMTを超える高出力の高周波デバイスとして開発が進み、現在までに携帯電話基地局の増幅器や衛星通信システムなどの分野で実用化されてきた。一方、HEMTは、半導体結晶の積層界面に沿って横方向に電子を走行させる構成であるため、導通断面積を大きく出来ず、現状以上の大電流化・高出力化が困難であること、HEMTに用いられるAlGaN/GaN積層構造では、表面側のAlGaN結晶に大きな格子歪みが内在しておりデバイスの信頼性に懸念がある、といった課題が指摘されてきた。こうしたことから、将来の多様なニーズに対応できる高周波トランジスタとしてGaN系HEMT以外のデバイスコンセプト、具体的には、非特許文献1、2に記載のGaN系ヘテロ接合バイポーラトランジスタ(Heterojunction Bipolar Transistor:HBT)に対する期待が高まっている。
HEMTとは異なる原理で動作するHBTは、デバイスチップの縦方向(厚み方向)を主電流の導通経路としており、電流増幅率を落とさずに動作速度を向上させられる。このため、HEMTよりも高い電流密度でありながら高周波動作が可能で、且つ、低雑音でリニアリティに優れるといった特長を有している。こうした特長を持つHBTは、GaAs系半導体では既に実用化されており、携帯電話端末の増幅器等に広く用いられているほか、近年では車載ミリ波レーダの電圧制御発振器として採用されている。しかし、ミリ波応用においては、GaAsの物性に起因する利得・出力面での性能不足が顕在化しており、それを補うために多段増幅化による対応がなされてはいるが、回路構成・システムが大型化・複雑化するという問題が生じていた。こうしたことから、GaAsよりも大電力を取り扱えるGaN系HBTの登場が期待されるようになっている。
特許文献1には、コレクタ層、ベース層及びエミッタ層を備えるバイポーラトランジスタであり、コレクタ層が、第1窒化ガリウム系半導体層であり、エミッタ層が、第3窒化ガリウム系半導体層である場合や、インジウム組成が傾斜した組成傾斜層である場合が記載されている。
非特許文献1、2は、GaN系半導体を用いたHBTに関する典型的な構成を示している。これらの記載内容によると、従来のGaN系HBTとしては、エミッタ/ベースの組合わせとしてAlGaN/GaNやGaN/GaInNが選ばれてきた。これは、GaNとAlNの混相であるAlGaNでは、AlN比を増加することでAlGaNのバンドギャップがGaNよりも大きくなること、同様に、GaInN混晶のInN比を増加するとGaInNのバンドギャップがGaNよりも小さくなることによる。
Xing et al., IEEE Electron Device Letters 24 (2003) 141.
Makimoto and kumakura, Electronics and Communications in Japan, Part 2, 89 (2006) 20.
結晶成長の観点から注意が必要な事項として、以下の2点がしばしば指摘されている。すなわち、まず一般に、GaN上のAlGaNや、InGaN上のGaNなど、異種材料をエピタキシャル成長技術で積層する場合、上層材料の積層面方向の格子長(ウルツ鉱型のGaN系半導体の場合はa軸長)は下層材料の格子長を引き継いで成長する。そして、次にAlGaNやGaInNのような三元系の窒化物混晶では、バンドギャップの増加に伴い、本来の格子定数が単調減少するという関係がある。すなわち、AlGaN/GaNの組み合わせでは、エミッタAlGaN層の本来のa軸長はベース層GaNのa軸長よりも短いが、実際のAlGaN層はGaN層のa軸長を引き継いで成長する。結果としてAlGaN層はa軸方向に格子が引っ張られ歪んだ形になる。同様に、GaN/InGaNの場合にでも、エミッタGaN層はa軸方向に格子が引っ張られ歪んだ形になる。
上記の結果として、従来構成のGaN系HBTでは、エミッタ層のバンドギャップを大きくすればするほど歪みが大きくなり、反対に歪みを小さくしようとするとベース層とのバンドギャップ差が確保できない、という背反事項があった。一般に、積層面方向に結晶が引っ張られる場合、その内部応力に起因してマイクロクラックやミスフィット転位が発生しやすくなるため、結晶品質が劣化、ひいてはデバイスの信頼性が大きく損なわれる可能性がある。以上より、現状では、従来構成のGaN系HBTでは、高性能で且つ高信頼性を有するデバイスの実現が困難という課題があった。
本発明は上記課題を解決し、格子歪みの増大を防ぎながらバンドギャップを大きくできるヘテロ接合バイポーラトランジスタ用エピタキシャル基板と、それを用いたヘテロ接合バイポーラトランジスタを提供する。
本発明は上記課題を解決し、格子歪みの増大を防ぎながらバンドギャップを大きくできるヘテロ接合バイポーラトランジスタ用エピタキシャル基板と、それを用いたヘテロ接合バイポーラトランジスタを提供する。
(1)ウルツ鉱型結晶構造を有するIII族窒化半導体が、下層から順にコレクタ層、ベース層、エミッタ層と+c軸方向に積層した構造からなり、前記エミッタ層にはAl、Ga、Inのいずれもが主成分元素として含まれる、ヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(2)前記エミッタ層の元素組成が化学式AlXGayIn1−(x+y)N(0<x<1、0≦y<1)で表され、前記エミッタ層の面内格子歪みεxxが−1%≦εxx≦0である、(1)に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
なお、εxxは、正の値のとき面内引張歪みを、負の値のとき面内圧縮歪みを示す
(3)前記ベース層結晶におけるa軸長がa0であらわされるとき、前記エミッタ層であるAlxGayIn1−(x+y)N(0<x<1、0≦y<1)の組成が数式(1)で表される、(2)に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(数1)
数式(1)に従えば、任意のAlN混晶比x値についてAlGaInN層の組成範囲を規定することができる。
(4)前記ベース層の主成分元素にGaとInが含まれる、(1)〜(3)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(5)前記ベース層の主成分組成がGaNである、(1)〜(4)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(6)前記エミッタ層を構成する結晶は積層面方向に引張歪みを内包していない、(1)〜(5)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(7)(1)〜(6)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板を用いて作製された、ヘテロ接合バイポーラトランジスタである。
(2)前記エミッタ層の元素組成が化学式AlXGayIn1−(x+y)N(0<x<1、0≦y<1)で表され、前記エミッタ層の面内格子歪みεxxが−1%≦εxx≦0である、(1)に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
なお、εxxは、正の値のとき面内引張歪みを、負の値のとき面内圧縮歪みを示す
(3)前記ベース層結晶におけるa軸長がa0であらわされるとき、前記エミッタ層であるAlxGayIn1−(x+y)N(0<x<1、0≦y<1)の組成が数式(1)で表される、(2)に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(数1)
数式(1)に従えば、任意のAlN混晶比x値についてAlGaInN層の組成範囲を規定することができる。
(4)前記ベース層の主成分元素にGaとInが含まれる、(1)〜(3)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(5)前記ベース層の主成分組成がGaNである、(1)〜(4)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(6)前記エミッタ層を構成する結晶は積層面方向に引張歪みを内包していない、(1)〜(5)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板である。
(7)(1)〜(6)の何れか1つに記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板を用いて作製された、ヘテロ接合バイポーラトランジスタである。
本発明によるヘテロ接合バイポーラトランジスタ用エピタキシャル基板と、それを用いたヘテロ接合バイポーラトランジスタは、格子歪みの増大を防ぎながらバンドギャップを大きくできるという効果を奏する。
発明者らは、高性能のGaN系HBTを提供するための技術として、ベース層であるGaNやGaInNに対し、少なくともa軸方向に引張応力を内包しない組成、換言すればベース層結晶のa軸長に格子整合して成長する組成、あるいはベース層結晶のa軸方向に圧縮歪みを内包する四元混晶系AlGaInNをエミッタ層とするHBT構造を発明した。すなわち、所定の組成範囲のAlGaInN結晶をエミッタ層とすることにより、結晶品質が劣化することなくHBT型の積層構造を形成できるため、高性能・高信頼性のHBTを実現できる。
(実施例1〜10、比較例1〜4)
図1には、典型的なHBTの断面模式図を示す。六方晶ウルツ鉱型を安定な結晶構造とするGaN系半導体を用いてHBTを構成しようとする場合、六方晶のc軸方向に沿って下から順番に、コレクタ層(設計によってはサブコレクタ層を含む)、ベース層、エミッタ層を、エピタキシャル成長技術を用いて積層する。ここで、HBTの構造的特徴として、エミッタ層を構成する半導体のバンドギャップが、ベース層を構成する半導体のバンドギャップより大きくなければならない。このような構成とすることで、ベースからエミッタへのキャリア注入を抑制し高周波動作を実現することが出来る。
図1には、典型的なHBTの断面模式図を示す。六方晶ウルツ鉱型を安定な結晶構造とするGaN系半導体を用いてHBTを構成しようとする場合、六方晶のc軸方向に沿って下から順番に、コレクタ層(設計によってはサブコレクタ層を含む)、ベース層、エミッタ層を、エピタキシャル成長技術を用いて積層する。ここで、HBTの構造的特徴として、エミッタ層を構成する半導体のバンドギャップが、ベース層を構成する半導体のバンドギャップより大きくなければならない。このような構成とすることで、ベースからエミッタへのキャリア注入を抑制し高周波動作を実現することが出来る。
(サファイア基板上への基本構成)
図2には、直径2インチの単結晶サファイア基板上に、有機金属気相成長法(MOCVD法)を用いて作製したなHBT構造を示した。なお、この積層構造は、下から順番に、低温成長GaNバッファ層(厚さ30nm)、ノンドープGaN層(厚さ2μm)、Siを5×1018/cm3ドープしたn型GaNサブコレクタ層(500nm)、Siを2×1017/cm3ドープしたn型GaNコレクタ層(200nm)、Mgを1×1020/cm3ドープしたp型GaNベース層(100nm)と、その上層にSiを2×1019/cm3ドープした様々な混晶組成のAlGaInNエミッタ層(100nm)からなっている。
図2には、直径2インチの単結晶サファイア基板上に、有機金属気相成長法(MOCVD法)を用いて作製したなHBT構造を示した。なお、この積層構造は、下から順番に、低温成長GaNバッファ層(厚さ30nm)、ノンドープGaN層(厚さ2μm)、Siを5×1018/cm3ドープしたn型GaNサブコレクタ層(500nm)、Siを2×1017/cm3ドープしたn型GaNコレクタ層(200nm)、Mgを1×1020/cm3ドープしたp型GaNベース層(100nm)と、その上層にSiを2×1019/cm3ドープした様々な混晶組成のAlGaInNエミッタ層(100nm)からなっている。
表1には、作製したエピタキシャル基板におけるエミッタ組成をラザフォード後方散乱法で、そのa軸長と格子歪みをX線回折法で調べた結果を示した。その結果、試料番号1−1から1−10まで(実施例1〜10)の10試料については、そのエミッタ組成が数式(1)の範囲内であり、また、面内圧縮方向の格子歪みを内包していることが確認できた。
図3(A)には、試料番号1−1から1−10まで(実施例1〜10)の10試料に対する光学顕微鏡での表面状態、同(B)試料番号1−11〜1−14まで(比較例1〜4)の4試料に対する光学顕微鏡での表面状態検査を、それぞれ示した。試料番号1−1から1−10まで(実施例1〜10)の10試料については、図3(A)に示すような平坦な表面が得られたのに対し、試料番号1−11〜1−14まで(比較例1〜4)の4試料については、同(B)に示すような表面クラックが発生していることが確認された。このクラックは、形成したエミッタ層が面内引張方向の歪みを内包したために発生したものと推察される。
図4には、実施例1〜10のHBT素子の構造を示した。その手順は次のようである。作製したエピタキシャル基板に対して、まず、第1の工程として、フォトリソグラフィ技術と反応性イオンエッチング法を用いて、ベース電極、ならびにコレクタ電極を形成する部位のエッチング処理を施した。このとき、エッチングにより除去されなかった最上層部は、エミッタ電極を形成する部位に相当しており、1辺が0.1mmの正方形構造となっている。
第2の工程として、ベース層領域にドープしたアクセプタ元素Mgのイオン化のために窒素雰囲気中700℃中の熱処理を45分間施した。続いて、第3の工程として、エミッタ電極、コレクタ電極の形成領域に、フォトリソグラフィ技術と電子ビーム蒸着法によって下から順にTi/Al/Ni/Au(厚さ15/60/12/60nm)からなる多層金属膜パターンを形成、その後、窒素雰囲気中750℃の熱処理を1分間施すことで、各々の領域においてn型オーミック電極を得た。
次に、第4の工程として、フォトリソグラフィ技術と電子ビーム蒸着法を用いてベース電極形成領域に下から順にNi/Au(厚さ5/60nm)からなる2層金属膜パターンを形成した後、酸素雰囲気中600℃の熱処理を5分間施すことによってp型オーミック電極を得た。最後に、エミッタ、ベース、コレクタ層の上層にNi/Au(厚さ10/200nm)からなるパッド金属を形成した。
表2には、このように作製したHBT素子のトランジスタ特性の評価を行った結果を示している。表2に示すように、試料番号1−1から1−10まで(実施例1〜10)のエピタキシャル基板を用いて作製したHBT素子はいずれもが良好なトランジスタ特性を示した。
(膜厚範囲、実施例11〜13)
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図5に示すようなHBT構造を作製した(実施例11〜13)。なお、この積層構造は、エミッタ層に、Siを2×1019/cm3ドープした、膜厚の異なるAl0.45Ga0.44In0.11N(50nm(実施例11)、150nm(実施例12)、200nm(実施例13)の計3水準)を用いたこと以外、実施例1〜10と同様な構成となっている。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例1の試料番号1−1から1−10まで(実施例1〜10)の10試料と同様、平坦な表面が得られていることを確認した。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図5に示すようなHBT構造を作製した(実施例11〜13)。なお、この積層構造は、エミッタ層に、Siを2×1019/cm3ドープした、膜厚の異なるAl0.45Ga0.44In0.11N(50nm(実施例11)、150nm(実施例12)、200nm(実施例13)の計3水準)を用いたこと以外、実施例1〜10と同様な構成となっている。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例1の試料番号1−1から1−10まで(実施例1〜10)の10試料と同様、平坦な表面が得られていることを確認した。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
(自立GaN基板上→ベース層の格子定数が変化、実施例14)
直径2インチのn型GaN自立基板上に、MOCVD法を用いて図6に示すようなHBT構造を成長した。なお、この積層構造は、下から順番に、Siを5×1017/cm3ドープしたn型GaNコレクタ層(200nm)、Mgを1×1020/cm3ドープしたp型GaNベース層(100nm)、Siを2×1019/cm3ドープしたAl0.45Ga0.44In0.11Nエミッタ層(100nm)からなる。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例の試料番号1−1から1−10まで(実施例1〜10)の10試料と同様、平坦な表面が得られていることを確認した。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
直径2インチのn型GaN自立基板上に、MOCVD法を用いて図6に示すようなHBT構造を成長した。なお、この積層構造は、下から順番に、Siを5×1017/cm3ドープしたn型GaNコレクタ層(200nm)、Mgを1×1020/cm3ドープしたp型GaNベース層(100nm)、Siを2×1019/cm3ドープしたAl0.45Ga0.44In0.11Nエミッタ層(100nm)からなる。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例の試料番号1−1から1−10まで(実施例1〜10)の10試料と同様、平坦な表面が得られていることを確認した。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
(ベース層がGaInN→ベース層の格子定数が変化、実施例15)
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図7に示すHBT構造を成長した(実施例15)。なお、この積層構造は、下から順番に、低温成長GaNバッファ層(厚さ30nm)、ノンドープGaN層(厚さ2μm)、Siを5×1018/cm3ドープしたn型GaNサブコレクタ層(500nm)、Siを5×1017/cm3ドープしたn型GaNコレクタ層(200nm)、ノンドープのGaN→Ga0.95In0.05N傾斜組成層(50nm)、Mgを1×1020/cm3ドープしたp型Ga0.95In0.05Nベース層(100nm)、Siを2×1019/cm3ドープしたAl0.37Ga0.50In0.13Nエミッタ層(100nm)からなる。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例1の試料番号1−1から1−10まで(実施例1〜10)の10試料と同様、平坦な表面が得られていることを確認した。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図7に示すHBT構造を成長した(実施例15)。なお、この積層構造は、下から順番に、低温成長GaNバッファ層(厚さ30nm)、ノンドープGaN層(厚さ2μm)、Siを5×1018/cm3ドープしたn型GaNサブコレクタ層(500nm)、Siを5×1017/cm3ドープしたn型GaNコレクタ層(200nm)、ノンドープのGaN→Ga0.95In0.05N傾斜組成層(50nm)、Mgを1×1020/cm3ドープしたp型Ga0.95In0.05Nベース層(100nm)、Siを2×1019/cm3ドープしたAl0.37Ga0.50In0.13Nエミッタ層(100nm)からなる。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例1の試料番号1−1から1−10まで(実施例1〜10)の10試料と同様、平坦な表面が得られていることを確認した。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
(エミッタ/ベースがAlGaN/GaN、比較例5)
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図8に示すHBT構造を成長した。なお、この積層構造は、エミッタ層にSiを2×1019/cm3ドープしたAl0.15Ga0.75N(100nm)を用いたこと以外、実施例1〜10と同様な構成となっている。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、試料番号1−11から1−14まで(比較例1〜4)の4試料と同様、表面にクラックが発生していることを確認した。このクラックは、形成したエミッタ層が面内引張方向の歪みを内包したために発生したものと推察される。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
以上、実施例11〜15と比較例5、6によるエピタキシャル膜の評価結果を表3に示す。ここに示すように、本発明で指定した範囲の構造を有する実施例11〜15については、いずれも表面クラックの無い良好なエピタキシャル構造が得られていることが明らかである。
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図8に示すHBT構造を成長した。なお、この積層構造は、エミッタ層にSiを2×1019/cm3ドープしたAl0.15Ga0.75N(100nm)を用いたこと以外、実施例1〜10と同様な構成となっている。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、試料番号1−11から1−14まで(比較例1〜4)の4試料と同様、表面にクラックが発生していることを確認した。このクラックは、形成したエミッタ層が面内引張方向の歪みを内包したために発生したものと推察される。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
以上、実施例11〜15と比較例5、6によるエピタキシャル膜の評価結果を表3に示す。ここに示すように、本発明で指定した範囲の構造を有する実施例11〜15については、いずれも表面クラックの無い良好なエピタキシャル構造が得られていることが明らかである。
(エミッタ/ベースがGaN/GaInN、比較例6)
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図9に示すHBT構造を成長した。なお、この積層構造は、エミッタ層にSiを2×1019/cm3ドープしたGaN(100nm)を用いたこと以外、実施例15と同様な構成となっている。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例1の試料番号1−11から1−14まで(比較例1〜4)の4試料と同様、表面にクラックが発生していることを確認した。このクラックは、形成したエミッタ層が面内引張方向の歪みを内包したために発生したものと推察される。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
以上、実施例11〜15と比較例5、6によるエピタキシャル膜の評価結果を表4に示す。ここに示すように、本発明で指定した範囲の構造を有する実施例11〜15については、いずれも表面クラックの無い良好なエピタキシャル構造が得られていることが明らかである。
直径2インチの単結晶サファイア基板上に、MOCVD法を用いて図9に示すHBT構造を成長した。なお、この積層構造は、エミッタ層にSiを2×1019/cm3ドープしたGaN(100nm)を用いたこと以外、実施例15と同様な構成となっている。作製したエピタキシャル基板について、光学顕微鏡での表面状態検査を行ったところ、実施例1の試料番号1−11から1−14まで(比較例1〜4)の4試料と同様、表面にクラックが発生していることを確認した。このクラックは、形成したエミッタ層が面内引張方向の歪みを内包したために発生したものと推察される。
このように作製したエピタキシャル基板に対して、フォトリソグラフィ技術を用い、実施例1〜10と同様の手順でHBT素子を作製しその特性評価を行った。
以上、実施例11〜15と比較例5、6によるエピタキシャル膜の評価結果を表4に示す。ここに示すように、本発明で指定した範囲の構造を有する実施例11〜15については、いずれも表面クラックの無い良好なエピタキシャル構造が得られていることが明らかである。
HBTは、GaAs系半導体では既に実用化されており、携帯電話端末の増幅器等に広く用いられているほか、近年では車載ミリ波レーダの電圧制御発振器として採用されている。しかし、ミリ波応用においては、GaAsの物性に起因する利得・出力面での性能不足が顕在化しており、それを補うために多段増幅化による対応がなされているが、回路構成・システムが大型化・複雑化するという問題が生じていた。こうしたことから、GaAsよりも大電力を取り扱えるGaN系HBTの登場が期待されるようになっている。
Claims (7)
- ウルツ鉱型結晶構造を有するIII族窒化半導体が、下層から順にコレクタ層、ベース層、エミッタ層と+c軸方向に積層した構造からなり、前記エミッタ層にはAl、Ga、Inのいずれもが主成分元素として含まれる、ヘテロ接合バイポーラトランジスタ用エピタキシャル基板。
- 前記エミッタ層の元素組成が化学式AlXGayIn1−(x+y)N (0<x<1、0≦y<1)で表され、前記エミッタ層の面内格子歪みεxxが−1%≦εxx≦0である、請求項1に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板。
- 前記ベース層の主成分元素にGaとInが含まれる、請求項1〜3の何れか1項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板。
- 前記ベース層の主成分組成がGaNである、請求項1〜4の何れか1項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板。
- 前記エミッタ層を構成する結晶は積層面方向に引張歪みを内包していない、請求項1〜5の何れか1項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板。
- 請求項1〜6の何れか1項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャル基板を用いて作製された、ヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019213233A JP2021086878A (ja) | 2019-11-26 | 2019-11-26 | ヘテロ接合バイポーラトランジスタ用エピタキシャル基板ならびにヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019213233A JP2021086878A (ja) | 2019-11-26 | 2019-11-26 | ヘテロ接合バイポーラトランジスタ用エピタキシャル基板ならびにヘテロ接合バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021086878A true JP2021086878A (ja) | 2021-06-03 |
Family
ID=76088131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019213233A Pending JP2021086878A (ja) | 2019-11-26 | 2019-11-26 | ヘテロ接合バイポーラトランジスタ用エピタキシャル基板ならびにヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021086878A (ja) |
-
2019
- 2019-11-26 JP JP2019213233A patent/JP2021086878A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8188513B2 (en) | Nanowire and larger GaN based HEMTS | |
US7662682B2 (en) | Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates | |
CN107946358A (zh) | 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 | |
US9112010B2 (en) | Nitride-based semiconductor device | |
JP2005509274A (ja) | バリア/スペーサ層を有するiii族窒化物系の高電子移動度トランジスタ(hemt) | |
KR20030023742A (ko) | 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그제조 방법 | |
JP2006278570A (ja) | ショットキーダイオード、電界効果トランジスタおよびその製造方法 | |
KR20150085724A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2003151996A (ja) | 2次元電子ガスを用いた電子デバイス | |
JP2002359255A (ja) | 半導体素子 | |
JP2008016615A (ja) | バイポーラトランジスタ | |
JP2019021704A (ja) | 化合物半導体装置及びその製造方法 | |
US20210050422A1 (en) | Epitaxial structure | |
CN112133749A (zh) | 一种p型帽层增强型hemt器件及其制备方法 | |
CN113793868B (zh) | GaN基HEMT器件、器件外延结构及其制备方法 | |
US20060003556A1 (en) | Method of growing semi-insulating GaN layer | |
JP7147972B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 | |
CN112201689B (zh) | 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法 | |
TWI523148B (zh) | 提升高電子遷移率電晶體元件崩潰電壓的方法 | |
CN107170800A (zh) | 一种复合钝化层栅场板GaN HEMT元胞结构及器件 | |
KR20150000753A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2006032524A (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法 | |
CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
JP2021086878A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャル基板ならびにヘテロ接合バイポーラトランジスタ | |
JP2005183936A (ja) | バイポーラトランジスタ |