CN103460360A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN103460360A
CN103460360A CN2012800073849A CN201280007384A CN103460360A CN 103460360 A CN103460360 A CN 103460360A CN 2012800073849 A CN2012800073849 A CN 2012800073849A CN 201280007384 A CN201280007384 A CN 201280007384A CN 103460360 A CN103460360 A CN 103460360A
Authority
CN
China
Prior art keywords
semiconductor layer
lattice constant
layer
buffering area
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800073849A
Other languages
English (en)
Inventor
古川拓也
加藤祯宏
岩见正之
内海诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Publication of CN103460360A publication Critical patent/CN103460360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供可厚膜化、翘曲小、且漏泄电流小的半导体元件。其包括：基板、在基板的上方形成的第一缓冲区、在第一缓冲区上形成的第二缓冲区、在第二缓冲区上形成的活性层、在活性层上形成的至少两个电极；第一缓冲区至少包括一层依次层积有第一半导体层、第二半导体层的复合层；第二缓冲区至少包括一层依次层积有第三半导体层、第四半导体层、第五半导体层的复合层；第四半导体层的晶格常数具有第三半导体层与第五半导体层之间的晶格常数。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件及其制造方法。
背景技术
一直以来，已知有在硅基板上设置重复形成了AlN层和GaN层的缓冲区，并在其上形成了氮化物类半导体区的半导体元件。该缓冲区，具有缓和硅基板与氮化物类半导体区之间的晶格常数差或热膨胀系数差，从而降低裂纹的发生或位错的功能。但如果在AlN层和GaN层的异质结界面中生成二维电子气的话，则经由该二维电子气向半导体元件流通漏泄电流。为了降低该漏泄电流，有在AlN层与GaN层之间设置AlGaN层的方法的发明(如，参照专利文献1)。
现有技术文献
专利文献
专利文献1专利第四525894号公报
发明内容
本发明要解决的技术问题
然而，在现有的方法中，很难控制因缓冲区而产生的半导体元件的翘曲。因缓冲区而产生的翘曲量，与缓冲区的薄膜厚度和缓冲区的各层的材料相关。由于考虑到元件的耐压等因素预先确定了缓冲区的薄膜厚度，因此难以为了调整翘曲量而调整缓冲区的薄膜厚度。因此，如现有一样，如果反复层积AlN层、GaN层及AlGaN层形成缓冲区，则很难调整翘曲量。
解决技术问题的技术手段
在本发明的第一方式中，提供一种半导体元件，其包括基板、在基板的上方形成的第一缓冲区、在第一缓冲区上形成的第二缓冲区、在第二缓冲区上形成的活性层、在活性层上形成的至少两个电极；第一缓冲区至少包括一层复合层，该复合层依次层积具有第一晶格常数的第一半导体层、具有与第一晶格常数不同的第二晶格常数的第二半导体层而成；第二缓冲区至少包括一层复合层，该复合层依次层积具有与第一晶格常数大体上相等的第三晶格常数的第三半导体层、具有第四晶格常数的第四半导体层、以及具有与第二晶格常数大体上相等的第五晶格常数的第五半导体层而成；所述第四晶格常数具有第三晶格常数和第五晶格常数之间的值。
在本发明的第二方式中，提供一种半导体元件的制造方法，其包括准备基板的工序、在基板的上方形成第一缓冲区的工序、在第一缓冲区上形成第二缓冲区的工序、在第二缓冲区上形成活性层的工序、在活性层上形成至少两个电极的工序；形成第一缓冲区的工序，具有包括至少重复一次下述周期的工序，所述周期依次包括：形成具有第一晶格常数的第一半导体层的工序、形成具有与第一晶格常数不同的第二晶格常数的第二半导体层的工序；形成第二缓冲区的工序，具有包括至少重复一次下述周期的工序，所述周期依次包括形成具有与第一晶格常数大体上相等的第三晶格常数的第三半导体层的工序、形成具有第四晶格常数的第四半导体层的工序、形成具有与第二晶格常数大体上相等的第五晶格常数的第五半导体层的工序；第四晶格常数，具有第三晶格常数与所述第五晶格常数之间的值。
此外，上述内容，并非列举了本发明所必需的全部特征。同时，这些特征群的辅助组合，也能形成发明。
附图说明
图1是本发明的第一实施方式的半导体元件的剖面图。
图2是对在基板上生长外延生长层的过程中的晶片整体的翘曲方向和翘曲量进行说明的说明图。
图3表示图1所示的半导体元件的第二缓冲区的薄膜厚度方向中的Al组成比的变化。
图4表示依次层积GaN层和AlN层的层积结构的深度方向上的能带图。
图5表示图1所示的半导体元件的第二缓冲区的深度方向上的能带图。
图6表示图1所示的半导体元件的第四半导体层中的Al组成比变化的其他例子。
图7表示图1所示的半导体元件的第四半导体层中的Al组成比变化的其他例子。
图8表示图1所示的半导体元件的第四半导体层中的Al组成比变化的其他例子。
图9表示图1所示的半导体元件的第四半导体层中的Al组成比变化的其他例子。
图10表示图1所示的半导体元件的第四半导体层中的Al组成比变化的其他例子。
图11表示图1所示的半导体元件的第四半导体层中的Al组成比变化的其他例子。
图12表示图1所示的半导体元件的第四半导体层中的Al组成比变化的其他例子。
图13表示本发明的第二实施方式的半导体元件的剖面图。
图14表示图13所示半导体元件的第二缓冲区中的膜厚度方向的Al组成比的变化。
图15表示图13所示的半导体元件的第四半导体层及第六半导体层中的Al组成比变化的其他例子。
图16表示图13所示的半导体元件的第四半导体层及第六半导体层中的Al组成比变化的其他例子。
图17表示图13所示的半导体元件的第四半导体层及第六半导体层中的Al组成比变化的其他例子。
图18表示图13所示的半导体元件的第四半导体层及第六半导体层中的Al组成比变化的其他例子。
图19表示图13所示的半导体元件的第四半导体层及第六半导体层中的Al组成比变化的其他例子。
图20表示图13所示的半导体元件的第四半导体层及第六半导体层中的Al组成比变化的其他例子。
图21表示图13所示的半导体元件的第四半导体层及第六半导体层中的Al组成比变化的其他例子。
图22表示图13所示的半导体元件在第四半导体层或第六半导体与邻接的层之间的边界，形成非常薄的半导体层时的Al组成比变化的例子。
图23表示图13所示的半导体元件在第四半导体层或第六半导体层与邻接的层之间的边界，形成非常薄的半导体层时的Al组成比变化的其他例子。
图24表示图13所示的半导体元件在第四半导体层或第六半导体层与邻接的层之间的边界中，形成非常薄的半导体层时的Al组成比变化的其他例子。
图25表示改变图13所示的半导体元件的第二缓冲区中的每一复合层的第四半导体层及第六半导体层的层厚的例子。
图26表示图13所示的半导体元件的各复合层中第四半导体层42及第六半导体层44的层厚的关系。
图27表示使图13所示的半导体元件的膜总厚度为固定且总复合层数为12，并仅改变第二缓冲区的复合层数时，AlGaN层数与漏泄电流以及翘曲量的关系。
图28表示图13所示的半导体元件的第二缓冲区的第四半导体层及第六半导体层的厚度与漏泄电流的关系。
图29表示将图13所示的半导体元件的第五半导体层全层替换为AlGaN时，第五半导体层的Al的组成比与漏泄电流的关系。
图30表示在图13所示的半导体元件的第二半导体层及第五半导体层中掺杂的C浓度与漏泄电流的关系。
图31表示在图13所示的半导体元件的第一半导体层及第三半导体层中掺杂的C浓度与漏泄电流的关系。
图32表示在图13所示半导体元件的第一缓冲区的第一半导体层的层厚及复合层数、第二缓冲区的复合层数及第三半导体层的层厚为不相的例1～例5。
图33表示图32所示的例1～例5的翘曲量及漏泄电流的测定结果。
附图标记
10.基板，20.夹层，30.第一缓冲区，31.第一半导体层，32.第二半导体层，40.第二缓冲区，41.第三半导体层，42.第四半导体层，43.第五半导体层，44.第六半导体层，50.电子迁移层，52.AlN层，54.GaN层，56.三角势，60.电子供给层，62、64.层，70.活性层，72.源极电极，74.栅极电极，76.漏极电极，100、200.半导体元件。
具体实施方式
以下，通过本发明的实施的方式说明本发明的一个侧面，但以下的实施方式并非限定本发明的权利要求范围，另外在实施方式中所说明的全部特征的组合也并不限定于解决技术问题的必须手段。
图1，是本发明的第一实施方式的半导体元件100的剖面图。在这里，作为半导体元件100，以HEMT为例进行了说明，但不限定于此。半导体元件100包括：基板10、夹层20、在基板10的上方形成的第一缓冲区30、在第一缓冲区上形成的第二缓冲区40、在第二缓冲区40上形成的活性层70、在活性层70上形成的至少两个电极(本例中为源极电极72、栅极电极74、漏极电极76)。
基板10，具有作为第一缓冲区30、第二缓冲区40及活性层70的支承体的作用。基板10的主表面可以是(111)面的硅单晶基板。主表面，是指层积第一缓冲区30、第二缓冲区40的面。基板10例如直径约为10cm。
夹层20合金防止层具有防止基板10与第一缓冲区30间化学反应的作用。夹层20，例如是无掺杂的AlN。夹层20的晶格常数，最好比基板10小。同时，夹层20的热膨胀系数，最好比基板10大。基板10为硅基板时，晶格常数是0.384nm，热膨胀系数为3.59×10-6/K。同时，夹层20为AlN时，夹层20的晶格常数为0.3112nm，热膨胀系数为4.2×10-6/K。同时，夹层20的厚度，例如为40nm。
第一缓冲区30，至少具有一层复合层，该复合层依次层积具有第一晶格常数的第一半导体层31、具有第二晶格常数的第二半导体层32。第二晶格常数与第一晶格常数不同。第一半导体层31，形成在夹层20上面。第一半导体层31，可以具有比基板10的晶格常数小的第一晶格常数。同时，第一半导体层31，也可以具有比基板10大的热膨胀系数。第一半导体层31包含Alx1Iny1Ga1-x1-y1N（其中、0≤x1＜1、0≤y1≤1、x1＋y1≤1）。第一半导体层31，例如为GaN。该情况下，第一半导体层31的第一晶格常数为0.3189nm，热膨胀系数为5.59×10-6/K。
第二半导体层32与第一半导体层31相接，并形成在其之上。第二半导体层32可以有比第一半导体层31的晶格常数小的第二晶格常数。同时，第二半导体层32可以具有比基板10还大的热膨胀系数。第二半导体层32包括Alx2Iny2Ga1-x2-y2N(其中，0＜x2≤1、0≤y2≤1、x2＋y2≤1)。第二半导体层32，例如为AlN。该情况下，第二半导体层32的第二晶格常数为0.3112nm、热膨胀系数为4.2×10-6/K。
第一缓冲区30，缓和因基板10与活性层70之间的晶格常数差及热膨胀系数差引起的变形。同时，第一缓冲区30调整外延生长结束后外延生长基板的翘曲。第一缓冲区30，例如有6层依次层积有第一半导体层31和第二半导体层32的复合层。
在各自的复合层中，第一半导体层31的层厚可以不同。第一半导体层31的薄膜厚度，可以随着远离基板10而增大。例如第一半导体层31的薄膜厚度，从基板10侧开始，依次为130nm、150nm、180nm、210nm、250nm、300nm。第二半导体层32的层厚，例如，可以是固定的60nm。
第二缓冲区40，至少包括一层下述复合层，该复合层依次层积具有第三晶格常数的第三半导体层41、具有第四晶格常数的第四半导体层42、具有第五晶格常数的第五半导体层。第三晶格常数与第一晶格常数大体上相等。第五晶格常数与第二晶格常数大体上相等。第三半导体层41与最上层的第二半导体层32相接而形成。另外，所谓最上层，是指距离基板10最远的层。第三半导体层包含Alx3Iny3Ga1-x3-y3N（其中，0≤x3＜1、0≤y3≤1、x3＋y3≤1）。第三半导体层41，例如为GaN。在该情况下，第三半导体层41的第三晶格常数为0.3189nm，热膨胀系数为5.59×10-6/K。
第四半导体层42与第三半导体层41相接而形成。第四半导体层42具有为第三晶格常数与第五晶格常数之间的值的第四晶格常数。第四半导体层42具有第三半导体层41与第五半导体层43之间的热膨胀系数。第四半导体层42包含Alx4Iny4Ga1-x4-y4N（其中，0＜x4≤1、0≤y4≤1、x4＋y4≤1。
第四半导体层42例如为AlGaN。第四半导体层42，在GaN和AlN之间，具有与Al的组成比相应的晶格常数及热膨胀系数。第四半导体层42的晶格常数，从靠近基板10的一侧开始向远离侧而减小。也就是，第四半导体层42的Al的比例从靠近基板10的一侧朝向远离侧而增加。
第五半导体层43与第四半导体层42相接而形成。第五半导体层43包含Alx5Iny5Ga1-x5-y5N（其中，0＜x5≤1、0≤y5≤1、x5＋y5≤1）。第五半导体层43，例如为AlN。该情况下，第五半导体层43的第五晶格常数为0.3112nm，热膨胀系数为4.2×10-6/K。从第一半导体层31到第五半导体层43，在Al的组成比之间具有x1≈x3、x2≈x5、（x1、x3）≤x4≤（x2、x5）的关系。
第二缓冲区40，具有缓和因基板10与活性层70之间的晶格常数差及热膨胀系数差引起的变形的功能。由于第三半导体层41及第五半导体层43之间具有第四半导体层42，因此能降低因第三半导体层41及第五半导体层43的晶格常数差而产生的变形。结果，能够降低因压电极化所产生的二维电子气的量。因此，能够在高度保持缓冲区的电阻的同时，缓和基板10及活性层70间的变形。
第二缓冲区40，具有例如6层依次层积有第三半导体层41、第四半导体层42及第五半导体层43的复合层。在各自的复合层中，第三半导体层41的层厚可以不同。第一半导体层31的薄膜厚度可以优选随着远离基板10侧而增大。例如，第一半导体层31的薄膜厚度，从基板10侧起，依次为300nm、370nm、470nm、600nm、790nm、1040nm。第四半导体层42的层厚例如可以固定为60nm。第五半导体层43的层厚例如可以固定为60nm。
活性层70包含电子迁移层50和电子供给层60。电子迁移层50与最上层的第五半导体层43相接而形成。电子迁移层50在与电子供给层60的异质结合界面形成低电阻的二维电子气。电子迁移层50可以含未掺杂的GaN。电子迁移层50例如具有1200nm的厚度。电子供给层60与电子迁移层50相接而形成。电子供给层60对电子迁移层50供给电子。电子供给层60包含掺杂有例如Si等n型杂质的AlGaN。电子供给层60例如有25nm的厚度。
源极电极72及漏极电极76，可以具有与电子供给层60欧姆接触的Ti/Al的层积结构。栅极电极74可以有与电子供给层60肖特基接触的Pt/Au的层积结构。
图2是对分别使第一缓冲区30及第二缓冲区40在基板10上外延生长时晶片整体的翘曲方向和翘曲量进行说明的说明图。横轴表示外延生长中的层积厚度，纵轴表示翘曲量，相对于基板10的层积面，凸方向的翘曲为正，凹方向的翘曲为负。
在本例中，第一缓冲区30，包含6层GaN/AlN复合层以及活性层70，第二缓冲区40包含6层GaN/AlGaN/AlN复合层以及活性层70。线L1表示使夹层20、第一缓冲区30及活性层70在基板10外延生长时的晶片的翘曲量。同时，线L2表示使夹层20、第二缓冲区40及活性层70在基板10外延生长时的晶片的翘曲量。
以900℃～1300℃的增长温度形成各层。同时，本例的第一缓冲区30中的GaN层的厚度，大体上与第二缓冲区40中的GaN/AlGaN层的厚度相等。同时，本例的第一缓冲区30中的AlN层的厚度，与第二缓冲区40中的AlN层的厚度大体上相等。
参照线L1，说明在基板10上形成构成第一缓冲区30的GaN/AlN的复合层时的翘曲量的变化。首先，在基板10上形成夹层20。由于夹层20含有AlN，因此比含Si的基板10的晶格常数小。因此拉伸应力作用于夹层20。其结果，沿负方向产生翘曲。
其次，与夹层20相接并在夹层20上形成第一半导体层31。由于第一半导体层31含GaN，因此晶格常数比夹层20大。因此压缩应力作用于第一半导体层31。其结果，沿正方向产生翘曲。其次，与第一半导体层31相接并在第一半导体层31上形成第二半导体层32。由于第二半导体层32含AlN，因此晶格常数比第一半导体层31小。因此拉伸应力作用于第二半导体层32。结果，再次沿负方向产生翘曲。
与第一缓冲区30的最上层的第二半导体层32相接形成活性层70，在外延生长结束时，晶片整体的翘曲量为正的大的值Q1。此后，如果基板温度恢复常温，由于夹层20、第一缓冲区30、活性层70的热膨胀系数比基板10大，因此随着基板温度的降低在负方向产生翘曲。最终的晶片整体的翘曲量例如为接近零的点P1。
其次，参照线L2，说明在基板10上形成构成第二缓冲区40的GaN/AlGaN/AlN的复合层时的翘曲量的变化。首先，在基板10上形成夹层20。如上所述，因夹层20造成的翘曲产生在负方向。其次与夹层20相接形成第三半导体层41。由于第三半导体层41含有GaN，因此如上所述翘曲产生在正方向。
其次与第三半导体层41相接形成第四半导体层42。第四半导体层42具有第三半导体层41与第五半导体层43之间的晶格常数。因此，在第四半导体层42上，从第三半导体层41开始朝向第五半导体层43逐渐增大的拉伸应力发生作用。结果，在第四半导体层42上的翘曲产生在负方向。
其次，与第四半导体层42相接形成第五半导体层43。由于第五半导体层43含有AlN，因此比第四半导体层42的晶格常数小。因此在第五半导体层43上，比第四半导体层42大的拉伸应力发生作用。结果，虽然因第五半导体层43产生翘曲发生在负方向，但其翘曲量的每单位厚度的变化量比第四半导体层42中的翘曲大。
由于本例的第二缓冲区40包含AlGaN层，因此在第二缓冲区40上形成活性层70，在外延生长结束时，晶片整体的翘曲量为正值Q2，其比Q1小。此后，如果基板温度恢复至常温，则由于夹层20、第二缓冲区40、活性层70的热膨胀系数都比基板10大，因此随着基板温度的降低在负方向产生翘曲。最终的晶片整体的翘曲量，例如为负的大的点P2，与点P1不同。另外，由于该负方向的翘曲取决于薄膜厚度，因此从点Q1到点P1的变化量和从点Q2到点P2的变化量大体上相等。
根据图2，第一缓冲区30及第二缓冲区40，以同样的薄膜厚度进行外延生长时的翘曲量不同。因此，即使确定了第一缓冲区30及第二缓冲区40的总薄膜厚度，也能够通过调整第一缓冲区30及第二缓冲区40的薄膜厚度比等，调整翘曲量。
由实验可确认，当只在第二缓冲区40形成了一定薄膜厚度的缓冲区的第一实验例的情况下，晶片的翘曲量为负方向100μm。另一方面，在组合第一缓冲区30和第二缓冲区40，形成与第一实验例同程度的薄膜厚度的缓冲区的第二实验例的情况下，能够使晶片的翘曲量为负方向10μm左右。因此，通过组合第一缓冲区30和第二缓冲区40，能够使缓冲区厚膜化的同时调整翘曲量。
图3，表示在第二缓冲区40的薄膜厚度方向上的Al组成比的变化。在这里，将第三半导体层41的Al的比例表示为0%，将第五半导体层43的Al比例表示为100%，但并不限定于此。第四半导体层42的Al的比例从第三半导体层41开始朝向第五半导体层43呈直线性地增加。
图4，是依次层积了GaN层54和AlN层52后的层积结构的深度方向的能带图。GaN层54晶格常数比AlN层52大。通过在GaN层54上形成晶格常数比GaN层54小的AlN层52，向产生结晶变形的AlN层52施加拉伸应力。结果，除了在异质界面自发极化之外还产生压电电场极化，发生传导带Ec比费米能级还向下侧面突起的三角势56。在这个区，电子蓄积，生成二维电子气。生成了二维电子气的区形成低电阻，成为漏泄电流的通路。
第一缓冲区30，具有与图4所示的例子同样的能带，但在第一缓冲区30与活性层70之间设置有第二缓冲区40。因此，通过第一缓冲区30的二维电子气能防止漏泄电流流动到活性层70。并且，通过第一缓冲区30及第二缓冲区40的组合，可调整整体的翘曲量。
图5，是第二缓冲区40的深度方向的能带图。本例的第四半导体层42，如图3所示，Al的组成逐渐变化。该情况下，第四半导体层42的晶格常数也逐渐变化。因此，由于在第三半导体层41与第五半导体层43的连接面中，不产生大的变形，因此传导带Ec不会急剧地发生变化而是连续性地变化。因此，不产生像二维电子气那样的载流子，从而可通过第二缓冲区40来降低流通的漏泄电流。
同时，测定了仅以第一缓冲区30形成缓冲区的半导体元件100的漏泄电流，以及测定了组合第一缓冲区30及第二缓冲区40形成缓冲区时的半导体元件100的漏泄电流。此外，第一缓冲区30为GaN/AlN的层积结构，第二缓冲区40为GaN/AlGaN/AlN的层积结构。另外，如图3所示，AlGaN层采用了Al的组成逐渐变化的结构。
设栅极电极74的宽度为1mm、长度为10μm，源极电极72与漏极电极76间的距离为15μm，对栅极电极74施加-6v的电压，对源极电极72与漏极电极76间施加600v的电压，测定流过漏极电极76的漏泄电流。在仅以第一缓冲区30形成缓冲区的情况下，漏泄电流大约是1E-6A。另一方面，将第一缓冲区30和第二缓冲区40组合形成缓冲区时，漏泄电流约为1E-8A。因此，可知通过组合第一缓冲区30和第二缓冲区40，能够进行厚膜化并降低翘曲，且能降低漏泄电流。
图6，表示在第四半导体层42中的Al组成比变化的其他例。Al的组成比，由第三半导体层41至第五半导体层43呈曲线状增加。另外，Al的组成比的增加为越靠近第五半导体层43越急剧。根据这样的结构也能降低半导体元件100的漏泄电流。
图7，表示在第四半导体层42中的Al组成比变化的其他例子。Al的组成比，从第三半导体层41至第五半导体层43以5%的梯度阶段性地增加。第四半导体层42即使采用这样结构的情况下，也能降低半导体元件100的漏泄电流。
图8，表示在第四半导体层42中的Al组成比变化的其他例。Al的组成比，从第三半导体层41至第五半导体层43以25%的梯度阶段性地增加。即使在第四半导体层42采用这样结构的情况下，也能降低半导体元件100的漏泄电流。
图9，表示在第四半导体层42中的Al组成比变化的其他例子。Al的组成比，从第三半导体层41至第五半导体层43的过程中呈曲线状增加，从该过程中开始呈阶段性地增加。在Al的组成比为曲线状变化的区域，越靠近第五半导体层43，Al的组成比的增加越急剧。即使在第四半导体层42采用这样结构的情况下，也能降低半导体元件100的漏泄电流。
图10，表示在第四半导体层42的Al组成比变化的其他例子。Al的组成比，从第三半导体层41至第五半导体层43的过程中呈直线性地增加，此后一端减小，再次直线性地增加。即使在第四半导体层42采用这样结构的情况下，也能降低半导体元件100的漏泄电流。
图11，表示第四半导体层42中Al组成比变化的其他例子。第四半导体层42的厚度比第五半导体层43薄，在与第五半导体层43隔开的位置，具有与第五半导体层43相同组成的层62。第四半导体层42，在层之中具有例如厚度为1nm的AlN层。第四半导体层42，可以以一定间隔具有多个层62。这样，能进一步控制翘曲。另外，即使在第四半导体层42采用这样结构的情况下，也能降低半导体元件100的漏泄电流。
图12，表示第四半导体层42中Al组成比变化的其他例子。第四半导体层42，在与第三半导体层41的边界及与第五半导体层43的边界中的至少一处，具有厚度比第五半导体层43薄、而且在边界具有与第四半导体层42相接的层不同组成的层64。例如，第四半导体层42，在与第五半导体层43的边界，具有与第三半导体层41相同组成的层64。
具体地，第四半导体层42，在与第五半导体层43的边界，可以具有例如厚度为1nm的GaN层。这样，来提高第二缓冲区40表面的结晶性。另外，即使在第四半导体层42采用这样结构的情况下，也能降低半导体元件100的漏泄电流。
其次，说明半导体元件100的制造方法。半导体元件100的制造方法包括：准备基板10的工序、在基板10上形成夹层20的工序、在夹层20上于基板10的上方形成第一缓冲区30的工序、第一缓冲区30上形成第二缓冲区40的工序、在第二缓冲区40上形成活性层70的工序、在活性层70上形成至少两个电极(72、74、76)的工序。
准备基板10的工序，可以包含准备用CZ法制作的Si(111)基板或Si(110)基板的工序。形成夹层20的工序可以包含将基板温度维持在1100℃，通过MOCVD(金属有机气相沉积、Metal Organic ChemicalVapor Deposition)法，使用TMA(三甲基铝、torimechiruaruminiumu)气体和NH3气体，通过外延生长在基板10的主面堆积厚约40nm的AlN的工序。以下，通过MOCVD法进行外延生长。在以下例中，各自的层的增长温度优选为900℃以上、1300℃以下。
形成第一缓冲区30的工序，具有至少重复一次下述周期的工序，所述周期依次包含形成具有第一晶格常数的第一半导体层31的工序、形成具有第二晶格常数的第二半导体层32的工序。第二晶格常数与第一晶格常数不同。第一晶格常数可以比基板10的晶格常数小。第二晶格常数可以比第一晶格常数小。
形成第一半导体层31的工序，可以在形成夹层20后，包含供给TMG(三甲基镓、torimechirugariumu)气及NH3气，通过外延生长在夹层20上堆积GaN的工序。形成第二半导体层32的工序，可以在形成第一半导体层31后，包含供给TMA气及NH3气，通过外延生长在第一半导体层31上堆积厚度60nm的AlN的工序。形成第一缓冲区30的工序，可以重复依次包含这些工序的周期，调节生长时间，使第一半导体层31的GaN的厚度为130nm、150nm、180nm、210nm、250nm、300nm。
形成第二缓冲区40的工序，具有至少重复一次下述周期的工序，所述周期依次包含形成具有第三晶格常数的第三半导体层41的工序、形成具有第四晶格常数的第四半导体层42的工序、形成具有第五晶格常数的第五半导体层43的工序。第三晶格常数与第一晶格常数大体上相等。第五晶格常数与第二晶格常数大体上相等。第四晶格常数，具有第三晶格常数与第五晶格常数之间的值。
形成第三半导体层41的工序，可以包含供给TMG气及NH3气，通过外延生长在第一缓冲区30最上方的第二半导体层32上面堆积GaN的工序。形成第四半导体层42的工序，可以包含供给TMG气、TMA气及NH3气，通过外延生长在第三半导体层41上面堆积厚60nm的AlGaN的工序。此时，能够形成通过调节使TMA气的流量逐渐增加，形成具有倾斜度的Al组成比的第四半导体层42。
形成第五半导体层43的工序，可以包含供给TMA气及NH3气，通过外延生长在第四半导体层42上堆积厚60nm的AlN的工序。形成第二缓冲区40的工序，可以重复依次包含这些工序的周期，调节生长时间，使第三半导体层41的GaN的厚度变化为300nm、370nm、470nm、600nm、790nm、1040nm。
形成活性层70的工序，包含形成电子迁移层50的工序和在电子迁移层50上形成电子供给层60的工序。形成电子迁移层50的工序，可以包含供给TMG气及NH3气，通过外延生长在第二缓冲区40的最上方的第五半导体层43上堆积厚度1200nm的GaN的工序。形成电子供给层60的工序可以包含供给TMA气、TMG气、NH3气和SiH4气，通过外延生长在电子迁移层50上堆积厚度25nm的掺杂Si的AlGaN的工序。
形成至少两个电极(72、74、76)的工序，可以包含在基板10表面形成硅氧化膜的工序、形成电极用开口的工序、形成电极的工序。在基板10的表面形成硅氧化膜的工序，可以包含从MOCVD装置取出基板10，将基板10搬入等离子CVD装置，在基板10的表面整体形成硅氧化膜的工序。
形成电极用开口的工序，可以包含通过光刻和蚀刻法形成源极电极及漏极电极用开口的工序。形成电极的工序，可以包含通过电子束蒸镀依次层积Ti和Al，通过剥离法形成与电子供给层60欧姆接触的源极电极72及漏极电极76的工序。
形成电极用开口的工序，可以包含通过光刻和蚀刻法形成栅极电极用开口的工序。形成电极的工序可以包含通过电子束蒸镀依次层积Pt和Au，通过剥离法形成与电子供给层60肖特基接触的栅极电极74的工序。
图13，表示本发明的第二实施方式的半导体元件200的剖面图。半导体元件200的第二缓冲区40的结构与半导体元件100不同。半导体元件200的第二缓冲区40以外的结构，也可以与半导体元件100相同。
半导体元件200中的第二缓冲区40的复合层，在第五半导体层43上还具有第六半导体层44。第六半导体层44与第五半导体层43相接形成。第六半导体层44具有第三晶格常数与第五晶格常数之间的第六晶格常数。第六半导体层44具有第三半导体层41与第五半导体层43之间的热膨胀系数。第六半导体层44包含Alx6Iny6Ga1-x6-y6N（其中，0＜x6≤1、0≤y6≤1、x6＋y6≤1）。
第六半导体层44例如是AlGaN。第六半导体层44具有与Al的组成比相应的晶格常数及热膨胀系数。第六半导体层44的晶格常数，从靠近基板10的一侧开始朝向远离侧而增加。即，第六半导体层44的Al的比例从靠近基板10的一侧向远离的一侧减小。第一半导体层31至第六半导体层44，在Al的组成比之间具有x1≈x3、x2≈x5、（x1、x3）≤（x4、x6）≤（x2、x5）的关系。
第二缓冲区40，具有例如6层复合层，该复合层依次层积有第三半导体层41、第四半导体层42、第五半导体层43及第六半导体层44。在各自的复合层中，第三半导体层41的层厚，例如自基板10一侧起，依次为230nm、310nm、410nm、540nm、730nm、980nm。第四半导体层42的层厚，例如固定为60nm。第五半导体层43的层厚例如固定为60nm。第六半导体层44的薄膜厚度例如固定为60nm。
图14，表示在第二缓冲区40的薄膜厚度方向的Al组成比的变化。在这里，将第三半导体层41的Al的比例表示为0%，将第五半导体层43的Al的比例表示为100%，但不限定于此。第四半导体层42的Al的比例自第三半导体层41向第五半导体层43直线性地增加。第六半导体层44的Al的比例自第五半导体层43向第三半导体层41直线性地减小。关于半导体元件200，将各层的薄膜厚度、各层的材料、输入电压等条件设定为与半导体元件100相同的条件，测定漏泄电流，结果漏泄电流为约1E-9A，比半导体元件100更低。
其次，说明本发明的第二实施方式的半导体元件200的制造方法。半导体元件200制造方法，因为除了形成第二缓冲区40的工序以外，与半导体元件100的制造方法相同，故省略其说明。形成第二缓冲区40的工序，具有至少重复一次下述循环的工序，所述循环依次包含形成具有第三晶格常数的第三半导体层41的工序、形成具有第四晶格常数的第四半导体层42的工序、形成具有第五晶格常数的第五半导体层43的工序、形成具有第六晶格常数的第六半导体层44的工序。第三晶格常数与第一晶格常数大体上相等。第五晶格常数与第二晶格常数大体上相等。第六晶格常数具有第三晶格常数与第五晶格常数之间的值。第四晶格常数具有第三晶格常数和第五晶格常数之间的值。
形成第三半导体层41的工序，可以包含供给TMG气体及NH3气体，通过外延生长在第一缓冲区30的最上方的第二半导体层32上堆积GaN的工序。形成第四半导体层42的工序，可以包含供给TMG气、TMA气及NH3气体，通过外延生长在第三半导体层41上堆积厚度为60nm的AlGaN的工序。此时，能够通过调节使TMA气体的流量逐渐增加，而形成具有倾斜度的Al组成比的第四半导体层42。
形成第五半导体层43的工序，可以包含供给TMA气体及NH3气体，通过外延生长在第四半导体层42上堆积厚为60nm的AlN的工序。形成第六半导体层44的工序，可以包含供给TMG气体、TMA气体及NH3气体，通过外延生长在第四半导体层42上堆积厚为60nm的AlGaN的工序。此时，可以通过调整使TMA气体的流量逐渐减小，而形成具有倾斜度的Al组成比的第六半导体层44。形成第二缓冲区40的工序，重复从形成第三半导体层41的工序至形成第六半导体层44的工序。此时，可以调节生长时间使第三半导体层41的GaN的厚度变化为230nm、310nm、410nm、540nm、730nm、980nm。
图15，表示第四半导体层42及第六半导体层44中的Al组成比变化的其他例子。第四半导体层42的Al的组成比，自第三半导体层41向第五半导体层43呈曲线状增加。另外，越靠近第五半导体层43Al的组成比增加得越急剧。
另外，第六半导体层44的Al的组成比，自第五半导体层43向第三半导体层41呈曲线状减小。并且，越靠近第三半导体层41，Al的组成比减小的越急剧。在这样构成了第四半导体层42及第六半导体层44的情况下，半导体元件200的漏泄电流也比半导体元件100变低。
图16，表示第四半导体层42及第六半导体层44中Al组成比变化的其他例子。第四半导体层42的Al的组成比，自第三半导体层41至第五半导体层43以5%的梯度阶段性地增加。同时，第六半导体层44的Al的组成比，自第五半导体层43至第三半导体层41以5%的梯度阶段性地减小。即使像这样构成了第四半导体层42及第六半导体层44，也使半导体元件200的漏泄电流比半导体元件100低。
图17，表示第四半导体层42及第六半导体层44中的Al的组成比变化的其他例子。第四半导体层42的Al的组成比，自第三半导体层41至第五半导体层43以25%的梯度阶段性地增加。同时，第六半导体层44的Al的组成比，自第五半导体层43至第三半导体层41以25%的梯度阶段性地减小。即使如此构成的第四半导体层42及第六半导体层44，半导体元件200的漏泄电流也比半导体元件100低。
图18，表示第四半导体层42及第六半导体层44中的Al的组成比变化的其他例子。第四半导体层42的Al的组成比，自第三半导体层41至第五半导体层43的过程中呈直线性地增加，此后减小，并再次直线性地增加。同时，第六半导体层44的Al的组成比，自第五半导体层43至第三半导体层41的过程中，直线性地减小，此后增加，并再次直线性地减小。即使如此构成第四半导体层42及第六半导体层44，半导体元件200的漏泄电流，也比半导体元件100低。
图19，表示第四半导体层42及第六半导体层44中的Al的组成比变化的其他例子。第四半导体层42的Al的组成比，从第三半导体层41至第五半导体层43的过程中，呈曲线状增加，此后阶段性地增加。另外，在Al的组成比呈曲线状变化的区域，越靠近第五半导体层43，Al的组成比增加得越急剧。
同时，第六半导体层44的Al的组成比，自第五半导体层43至第三半导体层41的过程中，阶段性地减小，并在过程中呈曲线状减小。另外，在Al的组成比为曲线状变化的区域，越靠近第三半导体层41，Al的组成比减小得越急剧。即使如此构成第四半导体层42及第六半导体层44，半导体元件200的漏泄电流，也比半导体元件100低。
图20，表示在第四半导体层42及第六半导体层44中Al组成比变化的其他例子。第四半导体层42的Al的组成比，自第三半导体层41至第五半导体层43呈曲线状增加。另外，越靠近第五半导体层43，Al的组成比增加得越急剧。
另外，第六半导体层44的Al的组成比，自第五半导体层43至第三半导体层41呈阶段性地减小。即使如此构成的第四半导体层42及第六半导体层44，半导体元件200的漏泄电流，也比半导体元件100低。
图21，表示第四半导体层42及第六半导体层44中的Al的组成比变化的其他例子。第四半导体层42及第六半导体层44的厚度比第五半导体层43薄，在与第五半导体层43隔开的位置，具有与第五半导体层43相同组成的层62。第四半导体层42及第六半导体层44，可以以一定间隔具有多个层62。第四半导体层42及第六半导体层44，在层的过渡中具有例如厚度约为1nm的AlN层。这样，能进一步控制翘曲。同时，即使这样构成第四半导体层42及第六半导体层44，半导体元件200的漏泄电流也比半导体元件100低。
同时，第四半导体层42及第六半导体层44，可以在与第五半导体层43的边界及与第三半导体层41的边界中的至少一处，具有厚度比第五半导体层43薄的半导体层。该半导体层，具有与第四半导体层42或第六半导体层44相接触的层不同的组成。
图22，表示在第三半导体层41与第四半导体层42之间的边界、及在第五半导体层43与第六半导体层44之间的边界，形成比第五半导体层43薄的半导体层62时的Al的组成比变化例。例如，第四半导体层42，在与第三半导体层41的边界，具有与第五半导体层43相同组成的半导体层62。半导体层62，可以是厚约1nm的AlN层。
同时，第六半导体层44，可以在与第三半导体层41的边界具有半导体层62。这样，能控制正方向翘曲。同时，即使这样构成第四半导体层42及第六半导体层44时，半导体元件200的漏泄电流也比半导体元件100低。
图23，表示在第四半导体层42与第五半导体层43之间的边界、及在第五半导体层43与第六半导体层44之间的边界，形成比第五半导体层43薄的半导体层64时的Al的组成比变化的其他例子。例如，第四半导体层42，在与第五半导体层43的边界具有与第三半导体层41相同组成的半导体层。半导体层64可以是厚度约2nm的GaN层。
同时，第六半导体层44，可以在与第五半导体层43的边界具有半导体层64。这样，第二缓冲区40表面的结晶性优异可实现平坦化。同时，在这样构成第四半导体层42及第六半导体层44的情况下，半导体元件200的漏泄电流也比半导体元件100低。
图24，表示在分别与第四半导体层42及第六半导体层44邻接的层的边界中，形成半导体层62或半导体层64时的Al的组成比变化的其他例子。在各边界形成的半导体层62及半导体层64，可以与图22及图23所示的半导体层62及半导体层64相同。
本例的第四半导体层42，可以在与第三半导体层41的边界有厚约0.2nm的AlN层。同时，第四半导体层42，可以在与第五半导体层43的边界具有厚约0.2nm的GaN层。同时，第六半导体层44，可以在与第五半导体层43的边界具有厚约0.2nm的GaN层。同时，第六半导体层44，可以在与第一半导体层31的边界具有厚约0.2nm的AlN层。
这样，能够在控制翘曲的同时使第二缓冲区40表面的结晶性优异并平坦化。同时，即使这样构成第四半导体层42及第六半导体层44的情况下，半导体元件200的漏泄电流也比半导体元件100低。
图25，表示如果改变半导体元件200的第二缓冲区40中每个复合层的第四半导体层42及第六半导体层44层的厚度时，各复合层的Al的组成比的变化例子。在这里，将最靠近基板10的复合层作为第一层，将离基板10最远的复合层作为第六层。
本例中，随着远离基板10，减小第四半导体层42及第六半导体层44的薄膜厚度。随着这个变化，从第一层的复合层朝向第六层的复合层，第四半导体层42及第六半导体层44的Al的组成比的斜率变大。
图26，表示图25所示的例子的各复合层中的第四半导体层42和第六半导体层44的层厚。另外图26的横轴，表示从第一层到第六层的复合层。第四半导体层42及第六半导体层44从第一层到第六层厚度以一定比例减小。即使这样构成了第二缓冲区40，半导体元件200的漏泄电流也比半导体元件100低。
图27，表示在第二缓冲区40的复合层数不同的例子中的漏泄电流及翘曲量的关系。本例中，使半导体元件200的总薄膜厚度一定，且使第一缓冲区30及第二缓冲区40的总复合层数为12。同时，图27的横轴表示包含AlGaN层的复合层的个数，即，表示第二缓冲区40的复合层的个数。
在第二缓冲区40的复合层数为零的情况下(即，无第二缓冲区40的情况下)，可以看做发挥缓冲层作用的只有第一缓冲区30。此时，漏泄电流具有大为1E-6A值，翘曲量具有沿正方向大的值。
如果第二缓冲区40具有1层复合层，漏泄电流可降低至1E-8A以下，翘曲量也大幅度减小。并且，随着增加第二缓冲区40的复合层数，漏泄电流及翘曲量逐渐减小。
但，第二缓冲区40的复合层数为12的情况(即，无第一缓冲区30的情况下)下，可以看做发挥缓冲层作用的只有第二缓冲区40。此时，漏泄电流减少至1E-10A，但翘曲量具有向负方向大的值。因此，基板出现很大的向下的凸起翘曲，器件的制作困难，故不优选。因此，将第一缓冲区30与第二缓冲区40进行组合是有效的。
图28，表示第二缓冲区40的第四半导体层42及第六半导体层44的厚度与漏泄电流的关系。另外，图28的横轴，表示每个AlGaN1层的厚度，即表示第四半导体层42及第六半导体层44的每一层的厚度。
第四半导体层42及第六半导体层44的厚度不足1nm时，漏泄电流为约1E-6A。如果使第四半导体层42及第六半导体层44厚度为1nm以上，漏泄电流减少到约1E-7A。因此，第四半导体层42及第六半导体层44的厚度优选1nm以上。
图29，表示使第五半导体层43为AlGaN时第五半导体层43的Al的组成比与漏泄电流的关系。此时，第四半导体层42和第六半导体层44的最大Al的组成比，与第五半导体层43的Al的组成比一致。如图29所示，随着降低第五半导体层43的Al的组成比，漏泄电流减小。然而，如果Al的组成比为50%以下，则不能控制第二缓冲区40的变形，活性层70有时会产生裂纹。第五半导体层43的Al的组成比可以是大于50%的AlGaN。
图30，表示第二半导体层32及第五半导体层43中掺杂的C浓度与漏泄电流的关系。如果掺杂的C浓度在1E17cm-3以上9E19cm-3以下，则漏泄电流约7E-8A以下，良好。但如果C掺杂浓度小于1E17cm-3、或为1E20cm-3以上，第二半导体层32及第五半导体层43形成低电阻，漏泄电流增大，不优选。因此，优选以1E17cm-3以上1E20cm-3以下的范围的掺杂浓度对第二半导体层32及第五半导体层43中掺杂C。
图31，表示在第一半导体层31及第三半导体层41中掺杂的C浓度与漏泄电流的关系。如果掺杂的C浓度为1E18cm-3以上9E19cm-3以下，则漏泄电流约为1E-9A，良好。但如果C掺杂浓度小于1E17cm-3或为1E20cm-3以上，第一半导体层31及第三半导体层41形成低电阻，漏泄电流增大，故不优选。因此，优选以1E18cm-3以上且小于1E20cm-3的范围的掺杂浓度对第一半导体层31及第三半导体层41掺杂C。
图32，表示第一缓冲区30的第一半导体层31的层厚及复合层数、第二缓冲区40的复合层数及第三半导体层41的层厚不同的例1至5。在各自的例子中，复合层数，表示层积在夹层20上的复合层的顺序，厚度分别表示复合层中的第一半导体层31或第三半导体层41的层厚。
在例1到5中，第三半导体层41比第一半导体层31的层厚。同时，第二缓冲区40的各复合层的第三半导体层41，层的厚度从基板10开始向远离的方向逐渐增加。在例5中，超晶格结构由厚度5nm的第一半导体层31和厚度5nm的第二半导体层32的组合重复20次构成。
图33，表示例1至例5的翘曲量及漏泄电流的测定结果。任何一例都能够将漏泄电流降低至9E-9A以下，并能将翘曲量控制在+30至-30的范围内。根据这些结果，可知优选使第一缓冲区30的第一半导体层31的厚度为400nm以上，使第二缓冲区40的复合层的第三半导体层41的厚度比第一半导体层31的厚度厚，且形成沿远离基板的方向逐渐变厚的结构。
第一半导体层31及第三半导体层41的层厚可以为5nm以上，且最厚的层的层厚可以为400nm以上、3000nm以下。如果第一半导体层31及第三半导体层41中最厚的层的层厚为400nm以上，则能控制所产生的翘曲量，故优选。同时，如果最厚的层的层厚为3000nm以下，则生长时间充分短，因此生产率高，故优选。
第二半导体层32及第五半导体层43的层厚，如果为0.5nm以上，则能充分抑制第一半导体层31及第三半导体层41内在的变形，可抑制裂纹的产生，故优选。同时，第二半导体层32及第五半导体层43的层厚，如果为200nm以下，则生长时间充分短，因此生产率高，故优选。
为了抑制漏泄电流、获得充分的耐压，优选组合有第一缓冲区30、第二缓冲区40及活性层70的外延层的薄膜总厚度为4μm以上。同时，第四半导体层42及第六半导体层44的膜组成，在一个复合层中可以非对称，只要是可控制产生变形，且能够降低漏泄电流，则可以是任意的膜组成。复合层数总量为2以上即可，也可以根据薄膜总厚度、翘曲量、位错密度等变更。
作为半导体元件100及200，以HEMT型的场效应晶体管为例进行了说明，但半导体元件100及200不受此限定，也可适用于绝缘栅极型(MISFET，MOSFET)、肖特基栅极型(MESFET)等场效应晶体管。同时，还可适用于以设置阴极电极及阳极电极来代替源极电极72、栅极电极74、漏极电极76而形成的各种二极管。
以上，通过实施方式对本发明进行了说明，但本发明的技术范围不受以上的实施方式记载的范围所限定。可以对上述实施方式加以多种多样的改良和变更是本行业专业人员所周知的。根据权利要求的记载可以明确，实施了这样的变更和改良的实施方式也包含在本发明的技术范围内。
应该注意的是，在权利要求、说明书及附图中所示的装置、系统、程序，及在方法中的运作、次序、步骤，及阶段等的各处理的执行顺序，只要没有特别注明“比…先”、“在…之前”等，或者只要不是后边的处理必须使用前面的处理成果，即可以以任意顺序进行实施。为了方便说明，有关权利要求、说明书及附图中的运作流程，在说明中使用了“首先”、“其次”等字样，但即使这样也不意味着必须以该程序进行实施。

Claims (20)

1.一种半导体元件，其包括：
基板、
在所述基板的上方形成的第一缓冲区、
在所述第一缓冲区上形成的第二缓冲区、
在所述第二缓冲区上形成的活性层、
在所述活性层上形成的至少两个电极；
所述第一缓冲区至少包括一层复合层，该复合层依次层积具有第一晶格常数的第一半导体层、具有与所述第一晶格常数不同的第二晶格常数的第二半导体层；
所述第二缓冲区至少包括一层复合层，该复合层依次层积具有与所述第一晶格常数大体上相等的第三晶格常数的第三半导体层、
具有第四晶格常数的第四半导体层、以及
具有与所述第二晶格常数大体上相等的第五晶格常数的第五半导体层；
所述第四晶格常数，具有所述第三晶格常数与所述第五晶格常数之间的值。
2.如权利要求1所述的半导体元件，其中，
所述第一半导体层的热膨胀系数、所述第二半导体层的热膨胀系数、所述第三半导体层的热膨胀系数、所述第四半导体层的热膨胀系数及所述第五半导体层的热膨胀系数比所述基板的热膨胀系数大，所述第四半导体层的热膨胀系数具有所述第三半导体层的热膨胀系数与所述第五半导体层的热膨胀系数之间的值。
3.如权利要求1或2所述的半导体元件，其中，
在所述基板与所述第一缓冲区之间，还具有夹层，该夹层具有比所述第一晶格常数小的晶格常数及比所述基板的热膨胀系数大的热膨胀系数。
4.如权利要求1～3中任意一项所述的半导体元件，其中，
所述第一半导体层、所述第二半导体层、所述第三半导体层、所述第四半导体层及所述第五半导体层包含氮化物类化合物半导体。
5.如权利要求1～4中任意一项所述的半导体元件，其中，
所述第四半导体层的晶格常数，从靠近所述基板的一侧开始朝向远离侧减小。
6.如权利要求1～5中任意一项所述的半导体元件，其中，
所述第一晶格常数比所述基板的晶格常数小，所述第二晶格常数比所述第一晶格常数小。
7.如权利要求1～6中任意一项所述的半导体元件，其中，
所述第四半导体层，在与所述第五半导体层隔开的位置，具有厚度比所述第五半导体层薄、且具有与所述第五半导体层相同组成的层。
8.如权利要求1～7中任意一项所述的半导体元件，其中，
所述第四半导体层，在与所述第三半导体层的边界及与所述第五半导体层的边界中的至少一处，具有厚度比所述第五半导体层薄、且在所述边界具有与所述第四半导体层相接的层为不同组成的层。
9.如权利要求1～8中任意一项所述的半导体元件，其中，
所述第一半导体层包含Alx1Iny1Ga1-x1-y1N，其中，0≤x1＜1、0≤y1≤1、x1＋y1≤1；
所述第二半导体层包含Alx2Iny2Ga1-x2-y2N，其中，0＜x2≤1、0≤y2≤1、x2＋y2≤1；
所述第三半导体层包含Alx3Iny3Ga1-x3-y3N，其中，0≤x3＜1、0≤y3≤1、x3＋y3≤1；
所述第四半导体层包含Alx4Iny4Ga1-x4-y4N，其中，0＜x4≤1、0≤y4≤1、x4＋y4≤1；
所述第五半导体层包含Alx5Iny5Ga1-x5-y5N，其中，0＜x5≤1、0≤y5≤1、x5＋y5≤1；
（x1、x3）≤x4≤（x2、x5）,
所述第四半导体层的Al的比例，从靠近所述基板的一侧开始朝向远离侧增加。
10.如权利要求1～9中任意一项所述的半导体元件，其中，
所述第二缓冲区的所述复合层，在所述第五半导体层上还具有第六半导体层，所述第六半导体层具有所述第三晶格常数与所述第五晶格常数之间的第六晶格常数。
11.如权利要求10所述的半导体元件，
所述第六半导体层的热膨胀系数，比所述基板的热膨胀系数大，且具有所述第三半导体层的热膨胀系数与所述第五半导体层的热膨胀系数之间的值。
12.如权利要求10或11所述的半导体元件，其中，
所述第六半导体层，含有氮化物类化合物半导体。
13.如权利要求11～12中任意一项所述的半导体元件，其中，
所述第六半导体层的晶格常数，从靠近所述基板的一侧开始朝向远离侧增加。
14.如权利要求10～13中任意一项所述的半导体元件，其中，
所述第六半导体层，在与所述第五半导体层隔开的位置，具有厚度比所述第五半导体层薄、且具有与所述第五半导体层相同组成的层。
15.如权利要求10～14中任意一项所述的半导体元件，其中，
所述第六半导体层，在与所述第五半导体层的边界及与所述第三半导体层的边界中的至少一处，具有厚度比所述第五半导体层薄、且在所述边界具有与所述第六半导体层相接的层为不同组成的层。
16.如权利要求10～15中任意一项所述的半导体元件，其中，
所述第六半导体层包含Alx6Iny6Ga1-x6-y6N，其中，0＜x6≤1、0≤y6≤1、x6＋y6≤1，
（x1、x3）≤（x4、x6）≤（x2、x5），
所述第六半导体层的Al的比例，从靠近所述基板的一侧开始朝向远离侧减小。
17.如权利要求10～16中任意一项所述的半导体元件，其中，
所述第四半导体层及所述第六半导体层，每个所述复合层的厚度不同。
18.如权利要求10至17中任意一项所述的半导体元件，其中，
所述第四半导体层及所述第六半导体层的厚度为1nm以上。
19.一种半导体元件的制造方法，其包括：
准备基板的工序、
在所述基板的上方形成第一缓冲区的工序、
在所述第一缓冲区上形成第二缓冲区的工序、
在所述第二缓冲区上形成活性层的工序、
在所述活性层上形成至少两个电极的工序；
形成所述第一缓冲区的工序，包括至少重复一次下述周期的工序，该周期依次包括：
形成具有第一晶格常数的第一半导体层的工序、
形成具有与所述第一晶格常数不同的第二晶格常数的第二半导体层的工序；
形成所述第二缓冲区的工序，包括至少重复一次下述周期的工序，该周期依次包括：
形成具有与所述第一晶格常数大体上相等的第三晶格常数的第三半导体层的工序、
形成具有第四晶格常数的第四半导体层的工序、及
形成具有与所述第二晶格常数大体上相等的第五晶格常数的第五半导体层的工序；
所述第四晶格常数，具有所述第三晶格常数与所述第五晶格常数之间的值。
20.一种半导体元件的制造方法，其中，包括：
准备基板的工序、
在所述基板的上方形成第一缓冲区的工序、
在所述第一缓冲区上形成第二缓冲区的工序、
在所述第二缓冲区上形成活性层的工序、
在所述活性层上形成至少两个电极的工序；
形成所述第一缓冲区的工序，包括至少重复一次下述周期的工序，该周期依次包括：
形成具有第一晶格常数的第一半导体层的工序、
形成具有与所述第一晶格常数不同的第二晶格常数的第二半导体层的工序；
形成所述第二缓冲区的工序，包括至少重复一次下述周期的工序，该周期依次包括：
形成具有与所述第一晶格常数大体上相等的第三晶格常数的第三半导体层的工序、
形成具有第四晶格常数的第四半导体层的工序、
形成具有与所述第二晶格常数大体上相等的第五晶格常数的第五半导体层的工序、
形成具有所述第三晶格常数与所述第五晶格常数之间的第六晶格常数的第六半导体层的工序；
所述第四晶格常数具有所述第三晶格常数与所述第五晶格常数之间的值。
CN2012800073849A 2011-05-17 2012-05-10 半导体元件及其制造方法 Pending CN103460360A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011110688A JP5495069B2 (ja) 2011-05-17 2011-05-17 半導体素子及びその製造方法
JP2011-110688 2011-05-17
PCT/JP2012/003075 WO2012157227A1 (ja) 2011-05-17 2012-05-10 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
CN103460360A true CN103460360A (zh) 2013-12-18

Family

ID=47176579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800073849A Pending CN103460360A (zh) 2011-05-17 2012-05-10 半导体元件及其制造方法

Country Status (5)

Country Link
US (1) US20130307024A1 (zh)
EP (1) EP2662887A4 (zh)
JP (1) JP5495069B2 (zh)
CN (1) CN103460360A (zh)
WO (1) WO2012157227A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111433889A (zh) * 2017-12-08 2020-07-17 爱沃特株式会社 化合物半导体基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
WO2013137476A1 (ja) 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
KR101901932B1 (ko) * 2012-11-02 2018-09-27 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
EP2950331A4 (en) * 2012-12-18 2016-06-15 Lg Siltron Inc SEMICONDUCTOR SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
KR101820539B1 (ko) 2012-12-18 2018-01-22 에스케이실트론 주식회사 반도체 기판 및 그 제조 방법
CA2971128C (en) * 2014-12-23 2024-01-02 Integrated Solar A method of epitaxial growth of a material interface between group iii-v materials and silicon wafers providing counterbalancing of residual strains
JP6659488B2 (ja) * 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
WO2021243653A1 (zh) * 2020-06-04 2021-12-09 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
KR102391923B1 (ko) * 2020-12-14 2022-04-28 주식회사 에이프로세미콘 질화물계 고전자이동도 트랜지스터용 웨이퍼 및 그 제조 방법
US11942519B2 (en) * 2021-09-01 2024-03-26 Vanguard International Semiconductor Corporation Semiconductor structure and high electron mobility transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1192587A (zh) * 1997-03-05 1998-09-09 松下电器产业株式会社 场效应晶体管
US20100237387A1 (en) * 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4458223B2 (ja) * 2003-01-30 2010-04-28 信越半導体株式会社 化合物半導体素子及びその製造方法
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP5631034B2 (ja) * 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1192587A (zh) * 1997-03-05 1998-09-09 松下电器产业株式会社 场效应晶体管
US20100237387A1 (en) * 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111433889A (zh) * 2017-12-08 2020-07-17 爱沃特株式会社 化合物半导体基板

Also Published As

Publication number Publication date
EP2662887A4 (en) 2014-12-10
JP2012243870A (ja) 2012-12-10
JP5495069B2 (ja) 2014-05-21
WO2012157227A1 (ja) 2012-11-22
US20130307024A1 (en) 2013-11-21
EP2662887A1 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
CN103460360A (zh) 半导体元件及其制造方法
US9123534B2 (en) Semiconductor device and method of manufacturing the same
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JP4530171B2 (ja) 半導体装置
US20130307023A1 (en) Semiconductor device and method for manufacturing semiconductor device
US8648389B2 (en) Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer
JP2010232293A (ja) 半導体装置
US9608103B2 (en) High electron mobility transistor with periodically carbon doped gallium nitride
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
US20120273795A1 (en) Semiconductor device
JP2010232377A (ja) 半導体素子
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
CN100501951C (zh) 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
TWI572036B (zh) Nitride crystal structure
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP5230560B2 (ja) 化合物半導体基板とその製造方法
JP2011258782A (ja) 窒化物半導体基板
JP6096523B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FURUKAWA ELECTRIC CO., LTD.

Free format text: FORMER OWNER: ADVANCED POWER DEVICE RESEARCH ASSOCIATION

Effective date: 20140404

Owner name: FUJI ELECTRIC CO., LTD.

Effective date: 20140404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140404

Address after: Tokyo, Japan, Japan

Applicant after: Furukawa Electric Co., Ltd.

Applicant after: Fuji Electric Co., Ltd.

Address before: Kanagawa

Applicant before: Advanced Power Device Research Association

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: FUJI ELECTRIC CO., LTD.

Effective date: 20140708

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140708

Address after: Tokyo, Japan, Japan

Applicant after: Furukawa Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Furukawa Electric Co., Ltd.

Applicant before: Fuji Electric Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131218