CN111433889A - 化合物半导体基板 - Google Patents

化合物半导体基板 Download PDF

Info

Publication number
CN111433889A
CN111433889A CN201880077878.1A CN201880077878A CN111433889A CN 111433889 A CN111433889 A CN 111433889A CN 201880077878 A CN201880077878 A CN 201880077878A CN 111433889 A CN111433889 A CN 111433889A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
gan
layers
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880077878.1A
Other languages
English (en)
Inventor
大内澄人
铃木悠宜
生川满久
川村启介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Love Water Corp
Air Water Inc
Original Assignee
Love Water Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Love Water Corp filed Critical Love Water Corp
Publication of CN111433889A publication Critical patent/CN111433889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供一种能够容易地控制翘曲的化合物半导体基板。化合物半导体基板具备：SiC(碳化硅)层；AlN(氮化铝)缓冲层，形成于SiC层上；下部复合层，形成于AlN缓冲层上；以及上部复合层，形成于下部复合层上。下部复合层包括：沿上下方向层叠的多个下部Al(铝)氮化物半导体层；以及形成于多个下部Al氮化物半导体层各自之间的下部GaN(氮化镓)层。上部复合层包括沿上下方向层叠的多个上部GaN层；以及形成于多个上部GaN层各自之间的上部Al氮化物半导体层。

Description

化合物半导体基板
技术领域
本发明涉及化合物半导体基板，更具体而言，涉及能够容易地控制翘曲的化合物半导体基板。
背景技术
已知GaN(氮化镓)与Si(硅)相比带隙大，绝缘破坏电场强度高的宽带隙半导体材料。GaN与其他宽带隙半导体材料相比具有高的耐绝缘破坏性，因此期待应用于下一代的低损耗的功率器件。
在使用了GaN的半导体器件的开始基板(基底基板)使用了Si基板的情况下，由于GaN与Si之间的晶格常数以及热膨胀系数的大的差，容易引起在基板产生翘曲、或者在GaN层内产生裂缝的现象。因此，作为开始基板，提出了通过采用在Si基板上形成了SiC(碳化硅)层等的化合物半导体基板，利用SiC层等缓和GaN与Si之间的晶格常数以及热膨胀系数之差的技术。
作为这样的技术，在下述专利文献1等中公开了抑制基板的翘曲、裂缝的产生的技术。在下述专利文献1中，公开了一种化合物半导体基板，其具备：SiC层、形成于SiC层上的AlN(氮化铝)缓冲层、形成于AlN缓冲层上的包括Al(铝)的氮化物半导体层、形成于氮化物半导体层上的第1GaN层、与第1GaN层接触而形成于第1GaN层上的第1AlN中间层、以及与第1AlN中间层接触而形成于第1AlN中间层上的第2GaN层。
在先技术文献
专利文献
专利文献1：国际公开第2017/069087号
发明内容
发明要解决的课题
若在适当的条件下在基板的表面外延生长薄膜，则薄膜生长为与基板的表面的结晶面一致。在基板的表面与薄膜为不同的物质的情况下，由于基板的表面与薄膜的晶格常数的不同而在薄膜内产生拉伸应力、压缩应力。即，在薄膜的晶格常数比基板的表面的晶格常数小的情况下，在薄膜内产生拉伸应力，在薄膜的晶格常数比基板的表面的晶格常数大的情况下，在薄膜内产生压缩应力。在薄膜内产生拉伸应力的状态下，在基板产生成为凹形状那样的翘曲，在薄膜内产生压缩应力的状态下，在基板产生成为凸形状那样的翘曲。无论翘曲的方向是凹形状还是凸形状，若基板的翘曲量变大，则在薄膜中容易产生裂缝。
如上所述，薄膜形成后的基板的翘曲的方向是凹形状还是凸形状根据薄膜的种类(晶格常数的大小)而不同。根据该情况，若在预先知道薄膜形成后的基板的翘曲的方向为凹形状的情况下使用凸形状的基板，在预先知道薄膜形成后的基板的翘曲的方向为凸形状的情况下使用凹形状的基板，应该能够缓和薄膜形成后的基板的翘曲量。
然而，在专利文献1等的现有技术中难以控制基板的翘曲，无法利用上述的方法缓和薄膜形成后的翘曲量。
当然，难以控制基板的翘曲的问题并不限定于所形成的薄膜由GaN构成的情况，是在形成所有种类的薄膜时可能发生的问题。
本发明是为了解决上述课题而完成的，其目的在于提供一种能够容易地控制翘曲的化合物半导体基板。
用于解决课题的手段
本发明的一个方面的化合物半导体基板具备：基底层；缓冲层，形成于基底层上且由AlN构成；下部复合层，形成于缓冲层上；以及上部复合层，形成于下部复合层上，下部复合层包括：沿上下方向层叠，包括Al的多个下部氮化物半导体层；以及形成于多个下部氮化物半导体层各自之间的下部GaN层，上部复合层包括沿上下方向层叠的多个上部GaN层；以及形成于多个上部GaN层各自之间的包括Al的上部氮化物半导体层。
在上述化合物半导体基板中，优选的是，基底层由SiC构成。
在上述化合物半导体基板中，优选的是，下部GaN层具有3nm以上且100nm以下的厚度。
在上述化合物半导体基板中，优选的是，上部氮化物半导体层具有3nm以上且50nm以下的厚度。
在上述化合物半导体基板中，优选的是，多个下部氮化物半导体层为3层，下部GaN层为2层。
在上述化合物半导体基板中，优选的是，多个下部氮化物半导体层包括Al以及Ga(镓)，在比较多个下部氮化物半导体层各自的Al的平均组成比的情况下，越是在远离基底层的位置形成的下部氮化物半导体层，Al的平均组成比越小。
在上述化合物半导体基板中，优选的是，多个上部GaN层为3层，上部氮化物半导体层为2层。
在上述化合物半导体基板中，优选的是，多个下部氮化物半导体层中的与下部GaN层接触而形成在下部GaN层上的下部氮化物半导体层包括拉伸变形，在多个上部GaN层中与上部氮化物半导体层接触而形成在上部氮化物半导体层上的上部GaN层包括压缩变形。
在上述化合物半导体基板中，优选的是，上部氮化物半导体层由AlN构成。
在上述化合物半导体基板中，优选的是，具备由形成于上部复合层上的GaN构成的电子迁移层、和形成于电子迁移层上的势垒层。
在上述化合物半导体基板中，优选的是，多个上部GaN层各自具有1×1018个/cm3以上且1×1021个/cm3以下的平均碳原子浓度。
在上述化合物半导体基板中，优选的是，多个上部GaN层分别具有550nm以上且3000nm以下的厚度。
发明效果
根据本发明，能够提供一种能够容易地控制翘曲的化合物半导体基板。
附图说明
图1是表示本发明的第1实施方式中的化合物半导体基板CS1的结构的剖视图。
图2是表示本发明的第1实施方式中的复合层4内部的Al组成比的分布的图。
图3是表示本发明的第2实施方式中的化合物半导体基板CS2的结构的剖视图。
图4是表示本发明的一实施例中的试料A1、A2以及A3各自的翘曲量的测量结果的图。
图5是表示根据本发明的一实施例中的试料A1、A2以及A3各自的翘曲量的测量结果得到的GaN层42b的厚度与翘曲量的关系的图表。
图6是表示本发明的一实施例中的试料B1、B2、以及B3各自的翘曲量的测量结果的图。
图7是表示根据本发明的一实施例中的试料B1、B2、以及B3各自的翘曲量的测量结果得到的Al氮化物半导体层52a以及52b的厚度与翘曲量的关系的图表。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。
[第1实施方式]
图1是表示本发明的第1实施方式中的化合物半导体基板CS1的结构的剖视图。
参照图1，本实施方式中的化合物半导体基板CS1包括HEMT(High ElectronMobility Transistor：高电子迁移率晶体管)。化合物半导体基板CS1具备Si基板1、SiC层2(基底层的一例)、AlN缓冲层3(缓冲层的一例)、复合层4(下部复合层的一例)、复合层5(上部复合层的一例)、GaN层7(电子迁移层的一例)以及Al氮化物半导体层10(势垒层的一例)。
Si基板1例如由p+型的Si构成。在Si基板1的表面露出有(111)面。另外，Si基板1既可以具有n型的导电型，也可以是半绝缘性。(100)面、(110)面也可以在Si基板1的表面露出。Si基板1例如具有6英寸的直径，具有1000μm的厚度。
SiC层2与Si基板1接触，形成在Si基板1上。SiC层2由3C-SiC、4H-SiC、或者6H-SiC等构成。特别是，在SiC层2在Si基板1上被外延生长的情况下，一般而言，SiC层2由3C-SiC构成。
SiC层2在通过对Si基板1的表面进行碳化而得到的由SiC构成的基底层上，使用MBE(Molecular Beam Epitaxy：分子束外延)法、CVD(Chemical Vapor Deposition：化学气相沉积)法、或者LPE(Liquid Phase Epitaxy：液相外延)法等，也可以通过使SiC同质外延生长而形成。SiC层2也可以通过仅在Si基板1的表面进行碳化而形成。进而，SiC层2也可以通过在Si基板1的表面(或者隔着缓冲层)进行异质外延生长而形成。SiC层2例如掺杂有N(氮)等，具有n型的导电型。SiC层2具有例如0.1μm以上且3.5μm以下的厚度。另外，SiC层2可以具有p型的导电型，也可以为半绝缘性。
另外，作为AlN缓冲层3的基底层，能够使用由任意的材料构成的层。作为一例，也可以不在Si基板1上形成SiC层2，而在Si基板1上直接形成AlN缓冲层3。在该情况下，AlN缓冲层3的基底层成为Si基板1。但是，通过在Si基板1与AlN缓冲层3之间形成SiC层2，能够通过SiC层2可靠地抑制回熔蚀刻(GaN层7中的Ga扩散而与Si基板1中的Si反应，Si基板1被破坏的现象)。
AlN缓冲层3与SiC层2接触，形成在SiC层2上。AlN缓冲层3发挥作为缓和SiC层2与构成复合层4的Al氮化物半导体层的晶格常数之差的缓冲层的功能。AlN缓冲层3例如使用MOCVD(Metal Organic Chemical Vapor Deposition)法形成。AlN缓冲层3的生长温度例如为1000℃以上且低于Si熔点。此时，作为Al源气体，例如使用TMA(Tri Methyl Aluminium)、TEA(Tri Ethyl Aluminium)等。作为N源气体，例如使用NH3(氨)。AlN缓冲层3例如具有100nm以上且1000nm以下的厚度。
复合层4与AlN缓冲层3接触，形成在AlN缓冲层3上。复合层4包括沿上下方向(与Si基板1、SiC层2、以及AlN缓冲层3的层叠方向相同的方向，图1中纵向)层叠的多个Al氮化物半导体层、和形成于多个Al氮化物半导体层各自之间的GaN层。换言之，复合层4具有Al氮化物半导体层与GaN层交替层叠1个以上的次数的结构，复合层4的最上层以及最下层均为Al氮化物半导体层。
构成复合层4的Al氮化物半导体层的层数为2层以上即可，构成复合层4的GaN层的层数也可为1层以上即可。本实施方式的复合层4包括3层的Al氮化物半导体层41a、41b以及41c(多个下部氮化物半导体层的一例)作为Al氮化物半导体层，包括2层的GaN层42a以及42b(下部GaN层的一例)作为GaN层。Al氮化物半导体层41a形成在3层的Al氮化物半导体层41a、41b以及41c中的最接近Si基板1的位置，与AlN缓冲层3接触。Al氮化物半导体层41b形成在3层的Al氮化物半导体层41a、41b以及41c中的第2个接近Si基板1的位置。Al氮化物半导体层41c形成在3层的Al氮化物半导体层41a、41b以及41c中的离Si基板1最远的位置。GaN层42a形成在Al氮化物半导体层41a与Al氮化物半导体层41b之间。GaN层42b形成在Al氮化物半导体层41b与Al氮化物半导体层41c之间。
构成复合层4的Al氮化物半导体层分别由包括Al的氮化物半导体构成，优选的是由AlN构成。构成复合层4的各Al氮化物半导体层例如由AlxGa1-xN(0＜x≤1)所表示的材料构成。在该情况下，通过使Al的组成比x为0.5以上，Ga的组成比为0.5以下，能够增大复合层4的翘曲控制的效果。此外，构成复合层4的各Al氮化物半导体层也可以由AlxInyGa1-x-yN(0＜x≤1，0≤y＜1)表示的材料构成。构成复合层4的Al氮化物半导体层发挥作为缓和AlN缓冲层3与复合层5中的GaN层的晶格常数之差的缓冲层的功能。构成复合层4的Al氮化物半导体层的总膜厚例如具有100nm以上且3μm以下，优选为900nm以上且2μm以下的厚度。
构成复合层4的Al氮化物半导体层例如使用MOCVD法形成。此时，作为Ga源气体，例如使用TMG(Tri Methyl Gallium：三甲基镓)、TEG(Tri Ethyl Gallium：三乙基镓)等。作为Al源气体，例如使用TMA、TEA等。作为N源气体，例如使用NH3等。
如后所述，构成复合层4的GaN层发挥使化合物半导体基板CS1产生凹形状的翘曲的作用。
构成复合层4的GaN层例如使用MOCVD法形成。此时，作为Ga源气体，例如使用TMG、TEG等。作为N源气体，例如使用NH3等。
构成复合层4的GaN层例如具有3nm以上且100nm以下的厚度，优选具有10nm以上且60nm以下的厚度。构成复合层4的GaN层为多个的情况下，构成复合层4的各GaN层可以具有相同的厚度，也可以具有相互不同的厚度。
复合层5与复合层4(Al氮化物半导体层41c)接触，形成在复合层4(Al氮化物半导体层41c)上。复合层5包括沿上下方向(与Si基板1、SiC层2、AlN缓冲层3以及复合层4的层叠方向相同的方向，图1中纵方向)层叠的多个GaN层、和形成于多个GaN层各自之间的Al氮化物半导体层。换言之，复合层5具有GaN层和Al氮化物半导体层交替层叠仅1个以上的次数的结构，复合层5的最上层以及最下层均为GaN层。
构成复合层5的GaN层的层数为2层以上即可，构成复合层5的Al氮化物半导体层的层数也可为1层以上即可。本实施方式的复合层5包括3层的GaN层51a、51b以及51c(多个上部GaN层的一例)作为GaN层，作为Al氮化物半导体层包括2层的Al氮化物半导体层52a以及52b(上部氮化物半导体层的一例)。GaN层51a形成在3层的GaN层51a、51b以及51c中的最接近Si基板1的位置，与复合层4(Al氮化物半导体层41c)接触。GaN层51b形成于3层的GaN层51a、51b以及51c的第2个接近Si基板1的位置。GaN层51c形成在3层的GaN层51a、51b以及51c中的离Si基板1最远的位置。Al氮化物半导体层52a形成在GaN层51a与GaN层51b之间。Al氮化物半导体层52b形成在GaN层51b与GaN层51c之间。
构成复合层5的各个GaN层优选掺杂有C(碳)。C发挥提高GaN层的绝缘性的作用。掺杂有C的GaN层优选具有1×1018个/cm3以上且1×1021个/cm3以下的平均碳原子浓度，更优选具有3×1018个/cm3以上且2×1019个/cm3以下的平均碳浓度。在存在多个掺杂有C的GaN层的情况下，这些GaN层可以具有相同的平均碳原子浓度，也可以具有相互不同的平均碳原子浓度。
在构成复合层5的GaN层中掺杂C的情况下，采用TMG所含的C被取入GaN层这样的GaN的生长条件。作为在GaN层中掺杂C的具体的方法，有降低GaN的生长温度的方法、降低GaN的生长压力的方法、或者相对于NH3提高TMG的摩尔流量比的方法等。
此外，构成复合层5的各个GaN层例如具有550nm以上且3000nm以下的厚度，优选具有800nm以上且2000nm以下的厚度。构成复合层5的各个GaN层可以具有相同的厚度，也可以具有相互不同的厚度。构成复合层5的GaN层通过与构成复合层4的GaN层同样的方法形成。
构成复合层5的Al氮化物半导体层如后述那样发挥使化合物半导体基板CS1产生凸形状的翘曲的作用。
构成复合层5的Al氮化物半导体层由包括Al的氮化物半导体构成，优选由AlN构成。构成复合层5的Al氮化物半导体层例如由AlxGa1-xN(0＜x≤1)表示的材料构成。在该情况下，通过使Al的组成比x为0.5以上，Ga的组成比为0.5以下，能够增大复合层4的翘曲控制的效果。此外，构成复合层5的Al氮化物半导体层也可以由AlxInyGa1-x-yN(0＜x≤1，0≤y＜1)表示的材料构成。
构成复合层5的Al氮化物半导体层例如具有3nm以上且50nm以下的厚度，优选具有20nm以下的厚度。在构成复合层5的Al氮化物半导体层为多个的情况下，构成复合层5的各个Al氮化物半导体层可以具有相同的厚度，也可以具有相互不同的厚度。此外，构成复合层5的Al氮化物半导体层各自的Al组成比是任意的。构成复合层5的Al氮化物半导体层通过与构成复合层4的Al氮化物半导体层同样的方法形成。
GaN层7与复合层5接触，形成在复合层5上。GaN层7是非掺杂的，是半绝缘性。GaN层7成为HEMT的电子迁移层。GaN层7具有例如100nm以上且1500nm以下的厚度。GaN层7通过与构成复合层4的GaN层同样的方法形成。
Al氮化物半导体层10与GaN层7接触，形成在GaN层7上。Al氮化物半导体层10由包括Al的氮化物半导体构成，例如由AlxGa1-xN(0＜x≤1)表示的材料构成。此外，Al氮化物半导体层10也可以由AlxInyGa1-x-yN(0＜x≤1，0≤y＜1)表示的材料构成。Al氮化物半导体层10成为HEMT的势垒层。Al氮化物半导体层10具有例如10nm以上且50nm以下的厚度。Al氮化物半导体层10通过与构成复合层4的GaN层同样的方法形成。
图2是表示本发明的第1实施方式中的复合层4内部的Al组成比的分布的图。
参照图2，在对作为构成复合层4的Al氮化物半导体层的Al氮化物半导体层41a、41b以及41c各自的Al的平均组成比进行比较的情况下，优选越是形成于远离作为基底层的SiC层2的位置的Al氮化物半导体层，Al的平均组成比越小。具体地说，最靠近SiC层2的Al氮化物半导体层41a由Al0.75Ga0.25N(Al的组成比为0.75的AlGaN)构成。第2接近SiC层2的Al氮化物半导体层41b由Al0.5Ga0.5N(Al的组成比为0.5的AlGaN)构成。离SiC层2最远的Al氮化物半导体层41c由Al0.25Ga0.75N(Al的组成比为0.25的AlGaN)构成。另外，上述的Al组成比为一例，构成复合层4的各个Al氮化物半导体层也可以具有其他组成比。此外，Al的平均组成比可以在一个Al氮化物半导体层的内部变化，Al的组成比可以随着在一个Al氮化物半导体层的内部远离Si基板1而变小。
接着，对本实施方式的效果进行说明。
另外，以下的说明中的“凸形状”以及“凹形状”是指将Si基板1设为下侧，将Al氮化物半导体层10设为上侧的情况下的凸形状以及凹形状。
参照图1，着眼于复合层4中的GaN层42b、作为GaN层42b的基底层的Al氮化物半导体层41b、和作为GaN层42b的上层的Al氮化物半导体层41c的关系。
GaN层42b与Al氮化物半导体层41b的界面BR1成为滑动面。换言之，在界面BR1，GaN层42b的结晶与Al氮化物半导体层41b的结晶不匹配。因此，Al氮化物半导体层41b的晶体结构对GaN层42b的晶体结构所带来的影响小，Al氮化物半导体层41b的晶格常数对GaN层42b的晶格常数所带来的影响小。
另一方面，Al氮化物半导体层41c生长为与作为基底层的GaN层42b的表面的结晶面一致。因此，Al氮化物半导体层41c的晶体结构受到GaN层42b的晶体结构的影响，Al氮化物半导体层41c的晶格常数受到GaN层42b的晶格常数的影响。构成Al氮化物半导体层41c的材料(AlGaN、AlN等)的晶格常数比构成GaN层42b的GaN的晶格常数小，因此对Al氮化物半导体层41c施加拉伸应力，在Al氮化物半导体层41c的内部产生拉伸变形。作为拉伸应力的反作用，复合层4使化合物半导体基板CS1产生凹形状的翘曲。
另外，通过控制GaN层42b的外延生长的条件(温度、压力等)，能够将GaN层42b与Al氮化物半导体层41b的界面BR1设为滑动面。此外，通过控制Al氮化物半导体层41c的外延生长的条件(温度、压力等)，能够使Al氮化物半导体层41c以不在GaN层42b的表面的结晶面产生滑动的方式进行生长(相干(coherent)生长)。
可以说在着眼于复合层4中的GaN层42a、作为GaN层42a的基底层的Al氮化物半导体层41a、和作为GaN层42a的上层的Al氮化物半导体层41b的关系的情况下也是同样的。即，Al氮化物半导体层41a的晶体结构对GaN层42a的晶体结构所带来的影响小，Al氮化物半导体层41a的晶格常数对GaN层42a的晶格常数所带来的影响小。另一方面，Al氮化物半导体层41b生长，使得与作为基底层的GaN层42a的表面的结晶面一致。由于GaN层42a的影响，对Al氮化物半导体层41b施加拉伸应力，在Al氮化物半导体层41b的内部产生拉伸变形。
构成复合层4的GaN层越厚，则使凹形状的翘曲产生的复合层4的作用越大。另一方面，若构成复合层4的GaN层过厚，则在GaN层的内部容易产生裂缝。为了抑制在构成复合层4的GaN层的内部产生裂缝，并且有效地产生复合层4的凹形状的翘曲，优选使复合层4中的每一层的GaN层的厚度为3nm以上且100nm以下，优选为10nm以上且60nm以下，复合层4中的GaN层的数量为1～2层左右。
接下来，着眼于复合层5中的Al氮化物半导体层52b、作为Al氮化物半导体层52b的基底层的GaN层51b、和作为Al氮化物半导体层52b的上层的GaN层51c的关系。
Al氮化物半导体层52b与GaN层51b的界面BR2成为滑动面。换言之，在界面BR2，Al氮化物半导体层52b的结晶与GaN层51b的结晶不匹配。因此，GaN层51b的晶体结构对Al氮化物半导体层52b的晶体结构所带来的影响小，GaN层51b的晶格常数对Al氮化物半导体层52b的晶格常数所带来的影响小。
另一方面，GaN层51c生长为与作为基底层的Al氮化物半导体层52b的表面的结晶面一致。因此，GaN层51c的晶体结构受到Al氮化物半导体层52b的晶体结构的影响，GaN层51c的晶格常数受到Al氮化物半导体层52b的晶格常数的影响。由于构成GaN层51c的GaN的晶格常数大于构成Al氮化物半导体层52b的材料(AlGaN、AlN等)的晶格常数，因此对GaN层51c施加压缩应力，在GaN层51c的内部产生压缩变形。作为压缩应力的反作用，复合层5使化合物半导体基板CS1产生凸形状的翘曲。
另外，通过控制Al氮化物半导体层52b的外延生长的条件(温度、压力等)，能够使Al氮化物半导体层52b与GaN层51b的界面BR2成为滑动面。此外，通过控制GaN层51c的外延生长的条件(温度、压力等)，能够使GaN层51c生长为与Al氮化物半导体层52b的表面的结晶面一致。
可以说在着眼于复合层5中的Al氮化物半导体层52a、作为Al氮化物半导体层52a的基底层的GaN层51a、和作为Al氮化物半导体层52a的上层的GaN层51b的关系的情况下也是同样的。即，GaN层51a的晶体结构对Al氮化物半导体层52a的晶体结构所带来的影响小，GaN层51a的晶格常数对Al氮化物半导体层52a的晶格常数所带来的影响小。另一方面，GaN层51b生长为与作为基底层的Al氮化物半导体层52a的表面的结晶面一致。由于Al氮化物半导体层52a的影响，对GaN层51b施加压缩应力，在GaN层51b的内部产生压缩变形。
构成复合层5的Al氮化物半导体层越厚，则使凸形状的翘曲产生的复合层5的作用越大。另一方面，若构成复合层5的Al氮化物半导体层过厚，则在Al氮化物半导体层的内部容易产生裂缝。为了抑制构成复合层5的Al氮化物半导体层的内部产生裂缝并且有效地产生复合层5的凸形状的翘曲，设复合层5中的每一层的Al氮化物半导体层的厚度为3nm以上且50nm以下，优选为20nm以下，优选使复合层5中的Al氮化物半导体层的数量为1～2层左右。
根据本实施方式，通过分别调节具有使化合物半导体基板CS1产生凹形状的翘曲的功能的复合层4和具有使化合物半导体基板CS1产生凸形状的翘曲的功能的复合层5，能够容易地控制化合物半导体基板CS1的翘曲。
此外，作为滑动面的界面BR1以及BR2上的半导体层能够不受基底层的晶格常数差、变形的影响而生长，因此也能够抑制裂缝的产生。
[第2实施方式]
图3是表示本发明的第2实施方式中的化合物半导体基板CS2的结构的剖视图。
参照图3，本实施方式的化合物半导体基板CS2中的复合层4包括2层的Al氮化物半导体层41a以及41b作为Al氮化物半导体层，包括1层的GaN层42a作为GaN层。Al氮化物半导体层41a形成在2层的Al氮化物半导体层41a以及41b中的更靠近Si基板1的位置，与AlN缓冲层3接触。Al氮化物半导体层41b形成在2层的Al氮化物半导体层41a以及41b中的离Si基板1更远的位置。GaN层42a形成在Al氮化物半导体层41a与Al氮化物半导体层41b之间。
在假设构成本实施方式中的复合层4的GaN层的厚度与第1实施方式的情况相同的情况下，本实施方式中的由复合层4产生凹形状的翘曲的效果比第1实施方式的由复合层4产生凹形状的翘曲的效果小。因此，在化合物半导体基板CS2中，与化合物半导体基板CS1相比，能够增大凸形状的翘曲量。另一方面，在构成本实施方式中的复合层4的GaN层的厚度比1的实施方式的情况厚的情况下，在化合物半导体基板CS2中，也能够设为与化合物半导体基板CS1同等的翘曲量。
另外，上述以外的化合物半导体基板CS2的结构与第1实施方式中的化合物半导体基板CS1的结构同样，因此不重复其说明。
根据本实施方式，能够得到与第1实施方式同样的效果。此外，由于复合层4的层数少，因此能够容易地制作化合物半导体基板CS2。
[实施例]
本申请发明人为了确认本发明的化合物半导体基板的翘曲的控制的效果而进行了以下的实验。
制作了将GaN层42b的厚度设为15nm(试料A1)、45nm(试料A2)，或者60nm(试料A3)的3种化合物半导体基板CS1。在试料A1、A2以及A3中，将Al氮化物半导体层52a以及52b中的每一个厚度设为15nm，并且将GaN层42a的厚度设为15nm。将Al氮化物半导体层52a以及52b设为AlN。测量所获得的化合物半导体基板CS1的翘曲量。
图4是表示本发明的一实施例中的试料A1、A2以及A3各自的翘曲量的测量结果的图。图5是表示由本发明的一实施例中的试料A1、A2以及A3各自的翘曲量的测量结果得到的GaN层42b的厚度与翘曲量的关系的图表。另外，在图5以及图7中，将成为凸形状的翘曲的方向设为负，将成为凹形状的翘曲的方向设为正。
参照图4以及图5，GaN层42b的厚度为15nm的试料A1为凸形状且成为90μm的翘曲量。GaN层42b的厚度为45nm的试料A2为凸形状且成为15μm的翘曲量。GaN层42b的厚度为60nm的试料A3为凹形状且成为39μm的翘曲量。此外，随着GaN层42b的厚度增加，化合物半导体基板CS1的翘曲量在成为凹形状的方向上以大致一定的比例增加。
接下来，制作将Al氮化物半导体层52b的厚度/Al氮化物半导体层52b的厚度设为15nm/15nm(试料B1)、15nm/10nm(试料B2)、或者10nm/10nm(试料B3)的3种化合物半导体基板CS1。在试料B1、B2、以及B3中，将GaN层42a以及42b各自的厚度设为15nm。将Al氮化物半导体层52a以及52b设为AlN。测量所获得的化合物半导体基板CS1的翘曲量。
图6是表示本发明的一实施例中的试料B1、B2、以及B3各自的翘曲量的测量结果的图。图7是表示由本发明的一实施例中的试料B1、B2以及B3各自的翘曲量的测量结果得到的Al氮化物半导体层52a以及52b的厚度与翘曲量的关系的图表。
参照图6以及图7，Al氮化物半导体层52b的厚度/Al氮化物半导体层52b的厚度为15nm/15nm的试料B1为凸形状且成为90μm的翘曲量。Al氮化物半导体层52b的厚度/Al氮化物半导体层52b的厚度为15nm/10nm的试料B2为凸形状且成为23μm的翘曲量。Al氮化物半导体层52b的厚度/Al氮化物半导体层52b的厚度为10nm/10nm的试料B3为凹形状且成为46μm的翘曲量。此外，随着Al氮化物半导体层52b的厚度与Al氮化物半导体层52b的厚度的合计值减少，化合物半导体基板CS1的翘曲量在成为凹形状的方向上以大致恒定的比例增加。
根据以上的实验结果可知，通过调节构成复合层4的GaN层的厚度或者构成复合层5的Al氮化物半导体层的厚度，能够容易地控制化合物半导体基板CS1的翘曲。
[其他]
上述的实施方式以及实施例能够适当组合。
上述的实施方式以及实施例在所有方面都是例示而不应被认为是限制性的。本发明的范围不是由上述的说明来表示，而是由权利要求书来表示，意在包括与权利要求书等同的意思以及范围内的所有变更。
符号说明
1 Si(硅)基板
2 SiC(碳化硅)层(基底层的一例)
3 AlN(氮化铝)缓冲层(缓冲层的一例)
4 复合层(下部复合层的一例)
5 复合层(上部复合层的一例)
7、42a、42b、51a、51b、51c GaN (氮化镓)层(下部GaN层的一例，上部GaN层的一例，电子迁移层的一例)
10、41a、41b、41c、52a、52b A1(铝)氮化物半导体层(下部氮化物半导体层的一例，上部氮化物半导体层的一例，势垒层的一例)
BR1、BR2 界面
CS1、CS2 化合物半导体基板。

Claims (12)

1.一种化合物半导体基板，具备：
基底层；
缓冲层，形成于所述基底层上且由AlN构成；
下部复合层，形成于所述缓冲层上；以及
上部复合层，形成于所述下部复合层上，
所述下部复合层包括：
沿上下方向层叠，包括Al的多个下部氮化物半导体层；以及
形成于所述多个下部氮化物半导体层各自之间的下部GaN层，
所述上部复合层包括：
沿上下方向层叠的多个上部GaN层；以及
形成于所述多个上部GaN层各自之间的包括Al的上部氮化物半导体层。
2.根据权利要求1所述的化合物半导体基板，其中，
所述基底层由SiC构成。
3.根据权利要求1所述的化合物半导体基板，其中，
所述下部GaN层具有3nm以上且100nm以下的厚度。
4.根据权利要求1所述的化合物半导体基板，其中，
所述上部氮化物半导体层具有3nm以上且50nm以下的厚度。
5.根据权利要求1所述的化合物半导体基板，其中，
所述多个下部氮化物半导体层为3层，
所述下部GaN层为2层。
6.根据权利要求1所述的化合物半导体基板，其中，
所述多个下部氮化物半导体层包括Al以及Ga，
在对所述多个下部氮化物半导体层各自的Al的平均组成比进行了比较的情况下，越是在远离所述基底层的位置形成的下部氮化物半导体层，Al的平均组成比越小。
7.根据权利要求1所述的化合物半导体基板，其中，
所述多个上部GaN层为3层，
所述上部氮化物半导体层为2层。
8.根据权利要求1所述的化合物半导体基板，其中，
所述多个下部氮化物半导体层中的与所述下部GaN层接触并形成于所述下部GaN层上的下部氮化物半导体层包括拉伸变形，
所述多个上部GaN层中的与所述上部氮化物半导体层接触并形成于所述上部氮化物半导体层上的上部GaN层包括压缩变形。
9.根据权利要求1所述的化合物半导体基板，其中，
所述上部氮化物半导体层由AlN构成。
10.根据权利要求1所述的化合物半导体基板，其中，
所述化合物半导体基板还具备：
电子迁移层，由形成于所述上部复合层上的GaN构成；以及
势垒层，形成于所述电子迁移层上。
11.根据权利要求1所述的化合物半导体基板，其中，
所述多个上部GaN层分别具有1×1018个/cm3以上且1×1021个/cm3以下的平均碳原子浓度。
12.根据权利要求1所述的化合物半导体基板，其中，
所述多个上部GaN层分别具有550nm以上且3000nm以下的厚度。
CN201880077878.1A 2017-12-08 2018-12-06 化合物半导体基板 Pending CN111433889A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017235743A JP6812333B2 (ja) 2017-12-08 2017-12-08 化合物半導体基板
JP2017-235743 2017-12-08
PCT/JP2018/044849 WO2019111986A1 (ja) 2017-12-08 2018-12-06 化合物半導体基板

Publications (1)

Publication Number Publication Date
CN111433889A true CN111433889A (zh) 2020-07-17

Family

ID=66750597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880077878.1A Pending CN111433889A (zh) 2017-12-08 2018-12-06 化合物半导体基板

Country Status (7)

Country Link
US (1) US20200402922A1 (zh)
EP (1) EP3723114A4 (zh)
JP (1) JP6812333B2 (zh)
KR (1) KR102679760B1 (zh)
CN (1) CN111433889A (zh)
TW (1) TWI814756B (zh)
WO (1) WO2019111986A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745110B (zh) * 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
US20230392282A1 (en) * 2020-04-14 2023-12-07 Kwansei Gakuin Educational Foundation Method for producing aluminum nitride substrate, aluminum nitride substrate, and method for suppressing introduction of dislocation into aluminum nitride growth layer
JP7550557B2 (ja) * 2020-07-15 2024-09-13 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
KR102682628B1 (ko) 2022-09-08 2024-07-09 에스엘 주식회사 자동차용 센서 세척 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
CN102859695A (zh) * 2010-04-28 2013-01-02 日本碍子株式会社 外延基板以及外延基板的制造方法
CN103460360A (zh) * 2011-05-17 2013-12-18 先进动力设备技术研究协会 半导体元件及其制造方法
US20140374771A1 (en) * 2012-03-16 2014-12-25 Furukawa Electric Co., Ltd. Semiconductor multi-layer substrate, semiconductor device, and method for manufacturing the same
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
CN107408511A (zh) * 2015-03-09 2017-11-28 爱沃特株式会社 化合物半导体基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
JP3254823B2 (ja) * 1993-06-28 2002-02-12 住友化学工業株式会社 半導体エピタキシャル基板およびその製造方法
US6735230B1 (en) * 1998-09-10 2004-05-11 Rohm, Co., Ltd Semiconductor luminous elements and semiconductor laser
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
WO2014097508A1 (ja) * 2012-12-19 2014-06-26 パナソニック株式会社 窒化物半導体レーザ素子
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
US20160276472A1 (en) * 2015-03-17 2016-09-22 Hermes-Epitek Corp. Semiconductor Device and Manufacturing Method Thereof
JP6498581B2 (ja) 2015-09-30 2019-04-10 株式会社豊田自動織機 蓄電装置及び電流遮断装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
CN102859695A (zh) * 2010-04-28 2013-01-02 日本碍子株式会社 外延基板以及外延基板的制造方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
CN103460360A (zh) * 2011-05-17 2013-12-18 先进动力设备技术研究协会 半导体元件及其制造方法
US20140374771A1 (en) * 2012-03-16 2014-12-25 Furukawa Electric Co., Ltd. Semiconductor multi-layer substrate, semiconductor device, and method for manufacturing the same
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
CN107408511A (zh) * 2015-03-09 2017-11-28 爱沃特株式会社 化合物半导体基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745110B (zh) * 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法
US11887893B2 (en) 2020-10-06 2024-01-30 Globalwafers Co., Ltd. Semiconductor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JP6812333B2 (ja) 2021-01-13
KR20200094786A (ko) 2020-08-07
WO2019111986A1 (ja) 2019-06-13
JP2019102767A (ja) 2019-06-24
TW201926694A (zh) 2019-07-01
EP3723114A4 (en) 2021-01-20
TWI814756B (zh) 2023-09-11
US20200402922A1 (en) 2020-12-24
EP3723114A1 (en) 2020-10-14
KR102679760B1 (ko) 2024-07-02

Similar Documents

Publication Publication Date Title
KR102679760B1 (ko) 화합물 반도체 기판
KR102573938B1 (ko) 화합물 반도체 기판
CN108026638B (zh) 具备SiC层的化合物半导体基板
KR102457317B1 (ko) 화합물 반도체 기판
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
TWI838439B (zh) 化合物半導體基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination