JP2016167472A - 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ - Google Patents

窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ Download PDF

Info

Publication number
JP2016167472A
JP2016167472A JP2013143657A JP2013143657A JP2016167472A JP 2016167472 A JP2016167472 A JP 2016167472A JP 2013143657 A JP2013143657 A JP 2013143657A JP 2013143657 A JP2013143657 A JP 2013143657A JP 2016167472 A JP2016167472 A JP 2016167472A
Authority
JP
Japan
Prior art keywords
layer
composition
algan
aln
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013143657A
Other languages
English (en)
Inventor
伸之 伊藤
Nobuyuki Ito
伸之 伊藤
信明 寺口
Nobuaki Teraguchi
信明 寺口
淳 小河
Atsushi Ogawa
淳 小河
雄史 井上
Yushi Inoue
雄史 井上
陽介 藤重
Yosuke Fujishige
陽介 藤重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013143657A priority Critical patent/JP2016167472A/ja
Priority to PCT/JP2014/067349 priority patent/WO2015005157A1/ja
Publication of JP2016167472A publication Critical patent/JP2016167472A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】反りを抑え、リーク電流の低減およびパーティクル起因のピットの改善を図る。
【解決手段】窒化物半導体エピタキシャルウェハは、Ｓi基板(１)と、上記Ｓi基板(１)上に形成されたＡlＮからなる下地層(２)と、上記下地層(２)上に形成されると共に、Ａl組成が上記Ｓi基板側を下方として上方に向かって段階的に減少するＡlｘＧa１−ｘＮ(０＜ｘ＜１)の組成でなる複数の層が積層されたＡl組成傾斜層(７)と、上記Ａl組成傾斜層(７)の上に形成された窒化物半導体(８,９)とを備え、上記Ａl組成傾斜層(７)における複数の層間の少なくとも何れか一つの層間には、局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかが形成されており、上記局所低Ａl組成ＡlＧaＮは、Ａl組成が、上記Ａl組成傾斜層(７)における当該局所低Ａl組成ＡlＧaＮの直下および直上に位置する両ＡlＧaＮ層のＡl組成よりも低いＡlＧaＮである。
【選択図】図１

Description

この発明は、基板上に窒化物半導体層がエピタキシャル成長された窒化物半導体エピタキシャルウェハ、および、それを用いた電界効果トランジスタに関する。
窒化物半導体を用いた電子デバイスとしては、一般的に、ＡlＧaＮとＧaＮとからなるヘテロ接合を含む構造が用いられている。近年、電子デバイスの低コスト化を実現するために、安価なＳi基板上に窒化物半導体を成長することが盛んに行われている。
上記窒化物半導体をＳi基板上に成長する際の問題点として、窒化物半導体とＳiとの熱膨張係数の違いによるウェハの反りが挙げられる。すなわち、上記窒化物半導体の熱膨張係数は上記Ｓiの熱膨張係数よりも大きいことから、Ｓi基板上に窒化物半導体を高温で成長した後に室温に冷却する過程において、下に凸の形状に反るのである。
このような熱膨張係数の違いによる反りを抑える方法として、特表２００４‐５２４２５０号公報(特許文献１)に開示された窒化ガリウム材料や、特開２００７‐６７０７７号公報(特許文献２)に開示された窒化物半導体素子や、特開２００９‐１５８８０４号公報(特許文献３)に開示された半導体材料がある。
上記特許文献１に開示された窒化ガリウム材料においては、シリコン基板と窒化ガリウム材料との間に、組成的に勾配をつけたＡlＩnＧaＮ,ＡlＧaＮ,ＩnＧaＮ等の窒化ガリウムの合金で構成された転移層を形成している。また、上記特許文献２に開示された窒化物半導体素子においては、高Ａl含有層からなるＡlＧaＮ層等と低Ａl含有層からなるＡlＧaＮ層等とを交互に複数層積層してなるＡlＮ系超格子バッファ層を形成している。また、特許文献３に開示された半導体材料においては、Ｓi基板上に形成されたＡlＮ中間層の上に、Ａl組成に勾配をつけたＡlｘＧa１−ｘＮからなる組成傾斜層と、高Ａl含有層からなるＡlＧaＮ層等と低Ａl含有層からなるＡlＧaＮ層等とを交互に複数層積層してなる超格子複合層とを形成している。
そして、上記特許文献３に開示された半導体材料では、上記組成傾斜層と上記超格子複合層とを組み合わせた構造により、反りと、格子定数や熱膨張係数等の成長条件起因のピット(点状欠陥)と、(２０２４)面における回折線の半値幅とを改善するようにしている。
しかしながら、さらなる結晶性の改善のためには、上記特許文献３に開示された半導体材料の構造では不十分であり、リーク改善およびパーティクル起因のピットの改善を図る必要がある。
特表２００４‐５２４２５０号公報 特開２００７‐６７０７７号公報 特開２００９‐１５８８０４号公報
そこで、この発明の課題は、ウェハの反りを抑えるだけではなく、リーク電流の低減およびパーティクル起因のピットの改善を図ることが可能な窒化物半導体エピタキシャルウェハ、および、それを用いた電界効果トランジスタを提供することにある。
上記課題を解決するため、この発明の窒化物半導体エピタキシャルウェハは、
Ｓi基板と、
上記Ｓi基板上に形成されたＡlＮからなる下地層と、
上記下地層上に形成されると共に、Ａl組成が上記Ｓi基板側を下方として上方に向かって段階的に減少するＡlｘＧa１−ｘＮ(０＜ｘ＜１)の組成でなる複数の層が積層されたＡl組成傾斜層と、
上記Ａl組成傾斜層の上に形成された窒化物半導体と
を備え、
上記Ａl組成傾斜層における複数の層間の少なくとも何れか一つの層間には、局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかが形成されており、
上記局所低Ａl組成ＡlＧaＮは、Ａl組成が、上記Ａl組成傾斜層における当該局所低Ａl組成ＡlＧaＮの直下および直上に位置する両ＡlＧaＮ層のＡl組成よりも低いＡlＧaＮである
ことを特徴としている。
また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記Ａl組成傾斜層上に形成されると共に、ＡlａＧa１−ａＮ(０≦ａ≦０.５)の組成でなる低Ａl組成層とＡlｂＧa１−ｂＮ(０.５＜ｂ≦１.０)の組成でなる高Ａl組成層とが交互に積層されてなる超格子層を備え、
上記Ａl組成傾斜層の上に形成される上記窒化物半導体は、上記超格子層上に形成されることによって、上記超格子層を介して上記Ａl組成傾斜層の上に形成されている。
また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記Ａl組成傾斜層における上記層間に形成される上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかは、少なくとも、上記Ａl組成傾斜層を構成するＡlＧaＮ層の表面にオープンコアの螺旋転位を核として形成されたＶ字状の欠陥、および、パーティクルを起因として形成されたピットを、埋めるように形成されている。
また、この発明の電界効果トランジスタは、
上記この発明のエピタキシャルウェハを用いて形成されたことを特徴としている。
以上より明らかなように、この発明の窒化物半導体エピタキシャルウェハは、上記下地層の上に、Ａl組成が段階的に減少するＡlｘＧa１−ｘＮ(０＜ｘ＜１)の組成でなる複数の層が積層されたＡl組成傾斜層を成長させる場合に、上記Ａl組成傾斜層における複数の層間の少なくとも何れか一つの層間に、平坦性に優れた上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかを形成している。
したがって、上記下地層から伸びてくるオープンコアの螺旋転位を核として上記Ａl組成傾斜層におけるＡlＧaＮ層の表面に形成されたＶ字状の欠陥、および、パーティクル起因のピットを、上記層間に形成された平坦性に優れた上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかによって埋めることができ、それにより上記オープンコアの螺旋転位およびパーティクル起因のピットを消失させることができる。
すなわち、この発明によれば、電気的に活性であるためリークパスとして働くと考えられる上記オープンコアの螺旋転位を消失させることによって、結晶性に優れ、且つリーク電流を低減できる窒化物半導体エピタキシャルウェハを提供することができる。
さらに、上記Ｓi基板と上記窒化物半導体との間に、上記Ａl組成傾斜層を形成しているので、上記Ｓi基板と上記窒化物半導体との熱膨張係数の違いによる反りを抑制することができる。
また、この発明の電界効果トランジスタは、上記反りの抑制、結晶性の向上、リーク電流の低減、超格子層の耐圧維持を図ることができる、上記この発明のエピタキシャルウェハを用いて形成されている。したがって、高性能で、高耐圧で、消費電流の少ないの電界効果トランジスタを得ることができる。
この発明の窒化物半導体エピタキシャルウェハにおける断面図である。 Ｘ線回折における(０００４)面の半値全幅を示す図である。 ＡlＮ層の有無によるリーク電流の減少効果を示す図である。 Ｖ字状の欠陥を示す図である。 図１とは異なる窒化物半導体エピタキシャルウェハにおける断面図である。 Ｘ線回折における(０００４)面の半値全幅を示す図である。 ＧaＮ層の有無によるリーク電流の減少効果を示す図である。 ＧaＮ層の有無による歩留まりを示す図である。 超格子層の表面にパーティクル起因のピットが形成されるメカニズムとその防止策との説明図である。 パーティクル起因のピット内を理想的に埋める場合の説明図である。
以下、この発明を図示の実施の形態により詳細に説明する。
・第１実施の形態
本実施の形態は、基板上に形成された上記下地層としての初期成長層と、この初期成長層上に形成されると共にＡl組成が段階的に減少する組成傾斜層とを含み、上記組成傾斜層における複数の層間の少なくとも何れか一つの層間には、局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかを有している。そして、その上に、さらに窒化物半導体が形成された窒化物半導体エピタキシャルウェハに関する。
ここで、上記局所低Ａl組成ＡlＧaＮとは、上記組成傾斜層における当該低Ａl組成ＡlＧaＮの直下および直上に位置する二つの層のＡl組成よりも低いＡl組成であるＡlＧaＮのことである。
図１は、本実施の形態の窒化物半導体エピタキシャルウェハにおける断面図である。
図１において、基板として、ＣＺ法(チョクラルスキー法)によって成長された抵抗率が０.０１Ω・ｃｍのＢ（ボロン）ドープＳi基板１を用いる。このＳi基板１上に、ＡlＮからなる厚さ１００ｎｍの初期成長層２、組成傾斜バッファ層７、ＧaＮからなる厚さ１μｍのチャネル層８、ＡlＧaＮからなる障壁層９が形成されている。ここで、上記組成傾斜バッファ層７は、厚さ２００ｎｍのＡl０.７Ｇa０.３Ｎ３と、ＡlＮ層４と、厚さ４００ｎｍのＡl０.４Ｇa０.６Ｎ５と、厚さ４００ｎｍのＡl０.１Ｇa０.９Ｎ６で構成されている。尚、各層の膜厚は、本実施の形態の数値に限定されるわけではなく、本ウェハにおける反りの調整に応じて変化させることが可能である。
各層の成長は、一例であるが、以下のような成長方法で行われる。
上記ＡlＮ初期成長層２の成長に先立って、Ｓi基板１表面の酸化膜をフッ酸系のエッチャントで除去した後、有機金属気相成長(ＭＯＣＶＤ)装置にＳi基板１をセットする。そして、Ｓi基板１の温度を１１００℃に設定し、チャンバー圧力１３.３kＰaで基板表面のクリーニングを行なう。
次に、基板温度およびチャンバー圧力を一定とし、アンモニアＮＨ３(１２.５slm)を流すことでＳi基板１表面の窒化を行なう。引き続き、ＡlＮを、１００nm(ＴＭＡ(トリメチルアルミニウム)流量＝１１７μmol/min,ＮＨ３流量＝１２.５slm)成長してＡlＮ初期成長層２を形成する。次に、基板温度１１５０℃で、Ａl０.７Ｇa０.３Ｎ３を、２００nm(ＴＭＧ(トリメチルガリウム)流量＝５７μmol/min,ＴＭＡ流量＝９７μmol/min,ＮＨ３流量＝１２.５slm)成長する。次に、ＡlＮ層４(ＴＭＡ流量＝１１７μmol/min,ＮＨ３流量＝１.０slm)を成長する。次に、Ａl０.４Ｇa０.６Ｎ５を、４００nm(ＴＭＧ流量＝９９μmol/min,ＴＭＡ流量＝５５μmol/min,ＮＨ３流量＝１２.５slm)成長する。次に、Ａl０.１Ｇa０.９Ｎ６を、４００nm(ＴＭＧ流量＝１３７μmol/min,ＴＭＡ流量＝１８μmol/min,ＮＨ３流量＝１２.５slm)成長する。こうして、Ａl０.７Ｇa０.３Ｎ３とＡlＮ層４とＡl０.４Ｇa０.６Ｎ５とＡl０.１Ｇa０.９Ｎ６とでなる組成傾斜バッファ層７を形成する。
その後、１μmの厚さでＧaＮチャネル層８(ＴＭＧ流量＝５０μmol/min,ＮＨ３流量＝１２.５slm)を成長する。さらに、２０nmの厚さでＡl０.２Ｇa０.８Ｎ障壁層９を順次成長する。
以下、詳細な説明は省略するが、上述のようにしてＳi基板１上に形成された窒化物半導体層に対して、求める電子デバイスに応じた加工を施して上記電子デバイスが形成される。
例えば、上記電子デバイスとして電界効果トランジスタを形成する場合には、上記ＡlＧaＮ障壁層９とＧaＮチャネル層８との界面に形成される２次元電子ガスの層とオーミック接触を形成するソース電極(図示せず)およびドレイン電極(図示せず)が形成され、上記ソース電極と上記ドレイン電極との間にゲート電極(図示せず)が形成される。
図２は、上記ＧaＮチャネル層８のＸ線回折における(０００４)面の半値全幅のＡlＮ層４依存性を示す図である。ここで、上記(０００４)面は、螺旋転位との相関があることから、オープンコアの螺旋転位の減少を反映すると考えられるために指標としている。
図２によれば、上記組成傾斜バッファ層７中にＡlＮ層４を形成した方が、ＡlＮ層４を形成しない場合よりも強度が大きく、且つピーク値での半値全幅が狭く、結晶性に優れていることが分かる。
また、図３は、上記組成傾斜バッファ層７にＡlＮ層４を含む場合と含まない場合とによるリーク電流の減少効果を示す図である。
図３によれば、上記組成傾斜バッファ層７にＡlＮ層４を含まない場合には、Ｓi基板１とＡlＧaＮ障壁層９上に形成される電極との間の印加電圧Ｖが１７０Ｖ以上の場合、Ｓi基板１と上記電極との間のリーク電流の電流密度Ｊ(Ａ/ｃｍ２)が、一般に不良品と判定される１.Ｅ−０４以上になっている。これに対して、組成傾斜バッファ層１７にＡlＮ層４を含む場合には、上記印加電圧が１７０Ｖを超えても４５０Ｖまでは、リーク電流の電流密度Ｊが上記１.Ｅ−０４以下に低減されている。
上述のように、上記初期成長層２の上にＡl組成を階段状に減少した組成傾斜バッファ層７を成長させる場合、反りを低減する効果を高めるためには、初期成長層２として一般的に用いられるＡlＮに対してＡl組成の差が０.２以上であるＡlＧaＮ層を組成傾斜バッファ層７として成長することが好ましい。しかしながら、平坦な表面を有する高Ａl組成ＡlＧaＮ層を成長することは容易ではなく、図４に示すように、ＡlＧaＮ層(組成傾斜バッファ層７の最下層)の表面に、ＡlＮ(初期成長層２)から伸びてきた転位を核としてＶ字状の欠陥１０が容易に形成される。Ｖ字状の欠陥１０が形成される原因は、オープンコアの螺旋転位であることが一般的に知られており、さらに上記オープンコアの螺旋転位はその上層のＡlＧaＮ層に引き継がれていく。
しかしながら、上記Ｖ字状の欠陥を平坦性に優れたＡlＮやＧaＮ等によって埋めることにより、その理由は明らかではないが、オープンコアの螺旋転位が消失する。オープンコアの螺旋転位は、電気的に活性であることが知られており、リークパスとして働くと考えられるため、オープンコアの螺旋転位の消失はリーク電流の低減に繋がるのである。
本実施の形態においては、Ｓi基板１上に形成されたＡlＮ初期成長層２と、このＡlＮ初期成長層２上に形成されると共にＡl組成が階段状に減少するＡlＧaＮ組成傾斜バッファ層７とを含み、ＡlＧaＮ組成傾斜バッファ層７における複数の層間における第１層であるＡl０.７Ｇa０.３Ｎ３と第２層であるＡl０.４Ｇa０.６Ｎ５との間に、ＡlＮ層４を形成している。さらに、ＡlＧaＮ組成傾斜バッファ層７の上に、ＧaＮチャネル層８およびＡlＧaＮ障壁層８でなる窒化物半導体が形成されている。
したがって、上記ＡlＮ初期成長層２から伸びてきた転位を核としてＡlＧaＮ組成傾斜バッファ層７の第１層であるＡl０.７Ｇa０.３Ｎ３の表面に形成されたＶ字状の欠陥が、平坦性に優れたＡlＮ層４によって埋められて、上記オープンコアの螺旋転位が消失する。そのため、電気的に活性な上記オープンコアの螺旋転位が消失することによって、リーク電流を低減することができるのである。
尚、上記第１実施の形態においては、上記ＡlＧaＮ組成傾斜バッファ層７における第１層と第２層との間にＡlＮ層４を形成している。しかしながら、ＡlＮ層４を形成する箇所はＡlＧaＮ組成傾斜バッファ層７の第１層と第２層との間に限定されるものではなく、第２層と第３層との間に形成しても差し支えない。要は、ＡlＧaＮ組成傾斜バッファ層７における複数の層間の少なくとも何れか一つの層間であればよいのである。
また、上記第１実施の形態においては、上記ＡlＧaＮ組成傾斜バッファ層７の第１層と第２層との境界に形成されるＶ字状の欠陥を埋める物質として、ＡlＮ(ＡlＮ層４)を用いている。しかしながら、上記Ｖ字状の欠陥を埋める物質は上記ＡlＮに限定されるものではなく、ＧaＮを用いることも可能である。
さらに、上記Ｖ字状の欠陥を埋める物質として、上記ＡlＧaＮ組成傾斜バッファ層７において、直下に位置する上記第１層(Ａl０.７Ｇa０.３Ｎ３)のＡl組成(＝０.７)、および、直上に位置する上記第２層(Ａl０.４Ｇa０.６Ｎ５)のＡl組成(＝０.４)よりも低いＡl組成である局所低Ａl組成ＡlＧaＮを用いても差し支えない。その理由は、Ａl組成の低いＡlＧaＮ層の横方向成長速度が大きいため、平坦性に優れているからである。
ここで、上記ＡlＧaＮ組成傾斜バッファ層７における層間に形成されるＶ字状の欠陥を埋める物質としては、上記ＡlＮ(ＡlＮ層４),ＧaＮおよび上記局所低Ａl組成ＡlＧaＮのうちから選択された複数の物質を組み合わせて用いても差し支えない。例えば、上記ＡlＧaＮ組成傾斜バッファ層７における異なる複数の層間に、上記ＡlＮ(ＡlＮ層４),ＧaＮおよび上記局所低Ａl組成ＡlＧaＮのうちから選択された異なる物質を用いてもよい。
ここで、平坦なＧaＮ層の成長は比較的容易であるが、平坦なＡlＮ層を得るためには、Ｖ/III比を５００以下に設定する必要がある。
・第２実施の形態
本実施の形態は、基板上に形成された上記下地層としての初期成長層と、この初期成長層上に形成されると共にＡl組成が段階的に減少する組成傾斜層とを含み、上記組成傾斜層における複数の層間の少なくとも何れか一つの層間に平坦性に優れた上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかを有している窒化物半導体エピタキシャルウェハにおいて、上記組成傾斜層上に、ＡlｘＧa１−ｘＮ(０≦ｘ≦０.５)の組成からなる低Ａl組成層と、ＡlｙＧa１−ｙＮ(０.５＜ｙ≦１.０)の組成からなる高Ａl組成層とを交互に積層してなる超格子層を形成している。そして、上記超格子層の上に、さらに窒化物半導体が形成されている窒化物半導体エピタキシャルウェハに関する。
図５は、本実施の形態の窒化物半導体エピタキシャルウェハにおける断面図である。
図５において、基板としては、上記ＣＺ法によって成長された抵抗率が０.０２Ω・ｃｍのＢ（ボロン）ドープＳi基板１１を用いる。このＳi基板１１上に、ＡlＮからなる厚さ１００ｎｍの初期成長層１２、組成傾斜バッファ層１７、ＡlＧaＮ/ＡlＮからなる超格子層１８、ＧaＮからなる厚さ１μｍのチャネル層１９、ＡlＮからなる中間層(特性改善層)２０、ＡlＧaＮからなる障壁層２１、ＧaＮからなるキャップ層２２が形成されている。
ここで、上記組成傾斜バッファ層１７は、厚さ２００ｎｍのＡl０.７Ｇa０.３Ｎ１３と、厚さ４００ｎｍのＡl０.４Ｇa０.６Ｎ１４と、ピットを埋め込むように形成されたＧaＮ層１５と、厚さ４００ｎｍのＡl０.１Ｇa０.９Ｎ１６とで構成されている。
各層の成長は、一例であるが、以下のような成長方法で行われる。
上記Ｓi基板１１に対する酸化膜除去,クリーニングおよび表面窒化、Ｓi基板１１上へのＡlＮ初期成長層１２および組成傾斜バッファ層１７の形成は、上記第１実施の形態と同様にして行われる。
その場合、上記第１実施の形態においては、上記ＡlＧaＮ組成傾斜バッファ層７の第１層であるＡl０.７Ｇa０.３Ｎ３と第２層であるＡl０.４Ｇa０.６Ｎ５との間にＡlＮ層４を形成しているのに対して、本実施の形態の組成傾斜バッファ層１７においては、第２層であるＡl０.４Ｇa０.６Ｎ１４と第３層であるＡl０.１Ｇa０.９Ｎ１６との間にＧaＮ層１５を形成するようにしている。尚、ＧaＮ１５の形成に際しては、ＡlＮ層４の場合の上記ＴＭＡに換えて上記ＴＭＧを原料ガスして使用する。
そうした後、上記ＡlｘＧa１−ｘＮ(ｘ＝０.１)の低Ａl組成層とＡlｙＧa１−ｙＮ(ｙ＝１.０)の高Ａl組成層とを交互に積層したＡl０.１Ｇa０.９Ｎ/ＡlＮからなる多層の超格子層１８を成長する。引き続いて、１.０μmの厚さでＧaＮチャネル層１９(ＴＭＧ流量＝２２４μmol/min,ＮＨ３流量＝１２.５slm)を成長する。さらに、厚さ１nmのＡlＮ中間層(特性改善層)２０と、厚さ２０nmのＡl０.２Ｇa０.８Ｎ障壁層２１と、厚さ１nmのＧaＮキャップ層２２とからなる電子供給層を成長する。
以下、詳細な説明は省略するが、上述のようにしてＳi基板１１上に形成された窒化物半導体層に対して、求める電子デバイスに応じた加工を施して上記電子デバイスが形成される。
例えば、上記電子デバイスとして電界効果トランジスタを形成する場合には、上記ＡlＮ中間層(特性改善層)２０とＧaＮチャネル層１９との界面に形成される２次元電子ガスの層とオーミック接触を形成するソース電極(図示せず)およびドレイン電極(図示せず)が形成され、上記ソース電極と上記ドレイン電極との間にゲート電極(図示せず)が形成される。
図６は、上記ＧaＮチャネル層１９のＸ線回折における(０００４)面の半値全幅のＧaＮ１５依存性を示す図である。ここで、(０００４)面は、螺旋転位と相関があることから、オープンコアの螺旋転位の減少を反映すると考えられるために指標としている。
図６によれば、上記組成傾斜バッファ層１７中にＧaＮ１５を形成した方が、ＧaＮ１５を形成しない場合よりも強度が大きく、且つピーク値での半値全幅が狭く、結晶性に優れていることが分かる。
また、図７は、上記組成傾斜バッファ層１７にＧaＮ層１５を含む場合と含まない場合とによるリーク電流の減少効果を示す図である。
図７によれば、上記組成傾斜バッファ層１７にＧaＮ層１５を含まない場合には、Ｓi基板１１とＧaＮキャップ層２２上に形成される電極との間の印加電圧Ｖが２８０Ｖ以上の場合に、Ｓi基板１１と上記電極との間のリーク電流の電流密度Ｊ(Ａ/ｃｍ２)が、一般に不良品と判定される１.Ｅ−０４以上になっている。これに対し、組成傾斜バッファ層１７にＧaＮ層１５を含む場合には、上記印加電圧が２８０Ｖを超えても７８０Ｖまでは、リーク電流の電流密度Ｊが上記１.Ｅ−０４以下に低減されている。
また、図８は、上記組成傾斜バッファ層１７にＧaＮ層１５を含む場合と含まない場合とによる素子破壊の歩留まりの差を示す図である。尚、その際における不良品の判定は、基板１１とＧaＮキャップ層２２上に形成される電極との間の印加電圧が６００Ｖ時における基板１１と上記電極間のリーク電流の電流密度Ｊ(Ａ/ｃｍ２)が、１.Ｅ−０４を超える場合に不良品と判定している。
図８によれば、上記組成傾斜バッファ層１７にＧaＮ１５を含まない場合には４８％であった歩留まりが、組成傾斜バッファ層１７にＧaＮ層１５を含むことによって、９８％まで大幅に改善されている。
上記特許文献２のごとく高Ａl組成層からなるＡlＧaＮ層等と低Ａl組成層からなるＡlＧaＮ層等とを交互に複数層積層してなる超格子バッファ層のみが形成された構造の場合には、上記超格子バッファ層内に微小パーティクルが存在した際に、上記超格子構造では高Ａl含有ＡlＧaＮ層の横方向成長速度が小さいため、上層が形成される毎に徐々に微小パーティクルによる開口が大きくなり、上記超格子バッファ層の表面にパーティクル起因のピットが形成されることになる。このように、ここで言う「ピット」はパーティクル起因のピットであり、成長条件起因のピットである上記特許文献３に開示されたピットとは異なるものである。
これに対し、上記特許文献３のごとく、高Ａl組成ＡlＧaＮ層と低Ａl組成ＡlＧaＮ層とを交互に積層してなる超格子層の下部に、Ａl組成に勾配をつけたＡlＧaＮ組成傾斜層を形成した場合、図９(a)に示すように、ＡlＧaＮ組成傾斜層３１における最下層３２の表面にパーティクル起因のピット３３が形成された際に、Ａl組成の少ない上方の層での横方向成長によってパーティクル起因のピット３３が徐々に埋まっていくが十分ではない。結果的に、ＡlＧaＮ組成傾斜層３１の最上層３４の表面にパーティクル起因のピット３５が残ってしまう。
すなわち、上記パーティクル起因のピットを消滅させるためには、成長条件起因のピットの改善法である上記特許文献３では不十分なのである。
そして、その場合には、上述したように、上記超格子層３６では、高Ａl組成ＡlＧaＮ層の横方向成長速度が小さいため、ＡlＧaＮ組成傾斜層３１から引き継がれた微小パーティクルによる開口が上層が形成される毎に徐々に大きくなり、上記超格子層３６の表面にパーティクル起因の大きなピットが形成されてしまうのである。
そこで、本実施の形態においては、図９(b)に示すように、ＡlＧaＮ組成傾斜層３７を構成する各層の間の何れかに、Ａl組成が「０」であるために横方向成長が最も著しいＧaＮ層３８を形成して、パーティクル起因のピット４０が超格子層３９に達する前にピット４０を埋めるようにしている。こうすることによって、パーティクル起因のピットが超格子層３９に発生することを防止して、超格子層３９の耐圧を維持することが可能となるのである。
その場合、上記超格子層３９の形成後にＧaＮ層を形成してパーティクル起因のピットを埋めても意味がない。何故ならば、形成されている超格子層３９およびその下層に既にピットが存在する場合には、そのピットが存在する領域の耐圧を十分確保できないためである。したがって、上記ＧaＮ層によってパーティクル起因のピットを埋める位置としては、超格子層３９よりも下部である必要がある。
また、図５および図９(b)においては、上記ＡlＧaＮ組成傾斜層１７,３７を構成する各層の間の何れかに、ＧaＮ層１５,３８を層状に形成してパーティクル起因のピットを埋めている。その場合、ＧaＮ層１５,３８を形成するのは単にパーティクル起因のピットを埋めるためであるので、層状に形成する必要はない。理想的には、図１０に示すように、パーティクル起因のピット４１内のみをＧaＮ４２で埋めることが、より好ましい。
尚、上記第２実施の形態においては、上記ＡlＧaＮ組成傾斜バッファ層１７における第２層と第３層の間にＧaＮ１５を形成している。しかしながら、ＧaＮ１５を形成する箇所はＡlＧaＮ組成傾斜バッファ層１７の第２層と第３層との間に限定されるものではなく、第１層と第２層との間に形成しても差し支えない。要は、ＡlＧaＮ組成傾斜バッファ層１７における複数の層間の少なくとも何れか一つの層間であればよいのである。
また、上記第２実施の形態においては、上記ＡlＧaＮ組成傾斜バッファ層１７の第２層と第３層との間に形成されたパーティクル起因のピットを埋める物質として、ＧaＮ(ＧaＮ層１５)を用いている。しかしながら、上記パーティクル起因のピットを埋める物質は上記ＧaＮに限定されるものではなく、ＡlＮを用いることも可能である。また、ＡlＧaＮ組成傾斜バッファ層１７において、直下に位置する上記第２層のＡl組成および直上に位置する上記第３層のＡl組成よりも低いＡl組成である上記局所低Ａl組成ＡlＧaＮを用いても差し支えない。
ここで、上記ＡlＧaＮ組成傾斜バッファ層１７の第２層と第３層との境界に形成されるパーティクル起因のピットを埋める物質としては、上記ＧaＮ(ＧaＮ層１５),ＡlＮおよび上記局所低Ａl組成ＡlＧaＮのうちから選択された複数の物質を組み合わせて用いても差し支えない。例えば、ＡlＧaＮ組成傾斜バッファ層１７における異なる複数の層間に、上記ＧaＮ(ＧaＮ層１５),ＡlＮおよび上記局所低Ａl組成ＡlＧaＮのうちから選択された異なる物質を用いてもよい。
また、上記第２実施の形態においては、上記多層の超格子層１８を、低Ａl組成層としてのＡl０.１Ｇa０.９Ｎと高Ａl組成層としてのＡlＮとを交互に積層して構成している。しかしながら、Ａl０.１Ｇa０.９Ｎ/ＡlＮに限定されるものではなく、ＡlｘＧa１−ｘＮ(０≦ｘ≦０.５)から選択された低Ａl組成層と、ＡlｙＧa１−ｙＮ(０.５＜ｙ≦１.０)から選択されたる高Ａl組成層とを交互に積層された多層構造であれば差し支えない。
また、上記第１実施の形態では、上記ＡlＧaＮ組成傾斜バッファ層７における層間に上記ＡlＮ,ＧaＮおよび局所低Ａl組成ＡlＧaＮを形成する効果として、Ｖ字状の欠陥が埋められて上記オープンコアの螺旋転位が消失することを述べている。また、上記第２実施の形態では、上記効果として、上記パーティクル起因のピットが埋められることを述べている。しかしながら、上記第１実施の形態でも上記パーティクル起因のピットを埋めることができ、上記第２実施の形態でも上記オープンコアの螺旋転位を消失できるという効果を奏することは言うまでも無い。
以上のごとく、この発明の窒化物半導体エピタキシャルウェハは、
Ｓi基板１,１１と、
上記Ｓi基板１,１１上に形成されたＡlＮからなる下地層２,１２と、
上記下地層２,１２上に形成されると共に、Ａl組成が上記Ｓi基板１,１１側を下方として上方に向かって段階的に減少するＡlｘＧa１−ｘＮ(０＜ｘ＜１)の組成でなる複数の層が積層されたＡl組成傾斜層７,１７と、
上記Ａl組成傾斜層７,１７の上に形成された窒化物半導体８,９,１９〜２２と
を備え、
上記Ａl組成傾斜層７,１７における複数の層間の少なくとも何れか一つの層間には、局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかが形成されており、
上記局所低Ａl組成ＡlＧaＮは、Ａl組成が、上記Ａl組成傾斜層７,１７における当該局所低Ａl組成ＡlＧaＮの直下および直上に位置する両ＡlＧaＮ層のＡl組成よりも低いＡlＧaＮである
ことを特徴としている。
上記構成によれば、上記下地層２,１２上に、Ａl組成が段階的に減少するＡlｘＧa１−ｘＮ(０＜ｘ＜１)の組成でなる複数の層が積層されたＡl組成傾斜層７,１７を成長させる場合に、上記Ａl組成傾斜層７,１７における複数の層間の少なくとも何れか一つの層間に、平坦性に優れた上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかを形成している。
したがって、上記下地層２,１２から伸びてくるオープンコアの螺旋転位を核として上記Ａl組成傾斜層７,１７におけるＡlＧaＮ層の表面に形成されたＶ字状の欠陥、および、パーティクル起因のピットを、上記層間に形成された平坦性に優れた上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかによって埋めることができ、それによって上記オープンコアの螺旋転位およびパーティクル起因のピットを消失させることができる。
すなわち、この発明によれば、電気的に活性であるためリークパスとして働くと考えられる上記オープンコアの螺旋転位を消失させることによって、結晶性に優れ、且つリーク電流を低減できる窒化物半導体エピタキシャルウェハを提供することができる。さらに、下地層２,１２上に、Ａl組成が上方に向かって段階的に減少するＡl組成傾斜層７,１７が形成されているので、Ｓi基板１,１１と窒化物半導体８,９,１９〜２２との熱膨張係数の違いによる反りを抑制することができるのである。
また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記Ａl組成傾斜層１７上に形成されると共に、ＡlａＧa１−ａＮ(０≦ａ≦０.５)の組成でなる低Ａl組成層とＡlｂＧa１−ｂＮ(０.５＜ｂ≦１.０)の組成でなる高Ａl組成層とが交互に積層されてなる超格子層１８を備え、
上記Ａl組成傾斜層１７の上に形成される上記窒化物半導体１９〜２２は、上記超格子層１８上に形成されることによって、上記超格子層１８を介して上記Ａl組成傾斜層１７の上に形成されている。
この実施の形態によれば、上記Ａl組成傾斜層１７における複数の層間の少なくとも何れか一つの層間に、平坦性に優れた上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかを形成している。したがって、上記Ａl組成傾斜層１７における最下層の表面にパーティクル起因のピットが形成された場合に、上記Ａl組成傾斜層１７の層間に形成された平坦性に優れた上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかによって、上記パーティクル起因のピットを上記超格子層１８に達する前に埋めることが可能になる。
こうすることによって、上記パーティクル起因のピットが上記超格子層１８に発生することを防止して、上記反りの抑制、結晶性の向上、リーク電流の低減に加えて、上記超格子層１８の耐圧を維持することができるのである。
さらに、上記Ａl組成傾斜層１７に加えて、その上に低Ａl組成層と高Ａl組成層とが交互に積層されてなる超格子層１８を備えている。したがって、Ｓi基板１１と窒化物半導体１９〜２２との熱膨張係数の違いによる反りを、さらに抑制することが可能になるのである。
また、一実施の形態の窒化物半導体エピタキシャルウェハでは、
上記Ａl組成傾斜層７,１７における上記層間に形成される上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかは、少なくとも、上記Ａl組成傾斜層７,１７を構成するＡlＧaＮ層の表面に、オープンコアの螺旋転位を核として形成されたＶ字状の欠陥、および、パーティクルを起因として形成されたピットを、埋めるように形成されている。
この実施の形態によれば、上記Ａl組成傾斜層７,１７を構成するＡlＧaＮ層の表面に形成されたオープンコアの螺旋転位を核とするＶ字状の欠陥、および、パーティクル起因のピットを、上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れで埋めることができる。したがって、上記オープンコアの螺旋転位を消失させ、上記パーティクル起因のピットを消滅させることができる。
また、この発明の電界効果トランジスタは、
上記この発明のエピタキシャルウェハを用いて形成されたことを特徴としている。
上記構成によれば、上記反りの抑制、結晶性の向上、リーク電流の低減、超格子層の耐圧維持を図ることができるエピタキシャルウェハを用いて形成されている。したがって、高性能で、高耐圧で、消費電流の少ないの電界効果トランジスタを得ることができる。
１,１１…Ｓi基板、
２,１２…ＡlＮ初期成長層、
３,１３…Ａl０.７Ｇa０.３Ｎ、
４…ＡlＮ層、
５,１４…Ａl０.４Ｇa０.６Ｎ、
６,１６…Ａl０.１Ｇa０.９Ｎ、
７,１７…組成傾斜バッファ層、
８,１９…ＧaＮチャネル層、
９,２１…ＡlＧaＮ障壁層、
１５,３８…ＧaＮ層、
１８…ＡlＮ/ＡlＧaＮ超格子層、
２０…ＡlＮ中間層(特性改善層)、
２２…ＧaＮキャップ層、
３１,３７…ＡlＧaＮ組成傾斜層、
３３,３５,４０,４１…パーティクル起因のピット、
３６,３９…超格子層。

Claims (4)

  1. Ｓi基板と、
    上記Ｓi基板上に形成されたＡlＮからなる下地層と、
    上記下地層上に形成されると共に、Ａl組成が上記Ｓi基板側を下方として上方に向かって段階的に減少するＡlｘＧa１−ｘＮ(０＜ｘ＜１)の組成でなる複数の層が積層されたＡl組成傾斜層と、
    上記Ａl組成傾斜層の上に形成された窒化物半導体と
    を備え、
    上記Ａl組成傾斜層における複数の層間の少なくとも何れか一つの層間には、局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかが形成されており、
    上記局所低Ａl組成ＡlＧaＮは、Ａl組成が、上記Ａl組成傾斜層における当該局所低Ａl組成ＡlＧaＮの直下および直上に位置する両ＡlＧaＮ層のＡl組成よりも低いＡlＧaＮである
    ことを特徴とする窒化物半導体エピタキシャルウェハ。
  2. 請求項１に記載の窒化物半導体エピタキシャルウェハにおいて、
    上記Ａl組成傾斜層上に形成されると共に、ＡlａＧa１−ａＮ(０≦ａ≦０.５)の組成でなる低Ａl組成層とＡlｂＧa１−ｂＮ(０.５＜ｂ≦１.０)の組成でなる高Ａl組成層とが交互に積層されてなる超格子層を備え、
    上記Ａl組成傾斜層の上に形成される上記窒化物半導体は、上記超格子層上に形成されることによって、上記超格子層を介して上記Ａl組成傾斜層の上に形成されている
    ことを特徴とする窒化物半導体エピタキシャルウェハ。
  3. 請求項１あるいは請求項２に記載の窒化物半導体エピタキシャルウェハにおいて、
    上記Ａl組成傾斜層における上記層間に形成される上記局所低Ａl組成ＡlＧaＮ,ＧaＮおよびＡlＮのうちの何れかは、少なくとも、上記Ａl組成傾斜層を構成するＡlＧaＮ層の表面にオープンコアの螺旋転位を核として形成されたＶ字状の欠陥、および、パーティクルを起因として形成されたピットを、埋めるように形成されている
    ことを特徴とする窒化物半導体エピタキシャルウェハ。
  4. 請求項１から請求項３までの何れか一つに記載のエピタキシャルウェハを用いて形成されたことを特徴とする電界効果トランジスタ。
JP2013143657A 2013-07-09 2013-07-09 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ Pending JP2016167472A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013143657A JP2016167472A (ja) 2013-07-09 2013-07-09 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
PCT/JP2014/067349 WO2015005157A1 (ja) 2013-07-09 2014-06-30 窒化物半導体および電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013143657A JP2016167472A (ja) 2013-07-09 2013-07-09 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2016167472A true JP2016167472A (ja) 2016-09-15

Family

ID=52279843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013143657A Pending JP2016167472A (ja) 2013-07-09 2013-07-09 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ

Country Status (2)

Country Link
JP (1) JP2016167472A (ja)
WO (1) WO2015005157A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111986A1 (ja) * 2017-12-08 2019-06-13 エア・ウォーター株式会社 化合物半導体基板
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Ｓｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
JP2022182954A (ja) * 2021-05-28 2022-12-08 株式会社アイヴィワークス Ｉｉｉ－ｎ系半導体構造物及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409965B (zh) * 2016-11-24 2018-01-16 聊城大学 一种高速饱和单行载流子紫外光电二极管及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP5672926B2 (ja) * 2010-10-08 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019534583A (ja) * 2017-03-03 2019-11-28 上海新傲科技股▲ふん▼有限公司Ｓｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
WO2019111986A1 (ja) * 2017-12-08 2019-06-13 エア・ウォーター株式会社 化合物半導体基板
JP2019102767A (ja) * 2017-12-08 2019-06-24 エア・ウォーター株式会社 化合物半導体基板
CN111433889A (zh) * 2017-12-08 2020-07-17 爱沃特株式会社 化合物半导体基板
JP2022182954A (ja) * 2021-05-28 2022-12-08 株式会社アイヴィワークス Ｉｉｉ－ｎ系半導体構造物及びその製造方法
JP7479707B2 (ja) 2021-05-28 2024-05-09 株式会社アイヴィワークス Ｉｉｉ－ｎ系半導体構造物及びその製造方法

Also Published As

Publication number Publication date
WO2015005157A1 (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US20130020581A1 (en) Epitaxial wafer including nitride-based semiconductor layers
US20100243989A1 (en) Semiconductor device
US20100244100A1 (en) Compound semiconductor substrate
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
WO2015005157A1 (ja) 窒化物半導体および電界効果トランジスタ
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
TW201635394A (zh) 電子元件用磊晶基板、電子元件、電子元件用磊晶基板的製造方法、以及電子元件的製造方法
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JPWO2017145199A1 (ja) 半導体基体及び半導体装置
JP2016219690A (ja) １３族窒化物半導体基板
US20170117136A1 (en) Fabrication method of semiconductor multilayer structure
US9520286B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
JP2014192226A (ja) 電子デバイス用エピタキシャル基板
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2006093400A (ja) 半導体積層構造およびｈｅｍｔ素子
US20170207303A1 (en) Semiconductor multilayer structure
TW201507008A (zh) 半導體裝置
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置