TWI814756B - 化合物半導體基板 - Google Patents

化合物半導體基板 Download PDF

Info

Publication number
TWI814756B
TWI814756B TW107144025A TW107144025A TWI814756B TW I814756 B TWI814756 B TW I814756B TW 107144025 A TW107144025 A TW 107144025A TW 107144025 A TW107144025 A TW 107144025A TW I814756 B TWI814756 B TW I814756B
Authority
TW
Taiwan
Prior art keywords
layer
nitride semiconductor
gan
layers
semiconductor substrate
Prior art date
Application number
TW107144025A
Other languages
English (en)
Other versions
TW201926694A (zh
Inventor
大內澄人
鈴木悠宜
生川満久
川村啓介
Original Assignee
日商愛沃特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛沃特股份有限公司 filed Critical 日商愛沃特股份有限公司
Publication of TW201926694A publication Critical patent/TW201926694A/zh
Application granted granted Critical
Publication of TWI814756B publication Critical patent/TWI814756B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係一種化合物半導體基板，其中，提供可容易地控制彎曲之化合物半導體基板。 化合物半導體基板係具備：SiC(碳化矽)層，和形成於SiC層上之AlN(氮化鋁)緩衝層，和形成於AlN緩衝層上之下部複合層，和形成於下部複合層上之上部複合層。下部複合層係包含層積於上下方向之複數的下部Al(鋁)氮化物半導體層，和形成於複數之Al氮化物半導體層之各個之間的下部GaN(氮化鎵)層。上部複合層係包含層積於上下方向之複數的上部GaN層，和形成於複數之上部GaN層之各個之間的上部Al氮化物半導體層。

Description

化合物半導體基板
本發明係有關化合物半導體基板，對於更特定而言，係有關可容易控制彎曲之化合物半導體基板。
GaN(氮化鎵)係作為比較於Si(矽)而能隙為大，絕緣破壞電場強度為高之寬能隙半導體材料而被知道。GaN係因與其他的寬能隙半導體材料作比較，因亦具有高耐絕緣破壞性之故，期待有對於新世代之低損失的功率裝置之適用。
對於使用GaN之半導體裝置的開端基板(基底基板)，使用Si基板之情況，因GaN與Si之間的晶格常數及熱膨脹係數之大的差引起，而容易引起對於基板產生彎曲，以及對於GaN層內產生斷裂之現象。因此，作為開端基板，提案有：由採用形成SiC(碳化矽)層等於Si基板上之化合物半導體基板者，經由SiC層等而緩和GaN與Si之間的晶格常數及熱膨脹係數的差之技術。
作為如此之技術，對於下述專利文獻1等係揭示有抑制基板之彎曲或斷裂之產生的技術。對於下述專利文獻1係揭示有具備：SiC層，和加以形成於SiC層上之AlN(氮化鋁)緩衝層，和加以形成於AlN層上，含有Al(鋁)之氮化物半導體層，和加以形成於氮化物半導體層上之第1GaN層，和接觸於第1GaN層而加以形成於第1GaN層上之第1AlN中間層，和接觸於第1AlN中間層而加以形成於第1AlN中間層上之第2GaN層的化合物半導體基板。 [先前技術文獻] [專利文獻]
[專利文獻1] 國際公開第2017/069087號
[發明欲解決之課題]
當以適當的條件，於基板的表面，磊晶成長薄膜時，薄膜係呈一致於基板的表面之結晶面地進行成長。基板的表面與薄膜為不同之物質情況，因基板的表面與薄膜之晶格常數不同引起，而對於薄膜內產生有拉伸應力或壓縮應力。即，對於薄膜之晶格常數較基板的表面之晶格常數為小之情況，係對於薄膜內產生有拉伸應力，對於薄膜之晶格常數較基板的表面之晶格常數為大之情況，係對於薄膜內產生有壓縮應力。在薄膜內產生有拉伸應力之狀態中，對於基板係產生有呈成為凹形狀的彎曲，而在薄膜內產生有壓縮應力中，對於基板係產生有呈成為凸形狀的彎曲。彎曲方向則為凹形狀及凸形狀之任一，基板的彎曲量變大時，均容易成為於薄膜中產生斷裂。
如上述，薄膜形成後之基板的彎曲方向則成為凹形狀或成為凸形狀係經由薄膜的種類(晶格常數的大小)而有所差異。如依據此，對於預先知道薄膜形成後之基板的彎曲方向則成為凹形狀之情況係如使用凸形狀之基板，而薄膜形成後之基板的彎曲方向則成為凸形狀之情況係如使用凹形狀之基板，應可緩和薄膜形成後之基板的彎曲量者。
但在專利文獻1中之以往技術中，控制基板的彎曲係為困難，而無法以上述的方法而緩和薄膜形成後之彎曲量。
儘管如此，控制基板之彎曲情況則為困難的問題係並非所形成之薄膜為限定於GaN所成之情況，而是在形成所有種類的薄膜時會產生的問題。
本發明係為了解決上述課題之構成，其目的為提供：可容易地控制彎曲之化合物半導體基板者。 為了解決課題之手段
依照本發明之一局面之化合物半導體基板係具備：基底層，和形成於基底層上之AlN所成之緩衝層，和形成於緩衝層上之下部複合層，和形成於下部複合層上之上部複合層，下部複合層係包含層積於上下方向，含有Al之複數的下部氮化物半導體層，和形成於複數的下部氮化物半導體層之各個之間的下部GaN層，上部複合層係包含層積於上下方向之複數的上部GaN層，和形成於複數的上部GaN層之各個之間的含有Al之上部氮化物半導體層。
在上述化合物半導體基板中，理想為基底層係由SiC所成。
在上述化合物半導體基板中，理想為下部GaN層係具有3nm以上100nm以下之厚度。
在上述化合物半導體基板中，理想係上部氮化物半導體層係具有3nm以上50nm以下之厚度。
在上述化合物半導體基板中，理想係複數的下部氮化物半導體層係為3層，下部GaN層係為2層。
在上述化合物半導體基板中，理想係複數的下部氮化物半導體層係含有Al及Ga(鎵)，比較複數的下部氮化物半導體層之各個的Al之平均組成比之情況，形成於自基底層遠離之位置的下部氮化物半導體層之程度，Al之平均組成比則變小。
在上述化合物半導體基板中，理想係複數之上部GaN層係為3層，上部氮化物半導體層係為2層。
在上述化合物半導體基板中，理想係複數的下部氮化物半導體層之中與下部GaN層接觸而形成於下部GaN層上之下部氮化物半導體層係包含拉伸應變，而複數之上部GaN層之中與上部氮化物半導體層接觸而形成於上部氮化物半導體層之上部GaN層係包含壓縮應變。
在上述化合物半導體基板中，理想為上部氮化物半導體層係由AlN所成。
在上述化合物半導體基板中，理想為更具備：形成於上部複合層上之GaN所成之電子行走層，和形成於電子行走層上的障壁層。
在上述化合物半導體基板中，理想為各複數之上部GaN層係具有1×1018 個/cm3 以上1×1021 個/cm3 以下之平均碳原子濃度。
在上述化合物半導體基板中，理想係各複數之上部GaN層係具有550nm以上3000nm以下之厚度。 發明效果
如根據本發明，可提供可容易地控制彎曲之化合物半導體基板者。
以下，對於本發明之實施形態，依據圖面而加以說明。
[第1實施形態]
圖1係顯示在本發明之第1實施形態的化合物半導體基板CS1之構成的剖面圖。
參照圖1，在本實施形態之化合物半導體基板CS1係包含HEMT(High Electron Mobility Transistor)。化合物半導體基板CS1係具備：Si基板1，和SiC層2(基底層之一例)，和AlN緩衝層3(緩衝層之一例)，和複合層4(下部複合層之一例)，和複合層5(上部複合層之一例)，和GaN層7(電子行走層之一例)，和Al氮化物半導體層10(障壁層之一例)。
Si基板1係例如由p+型之Si所成。對於Si基板1表面係露出有(111)面。然而，Si基板1係具有n型之導電型亦可，而亦可為半絕緣性。對於Si基板1表面係露出有(100)面或(110)面。Si基板1係例如具有6英吋直徑，具有1000μm之厚度。
SiC層2係接觸於Si基板1，而加以形成於Si基板1上。SiC層2係例如，由3C-SiC、4H-SiC、或6H-SiC等而成。特別是，SiC層2則為加以磊晶成長於Si基板1上之情況，一般而言，SiC層2係由3C-SiC而成。
SiC層2係於由碳化Si基板1之表面者而加以得到之SiC所成之基底層上，使用MBE(Molecular Beam Epitaxy)法、CVD(Chemical Vapor Deposition)法、或LPE(Liquid Phase Epitaxy)法等，經由使SiC加以同質磊晶成長之時而加以形成亦可。SiC層2係僅經由碳化Si基板1的表面而加以形成亦可。更且，SiC層2係於Si基板1表面，經由(或夾持緩衝層)使其異質磊晶成長之時而加以形成亦可。SiC層2係例如，加以摻雜N(氮)等，具有n型之導電型。SiC層2係例如，具有0.1μm以上3.5μm以下之厚度。然而，SiC層2係具有p型之導電型亦可，而亦可為半絕緣性。
然而，作為AlN緩衝層3之基底層係可使用任意之材料所成的層者。作為一例，未於Si基板1上形成SiC層2，而直接形成AlN緩衝層3於Si基板1上亦可。此情況，AlN緩衝層3之基底層係成為Si基板1。但，由形成SiC層2於Si基板1與AlN緩衝層3之間者，可經由SiC層2而確實地抑制回熔蝕刻(GaN層7中的Ga產生擴散，與Si基板1中的Si反應，破壞Si基板1之現象)者。
AlN緩衝層3係接觸於SiC層2，而加以形成於SiC層2上。AlN緩衝層3係達成作為緩和SiC層2，與構成複合層4之Al氮化物半導體層之晶格常數的差之緩衝層的機能。AlN緩衝層3係例如，使用MOCVD(Metal Organic Chemical Vapor Deposition)法而加以形成。AlN緩衝層3之成長溫度係例如，作為1000℃以上，不足Si融點。此時，作為Al源氣體係例如，加以使用TMA(Tri Methyl Aallium)，或TEA(Tri Ethyl Aluminium)等。作為N源氣體係例如，使用NH3 (氨氣)。AlN緩衝層3係例如，具有100nm以上1000nm以下之厚度。
複合層4係接觸於AlN緩衝層3，而加以形成於AlN緩衝層3上。複合層4係包含：層積於上下方向(與Si基板1、SiC層2及AlN緩衝層3之層積方向相同方向、圖1中縱方向)之複數的Al氮化物半導體層，和形成於各複數之Al氮化物半導體層之間的GaN層。換言之，複合層4係具有僅1次以上次數加以交互層積Al氮化物半導體層與GaN層之構成，而複合層4的最上層及最下層係均為Al氮化物半導體層。
構成複合層4之Al氮化物半導體層的層數係如為2層以上即可，而構成複合層4之GaN層之層數亦為1層以上即可。本實施形態之複合層4係作為Al氮化物半導體層，含有3層之Al氮化物半導體層41a、41b、及41c(複數之下部氮化物半導體層之一例)，而作為GaN層而含有2層之GaN層42a及42b(下部GaN層的一例)。Al氮化物半導體層41a係形成於3層之Al氮化物半導體層41a、41b、及41c之中最接近於Si基板1之位置，而與AlN緩衝層3接觸。Al氮化物半導體層41b係形成於3層之Al氮化物半導體層41a、41b、及41c之中第2接近於Si基板1之位置。Al氮化物半導體層41c係形成於3層之Al氮化物半導體層41a、41b、及41c之中自Si基板1最遠之位置。GaN層42a係形成於Al氮化物半導體層41a與Al氮化物半導體層41b之間。GaN層42b係形成於Al氮化物半導體層41b與Al氮化物半導體層41c之間。
各構成複合層4之Al氮化物半導體層係自含有Al之氮化物半導體所成，理想係自AlN所成。各構成複合層4之Al氮化物半導體層係例如，自以Alx Ga1-x N(0＜x≦1)所表示之材料所成。此情況，由將Al的組成比x作為0.5以上者，Ga之組成比則成為0.5以下，可增加經由複合層4之彎曲控制的效果者。另外，各構成複合層4之Al氮化物半導體層係亦可由Alx Iny Ga1-x-y N(0＜x≦1、0≦y＜1)所表示之材料而成。構成複合層4之Al氮化物半導體層係達成作為緩和AlN緩衝層3與複合層5中之GaN層之晶格常數的差之緩衝層的機能。構成複合層4之Al氮化物半導體層之總膜厚係例如，具有100nm以上3μm以下、理想係900nm以上2μm以下之厚度。
構成複合層4之Al氮化物半導體層係例如，使用MOCVD法而加以形成。此時，作為Ga源氣體係例如，加以使用TMG(Tri Methyl Gallium)，或TEG(Tri Ethyl Gallium)等。作為Al源氣體係例如，加以使用TMA或TEA等。作為N源氣體係例如，使用NH3 等。
構成複合層4之GaN層係達成如後述，於化合物半導體基板CS1，產生凹形狀之彎曲的作用。
構成複合層4之GaN層係例如，使用MOCVD法而加以形成。此時，作為Ga源氣體係例如，加以使用TMG或TEG等。作為N源氣體係例如，使用NH3 等。
構成複合層4之GaN層係例如，具有3nm以上1000nm以下之厚度，而更理想為具有10nm以上60nm以下之厚度。構成複合層4的GaN層為複數之情況，各構成複合層4的GaN層係具有同一厚度亦可，而亦可具有相互不同之厚度。
複合層5係接觸於複合層4(Al氮化物半導體層41c)，而加以形成於複合層4(Al氮化物半導體層41c)上。複合層5係包含：層積於上下方向(與Si基板1、SiC層2、AlN緩衝層3、及複合層4之層積方向相同方向、圖1中縱方向)之複數的GaN層，和形成於各複數之GaN層之間的Al氮化物半導體層。換言之，複合層5係具有僅1次以上次數加以交互層積GaN層與Al氮化物半導體層之構成，而複合層5的最上層及最下層係均為GaN層。
構成複合層5之GaN層的層數係如為2層以上即可，而構成複合層5之Al氮化物半導體層之層數亦為1層以上即可。本實施形態之複合層5係作為GaN層而包含3層之GaN層51a、51b、及51c(複數之上部GaN層的一例)，而作為Al氮化物半導體層而包含2層之Al氮化物半導體層52a及52b(上部氮化物半導體層之一例)。GaN層51a係形成於3層之GaN層51a、51b、及51c之中最接近於Si基板1之位置，而與複合層4(Al氮化物半導體層41c)接觸。GaN層51b係形成於3層之GaN層51a、51b、及51c之中第2接近於Si基板1之位置。GaN層51c係形成於3層之GaN層51a、51b、及51c之中自Si基板1最遠之位置。Al氮化物半導體層52a係加以形成於GaN層51a與GaN層51b之間。Al氮化物半導體層52b係加以形成於GaN層51b與GaN層51c之間。
對於各構成複合層5之GaN層係摻雜C(碳)為佳。C係達成提高GaN層之絕緣性的作用。摻雜C之GaN層係具有1×1018 個/cm3 以上1×1021 個/cm3 以下之平均碳濃度者為佳，而具有3×1018 個/cm3 以上2×1019 個/cm3 以下之平均碳原子濃度者為更佳。摻雜C之GaN層則作為複數存在之情況，此等GaN層係具有同一之平均碳原子濃度亦可，而亦可具有相互不同之平均碳原子濃度。
對於構成複合層5之GaN層，摻雜C之情況，採用含於TMG的C則呈導入於GaN層之GaN的成長條件。作為摻雜C於GaN層中之具體的方法，係有降低GaN之成長溫度之方法，降低GaN之成長壓力的方法，或對於NH3 而言提高TMG之莫耳流量比的方法等。
另外，各構成複合層5的之GaN層係例如，具有550nm以上3000nm以下之厚度，而理想為具有800nm以上2000nm以下之厚度。各構成複合層5的GaN層係具有同一厚度亦可，而亦可具有相互不同之厚度。構成複合層5的GaN層係以與構成複合層4之GaN層同樣的方法而加以形成。
構成複合層5之Al氮化物半導體層係達成如後述，於化合物半導體基板CS1，產生凸形狀之彎曲的作用。
構成複合層5之Al氮化物半導體層係自含有Al之氮化物半導體所成，理想係自AlN所成。構成複合層5之Al氮化物半導體層係例如，自以Alx Ga1-x N(0＜x≦1)所表示之材料所成。此情況，由將Al的組成比x作為0.5以上者，Ga之組成比則成為0.5以下，可增加經由複合層4之彎曲控制的效果者。另外，構成複合層5之Al氮化物半導體層係亦可由Alx Iny Ga1-x-y N(0＜x≦1、0≦y＜1)所表示之材料而成。
構成複合層5之Al氮化物半導體層係例如，具有3nm以上50nm以下之厚度，而更理想為具有20nm以下之厚度。構成複合層5的Al氮化物半導體層為複數之情況，各構成複合層5的Al氮化物半導體層係具有同一厚度亦可，而亦可具有相互不同之厚度。另外，各構成複合層5的Al氮化物半導體層之Al組成比係為任意。構成複合層5的Al氮化物半導體層係以與構成複合層4之Al氮化物半導體層同樣的方法而加以形成。
GaN層7係接觸於複合層5，而加以形成於複合層5上。GaN層7係未摻雜，為半絕緣性。GaN層7係成為HEMT之電子行走層。GaN層7係例如，具有100nm以上1500nm以下之厚度。GaN層7係以與構成複合層4之GaN層同樣的方法加以形成。
Al氮化物半導體層10係接觸於GaN層7，而加以形成於GaN層7上。Al氮化物半導體層10係由含有Al之氮化物半導體而成，例如由Alx Ga1-x N(0＜x≦1)所表示之材料所成。另外，Al氮化物半導體層10係亦可由Alx Iny Ga1-x-y N(0＜x≦1、0≦y＜1)所表示之材料而成。Al氮化物半導體層10係成為HEMT之障壁層。Al氮化物半導體層10例如，具有10nm以上50nm以下之厚度。Al氮化物半導體層10係以與構成複合層4之GaN層同樣的方法加以形成。
圖2係顯示本發明之第1實施形態之複合層4內部的Al組成比的分布圖。
參照圖2，比較構成複合層4之Al氮化物半導體層之各Al氮化物半導體層41a、41b、及41c之Al的平均組成比之情況，越是形成於自基底層之SiC層2遠離之位置的Al氮化物半導體層，Al之平均組成比則變越小者為佳。具體而言，最接近於SiC層2之Al氮化物半導體層41a係由Al0.75 Ga0.25 N(Al之組成比為0.75之AlGaN)所成。第2接近於SiC層2之Al氮化物半導體層41b係由Al0.5 Ga0.5 N(Al之組成比為0.5之AlGaN)所成。自SiC層2最遠之Al氮化物半導體層41c係由Al0.25 Ga0.75 N(Al之組成比為0.25之AlGaN)所成。然而，上述之Al組成比係為一例，而各構成複合層4之Al氮化物半導體層係具有其他的組成比亦可。另外，在1個之Al氮化物半導體層之內部，Al之平均組成比產生變化亦可，而在1個之Al氮化物半導體層之內部，隨著自Si基板1遠離，Al之組成比變小亦可。
接著，說明本實施形態的效果。
然而，在之後說明之「凸形狀」及「凹形狀」係指：意味將Si基板1作為下側，而將Al氮化物半導體層10作為上側情況之凸形狀及凹形狀。
參照圖1，著眼於在複合層4之GaN層42b，和GaN層42b之基底層之Al氮化物半導體層41b，和GaN層42b之上層之Al氮化物半導體層41c之關係。
GaN層42b與Al氮化物半導體層41b之界面BR1係成為滑面。換言之，在界面BR1中，GaN層42b之結晶與Al氮化物半導體層41b之結晶係成為不匹配。因此，影響到GaN層42b之結晶構造之Al氮化物半導體層41b的結晶構造之影響為小，而影響到GaN層42b之晶格常數之Al氮化物半導體層41b的晶格常數之影響為小。
另一方面，Al氮化物半導體層41c係呈一致於基底層之GaN層42b之表面的結晶面地進行成長。因此，Al氮化物半導體層41c之結晶構造係受到GaN層42b之結晶構造的影響，而Al氮化物半導體層41c之晶格常數係受到GaN層42b之晶格常數的影響。構成Al氮化物半導體層41c之材料(AlGaN或AlN等)之晶格常數係較構成GaN層42b之GaN的晶格常數為小之故，對於Al氮化物半導體層41c係加上拉伸應力，而對於Al氮化物半導體層41c之內部係產生有拉伸應變。作為拉伸應力的反作用，複合層4係於化合物半導體基板CS1，產生凹形狀的彎曲。
然而，由控制GaN層42b之磊晶成長的條件(溫度或壓力等)者，可將GaN層42b與Al氮化物半導體層41b之界面BR1作為滑面者。另外，由控制Al氮化物半導體層41c之磊晶成長的條件(溫度或壓力等)者，可使Al氮化物半導體層41c，呈對於GaN層42b之表面的結晶面未產生光滑地進行成長(連貫成長)者。
對於著眼於在複合層4之GaN層42a，和GaN層42a之基底層的Al氮化物半導體層41a，和GaN層42a之上層的Al氮化物半導體層41b之關係之情況，亦可說是同樣的情況。即，影響到GaN層42a之結晶構造之Al氮化物半導體層41a的結晶構造之影響為小，而影響到GaN層42a之晶格常數之Al氮化物半導體層41a的晶格常數之影響為小。另一方面，Al氮化物半導體層41b係呈一致於基底層之GaN層42a之表面的結晶面地進行成長。對於Al氮化物半導體層41b係經由GaN層42a之影響而加上拉伸應力，而對於Al氮化物半導體層41b之內部係產生有拉伸應變。
產生凹形狀之彎曲的複合層4之作用係構成複合層4之GaN層則變越厚而變越大。另一方面，構成複合層4之GaN層過厚時，對於GaN層之內部，容易產生斷裂。對於為了抑制對於構成複合層4之GaN層之內部產生斷裂同時，有效果地產生經由複合層4之凹形狀的彎曲，係將複合層4中之每1層之GaN層的厚度作為3nm以上100nm以下，理想係作為10nm以上60nm以下，將複合層4中的GaN層的數作為1~2層程度者為佳。
接著，著眼於在複合層5之Al氮化物半導體層52b，和Al氮化物半導體層52b之基底層的GaN層51b，和Al氮化物半導體層52b之上層的GaN層51c之關係。
Al氮化物半導體層52b與GaN層51b之界面BR2係成為滑面。換言之，在界面BR2中，Al氮化物半導體層52b之結晶與GaN層51b之結晶係成為不匹配。因此，影響到Al氮化物半導體層52b之結晶構造之GaN層51b的結晶構造之影響為小，而影響到Al氮化物半導體層52b之晶格常數之GaN層51b的晶格常數之影響為小。
另一方面，GaN層51c係呈一致於基底層之Al氮化物半導體層52b之表面的結晶面地進行成長。因此，GaN層51c之結晶構造係受到Al氮化物半導體層52b之結晶構造的影響，而GaN層51c之晶格常數係受到Al氮化物半導體層52b之晶格常數的影響。構成GaN層51c之GaN之晶格常數係較構成Al氮化物半導體層52b之材料(AlGaN或AlN等)之晶格常數為大之故，對於GaN層51c係加上壓縮應力，而對於GaN層51c之內部係產生有壓縮應變。作為壓縮應力的反作用，複合層5係於化合物半導體基板CS1，產生凸形狀的彎曲。
然而，由控制Al氮化物半導體層52b之磊晶成長的條件(溫度或壓力等)者，可將Al氮化物半導體層52b與GaN層51b之界面BR2作為滑面者。另外，由控制GaN層51c之磊晶成長的條件(溫度或壓力等)者，可使GaN層51c，呈對於Al氮化物半導體層52b之表面的結晶面一致地進行成長者。
對於著眼於在複合層5之Al氮化物半導體層52a，和Al氮化物半導體層52a之基底層的GaN層51a，和Al氮化物半導體層52a之上層的GaN層51b之關係之情況，亦可說是同樣的情況。即，影響到Al氮化物半導體層52a之結晶構造之GaN層51a的結晶構造之影響為小，而影響到Al氮化物半導體層52a之晶格常數之GaN層51a的晶格常數之影響為小。另一方面，GaN層51b係呈一致於基底層之Al氮化物半導體層52a之表面的結晶面地進行成長。對於GaN層51b係經由Al氮化物半導體層52a之影響而加上壓縮應力，而對於GaN層51b之內部係產生有壓縮應變。
產生凸形狀之彎曲的複合層5之作用係構成複合層5之Al氮化物半導體層則變越厚而變越大。另一方面，構成複合層5之Al氮化物半導體層過厚時，對於Al氮化物半導體層之內部，容易產生斷裂。對於為了抑制對於構成複合層5之Al氮化物半導體層之內部產生斷裂同時，有效果地產生經由複合層5之凸形狀的彎曲，係將複合層5中之每1層之Al氮化物半導體層的厚度作為3nm以上50nm以下，理想係作為20nm以下，將複合層5中的Al氮化物半導體層的數作為1~2層程度者為佳。
如根據本實施形態，經由調節各具有使凹形狀的彎曲產生於化合物半導體基板CS1之複合層4，和使凸形狀的彎曲產生於化合物半導體基板CS1之複合層5之時，可容易地控制化合物半導體基板CS1之彎曲者。
加上，滑面之界面BR1及BR2上之半導體層係因可未受到基底層之晶格常數差或應變的影響而進行成長之故，亦可抑制斷裂之產生者。
[第2實施形態]
圖3係顯示在本發明之第2實施形態的化合物半導體基板CS2之構成的剖面圖。
參照圖3，在本實施形態的化合物半導體基板CS2之複合層4係作為Al氮化物半導體層，含有2層之Al氮化物半導體層41a及41b，而作為GaN層，含有1層之GaN層42a。Al氮化物半導體層41a係形成於2層之Al氮化物半導體層41a及41b之中最接近於Si基板1之位置，而與AlN緩衝層3接觸。Al氮化物半導體層41b係形成於2層之Al氮化物半導體層41a及41b之中自Si基板1最遠之位置。GaN層42a係形成於Al氮化物半導體層41a與Al氮化物半導體層41b之間。
構成本實施形態之複合層4的GaN層之厚度則假定為與第1實施形態之情況同一之情況，產生經由本實施形態之複合層4的凹形狀之彎曲的效果係成為較經由第1實施形態之複合層4的凹形狀之彎曲的效果為小。因此，在化合物半導體基板CS2中，可較化合物半導體基板CS1，增加凸形狀之彎曲量者。另一方面，對於較第1實施形態之情況增厚構成本實施形態之複合層4的GaN層之厚度的情況，在化合物半導體基板CS2中，亦可作為與化合物半導體基板CS1同等之彎曲量者。
然而，上述以外之化合物半導體基板CS2的構成係因與第1實施形態的化合物半導體基板CS1之構成同樣之故，而不重複其說明。
如根據本實施形態，可得到與第1實施形態同樣的效果。加上，複合層4的層數為少之故，可容易地製作化合物半導體基板CS2者。
[實施例]
本申請發明者們，欲確認經由本發明之化合物半導體基板之彎曲的控制之效果，進行以下的實驗。
製作將GaN層42b之厚度作為15nm(試料A1)、45nm(試料A2)、或60nm(試料A3)之3種類的化合物半導體基板CS1。在試料A1、A2、及A3中，均將各Al氮化物半導體層52a及52b之厚度作為15nm，而將GaN層42a之厚度作為15nm。將Al氮化物半導體層52a及52b做成AlN。計測所得到之化合物半導體基板CS1之彎曲量。
圖4係顯示在本發明之一實施例的試料A1、A2、及A3之各彎曲量的計測結果的圖。圖5係顯示自在本發明之一實施例的試料A1、A2、及A3之各彎曲量的計測結果所得到之GaN層42b之厚度與彎曲量之關係的圖表。然而，在圖5及圖7中，將成為凸形狀之彎曲的方向作為負，而成為凹形狀之彎曲的方向作為正。
參照圖4及圖5，GaN層42b之厚度為15nm之試料A1係為凸形狀，成為90μm之彎曲量。GaN層42b之厚度為45nm之試料A2係為凸形狀，成為15μm之彎曲量。GaN層42b之厚度為60nm之試料A3係為凹形狀，成為39μm之彎曲量。另外，依照GaN層42b之厚度增加，化合物半導體基板CS1之彎曲量係以略一定的比例而增加於成為凹形狀之方向。
接著，製作將Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度作成15nm/15nm(試料B1)、15nm/10nm(試料B2)、或10nm/10nm(試料B3)之3種類的化合物半導體基板CS1。在試料B1、B2、及B3中，將各GaN層42a及42b之厚度作成15nm。將Al氮化物半導體層52a及52b做成AlN。計測所得到之化合物半導體基板CS1之彎曲量。
圖6係顯示在本發明之一實施例的試料B1、B2、及B3之各彎曲量的計測結果的圖。圖7係顯示自在本發明之一實施例的試料B1、B2、及B3之各彎曲量的計測結果所得到之Al氮化物半導體層52a及52b之厚度與彎曲量之關係的圖表。
參照圖6及圖7，Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度為15nm/15nm之試料B1係為凸形狀，成為90μm之彎曲量。Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度為15nm/10nm之試料 B2係為凸形狀，成為23μm之彎曲量。Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度為10nm/10nm之試料B3係為凹形狀，成為46μm之彎曲量。另外，依照Al氮化物半導體層52b之厚度/Al氮化物半導體層52b之厚度的合計值減少，化合物半導體基板CS1之彎曲量係以略一定的比例而增加於成為凹形狀的方向。
從以上的實驗結果，了解到經由調節構成複合層4之GaN層的厚度或構成複合層5之Al氮化物半導體層之厚度之時，可容易地控制化合物半導體基板CS1之彎曲者。
[其他]
上述之實施形態及實施例係可作適宜組合者。
上述之實施形態及實施例係應認為例示在所有的點，並非限制性的構成。本發明之範圍係並非上述之說明，而經由申請專利範圍所示，特意包含有與申請專利範圍均等意思及在範圍內之所有的變更者。
1‧‧‧Si(矽)基板 2‧‧‧SiC(碳化矽)層(基底層之一例) 3‧‧‧AlN(氮化鋁)緩衝層(緩衝層之一例) 4‧‧‧複合層(下部複合層之一例) 5‧‧‧複合層(上部複合層之一例) 7，42a，42b，51a，51b，51c‧‧‧GaN(氮化鎵)層(下部GaN層之一例、上部GaN層之一例、電子行走層之一例) 10，41a，41b，41c，52a，52b‧‧‧Al(鋁)氮化物半導體層(下部氮化物半導體層之一例、上部氮化物半導體層之一例、障壁層之一例) BR1，BR2‧‧‧界面 CS1，CS2‧‧‧化合物半導體基板
圖1係顯示在本發明之第1實施形態的化合物半導體基板CS1之構成的剖面圖。 圖2係顯示本發明之第1實施形態之複合層4內部之Al組成比的分布圖。 圖3係顯示在本發明之第2實施形態的化合物半導體基板CS2之構成的剖面圖。 圖4係顯示在本發明之一實施例的試料A1、A2、及A3之各彎曲量的計測結果的圖。 圖5係顯示自在本發明之一實施例的試料A1、A2、及A3之各彎曲量的計測結果所得到之GaN層42b之厚度與彎曲量之關係的圖表。 圖6係顯示在本發明之一實施例的試料B1、B2、及B3之各彎曲量的計測結果的圖。 圖7係顯示自在本發明之一實施例的試料B1、B2、及B3之各彎曲量的計測結果所得到之Al氮化物半導體層52a及52b之厚度與彎曲量之關係的圖表。
1‧‧‧Si(矽)基板
2‧‧‧SiC(碳化矽)層(基底層之一例)
3‧‧‧AlN(氮化鋁)緩衝層(緩衝層之一例)
4‧‧‧複合層(下部複合層之一例)
5‧‧‧複合層(上部複合層之一例)
7，42a，42b，51a，51b，51c‧‧‧GaN(氮化鎵)層(下部GaN層之一例、上部GaN層之一例、電子行走層之一例)
10，41a，41b，41c，52a，52b‧‧‧Al(鋁)氮化物半導體層(下部氮化物半導體層之一例、上部氮化物半導體層之一例、障壁層之一例)
BR1，BR2‧‧‧界面
CS1‧‧‧化合物半導體基板

Claims (12)

  1. 一種化合物半導體基板，其特徵為化合物半導體基板係具備：基底層，和形成於前述基底層上之AlN所成之緩衝層，和形成於前述緩衝層上之下部複合層，和形成於前述下部複合層上之上部複合層；前述下部複合層係包含層積於上下方向，含有Al之複數的下部氮化物半導體層，和形成於前述複數的下部氮化物半導體層之各個之間的下部GaN層；前述上部複合層係包含層積於上下方向之複數的上部GaN層，和形成於前述複數的上部GaN層之各個之間的含有Al之上部氮化物半導體層；前述下部GaN層與成為前述下部GaN層之基底之下部氮化物半導體層之界面係滑面，前述上部氮化物半導體層與成為前述上部氮化物半導體層之基底之上部GaN層之結晶之界面係滑面，構成前述下部複合層之下部GaN層係於前述化合物半導體基板，產生凹形狀之彎曲，構成前述上部複合層之上部氮化物半導體層係於前述化合物半導體基板，產生凸形狀之彎曲。
  2. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述基底層係由SiC所成。
  3. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述下部GaN層係具有3nm以上100nm以下之厚度。
  4. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述上部氮化物半導體層係具有3nm以上50nm以下之厚度。
  5. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述複數之下部氮化物半導體層係為3層，前述下部GaN層係為2層。
  6. 一種化合物半導體基板，其特徵為化合物半導體基板係具備：基底層，和形成於前述基底層上之AlN所成之緩衝層，和形成於前述緩衝層上之下部複合層，和形成於前述下部複合層上之上部複合層；前述下部複合層係包含層積於上下方向，含有Al之複數的下部氮化物半導體層，和形成於前述複數的下部氮化物半導體層之各個之間的下部GaN層；前述上部複合層係包含層積於上下方向之複數的上部 GaN層，和形成於前述複數的上部GaN層之各個之間的含有Al之上部氮化物半導體層；前述下部GaN層與成為前述下部GaN層之基底之下部氮化物半導體層之界面係滑面，前述上部氮化物半導體層與成為前述上部氮化物半導體層之基底之上部GaN層之結晶之界面係滑面，構成前述下部複合層之下部GaN層係於前述化合物半導體基板，產生凹形狀之彎曲，構成前述上部複合層之上部氮化物半導體層係於前述化合物半導體基板，產生凸形狀之彎曲；前述複數的下部氮化物半導體層係含有Al及Ga，比較前述複數的下部氮化物半導體層之各個的Al之平均組成比之情況下，愈是形成於自前述基底層遠離之位置的下部氮化物半導體層，則Al之平均組成比變得愈小。
  7. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述複數之上部GaN層係為3層，前述上部氮化物半導體層係為2層。
  8. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述複數的下部氮化物半導體層之中與前述下部GaN層接觸而形成於前述下部GaN層上之下部氮化物半導體層係包含拉伸應變， 前述複數之上部GaN層之中與前述上部氮化物半導體層接觸而形成於前述上部氮化物半導體層之上部GaN層係包含壓縮應變。
  9. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述上部氮化物半導體層係由AlN所成。
  10. 如申請專利範圍第1項記載之化合物半導體基板，其中，更具備：形成於前述複合層上之GaN所成之電子行走層，和加以形成於前述電子行走層上之障壁層。
  11. 如申請專利範圍第1項記載之化合物半導體基板，其中，各前述複數之上部GaN層係具有1×1018個/cm3以上1×1021個/cm3以下之平均碳原子濃度。
  12. 如申請專利範圍第1項記載之化合物半導體基板，其中，前述複數之上部GaN層係具有550nm以上3000nm以下之厚度。
TW107144025A 2017-12-08 2018-12-07 化合物半導體基板 TWI814756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-235743 2017-12-08
JP2017235743A JP6812333B2 (ja) 2017-12-08 2017-12-08 化合物半導体基板

Publications (2)

Publication Number Publication Date
TW201926694A TW201926694A (zh) 2019-07-01
TWI814756B true TWI814756B (zh) 2023-09-11

Family

ID=66750597

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144025A TWI814756B (zh) 2017-12-08 2018-12-07 化合物半導體基板

Country Status (7)

Country Link
US (1) US20200402922A1 (zh)
EP (1) EP3723114A4 (zh)
JP (1) JP6812333B2 (zh)
KR (1) KR20200094786A (zh)
CN (1) CN111433889A (zh)
TW (1) TWI814756B (zh)
WO (1) WO2019111986A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
JPWO2021210398A1 (zh) * 2020-04-14 2021-10-21
JP2022018560A (ja) * 2020-07-15 2022-01-27 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
TWI745110B (zh) 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法
KR20240035266A (ko) 2022-09-08 2024-03-15 에스엘 주식회사 자동차용 센서 세척 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110272665A1 (en) * 2010-05-07 2011-11-10 Rohm Co., Ltd. Nitride semiconductor device
WO2016079115A1 (fr) * 2014-11-18 2016-05-26 Commissariat à l'énergie atomique et aux énergies alternatives Structure semi-conductrice a couche de semi-conducteur du groupe iii-v comprenant une structure cristalline a mailles hexagonales
TW201707052A (zh) * 2015-03-17 2017-02-16 漢民科技股份有限公司 半導體裝置及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
JP3254823B2 (ja) * 1993-06-28 2002-02-12 住友化学工業株式会社 半導体エピタキシャル基板およびその製造方法
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
WO2014097508A1 (ja) * 2012-12-19 2014-06-26 パナソニック株式会社 窒化物半導体レーザ素子
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
AT521082A3 (de) * 2013-07-30 2020-01-15 Sumitomo Chemical Co Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
JP6498581B2 (ja) 2015-09-30 2019-04-10 株式会社豊田自動織機 蓄電装置及び電流遮断装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110272665A1 (en) * 2010-05-07 2011-11-10 Rohm Co., Ltd. Nitride semiconductor device
WO2016079115A1 (fr) * 2014-11-18 2016-05-26 Commissariat à l'énergie atomique et aux énergies alternatives Structure semi-conductrice a couche de semi-conducteur du groupe iii-v comprenant une structure cristalline a mailles hexagonales
TW201707052A (zh) * 2015-03-17 2017-02-16 漢民科技股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
WO2019111986A1 (ja) 2019-06-13
TW201926694A (zh) 2019-07-01
US20200402922A1 (en) 2020-12-24
KR20200094786A (ko) 2020-08-07
EP3723114A4 (en) 2021-01-20
EP3723114A1 (en) 2020-10-14
JP2019102767A (ja) 2019-06-24
JP6812333B2 (ja) 2021-01-13
CN111433889A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
TWI814756B (zh) 化合物半導體基板
EP2498293B1 (en) Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
TWI712075B (zh) 化合物半導體基板
TWI713090B (zh) 具備ＳｉＣ層之化合物半導體基板
EP2819152A1 (en) Semiconductor element and method for manufacturing semiconductor element
TWI791495B (zh) 化合物半導體基板
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP5384450B2 (ja) 化合物半導体基板
WO2020137501A1 (ja) 化合物半導体基板
TWI838439B (zh) 化合物半導體基板