FR2875338A1 - Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul - Google Patents

Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul Download PDF

Info

Publication number
FR2875338A1
FR2875338A1 FR0503173A FR0503173A FR2875338A1 FR 2875338 A1 FR2875338 A1 FR 2875338A1 FR 0503173 A FR0503173 A FR 0503173A FR 0503173 A FR0503173 A FR 0503173A FR 2875338 A1 FR2875338 A1 FR 2875338A1
Authority
FR
France
Prior art keywords
layer
alloy
barrier layer
gan
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0503173A
Other languages
English (en)
Other versions
FR2875338B1 (fr
Inventor
Hacene Lahreche
Philippe Bove
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
PICOGIGA INTERNAT SOC PAR ACTI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0409674A external-priority patent/FR2875337A1/fr
Application filed by PICOGIGA INTERNAT SOC PAR ACTI filed Critical PICOGIGA INTERNAT SOC PAR ACTI
Priority to FR0503173A priority Critical patent/FR2875338B1/fr
Priority to AT05784616T priority patent/ATE543218T1/de
Priority to PCT/EP2005/054559 priority patent/WO2006030014A1/fr
Priority to EP05784616A priority patent/EP1800346B1/fr
Priority to KR1020077003503A priority patent/KR100930639B1/ko
Priority to TW094131551A priority patent/TWI309088B/zh
Priority to JP2007530721A priority patent/JP2008512863A/ja
Publication of FR2875338A1 publication Critical patent/FR2875338A1/fr
Publication of FR2875338B1 publication Critical patent/FR2875338B1/fr
Application granted granted Critical
Priority to US11/684,925 priority patent/US20070164299A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

Les circuits électroniques dédiés aux applications de hautes fréquences et fortes puissances à base de Nitrure de Gallium (GaN) souffrent de problèmes de fiabilité. La raison principale est la répartition inhomogène de la densité électronique dans ces structures, qui provient de désordres d'alliages à l'échelle atomique et micrométrique. La présente invention propose de réaliser des structures de semi-conducteurs à base de nitrures d'éléments III (Bal,Ga,In)/N parfaitement ordonnées selon un axe cristallin privilégié. Pour cela, la couche barrière d'alliage ternaire est remplacée par une couche barrière constituée d'alternances de couches d'alliage binaires (54,55). L'absence de fluctuation de composition dans ces structures améliore les propriétés de transport des électrons ainsi que l'homogénéité de leur répartition.

Description

i
Méthode d'élaboration de structures HEMT piézoélectriques à désordre d'alliage nul La présente invention concerne la fabrication de substrats semi-conducteurs 5 destinés à la réalisation de composants électroniques.
Le domaine technique de l'invention peut être défini de manière générale comme celui de la préparation de couches de matériaux semi-conducteurs à base de nitrure sur un support.
PRESENTATION GENERALE DE L'ART ANTERIEUR Les matériaux semi-conducteurs à base de nitrures d'éléments III du tableau périodique occupent une place de plus en plus importante dans les domaines de l'électronique et de l'optoélectronique.
Ces matériaux destinés à la fabrication de Transistors à Très Haute Mobilité ( HEMTs / High Electron Mobility Transistors) permettent en effet de réaliser des circuits électroniques dédiés aux applications de hautes fréquences et hautes puissances.
Un exemple de HEMT réalisé sur un matériau semi-conducteur à base de IIIN ou nitrure d'éléments III ((In, Ga, Al)/N) est représenté à la figure 1.
Le matériau comprend une couche barrière 20 de nitrure de Gallium et d'Aluminium (AIGaN) développée sur une couche canal 21 de nitrure de Gallium (GaN), elle-même développée sur un support 22.
Le transistor HEMT comprend en outre une électrode de source 23 et une électrode de drain 24 sur la face avant 25 de la couche barrière 20 de AIGaN, ainsi qu'une électrode de grille 26 entre les électrodes de source 23 et de drain 24.
En raison de la présence d'Aluminium dans la couche barrière 20 de AIGaN, celle-ci a une bande d'énergie interdite plus grande que la couche canal 21 de GaN. Des impuretés de Silicium dans la couche barrière 20 de AIGaN donnent des électrons au cristal qui tendent alors à s'accumuler dans une région 27 de plus bas potentiel - un puits de quantum - juste sous l'interface 28 entre la couche barrière 20 de AIGaN et la couche canal 21 de GaN.
Ceci fonne une feuille d'électrons 27, qui constitue un gaz d'électron bidimensionnel (2DEG: two dimension electron gaz). Dans ce gaz, la mobilité des 5 électrons est plus élevée car ils sont physiquement séparés des atomes de Silicium résidant dans la couche barrière 20 de AlGaN.
Bien que les premières études sur les matériaux semi-conducteurs à base de III-N, remontent aux années 70, c'est l'obtention d'une conduction de type p dans une couche canal de GaN, puis la commercialisation de diodes bleues par Nichia Chemicals qui ont confilmé l'intérêt réel de ce type de matériaux [Il.
Les dispositifs à base de structures AIGaN/GaN à gaz d'électrons bidimensionnels [9'111 présentent aujourd'hui des caractéristiques bien supérieures à celles de leurs homologues dans d'autres systèmes de matériaux [6'71.
Les matériaux semi-conducteurs à base de III-N constituent un système de 15 semi-conducteurs très original dont les particularités sont: une largeur de bande interdite allant de 0.8 eV à 6.2 eV, la possibilité de faire des alliages continus de AIGaN, autorisant ainsi l'élaboration d'hétérostructures avec un grand degré de liberté, - un désaccord de paramètre de maille cristalline très faible entre le nitrure de 20 gallium (GaN) et le nitrure d'Aluminium (A1N), permettant de réaliser des structures complexes sans création de défauts cristallins: 4a/a= (aGaN-aAIN)/aGaN = 1 %, où : . aGaN est le paramètre de maille de GaN, aAIN est le paramètre de maille de A1N, 25. 4a/a représente le désaccord de paramètre de maille (un désaccord de paramètre de maille inférieur ou égal à 10/o est le signe d'une croissance cohérente quasi pseudomoiphe).
d'excellentes propriétés électroniques (bonne mobilité des électrons, forte vitesse de saturation, fort champ de claquage), une excellente stabilité thermique et chimique, - de bonnes propriétés thermiques (évacuation de la chaleur), - la présence d'un fort champ de polarisation permettant d'obtenir des transferts de charges importants dans les gaz d'électrons bidimensionnels (2DEG).
Les matériaux semi-conducteurs à base de III-N présentent donc de meilleures performances que les matériaux semi-conducteurs à base de III-V classiques , notamment en ce qui concerne la mobilité des porteurs de charge, et la densité de charges.
Mobilité des porteurs de charges: Du point de vue de l'élaboration du matériau, la mobilité et la densité surfacique de courant des structures AlGaN/GaN vont être gouvernées par quatre paramètres prépondérants: - la densité de défauts dans les couches X18], - la rugosité de surface (RMS) et la rugosité chimique à l'interface AlGaN/GaN (désordre d'alliage dans la couche barrière de AlGaN) {19,20 - la distance du gaz d'électrons (2DEG) à l'interface, qui peut être modulée par l'insertion d'un espaceur (barrière de potentiel non dopée) pour limiter la diffusion des électrons à l'interface [21], l'état de contrainte dans la structure HEMT (dans les couches de 20 AlGaN et de GaN) qui influe sur le champ piézo-électrique [22] (il existe également un champ de polarisation spontanée intense dans les hétérostructures wurtzites [223] qui participe au transfert de charge).
Densité de charges: Les transferts de charges exceptionnels observes dans les structures AIGaN/GaN (nç - 1012 - 3 X 10'' cm-2) sont induits par un champ de polarisation particulier: le champ de polarisation piézoélectrique. On parle d'ailleurs de Piezo-HEMT (piezo induced High Electron Mobiliti Transistor).
Les structures AlGaN/GaN présentent une structure hexagonale de type Wurtzite. La polarisation piézo-électrique provient de la non centrosymétrie de cette structure Wurtzite.
Il existe plusieurs modèles qui décrivent le phénomène de polarisation piézo- électrique. Le plus simple est celui de Ambacher et al. [221 qui est rappelé brièvement ci-après en référence à la figure 2. A partir de ce modèle, il est possible de déterminer quels sont les paramètres matériaux qui influent sur la densité de charge des structures transistors fabriquées sur les matériaux semi-conducteurs à base de III-N.
En référence à la figure 2, un substrat comprenant une couche de Ga (Al) en face avant 1 ou face de croissance est illustré.
Ce substrat comprend un support 2, une couche canal de GaN 3, et une couche barrière de AIGaN 4. Le support 2 est un matériau semi-conducteur ou non semi-conducteur. Par exemple le support 2 est en SiC ou en Si. La couche canal de GaN 3 a été déposée sur la face avant 5 du support 2. Cette couche canal de GaN 3 est relaxée. La couche barrière de AIGaN 4 est située sur la face avant 6 de la couche canal de GaN 3. Cette couche barrière de AIGaN 4 est contrainte en tension. La couche barrière de AlGaN 4 est un alliage du type AlxGa,_xN, où x représente la fraction molaire de l'alliage de AlxGa1_xN.
En l'absence de champ électrique externe, le champ de polarisation total P d'une structure AlxGa1_xN/GaN le long d'un axe [0001] est égal à la somme d'un champ de polarisation spontanée Psp et d'un champ de polarisation piézoélectrique PPE induit par la contrainte dans la couche barrière de AlxGaj_xN 4.
Le champ de polarisation spontanée Psp(x) [23] dans la couche barrière de AlxGai_xN 4 s'exprime en fonction de constantes de polarisation spontanées du nitrure de Gallium (GaN) et du nitrure d'Aluminium (A1N) en supposant une variation linéaire: Psp(x) = -0.52x - 0.029 C/m2 (I) où x représente la fraction molaire de l'alliage AlxGai_xN.
Le signe du champ de polarisation spontanée Psp va dépendre de la polarité du cristal dans la couche barrière. Dans le cas classique d'un substrat 1 comprenant une couche de Gallium (Aluminium, Indium) en face avant (face de croissance), le champ de polarisation spontanée Psp est négatif. Le champ de polarisation spontanée Psp pointe donc de la face de croissance 1 vers le support 2.
Le champ de polarisation piézo-électrique PpE(x) dans la couche barrière de AlxGa1_xN 4 s'exprime en fonction des constantes piézoélectriques e33(x) et e31(x) de l'alliage AlxGa1_xN PpE(x) = e33 (x) Eu + e31 (x) (Exx + Eyy) (2) où : . x représente la fraction molaire de l'alliage AlxGa1_xN, e33(x) et e31(x) sont les constantes piézoélectriques de l'alliage de AlxGal _xN, ex, , (,,), , E,, représentent des déformations selon la longueur, la largeur et la hauteur de l'alliage AlxGa1_xN.
Les constantes piézoélectriques e33(x) et e31(x) de l'alliage AlxGa1_xN sont calculées à partir des constantes piézoélectriques e33 et e31 du GaN et e33 et e31 du AIN [231 A titre d'exemple, un tableau donnant les constantes piézo-électriques du GaN et du AIN est le suivant: Matériau Psp (Clin e33 (Clin e3l (C/m AIN - 0.081 1.46 -0.60 GaN -0. 029 0.73 -0.49 Table II: Constantes piezo-électriques de GaN et AIN i'; En développant, dans l'équation (2), les déformations eii en fonction de constantes élastiques Cij(x) de l'alliage Al Ga1_xN, et des paramètres de maille de la couche canal de GaN et de la couche barrière de A1xGa1_xN. on obtient: PpE(x) = 2 a(x) ao (e31(x) e33(x) C13(x) ao C33(x) où : . aO représente le paramètre de maille du GaN.
a(x) représente le paramètre de maille de l'alliage AlxGa1_xN, C13(x) et C33(x) représentent les constantes élastiques de l'alliage AlxGa1_xN. (3)
Les constantes élastiques C13(x) et C33(x) de l'alliage AlxGa1_xN sont calculées à partir des constantes élastiques C13 et C33 du GaN et du A1N en supposant une variation linéaire en fonction de x. Les valeurs des constantes élastiques C13 et C33 du GaN et du AIN communément utilisées dans la littérature sont celles données par Wright et al. En effet, ces valeurs s'accordent bien aux données expérimentales, notamment celles de Polian et al. pour le GaN.
A titre d'exemple, un tableau donnant les constantes élastiques du GaN et du AIN est le suivant: Matériau C 13 C33 Référence A1N 108 373 Wright et al. GaN 103 405 Wright et al. Table III: Constantes élastiques de GaN et A1N Dans l'équation (3), la quantité e31(x) - e33(x) x (C13(x) / C33(x)) est négative pour toute la gamine de composition. Par conséquent, la polarisation piézo électrique PpE(x) sera négative pour la couche barrière de Al,,Ga1_xN 4 contrainte en tension.
La discontinuité de polarisation à l'interface AlxGa1_xN/GaN 6 entre la couche barrière de AlxGa1_xN et la couche canal de GaN engendre une répartition de charge positive à l'interface AlxGa1_xN/GaN 6 dont la densité s'écrit: : u = P(AlGaN) - P(GaN) u = Psp (AIGaN) - PPE (AlGaN) Psi' (GaN) (4) Les équations (1), (3) et (4) permettent de calculer la densité de charges 6/e (où e=1.6X10-19 C) pour des structures contraintes.
Avec un taux d'Aluminium dans la couche barrière de AlxGal_xN compris entre 5% et 30%. la densité de charges induite par la polarisation est comprise entre 25 2x1012 cm et 2x1013 cm Afin de compenser cette charge positive importante. un gaz d'électrons bidimensionnel va se former à l'interface AlxGal_,N/GaN 6. Il y aura donc une contribution supplémentaire à celle induite par la structure de bande.
Le modèle simple de Ambacher et al. décrit ci-dessus permet de mettre en évidence la dépendance entre la densité de charges induite par la polarisation et la concentration en Aluminium dans la couche barrière de Al Ga1_XN 4.
Ainsi, les propriétés de mobilité des porteurs de charges et de densité de charge des structures transistors obtenues à partir d'un matériau semiconducteur à base de III-N dépendent de paramètres tels que la rugosité chimique à l'interface AIGaN/GaN et la concentration en Aluminium dans la barrière de AIGaN. Ces paramètres sont liés aux méthodes d'élaboration du matériau semi-conducteur à base de III-N, et engendrent des problèmes de fiabilité des structures transistors fabriquées sur ledit matériau semiconducteur.
La figure 6a est une vue en coupe illustrant un matériau semi-conducteur de l'art antérieur à base de nitrure d'élément III. Ce matériau comprend une couche barrière classique 40 sur une couche canal 41.
Un inconvénient des matériaux semi-conducteur de l'art antérieur est la mauvaise répartition des atomes de Ga, et de Al dans la couche barrière 40.
Cette mauvaise répartition des atomes de Ga et de Al dans la couche barrière 40 induit une inhomogénéité du champ piézoélectrique 38 à l'interface 39 entre la couche barrière 40 et la couche canal 41. En effet, la direction et l'intensité du champ piézoélectrique 38 dépendent localement de la répartition des atomes de Ga, et de Al dans la couche barrière 40.
L'inhomogénéité du champ piézoélectrique entraîne des fluctuations de la densité de charge à cette interface 39. Par là même, la puissance délivrée par une structure transistor fabriquée sur le matériau semi- conducteur comportant cette couche barrière classique de AIGaN sera répartie de façon inhomogène.
Un but de l'invention est d'améliorer la répartition des atomes de Ga et de Al dans la couche barrière 40 pour augmenter l'homogénéité du champ piézo-électrique à l'interface entre la couche barrière et la couche canal ainsi que pour augmenter la mobilité des porteurs de charge.
Plus particulièrement, un but de l'invention est de limiter les paramètres: de rugosité à l'interface entre la couche canal et la couche barrière, - d'inhomogénéités de concentration en aluminium dans la couche barrière et - d'inhomogénéités de concentration en gallium dans la couche barrière, pour augmenter la mobilité des porteurs et avoir un champ piézoélectrique homogène.
Un autre but de la présente invention est d'améliorer les propriétés 5 électroniques des matériaux semi-conducteurs à base de III-N, notamment en améliorant les méthodes d'élaboration du matériau semi-conducteur à base de III-N.

Claims (1)

    RESUME DE L'INVENTION L'invention concerne un substrat semi-conducteur à base d'éléments des colonnes III et V du tableau périodique, destiné à la fabrication notamment de structures transistors de type HEMT, comprenant un support, une couche canal sur le support, et une couche barrière sur la couche canal, dans lequel la couche barrière est constituée d'une alternance à l'échelle atomique de couches de premier et deuxième alliages binaires semi-conducteurs III-V. Ainsi et comme cela sera précisé dans la suite, l'alternance de couches d'alliages binaires dans la couche barrière présente les avantages suivant: - un désordre d'alliage réduit à l'échelle atomique, des inhomogénéités d'alliage nulles à l'échelle nanométrique et à 20 l'échelle microscopique, un ordre d'alliage parfait selon un axe cristallin privilégié, un champ piézo-électrique maximal selon un axe cristallin privilégie, une injection piézoélectrique d'électrons optimale, - une densité électronique surfacique très homogène, - une diffusion électronique réduite aux interfaces et dans la couche barrière en raison du désordre d'alliage nul, - une fiabilité améliorée de la structure en raison de l'absence d'inhomogénéités d'alliage. Par ailleurs, il sera entendu dans la suite que lorsqu'une couche A est 30 mentionnée comme étant sur une couche B, celle-ci peut être directement sur la couche B, ou peut être située au dessus de la couche B et séparée de ladite couche B par une ou plusieurs couches intermédiaires. Il sera également entendu que lorsqu'une couche A est mentionnée comme étant sur une couche B, celle-ci peut couvrir toute la surface de la couche B, ou 5 une portion de ladite couche B. Des aspects préférés mais non limitatifs du substrat selon l'invention sont les suivants: - la couche canal comprend une alternance à l'échelle atomique de couches de troisième et quatrième alliages binaires semi-conducteurs III-V, le matériau semi-conducteur comprend en outre une couche tampon entre le support et la couche canal, la couche tampon comprenant une alternance à l'échelle atomique de couches de cinquième et sixième alliages binaires semi-conducteurs III-V, - le nombre de monocouches atomiques de chaque couche d'alliage binaire 15 constituant la couche barrière ou la couche canal, ou la couche tampon est compris entre 1 et 20, le nombre de monocouches atomiques de chaque couche d'alliage binaire de la couche barrière, ou de la couche canal ou de la couche tampon peut varier entre une première valeur sur une face arrière de la couche barrière ou de la couche canal ou de la couche tampon et une deuxième valeur sur une face avant de la couche barrière ou de la couche canal ou de la couche tampon, la face arrière étant plus proche du support que la face avant, - les première et deuxième valeurs sont comprises entre 1 et 20, - les premier, deuxième, troisième, quatrième, cinquième et sixième alliages binaires sont choisis parmi le AIN, le GaN. le BN. ou le InN. - la couche barrière comprend en outre une couche d'alliage ternaire semiconducteur III-V. - l'alternance à l'échelle atomique de couches des premier et deuxième alliages binaires semi-conducteurs III-V est située entre ladite couche de 30 l'alliage ternaire et ledit support, - la couche barrière comprend une pluralité de couches de l'alliage ternaire, chaque couche de l'alliage ternaire étant intercalée entre une couche du premier alliage binaire et une couche du deuxième alliage binaire de l'alternance de couche, - la couche barrière comprend en outre une couche de l'alliage ternaire disposée au dessus de l'alternance à l'échelle atomique de couches des premier et deuxième alliages binaires semi-conducteurs III-V, la couche canal comprend en outre une pluralité de couches de l'alliage ternaire, chaque couche de l'alliage ternaire étant intercalée entre une couche du troisième alliage binaire et une couche du quatrième alliage binaire de l'alternance à l'échelle atomique de couche, - le nombre de monocouches atomiques de chaque couche d'alliage ternaire intercalée entre deux couches d'alliages binaires est compris entre 1 et 5, - la couche canal est constituée d'une couche d'alliage ternaire de AlGaN, ou de InGaN, ou de A1BN, ou de InBN, ou de InAlN, la couche canal est constituée d'une couche d'alliage binaire de GaN, ou d'AIN, ou de BN, ou de InN, - le matériau semi-conducteur comprend en outre une couche tampon entre le support et la couche canal, la couche tampon étant constituée d'une couche d'alliage binaire de GaN, ou d'AIN, ou de BN, ou de InN, le matériau semi-conducteur comprend en outre une couche tampon entre le support et la couche canal, la couche tampon étant constituée d'une couche d'alliage ternaire de AlGaN, ou de InGaN, ou de A1BN, ou de InBN, ou de InAIN, le support est en un matériau choisi parmi le silicium, le SiC, le A1N, le saphir. et le GaN, - la couche barrière présente une épaisseur comprise entre 2 mn et 500 nm. L'invention concerne également un procédé pour la préparation d'un substrat semi-conducteur comprenant un support, une couche canal sur le support, et une couche barrière sur la couche canal, le procédé comprenant les opérations suivantes (aucun ordre n'étant imposé) : a) création d'une couche barrière initiale par: i) dépôt d'au moins une monocouche atomique d'un premier alliage binaire; ii) dépôt d'au moins une monocouche atomique d'un deuxième alliage 5 binaire; iii) répétition éventuelle des opérations i) et ii) jusqu'à obtention de l'épaisseur souhaitée. Des aspects préférés mais non limitatifs du procédé selon l'invention sont les suivants: - le procédé comprend en outre l'opération de création d'au moins une couche d'alliage ternaire dans ou sur la couche barrière initiale, l'opération de création de ladite couche d'alliage ternaire comprend le dépôt d'une couche alliage ternaire, l'opération de création de ladite couche d'alliage ternaire comprend le 15 traitement thermique des monocouches atomiques des premier et deuxième alliages binaires déposées en i), ii), - le traitement thermique est effectué après au moins certains dépôts du deuxième alliage binaire: o à une température de surface entre 0 et 300 supérieure à la température d'élaboration des monocouches des premier et deuxième alliages binaires, o sous vide ou ultravide entre 10-8 Ton et 10- 1 Ton, o sous balayage d'un mélange gazeux comprenant de l'ammoniaque NH3, ou du diazote N2, ou de dihydrogène H2 à une pression comprise entre 10- 8 Ton et une pression de 1 kBar, o en présence d'un plasma de NH3. N2. ou H2. le traitement thermique des monocouches atomiques des premier et deuxième alliages binaires déposées en i), ii) est réalisé après l'opération de création de la couche barrière initiale. le procédé comprend en outre l'opération de création d'une couche canal par dépôt d'un alliage binaire de GaN ou de InN, ou de BN, ou de AIN, - le procédé comprend en outre l'opération de création d'une couche canal par dépôt d'un alliage ternaire de AlGaN, ou de InGaN, ou de A1BN, ou de InBN, ou de InAiN, le procédé comprend en outre l'opération de création d'une couche canal 5 par: iv) dépôt d'une monocouche atomique d'un troisième alliage binaire; v) dépôt d'une monocouche atomique d'un quatrième alliage binaire; vi) répétition éventuelle des opérations iv) et v) jusqu'à obtention de l'épaisseur souhaitée, - l'opération de création d'une couche canal comprend en outre le traitement thermique des monocouches atomiques des troisième et quatrième alliages binaires déposées en iv), v), le traitement thermique étant effectué avant certains dépôts du quatrième alliage binaire: o à une température de surface entre 0 et 300 supérieure à la température d'élaboration des monocouches des premier et deuxième alliages binaires, o sous vide ou ultravide entre 10-8 Ton et 10-1 Torr, o sous balayage d'un mélange gazeux comprenant de l'ammoniaque NH3, ou du diazote N2, ou de dihydrogène H2 à une pression comprise entre 10-8 Ton et une pression de 1 kBar, o en présence d'un plasma de NH3, N2, ou H2, - le procédé comprend en outre l'opération de création d'une couche tampon par dépôt d'une couche d'alliage binaire de GaN, ou d'AIN, ou de BN, ou de InN, le procédé comprend en outre l'opération de création d'une couche tampon par: xii) dépôt d'une monocouche atomique d'un cinquième alliage binaire: xiii) dépôt d'une monocouche atomique d'un sixième alliage binaire;
  1. xiv) répétition éventuelle des opérations vii) et viii) jusqu'à obtention de l'épaisseur souhaitée. 20
    PRESENTATION DES FIGURES
    D'autres caractéristiques et avantages de l'invention ressortiront encore de la description qui suit, laquelle est purement illustrative et non limitative, et doit être 5 lue en regard des dessins annexés, sur lesquels: La figure 1 est une vue en coupe d'un matériau semi-conducteur à base de nitrure d'élément III sur lequel a été fabriqué un transistor de type HEMT; - La figure 2 est une vue en coupe d'un matériau semi-conducteur à base de 10 nitrure d'élément III; - La figure 3 est une vue en coupe d'une interface entre un matériau binaire et un matériau ternaire d'un matériau semi-conducteur de l'art antérieur; - La figure 4 est une vue en coupe d'un matériau ternaire de l'art antérieur; La figure 5a est une vue en coupe d'un matériau ternaire de l'art antérieur illustrant l'ordre d'alliage dans les plans symétriques [001] ; - La figure 5b est une vue en coupe d'un matériau ternaire de l'art antérieur illustrant l'ordre d'alliage dans les plans asymétriques [1-101] ; - La figure 6a est une vue en coupe de couches de matériaux binaire et ternaire dans le cas d'un matériau ternaire de l'art antérieur; - La figure 6b est une vue en coupe de couches de matériaux binaire et ternaire dans le cas d'un matériau ternaire idéal; La figure 6c est une vue en coupe d'un matériau binaire et d'un matériau ternaire obtenu par le procédé de la présente invention; - La figure 7a à 7g sont des vues en coupe de différents modes de 25 réalisation selon la présente invention: - La figure 8 est une vue en coupe à l'échelle atomique d'un exemple de matériau en pseudo alliage ternaire obtenu par le procédé de la présente invention.
    - La figure 9 illustre un exemple de réalisation d'un matériau semiconducteur selon la présente invention, La figure 10 illustre un exemple de couche barrière selon la présente invention.
    DESCRIPTION DE L'INVENTION
    Un but de la présente invention est de fournir un procédé permettant la fabrication d'un matériau semi-conducteur à base de III-N amélioré, c'està-dire un matériau permettant d'obtenir de meilleures propriétés des structures transistors réalisées sur celui-ci, et notamment en ce qui concerne la mobilité des porteurs, la 10 densité de charge et la fiabilité de la structure finale.
    Dans cette optique, le déposant a étudié certains paramètres matériaux limitant ces propriétés de mobilité, densité de charges et fiabilité des structures.
    Ces paramètres matériaux sont la rugosité aux interfaces, les fluctuations d'alliages, et l'ordre d'alliage.
    Inhomogénéités de type 1: la rugosité aux interfaces La rugosité aux interfaces peut être physique ou chimique. La mobilité des électrons dans la couche canal de GaN d'un matériau semi-conducteur à base de III-20 N est particulièrement sensible à la rugosité chimique.
    La rugosité chimique dépend de la composition et apparaît dès qu'un matériau ternaire (par exemple AlGaN, InGaN, InAlN, A1BN, GaBN) est introduit dans la structure.
    La figure 3 représente une interface 9 entre une couche canal de GaN 7 et une couche barrière de Al0.3Ga0,7N 8. La couche canal de GaN 7 est située en dessous de l'interface 9, et la couche barrière de A10.3Ga0,7N 8 est située au dessus de l'interface 9.
    On constate que certains atomes 11 de la couche canal de GaN 7 située en dessous de l'interface 9 se trouvent au dessus de ladite interface 9: on a donc bien un 30 phénomène de rugosité à l'interface A10.3Ga07N/GaN 9.
    Inhomogénéités de type 2: les fluctuations d'alliages On a représenté à la figure 4, une répartition inhomogène dans un couche barrière de AlGaN 30 d'un matériau semi-conducteur à base de III-N.
    En raison des vitesses de diffusion des précurseurs de Gallium et d'Aluminium en surface durant le processus d'élaboration du matériau semiconducteur, il est fréquent de créer des zones riches en Gallium 31 et riches en Aluminium 32 car des agrégats se forment et se développent. C'est ce type de défaut que l'on qualifie de fluctuation d'alliage.
    Les fluctuations d'alliages sont nuisibles à la mobilité des électrons et ont un rôle important pour la fiabilité des transistors obtenus à partir du matériau semi-conducteur à base de III-N.
    Ces fluctuations d'alliages dégradent en particulier l'injection piézoélectrique des électrons qui devient inhomogène et entraîne une densité de charge inhomogène 15 dans le canal des transistors fabriqués sur le matériau semi-conducteur.
    Les fluctuations d'alliages sont une principale source de rupture des transistors de puissance, car la densité de courant dans lesdits transistors n'est pas homogène.
    Inhomogénéités de type 3: l'ordre d'alliage L'ordre d'alliage est un défaut du même type que la fluctuation d'alliage, mais à l'échelle atomique.
    L'ordre d'alliage est dû aux paramètres de croissance et résulte en une 25 répartition partiellement ordonnée des éléments atomiques constitutifs d'un matériau ternaire.
    Dans le cas d'une couche barrière de AIGaN par exemple, il est possible d'observer des plans atomiques riches en Aluminium qui alternent avec des plans atomiques appauvris en Aluminium .
    La composition moyenne de l'alliage correspond à la cible visée avec des fluctuations ordonnées au niveau atomique.
    L'ordre d'alliage peut se manifester selon plusieurs directions cristallines. Cet ordre d'alliage peut être induit par les paramètres de croissance et la contrainte. Il s'agit dans tous les cas d'un ordre spontané qui n'est pas introduit volontairement dans le matériau semiconducteur. De ce fait, il est incontrôlé et inhomogène.
    On a représenté à la figure 5a, l'ordre d'alliage dans les plans asymétriques [1-101] d'une couche barrière de AIGaN, c'est-à-dire dans les plans perpendiculaires à l'axe de croissance [0001]. On observe des plans atomiques riches en Aluminium 33 et des plans atomiques appauvris en Aluminium 34.
    Dans les plans asymétriques [1-101], l'ordre d'alliage se forme lorsque l'on utilise des systèmes d'élaboration par épitaxie dans lesquels les supports sont placés sur un plateau rotatif. Ceci est dû à l'appauvrissement plus rapide en Aluminium qu'en Gallium dans le mélange gazeux ou moléculaire utilisé dans le procédé de fabrication du matériau semi-conducteur (réactions parasites incontrôlées des précurseurs). Ainsi, le support sera alternativement exposé à un mélange gazeux ou moléculaire riche en Aluminium puis appauvri en Aluminium .
    On a représenté à la figure 5b, l'ordre d'alliage dans les plans symétriques [001] d'une couche barrière de AlGaN. On observe des plans atomiques riches en Aluminium 35 et des plans atomiques appauvris en Aluminium 36.
    Dans les plans de symétrie [001], l'ordre d'alliage est dû aux répartitions de 20 contrainte inhomogènes et aux différences de stabilité des surfaces cristallines.
    Effets des inhomogénéités de type 1, 2, et 3 Les trois types de défauts précédemment décrits (rugosité aux interfaces, fluctuations d'alliage, ordre d'alliage) sont donc liés au procédé d'élaboration du matériau semiconducteur et engendrent des problèmes de fiabilité des structures transistors fabriquées sur ledit matériau semi-conducteur.
    En effet. comme précédemment mis en évidence à l'aide du modèle de Ambacher et al., la densité de charge induite par la polarisation est très dépendante 30 de la concentration en Aluminium dans la couche barrière de AIGaN.
    Une variation locale de +/.2% de la concentration d'Aluminium permet de faire fluctuer la densité électronique de 2 X 1012 cm-2 et plus.
    Comme illustré à la figure 6a, dans le cas d'une couche barrière 40 de l'art antérieur de AIGaN, la direction et l'intensité du champ piézoélectrique 38 à 5 l'interface 39 entre la couche barrière 40 et la couche canal 41 va localement dépendre de la répartition des atomes de Ga, et de Al dans la couche barrière 40, ce qui va induire des fluctuations de la densité de charge à cette interface 39.
    Par là même, la puissance délivrée par une structure transistor fabriquée sur le matériau semi-conducteur comportant cette couche barrière de l'art antérieur de 10 AlGaN sera répartie de façon inhomogène.
    Comme illustré à la figure 6b, dans le cas d'une couche barrière 42 idéale, la valeur moyenne du champ piézoélectrique 44 est égale à la valeur locale de ce champ en tout point de l'interface 43 entre la couche barrière 42 et la couche canal 45. La densité électronique est donc homogène à l'interface 43.
    Le déposant a ainsi mis en évidence l'importance d'avoir un matériau semiconducteur comprenant une couche barrière correctement ordonnée afin d'éliminer les trois types d'inhomogénéités précédemment citées, et obtenir ainsi de meilleures propriétés des structures transistors réalisées sur celui-ci.
    Pour obtenir un matériau semi-conducteur comprenant une couche barrière correctement ordonnée, le déposant a décidé de remplacer la couche barrière en alliage ternaire des matériaux semi-conducteurs à base de IIIN de l'art antérieur par une couche barrière en pseudo-alliage ternaire.
    On entend dans le cadre de la présente invention par pseudo-alliage ternaire un alliage constitué d'alternances de monocouches atomiques d'alliages 25 binaires.
    En référence à la figure 7a, un matériau semi-conducteur 50 selon un premier mode de réalisation de l'invention est illustré.
    Ce matériau semi-conducteur 50 comprend une couche canal 51 sur un support 52, une couche barrière 53 en pseudo-alliage ternaire sur la couche canal 51. 30 Le support 52 est en SiC. Toutefois, ce support peut être en d'autres matériaux comme du Silicium, du A1N, du saphir, ou du GaN.
    La couche canal 51 est un alliage binaire de GaN. Toutefois, on aurait pu choisir un autre matériau pour la couche canal 51 comme du AIN, du BN (nitrure de bore) ou du InN (nitrure d'indium).
    Cette couche canal 51 est déposée sur le support par un procédé connu de 5 l'homme de l'art tel qu'un procédé d'épitaxie MBE (molecular beam epitaxy) ou un procédé MOVD (metal-organic chemical vapor deposition).
    La couche barrière 53 est un pseudo-alliage ternaire de AlGaN. Cette couche barrière 53 comprend des couches d'un premier alliage binaire de GaN 54 et des couches d'un deuxième alliage binaire de A1N 55. Ces couches de GaN et de 10 A1N sont alternées et ont une épaisseur constante.
    Chaque couche du premier alliage binaire de GaN 54 (respectivement du deuxième alliage binaire de A1N 55) est constituée d'une ou de plusieurs monocouches atomiques de GaN (respectivement de AIN).
    Le nombre de monocouches atomiques (noté ncaN) par couche du premier 15 alliage binaire de GaN 54 peut varier entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10.
    De même, le nombre de monocouches atomiques (noté nAIN) par couche du deuxième alliage binaire de A1N 55 peut varier entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10.
    Pour faire croître la couche barrière 53 sur la couche canal de GaN, on utilise un procédé d'élaboration connue de l'homme de l'art tel qu'une épitaxie en phase liquide, ou une épitaxie en phase vapeur ou une épitaxie par jets moléculaires.
    Pour créer la couche barrière 53, on commence par déposer une couche du premier alliage binaire de GaN 54 dont le nombre de monocouches atomiques ncaN 25 est compris entre 1 et 40. préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10. Puis on dépose une couche du deuxième alliage binaire de AIN dont le nombre de monocouches atomiques nAlN est compris entre 1 et 40. préférentiellement entre 1 et 20. et encore plus préférentiellement entre 2 et 10.
    On dépose ensuite successivement des couches du premier alliage binaire de 30 GaN et du deuxième alliage binaire de A1N jusqu'à obtention de l'épaisseur souhaitée pour la couche barrière 53, cette épaisseur pouvant varier entre 2 et 500 mn.
    Dans le mode de réalisation de la figure 7a, les nombres de monocouches atomiques nGaN et nAIN sont égaux et constants. Cependant, les nombres de monocouches atomiques nGaN et nAIN peuvent également être différents.
    Comme la couche barrière 53 est constituée d'alternances de couches de GaN et de AIN, les précurseurs gazeux ou moléculaire de Gallium et d'Aluminium (ou le Gallium et l'Aluminium) ne sont pas mélangés au cours du procédé d'élaboration et il n'y a pas de phénomène d'appauvrissement du mélange.
    Ainsi, les fluctuations d'alliages sont limitées: - a l'échelle nanométrique et micrométrique (inhomogénéités de type 1), - à l'échelle atomique (inhomogénéités de type 2 et 3).
    La structure de la couche barrière 53 est donc ordonnée selon l'axe de croissance [0001].
    Comme illustré à la figure 6c. Ceci a pour effet: - de limiter la rugosité chimique et par conséquent de limiter la diffusion des électrons à l'interface 90 entre la couche canal 91 et la couche barrière 92 (cette couche barrière étant constituée d'une alternance de couches de AIN 93 et de couches de GaN 94), - d'optimiser la répartition du champ piézoélectrique dont la valeur moyenne est égale à la valeur locale du champ piézoélectrique 95 en tout point de l'interface 90.
    L'injection des électrons par ce champ est donc optimisée. Par ailleurs, la répartition des électrons injectés dans le gaz bidimensionnel (2DEG) est homogène 25 car le champ piézo-électrique induit est homogène.
    Par conséquent, la présente structure peimet d'optimiser la mobilité ainsi que la densité surfacique des électrons qui se trouvent dans le gaz bidimensionnel (2DEG).
    La figure 8 illustre un exemple de réalisation d'une couche barrière selon la 30 présente invention. Dans cet exemple, une couche barrière de AlGaN de 32.2% d'aluminium et d'une épaisseur de 20.5 nm a été remplacée par un couche barrière en pseudo-alliage ternaire: (AIN nAIN=2 / GaN nGaN=4)x=7 Où: - nAIN est le nombre de monocouches atomiques de AIN, - l'épaisseur d'une monocouche de AIN est eAIN = 0,2485 nm, - nGaN est le nombre de monocouches atomiques de GaN, - l'épaisseur d'une monocouche de GaN est eGaN = 0,2590 nm, - X est le nombre de périodes (AIN nAIN=2 / GaN nGaN=4), - Y est la composition moyenne de la barrière: Y = nAIN / (nGaN + nAIN) = 32.2%, - E est l'épaisseur équivalente de la barrière: E = X x (nAIN X eAIN + nGaN x eGaN) = 20.1 nm.
    En référence à la figure 7b, un matériau semi-conducteur 60 selon un deuxième mode de réalisation de l'invention est illustré.
    Dans ce deuxième mode de réalisation, une couche tampon 56 a été introduite entre la couche canal 51 et le support 52.
    La couche tampon 56 est en un matériau choisi parmi GaN et AlGaN. Cette couche tampon permet de faciliter la croissance de la couche canal de GaN. Cette couche tampon est déposée par collage ou par un autre procédé connu de l'homme de l'art tel qu'un procédé d'épitaxie.
    Dans le mode de réalisation illustré à la figure 7c, la couche barrière 53 comprend des couches de GaN 54', 54" et 54' ne présentant pas le même nombre de monocouches atomiques nGaN.
    En effet, les couches 54', 54" et 54' comprennent respectivement huit, cinq et deux monocouches atomiques de GaN. Ces couches sont alternées avec des couches de A1N 55' et 55", la couche 55' étant la plus éloignée du support, et la couche 54' étant la plus proche du support.
    Dans l'illustration de la figure 7c, le nombre de monocouches atomiques nGaN par couche de GaN 54', 54", 54"' décroît au fur et à mesure que l'on s'éloigne du support 52. Cependant, on pourrait avoir une couche barrière 53 dont le nombre de monocouches atomiques croît au fur et à mesure que l'on s'éloigne du support 52.
    Ainsi le nombre de monocouches atomiques nGaN par couche de GaN peut varier le long de la couche barrière 53.
    Il en est de même pour le nombre de monocouches nAIN par couche de A1N qui peut également varier le long de la couche barrière 53.
    Dans la couche barrière, les nombres de monocouches de GaN et de A1N peuvent varier indépendamment, comme illustré à la figure 7c où le nombre de monocouches atomiques nGaN par couche de GaN 54', 54", 54' varie tandis que le nombre de monocouches atomiques nAIN par couche de A1N 55' et 55" restent constants.
    Les nombres de monocouches nGaN et nAIN peuvent également varier simultanément le long de la couche barrière. Par exemple, le nombre de monocouches atomiques nAIN peut varier de façon décroissante (respectivement croissante) au fur et à mesure que l'on s'éloigne du support, et le nombre de monocouches atomiques nGaN peut varier de façon croissante (respectivement décroissante) au fur et à mesure que l'on s'éloigne du support.
    Par conséquent, le nombre de monocouches atomiques de chaque couche d'alliage binaire peut varier entre une première valeur sur une face arrière de la couche barrière et une face avant de la couche barrière. Il sera entendu dans la suite que la face arrière de la couche barrière est plus proche du support que la face avant.
    En référence à la figure 7d, un matériau semi-conducteur selon un quatrième mode de réalisation est illustré. Ce matériau semi-conducteur comprend un support 52, une couche tampon 56, une couche canal 51 et une couche barrière 53.
    Dans ce mode de réalisation, la couche tampon 56 est un pseudo-alliage ternaire de AIGaN constitué d'alternances de couches d'alliage binaire de GaN 57 et d'alliage binaire de AIN 58.
    La couche tampon 56 présente les mêmes caractéristiques que la couche barrière en pseudo-alliage ternaire (nGaN et nAIN compris entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10 et pouvant varier le long de la couche tampon, ...).
    Dans ce mode de réalisation, la couche tampon 56 comprend deux couches de GaN 57 alternées avec deux couches de AIN 58.
    Par ailleurs, le nombre de monocouches atomiques nGaN par couche de GaN 57 varie le long de la couche tampon 56. En effet, la couche de GaN 57 la plus proche du support comprend 2 monocouches atomiques tandis que la couche de GaN la plus éloignée du support comprend 4 monocouches atomiques.
    Le nombre de monocouches atomiques nA1N par couche de A1N 58 varie également le long de la couche tampon 56. En effet, la couche de GaN 57 la plus proche du support comprend 6 monocouches atomiques tandis que la couche de A1N la plus éloignée du support comprend 3 monocouches atomiques.
    Ainsi, dans le mode de réalisation de la figure 7d, les nombres de monocouches atomiques par couche de GaN et de A1N varient le long de la couche tampon, le nombre de monocouches atomiques nAIN variant de façon décroissante au fur et à mesure que l'on s'éloigne du support, et le nombre de monocouches atomiques nGaN variant de façon croissante au fur et à mesure que l'on s'éloigne du support.
    Le lecteur aura compris que les nombres de monocouches atomiques nAIN etnGaN peuvent être fixes le long de la couche tampon comme cela était le cas de la couche barrière illustrée à la figure 7a.
    Cette couche tampon peut être obtenue par un procédé d'élaboration connu de l'homme de l'art tel qu'un procédé d'épitaxie (épitaxie par jet moléculaire, 20 épitaxie en phase liquide, ou épitaxie en phase vapeur).
    Pour résumer, la couche barrière (53) en pseudo-alliage ternaire de AlGaN peut être notée: (AlNnAIN/GaNnGaN)x, où : . nmN est un nombre de monocouches atomiques d'une couche de A1N, avec 1 nmN 5 40, préférentiellement entre 1 20. encore plus préférentiellement entre 2 S nAIN 10 et nAIN pouvant varier le long de la couche barrière.
    nGaN est un nombre de monocouches atomiques d'une couche de GaN. avec 1 nGaN 40, préférentiellement entre 1 nGaN _< 20, encore plus préférentiellement entre 2 nGaN 10 et nGaN pouvant varier le long de la couche barrière, X est un nombre de couches de GaN et de AIN.
    Afin d'améliorer encore les propriétés électroniques des matériaux semiconducteurs à base de III-N, la couche barrière peut comprendre une ou plusieurs couches d'alliage ternaire en plus de l'alternance à l'échelle atomique de couches 5 d'alliages binaires.
    Le déposant a mis en évidence que la présence d'une couche d'alliage ternaire dans la couche barrière comprenant l'alternance de couches d'alliages binaires, permettait d'améliorer l'homogénéité du champ piézoélectrique et d'augmenter la mobilité des porteurs de charge des matériaux semi-conducteurs.
    La création d'une couche barrière 53 peut comprendre les mêmes étapes que décrites précédemment.
    On peut ainsi commencer par créer une couche barrière initiale par dépôt d'une couche de premier alliage binaire de GaN 54, dépôt d'une couche de deuxième alliage binaire de A1N 55, et répétition de ces étapes de dépôt des couches de GaN et de A1N jusqu'à obtention de l'épaisseur souhaitée pour la couche barrière 53.
    En outre on effectue une opération de création d'une ou plusieurs couche(s) d'alliage ternaire dans ou sur la couche barrière initiale.
    La création de la ou des couche(s) d'alliage ternaire varient selon le mode de réalisation du substrat semi-conducteur.
    Dans un mode de réalisation illustré à la figure 7e, la couche barrière 53 comprend une couche d'alliage ternaire 80 de AIGaN et une alternance (à l'échelle atomique) de couches d'un premier alliage binaire 54 de GaN et d'un deuxième alliage binaire 55 de AIN.
    Bien entendu, le lecteur aura compris qu'on entend par échelle atomique l'échelle de l'angstrôm ou de la dizaine d'angstrôms. Chaque couche d'alliage binaire de GaN (respectivement A1N) de l'alternance comprend entre 1 et 40 monocouches atomiques de GaN (respectivement AIN), préférentiellement 1 et 20, et encore plus préférentiellement 1 et 10. Dans tous les cas. chaque couche d'alliage binaire de GaN (respectivement d'AIN) de l'alternance comprend au moins une monocouche atomique de cet alliage binaire de GaN (respectivement d'AIN).
    L'alternance de couches d'alliages binaires 54, 55 de GaN et de A1N est située entre la couche d'alliage ternaire 80 de AIGaN et le support 52. En d'autres termes, la couche d'alliage ternaire 80 de AlGaN est au dessus de l'alternance de couches d'alliages binaires 54, 55 de GaN et d'AIN.
    La présence d'une couche d'alliage ternaire 80 de AlGaN au dessus de l'alternance de couches d'alliages binaires 54, 55 de GaN et d'AIN est avantageuse. Elle permet une compatibilité immédiate avec les procédés technologiques optimisés pour les matériaux semi-conducteurs comprenant une couche barrière en alliage ternaire de AIGaN, notamment en ce qui concerne la réalisation des contacts ohmiques, tout en gardant le bénéfice de l'injection électronique optimale obtenu par la présence, dans la couche barrière 53, de l'alternance à l'échelle atomique d'alliages binaires 54, 55 de GaN et de A1N.
    En effet, le déposant a mis en évidence le fait que l'importance de la présence d'un alliage ordonné dans la couche barrière 53 diminue au fur et à mesure que l'on s'éloigne de l'interface entre la couche barrière 53 et la couche canal 51. En d'autres termes, un matériau semi-conducteur présentant un désordre d'alliage dans une couche éloignée de l'interface entre la couche canal 51 et la couche barrière 53 présente une meilleur mobilité des porteurs de charge et un champ de polarisation piézoélectrique plus homogène qu'un matériau semi-conducteur présentant un désordre d'alliage dans une couche proche de l'interface entre la couche canal 51 et la couche barrière 53.
    La création de la couche d'alliage ternaire 80 de AIGaN permettant d'obtenir le matériau semi-conducteur illustré à la figure 7e consiste à déposer une couche d'alliage ternaire classique par exemple par épitaxie.
    On entend, dans le cadre de la présente invention, par couche d'alliage ternaire classique une couche d'alliage ternaire créée par épitaxie en faisant interagir dans une enceinte à très basse pression résiduelle (ultra-vide, pression résiduelle comprise entre 10-9 Ton et 10' Torr), des flux atomiques ou moléculaires (obtenus par évaporation de sources solides ou par injection directe de précurseurs gazeux de GaN et de A1N) sur le substrat porté à une température appropriée à la croissance épitaxiale.
    Dans un autre mode de réalisation illustré à la figure 7f, la couche barrière 53 comprend une pluralité de couches d'alliage ternaire 70 de ALGaN. Ces couches d'alliage ternaire 70 de ALGaN sont situées dans l'alternance de couches d'alliages binaires 54, 55 de GaN et de AIN.
    Les couches d'alliage ternaire 70 de AlGaN intercalées dans l'alternance de couches d'alliages binaires 54, 55 de GaN et de AIN sont obtenues par interdiffusion des éléments III des couches d'alliages binaires 54, 55 de GaN et de AIN.
    La figure 10 est une vue en coupe à l'échelle atomique de la couche barrière du mode de réalisation de la figure 7f. Chaque couche d'alliage binaire de GaN (respectivement d'AIN) comprend deux monocouches atomiques. Chaque couche d'alliage ternaire de ALGaN comprend 1 monocouche atomique d'alliage ternaire.
    La présence de couches d'alliage ternaire 70 entre les couches d'alliages binaires 54, 55 peunet d'éviter les variations abruptes de composition dans la couche barrière 53. Ceci a pour effet d'améliorer l'homogénéité du champ de polarisation piézoélectrique locale. Cette homogénéisation du champ de polarisation permet de diminuer les fluctuations de la densité de charge à l'interface entre la couche canal 51 et la couche barrière 53.
    La création de la pluralité de couches d'alliage ternaire 70 illustrées à la figure 7f comprend un traitement thermique après avoir créé au moins une alternance de couches d'alliages binaires 54, 55 de GaN et de A1N déposées lors de la création de la couche barrière 53.
    Le traitement thermique peut être réalisé à la fin de l'opération de création de la couche barrière 53 (c'est-à-dire après les étapes de dépôts successifs des couches du premier alliage binaire 54 de GaN et du deuxième alliage binaire de 25 AIN).
    Ce traitement peut également être réalisé pendant les étapes de l'opération de création de la couche barrière. Dans ce cas, on effectue le traitement thermique avant certaines étapes de dépôt du deuxième alliage binaire.
    Ainsi, on peut commencer par déposer le premier alliage binaire (par 30 exemple le GaN). Ensuite, on dépose le deuxième alliage binaire (par exemple le A1N). Ensuite, on effectue le traitement thermique qui va avoir pour effet de favoriser l'interdiffusion des éléments III des couches des premier et deuxième alliages binaires 54, 55 de GaN et de A1N. La diffusion, très localisée, peut avoir lieu sur une distance typique de l à 5 monocouches de matériau.
    Le traitement thermique est effectué après au moins certains dépôts d'alliage binaire. Des conditions typiques pour ce traitement thermique sont les suivantes: une température de surface du substrat entre 0 et 300 supérieure à la température d'élaboration des monocouches des premier et deuxième alliages binaires, atmosphère sous vide ou ultravide entre 10-8 Ton et 10-1 Ton, sous balayage d'un mélange gazeux comprenant de l'ammoniaque NH3, ou du diazote N2, ou de dihydrogène H2 à une pression comprise entre 10-8 Ton et une pression de 1 kBar, en présence d'un plasma de NH3, N2, ou H2.
    On obtient alors une couche d'alliage ternaire 70 de AlGaN intercalée entre la couche du premier alliage binaire 54 de GaN et la couche du deuxième alliage binaire de A1N. Cette couche d'alliage ternaire comprend entre 1 et 5 monocouches d'alliage ternaire.
    Si l'épaisseur de la couche barrière ne correspond pas à l'épaisseur souhaitée, on dépose à nouveau une couche de GaN et une couche de A1N. Puis on effectue le traitement thermique d'interdiffusion, et ainsi de suite jusqu'à ce que l'épaisseur de la couche barrière corresponde à l'épaisseur souhaitée.
    Le lecteur appréciera que l'on peut choisir de ne pas effectuer le traitement thermique de manière systématique après chaque dépôt d'une couche du deuxième alliage binaire.
    Par exemple. on peut choisir d'effectuer le traitement thermique une fois sur deux. c'est-à-dire qu'après deux dépôts d'une couche du deuxième alliage binaire, on effectue le traitement thermique.
    On peut également choisir d'effectuer le traitement thermique une seule fois à la fin de l'opération de création de la couche barrière, c'est-àdire lorsque l'épaisseur souhaitée pour la couche barrière est obtenue.
    2875338 27 De plus, avant d'effectuer le traitement thermique, on peut mettre en oeuvre le dépôt d'une couche additionnelle (ou encapsulant) de AIN ou de SiN pour stabiliser la surface de la couche barrière 53 durant le traitement thermique.
    En référence à la figure 7g, un matériau semi-conducteur selon un autre mode de réalisation est illustré. Dans ce mode de réalisation, le matériau semi-conducteur comprend les mêmes éléments que dans le mode de réalisation illustré à la figure 7f, à savoir une alternance de couches d'alliages binaires 54, 55 de GaN et de A1N et une pluralité de couche d'alliage ternaire 70 située dans l'alternance.
    Il comprend en outre une couche d'alliage ternaire 80 classique au dessus de l'alternance. Ceci permet de cumuler les avantages des dispositifs des figure 7e et 7f.
    L'homme de l'art appréciera qu'il est possible de réaliser un matériau semi-conducteur comprenant une couche canal ou une couche tampon présentant les mêmes éléments que ceux décrits ci-dessus pour la couche barrière.
    La figure 9 illustre un exemple de réalisation d'un matériau semiconducteur selon la présente invention. Dans cet exemple le matériau semiconducteur comprend: - un substrat 52 est de Silicium, - une couche tampon 56 constituée d'un alliage Alo. 1 Ga0_9N, - une couche canal 51 constituée d'un pseudo-alliage ternaire In0.25Ga0. 75N d'une épaisseur de 155 À, une alternance de couches d'alliages binaires 54, 55 constituée d'un pseudo-alliage ternaire A10.32Ga0.68N d'une épaisseur de 184 À, - un alliage ternaire 80 classique de A10,4Ga0.6N d'une épaisseur de 50 À, - un alliage binaire 190 de GaN d'une épaisseur de 20 A, - un alliage binaire 100 (encapsulant) de A1N d'une épaisseur de 30 À.
    Dans les différents modes de réalisation illustrés aux figures 7a à 7g, la couche canal était un alliage binaire de GaN. Dans d'autres modes de réalisation, la couche canal est un pseudo-alliage ternaire de AIGaN, de InGaN, de A1BN, de InBN, ou de InAIN. Dans ces autres modes de réalisation, la couche canal est créée en utilisant un procédé identique à celui décrit pour la création de la couche barrière, et les alliages binaires constituant le pseudo-alliage ternaire sont choisis parmi le A1N, le GaN, le BN et le InN. Lorsque la couche canal est en pseudo alliage ternaire, celle-ci présente les mêmes caractéristiques que la couche barrière en pseudo-alliage ternaire (nombre de monocouches atomiques par couche d'alliage binaire compris entre 1 et 40, préférentiellement entre 1 et 20, et encore plus préférentiellement entre 2 et 10 et pouvant varier simultanément ou indépendamment le long de la couche canal, ...).
    Dans les différents modes de réalisation illustrés aux figures 7a à 7g, la couche barrière était un pseudo-alliage ternaire de AGaN. Dans d'autres modes de réalisation, la couche barrière est un pseudo-alliage ternaire de A11nN (Nitrure d'Aluminium et d'Indium), de A1BN (Nitrure d'Aluminium et de Bore), de InGaN (Nitrure de Gallium et d'Indium), de BGaN (Nitrure de Gallium et de Bore) ou de InBN (Nitrure de Bore et d'Indium). Dans ces autres modes de réalisation, les premier et deuxième alliages binaires constituant le pseudo-alliage ternaire sont choisis parmi le AIN, le GaN, le BN et le InN.
    Bien que quelques exemples de modes de réalisation de la présente invention aient été décrits en détail ci-dessus, l'homme de l'art appréciera facilement le fait que de nombreuses modifications peuvent être apportées sans sortir matériellement des nouveaux enseignements et des avantages décrits ici.
    Par exemple, dans d'autres modes de réalisation, on peut substituer à l'élément nitrure un autre élément de la colonne V (P, As, ...) du tableau périodique des éléments.
    Par conséquent, toutes les modifications de ce type sont destinées à être incorporées à l'intérieur de la portée de la présente invention telle qu'elle est définie dans les revendications jointes.
    REFERENCES
    [1] The Blue laser diode, S. Nakamura, Springer 1999 [6] K. Asano, Y. Miyoshi, K. Ishikura, Y. Nashimoto, M. Kuzuhara. M. Mizuta, 30 IEDM (1998) 59 [7] R.A Sadler, S.T. Allen, T.S. Alcorn, W.L. Pribble, J. Surnakeris, J.W. Palmour, 56h Device Research Concil (1998) 92 [9] S.T. Sheppard, K. Doverspike, W.L. Pribble, S.T. Allen, J.W. Palmour, L.T. Kehias, T.J. Jenkins, IEEE ELec. Dev. Lett. 20 (1999) 161 [18] H.M. Ng, D. Doppalapudi, T.D. Moustakas, N.G. Weimann, L.F. Eastman. Appl. Phys. Lett. 73 (1998) 821 [19] S. Keller, G. Parish, P.T. Fini, S. Heikman, C.H. Chen, N. Zhang, S. P. DenBaars, U.K. Mishra, J. Appl. Phys. 86(1999) 5850 [20] I.P. Smorchkova, C.R. Elsass, J.P. Ibbetson, R. Vetury, B. Heying, P. Fini, E. Haus, S.P. DenBaars, J.S. Speck, U.K. Mishra, J. Appl. Phys.86 (1999) 4520 [21] H. Morkoç, Modulation doped AlGaAs/GaAs heterostructures in "the Technology and physics of molecular beam epitaxy, ed E.H.C. Perker, Plenium press 1985 [22] O. Ambacher, J. Smart, J.R. Shealy, N.G. Weinmann, K. Chu, M. Murphy, W.J. 15 Schaff, L.F. Eastman, R. Dimitrov, L. Wittmer, M. Stutzmann, W. Rieger, J. Hilsenbeck, J. Appl. Phys. 85 (1999) 3222 [23] F. Bernardini, V. Fiorentini, D. Vanderbilt, Phys. Rev. B 56 (1997) R10024
    REVENDICATIONS
    1. Substrat semi-conducteur (60) à base d'éléments des colonnes III et V du tableau périodique, destiné à la fabrication notamment de structures transistors de type HEMT, comprenant un support (52), une couche canal (51) sur le support, et une couche barrière (53) sur la couche canal, caractérisé en ce que la couche barrière (53) est constituée d'une alternance à l'échelle atomique de couches de premier et deuxième alliages binaires semi-conducteurs III-V (54, 55).
    2. Substrat semi-conducteur selon la revendication 1, caractérisé en ce que la couche canal comprend une alternance à l'échelle atomique de couches de troisième et quatrième alliages binaires semi-conducteurs IIIV. 15 3. Substrat semi-conducteur selon la revendication 1 ou 2, caractérisé en ce que le matériau semi-conducteur (60) comprend en outre une couche tampon (56) entre le support (52) et la couche canal (51), la couche tampon comprenant une alternance à l'échelle atomique de couches de cinquième et sixième alliages binaires semi-conducteurs III-V.
    4. Substrat semi-conducteur selon l'une quelconque des revendications 1, 2, ou 3, caractérisé en ce que le nombre de monocouches atomiques de chaque couche d'alliage binaire (54, 55) constituant la couche barrière ou ' la couche canal, ou la couche tampon est compris entre 1 et 20.
    5. Substrat semi-conducteur selon l'une quelconque des revendications 1. 2. ou 3, caractérisé en ce que le nombre de monocouches atomiques de chaque couche d'alliage binaire de la couche barrière, ou de la couche canal ou de la couche tampon peut varier entre une première valeur sur une face arrière de la couche barrière ou de la couche canal ou de la couche tampon et une deuxième valeur sur une face avant de la couche barrière ou de la couche canal ou de la couche tampon, la face arrière étant plus proche du support (52) que la face avant.
    6. Substrat semi-conducteur selon la revendication 5, caractérisé en ce que les première et deuxième valeurs sont comprises entre 1 et 20.
    7. Substrat semi-conducteur selon l'une quelconque des revendications précédentes, caractérisé en ce que les premier, deuxième, troisième, quatrième, cinquième et sixième alliages binaires sont choisis parmi le AIN, le GaN, le BN, ou le InN.
    8. Substrat semi-conducteur selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche barrière comprend en outre 15 une couche d'alliage ternaire semi-conducteur III-V.
    9. Substrat semi-conducteur selon la revendication 8, caractérisé en ce que l'alternance à l'échelle atomique de couches des premier et deuxième alliages binaires semi-conducteurs III-V est située entre ladite couche de l'alliage ternaire et ledit support.
    10. Substrat semi-conducteur selon la revendication 8, caractérisé en ce que la couche barrière comprend une pluralité de couches de l'alliage ternaire, chaque couche de l'alliage ternaire étant intercalée entre une couche du premier alliage binaire et une couche du deuxième alliage binaire de l'alternance de couche.
    11. Substrat semi-conducteur selon la revendication 10, caractérisé en ce que la couche barrière comprend en outre une couche de l'alliage ternaire 30 disposée au dessus de l'alternance à l'échelle atomique de couches des premier et deuxième alliages binaires semi-conducteurs III-V.
    12. Substrat semi-conducteur selon la revendication 2, caractérisé en ce que la couche canal comprend en outre une pluralité de couches de l'alliage ternaire, chaque couche de l'alliage ternaire étant intercalée entre une couche du troisième alliage binaire et une couche du quatrième alliage binaire de l'alternance à l'échelle atomique de couche.
    13. Substrat semi-conducteur selon l'une quelconque des revendications 9, 10, Il, ou 12, caractérisé en ce que le nombre de monocouches atomiques de chaque couche d'alliage ternaire intercalée entre deux couches d'alliages binaires est compris entre 1 et 5.
    14. Substrat semi-conducteur selon la revendication 1 ou 3, caractérisé en ce que la couche canal est constituée d'une couche d'alliage ternaire de 15 AlGaN, ou de InGaN, ou de A1BN, ou de InBN, ou de InAIN.
    15. Substrat semi-conducteur selon la revendication 1 ou 3, caractérisé en ce que la couche canal est constituée d'une couche d'alliage binaire de GaN, ou d'AIN, ou de BN, ou de InN.
    16. Substrat semi-conducteur selon la revendication l ou 2, caractérisé en ce que le matériau semi-conducteur (60) comprend en outre une couche tampon (56) entre le support (52) et la couche canal (51), la couche tampon étant constituée d'une couche d'alliage binaire de GaN, ou d'AIN, ou de BN, ou de InN.
    17. Substrat semi-conducteur selon la revendication 1 ou 2. caractérisé en ce que le matériau semi-conducteur (60) comprend en outre une couche tampon (56) entre le support (52) et la couche canal (51), la couche 30 tampon étant constituée d'une couche d'alliage ternaire de AlGaN, ou de InGaN, ou de A1BN, ou de InBN, ou de InAiN.
    18. Substrat semi-conducteur selon l'une des revendications précédentes, caractérisé en ce que le support (52) est en un matériau choisi parmi le silicium, le SiC, le A1N, le saphir, et le GaN.
    19. Substrat semi-conducteur selon l'une des revendications précédentes, caractérisé en ce que la couche barrière (53) présente une épaisseur comprise entre 2 nm et 500 nm.
    20. Procédé pour la préparation d'un substrat semi-conducteur (60) comprenant un support (52), une couche canal (51) sur le support, et une couche barrière (53) sur la couche canal, caractérisé en ce qu'il comprend les opérations suivantes (aucun ordre n'étant imposé) : a) création d'une couche barrière initiale par: i) dépôt d'au moins une monocouche atomique d'un premier alliage binaire; ii) dépôt d'au moins une monocouche atomique d'un deuxième alliage binaire; iii) répétition éventuelle des opérations i) et ii) jusqu'à obtention de l'épaisseur souhaitée.
    21. Procédé selon la revendication 20, caractérisé en ce qu'il comprend en outre l'opération de création d'au moins une couche d'alliage ternaire 25 dans ou sur la couche barrière initiale.
    22. Procédé selon la revendication 21, caractense en ce que l'opération de création de ladite couche d'alliage ternaire comprend le dépôt d'une couche alliage ternaire.
    23. Procédé selon la revendication 21, caractérisé en ce que l'opération de création de ladite couche d'alliage ternaire comprend le traitement thermique des monocouches atomiques des premier et deuxième alliages binaires déposées en i), ii).
    24. Procédé selon la revendication 23, caractérisé en ce que le traitement thermique est effectué après au moins certains dépôts du deuxième alliage binaire: - à une température de surface entre 0 et 300 supérieure à la température 10 d'élaboration des monocouches des premier et deuxième alliages binaires, - sous vide ou ultravide entre 10-8 Ton et 10-1 Ton, sous balayage d'un mélange gazeux comprenant de l'ammoniaque NH3, ou du diazote N2, ou de dihydrogène H2 à une pression comprise entre 10-8 Torr et une pression de 1 kBar, en présence d'un plasma de NH3, N2, ou H2.
    25. Procédé selon la revendication 23 ou 24, caractérisé en ce que le traitement thermique des monocouches atomiques des premier et deuxième alliages binaires déposées en i), ii) est réalisé après l'opération de création de la couche barrière initiale.
    26. Procédé selon l'une quelconque des revendications 20 à 25, caractérisé en ce qu'il comprend en outre l'opération de création d'une couche canal par dépôt d'un alliage binaire de GaN ou de InN, ou de BN, ou de A1N.
    27. Procédé selon l'une quelconque des revendications 20 à 25, caractérisé en ce qu'il comprend en outre l'opération de création d'une couche canal par dépôt d'un alliage ternaire de AIGaN, ou de InGaN, ou de A1BN, ou de InBN, ou de InAlN.
    28. Procédé selon l'une quelconque des revendications 20 à 25, caractérisé en ce qu'il comprend en outre l'opération de création d'une couche canal par: iv) dépôt d'une monocouche atomique d'un troisième alliage binaire; v) dépôt d'une monocouche atomique d'un quatrième alliage binaire; vi) répétition éventuelle des opérations iv) et v) jusqu'à obtention de l'épaisseur souhaitée.
    29. Procédé selon la revendication 28, caractérisé en ce que l'opération de création d'une couche canal comprend en outre le traitement thermique des monocouches atomiques des troisième et quatrième alliages binaires déposées en iv), v), le traitement thermique étant effectué avant certains dépôts du quatrième alliage binaire: à une température de surface entre 0 et 300 supérieure à la température d'élaboration des monocouches des premier et deuxième alliages binaires, - sous vide ou ultravide entre 10-8 Torr et 10-1 Ton, - sous balayage d'un mélange gazeux comprenant de l'ammoniaque NH3, ou du diazote N2, ou de dihydrogène H2 à une pression comprise entre 10-8 Ton et une pression de 1 kBar, en présence d'un plasma de NH3, N2, ou H2.
    30. Procédé selon l'une quelconque des revendications 20 à 29, caractérisé en ce qu'il comprend en outre l'opération de création d'une couche tampon par dépôt d'une couche d'alliage binaire de GaN, ou d'AIN, ou de BN, ou de InN.
    31. Procédé selon l'une quelconque des revendications 20 à 29, caractérisé en ce qu'il comprend en outre l'opération de création d'une couche tampon par: vii) dépôt d'une monocouche atomique d'un cinquième alliage binaire: viii) dépôt d'une monocouche atomique d'un sixième alliage binaire: ix) répétition éventuelle des opérations vii) et viii) jusqu'à obtention de l'épaisseur souhaitée.
FR0503173A 2004-09-13 2005-03-31 Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul Active FR2875338B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0503173A FR2875338B1 (fr) 2004-09-13 2005-03-31 Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
KR1020077003503A KR100930639B1 (ko) 2004-09-13 2005-09-13 합금 무질서가 없는 ｈｅｍｔ 압전 구조물
PCT/EP2005/054559 WO2006030014A1 (fr) 2004-09-13 2005-09-13 Structures piezo-electriques de type hemt a zero desordre d'alliage
EP05784616A EP1800346B1 (fr) 2004-09-13 2005-09-13 Structures piezo-electriques de type hemt a zero desordre d'alliage
AT05784616T ATE543218T1 (de) 2004-09-13 2005-09-13 Piezoelektrische hemt-strukturen mit nulllegierungsunordnung
TW094131551A TWI309088B (en) 2004-09-13 2005-09-13 Hemt piezoelectric structures with zero alloy disorder
JP2007530721A JP2008512863A (ja) 2004-09-13 2005-09-13 合金無秩序のないｈｅｍｔ圧電構造
US11/684,925 US20070164299A1 (en) 2004-09-13 2007-03-12 Hemt piezoelectric structures with zero alloy disorder

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0409674A FR2875337A1 (fr) 2004-09-13 2004-09-13 Structures hemt piezoelectriques a desordre d'alliage nul
FR0503173A FR2875338B1 (fr) 2004-09-13 2005-03-31 Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul

Publications (2)

Publication Number Publication Date
FR2875338A1 true FR2875338A1 (fr) 2006-03-17
FR2875338B1 FR2875338B1 (fr) 2007-01-05

Family

ID=35106688

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0503173A Active FR2875338B1 (fr) 2004-09-13 2005-03-31 Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul

Country Status (8)

Country Link
US (1) US20070164299A1 (fr)
EP (1) EP1800346B1 (fr)
JP (1) JP2008512863A (fr)
KR (1) KR100930639B1 (fr)
AT (1) ATE543218T1 (fr)
FR (1) FR2875338B1 (fr)
TW (1) TWI309088B (fr)
WO (1) WO2006030014A1 (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
WO2009001888A1 (fr) * 2007-06-27 2008-12-31 Nec Corporation Transistor à effet de champ et film épitaxial multicouche destiné à être utilisé dans la fabrication du transistor à effet de champ
CN101981677B (zh) * 2008-03-24 2013-10-30 日本碍子株式会社 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US20100072484A1 (en) * 2008-09-23 2010-03-25 Triquint Semiconductor, Inc. Heteroepitaxial gallium nitride-based device formed on an off-cut substrate
US8344420B1 (en) * 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
JP5308290B2 (ja) * 2009-09-15 2013-10-09 日本碍子株式会社 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP5506919B2 (ja) * 2010-04-22 2014-05-28 三菱電機株式会社 半導体装置およびその製造方法
JP5712583B2 (ja) * 2010-12-02 2015-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5712721B2 (ja) * 2011-03-24 2015-05-07 株式会社デンソー 半導体装置
JP2012227227A (ja) * 2011-04-15 2012-11-15 Advanced Power Device Research Association 半導体デバイス
CN106887453B (zh) 2011-12-19 2020-08-21 英特尔公司 Ⅲ族-n纳米线晶体管
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
US10734512B2 (en) 2016-04-11 2020-08-04 Qorvo Us, Inc. High electron mobility transistor (HEMT) device
US10636881B2 (en) * 2016-04-11 2020-04-28 Qorvo Us, Inc. High electron mobility transistor (HEMT) device
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US11264238B2 (en) 2017-12-05 2022-03-01 King Abdullah University Of Science And Technology Forming III nitride alloys
WO2022107233A1 (fr) * 2020-11-18 2022-05-27 日本電信電話株式会社 Procédé de fabrication de transistor
CN112951910A (zh) * 2021-04-13 2021-06-11 西安电子科技大学 BAlN/GaN高电子迁移率晶体管及其制作方法
KR102615809B1 (ko) * 2022-07-22 2023-12-20 웨이브로드 주식회사 전력반도체 소자용 그룹3족 질화물 반도체 템플릿

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5844260A (en) * 1992-10-09 1998-12-01 Fujitsu Limited Compound semiconductor device constructed on a heteroepitaxial substrate
US6100542A (en) * 1996-11-19 2000-08-08 Denso Corporation InP-based HEMT with superlattice carrier supply layer
WO2002093650A1 (fr) * 2001-05-11 2002-11-21 Cree, Inc. Transistor a haute mobilite d'electrons (hemt) a base de nitrures d'elements du groupe iii avec couche de blocage/de separation
WO2003050849A2 (fr) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc Transistor a effet de champ et a heterojonction gan pour hyperfrequences a faible bruit et haute puissance
WO2004066393A1 (fr) * 2003-01-17 2004-08-05 Sanken Electric Co., Ltd. Dispositif semi-conducteur et procede de fabrication

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198784A (ja) * 1985-02-28 1986-09-03 Fujitsu Ltd 電界効果型半導体装置
JP3094500B2 (ja) * 1991-05-21 2000-10-03 日本電気株式会社 電界効果トランジスタ
JP3445653B2 (ja) * 1994-03-23 2003-09-08 士郎 酒井 発光素子
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP4347919B2 (ja) * 1997-10-03 2009-10-21 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6605151B1 (en) * 1999-11-29 2003-08-12 Northwestern University Oxide thin films and composites and related methods of deposition
JP3751791B2 (ja) * 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US6841809B2 (en) * 2003-04-08 2005-01-11 Sensor Electronic Technology, Inc. Heterostructure semiconductor device
WO2004107406A2 (fr) * 2003-05-23 2004-12-09 Board Of Regents, The University Of Texas System Procedes et dispositifs electroniques a semi-conducteur
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5844260A (en) * 1992-10-09 1998-12-01 Fujitsu Limited Compound semiconductor device constructed on a heteroepitaxial substrate
US6100542A (en) * 1996-11-19 2000-08-08 Denso Corporation InP-based HEMT with superlattice carrier supply layer
WO2002093650A1 (fr) * 2001-05-11 2002-11-21 Cree, Inc. Transistor a haute mobilite d'electrons (hemt) a base de nitrures d'elements du groupe iii avec couche de blocage/de separation
WO2003050849A2 (fr) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc Transistor a effet de champ et a heterojonction gan pour hyperfrequences a faible bruit et haute puissance
WO2004066393A1 (fr) * 2003-01-17 2004-08-05 Sanken Electric Co., Ltd. Dispositif semi-conducteur et procede de fabrication

Also Published As

Publication number Publication date
EP1800346A1 (fr) 2007-06-27
TWI309088B (en) 2009-04-21
ATE543218T1 (de) 2012-02-15
EP1800346B1 (fr) 2012-01-25
KR20070041751A (ko) 2007-04-19
FR2875338B1 (fr) 2007-01-05
KR100930639B1 (ko) 2009-12-09
JP2008512863A (ja) 2008-04-24
WO2006030014A1 (fr) 2006-03-23
US20070164299A1 (en) 2007-07-19
TW200633214A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
FR2875338A1 (fr) Methode d&#39;elaboration de structures hemt piezoelectriques a desordre d&#39;alliage nul
FR2875337A1 (fr) Structures hemt piezoelectriques a desordre d&#39;alliage nul
US9355843B2 (en) Semiconductor device and method of manufacturing the same
US7491626B2 (en) Layer growth using metal film and/or islands
US6533874B1 (en) GaN-based devices using thick (Ga, Al, In)N base layers
TWI359544B (fr)
US8716753B2 (en) Nitride semiconductor material, semiconductor element, and manufacturing method thereof
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
EP2472605A1 (fr) Élément semi-conducteur au nitrure et son procédé de fabrication
FR2977260A1 (fr) Procede de fabrication d&#39;une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
EP3117465B1 (fr) Transistor a effet de champ et a heterojonction.
KR100513923B1 (ko) 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
US9368677B2 (en) Selective layer disordering in III-nitrides with a capping layer
FR3030114A1 (fr) Transistor hemt
EP3369115A1 (fr) Transistor a effet de champ a rendement et gain optimise
FR3028670A1 (fr) Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
Meisch et al. Doping behavior of GaN grown on patterned sapphire substrates
CN117561614A (zh) 铝氮化物层的制造方法
EP3467867A1 (fr) Procede de fabrication d&#39;un composant electronique a heterojonction muni d&#39;une couche barriere enterree
US11018277B2 (en) Semiconductor layer sequence and method for producing a semiconductor layer sequence
US11887848B2 (en) Nucleation layer deposition method
Hoshino et al. Formation of high-density GaN self-assembled quantum dots by MOCVD
FR3048002A1 (fr) Procede permettant d&#39;obtenir sur un substrat cristallin une couche semi-polaire de nitrure
Zhang the research of optical and electrical properties on nanowire LED and photodetector
FR3000611A1 (fr) Dispositif optoelectronique a microfils ou nanofils

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20140825

TP Transmission of property

Owner name: SOITEC, FR

Effective date: 20140825

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20