JPS61198784A - 電界効果型半導体装置 - Google Patents

電界効果型半導体装置

Info

Publication number
JPS61198784A
JPS61198784A JP60037433A JP3743385A JPS61198784A JP S61198784 A JPS61198784 A JP S61198784A JP 60037433 A JP60037433 A JP 60037433A JP 3743385 A JP3743385 A JP 3743385A JP S61198784 A JPS61198784 A JP S61198784A
Authority
JP
Japan
Prior art keywords
type
thin film
layer
gaas
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60037433A
Other languages
English (en)
Other versions
JPH0156543B2 (ja
Inventor
Tomonori Ishikawa
石川　知則
Masahiko Sasa
佐々　誠彦
Sukehisa Hiyamizu
冷水　佐寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60037433A priority Critical patent/JPS61198784A/ja
Priority to DE8686301407T priority patent/DE3682421D1/de
Priority to EP86301407A priority patent/EP0199435B1/en
Priority to KR1019860001428A priority patent/KR890004959B1/ko
Publication of JPS61198784A publication Critical patent/JPS61198784A/ja
Priority to US07/131,232 priority patent/US4833508A/en
Publication of JPH0156543B2 publication Critical patent/JPH0156543B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２次元電子ガス層を生成させて電子の高速走
行を可能とした電界効果型半導体装置の改良に関する。
〔従来の技術〕
第４図は前記電界効果型半導体装置の従来例に於けるエ
ピタキシャル成長半導体層の構成を表す要部切断側面図
である。
図に於いて、■は半絶縁性Ｇ　ａ　Ａ　ｓ基板、２は高
純度ｉ型ＧａＡＳ能動層、３は２次元電子ガス層、４は
高純度ｉ型Ａ　ｊｌ！　Ｘ　Ｇ　ａ　＋−ｘ　Ａ　Ｓス
ペーサ層、５はｎ型Ａ１１ＸＧａｌ−Ｘ　Ａ”電子供給
層、６はｎ型Ｑ　ａ　Ａ　Ｓオーミック電極コンタクト
層をそれぞれ示している。
第５図は第４図に見られるエピタキシャル成長半導体層
の組成プロファイルを表す線図である。
図から判るように、ｉ型Ａ　ｐ　ｘ　Ｇ　ａ　Ｉ−Ｘ　
Ａ　Ｓスペーサ層４及びｎ型ＡｌＸＧａドＸＡＳ電子供
給層５に於けるＸ値が０．３であり、その他の半導体層
はＸ＝Ｏである。
このような半導体層を備えた電界効果型半導体装置は、
２次元電子ガス層３にオーミック・コンタクトするソー
ス電極及びドレイン電極を設け、その間の２次元電子ガ
ス層３をチャネルとして用い、そのチャネルをゲート電
極で制御するようにしている。
尚、ｉ型Ａ　４２．　Ｇ　ａ　Ｉ−Ｘ　Ａ　Ｓスペーサ
層４は、２次元電子ガス層３に依存する電子とｎ型Ａｆ
ｆ。
０．　ａ　、、□ＸＡＳ電子供給層５からのイオン化し
たドナー不純物との空間分離を徹底させる為に設けたも
のであり、このようにすると、電子がイオン化したドナ
ー不純物に依りクーロン散乱を受ける度合が著しく小さ
くなり、ペテロ界面に沿って非常に高い電子移動度が得
られる。この効果は室温でも得られるが、イオン化した
不純物に依る散乱が支配的になる低温では特に顕著なも
のとなる。
〔発明が解決しようとする問題点〕
現在、この種の電界効果型半導体装置での最大の技術課
題となっているのは、２次元電子ガス層３に於ける電子
濃度の向上である。
この２次元電子ガス層３に於ける電子濃度はｎ型Ａ　Ｅ
ＨＧ　ａ　Ｉ−Ｘ　Ａ　”電子供給層５からｉ型ＧａＡ
ｓ能動層４に滲み出す電子に依存するのであるから、ｎ
型Ａ１！、Ｇａ、−ＸＡｓ電子供給層５に対するドーピ
ングを多くすれば良いことになるが、例えし、ｘ＝０．
３である場合に於いては、ｎ型Ａ　６．　Ｇ　ａ　Ｉ−
Ｘ　Ａ　”電子供給層５に対するドーピング限界は２　
Ｘ　１０”　　ｌ：ｃｍ−３）程度であり、従って、２
次元電子ガス層３に於ける電子濃度を高めることができ
ない。
第４図及び第５図について説明されるような半導体層を
成長させるには、通常、分子線エピタキシャル成長（ｍ
ｏｌｅｃｕｌａｒ　　ｂｅａｍ　　ｅｐｉｔａｘｙ：Ｍ
ＢＥ）法を適用しているが、このＭＢＥ法は、１種また
はそれ以上の原料原子或いは分子を基板成長面に衝突・
吸収させ、加熱された基板から与える熱エネルギで適当
な格子点に移動させて半導体層を成長させる超高真空成
長プロセスであり、例えば、ｎ型ＧａＡｓ層を成長させ
る場合、超高真空チャンバ内にシャッタを有する分子線
セルをＧａ用、Ａｓ用、５ｉ（ｎ型不純物）用の三つを
配設し、分子線セルを加熱して蒸気圧が所定値に上昇し
たところで各シャッタを開きｎ型ＧａＡｓの成長を開始
するようにしている。
前記ｎ型Ａ　ｊｌ！、　Ｇ　ａ　、−ｘＡ　３層に於け
る不純物濃度を高めることができない理由に関しては、
種々の説明或いは主張が展開されつつ得るが、いま一つ
判然としないのが実情である。
前記欠点を解消する手段として、例えば、ｉ型Ａ　’　
ｘ　Ｇ　ａ　Ｉ−Ｘ　Ａ　Ｓスペーサ層４を薄くしたり
、全く形成しない等の対策も採られているが、それでも
、２次元電子ガス層３に於ける電子濃度として最高でｌ
　Ｘ　Ｉ　Ｑ１０（ａｍ−”）程度しか得られない。
このように２次元電子ガス層３の電子濃度を高めること
ができないことは、電流を取り出せないことに結び付き
、従って、伝達コンダクタンス９．、。
は小さいから、例えば、メモリのアクセスなどに用いた
場合には、負荷容量の充放電に時間が掛かるので、シス
テム全体のスピードは低く抑えられてしまう。
ところで、近年、／ＩＩ！ＧａＡｓ層に於ける電子密度
を向上する為、超格子技術を適用することが考えられて
いる。
即ち、一般に、ＡＡＧａＡｓにＳｉをドープするとドナ
ー準位が深くなることが原因になって、電子密度が充分
に高くならない。その理由がＡＮ原子とＳｉ原子の相互
作用にあると考えて、ＳｉドープＧａＡｓ−ノン・ドー
プＡｊ２Ａｓ超格子構造を形成し、Ａｆ原子とＳｉ原子
とを遠ざけた状態にしながら等価的にＡＪＧａＡｓ構造
にしたところ、電子密度が１桁程度向上したとされてい
るものである（要すれば、雑誌「日経エレクトロニクス
Ｊ　１９８４−７−１６　　第１０５頁乃至第１０８頁
参照）。
従って、この技術を適用して、本発明が対象としている
電界効果型半導体装置の電子供給層を形成すれば、２次
元電子ガス層に於ける電子濃度を高めることが可能とな
る筈である。
然しなから、この場合に於いても、超格子を構成してい
るＳｉドープＧａＡｓは通常のＭＢＥ法を適用して成長
させているのであるから、その不純物濃度を高めるには
限界がある。
〔問題点を解決するための手段〕
本発明に於ける一実施例を解説する為の図である第１図
及び第２図を借りて説明すると、本発明電界効果型半導
体装置は、半絶縁性ＧａＡｓ基板１上に形成されたｉ型
ＧａＡｓ能動層２と、該ｉ型ＧａＡｓ能動層２上に形成
されたｉ型ＡＪＡｓ薄膜５Ａ並びにアトミック・プレー
ン・ドーピング法にてドーピングされたｎ型Ｑ　ａ　Ａ
　Ｓ薄膜５Ｂで構成された超格子及び該超格子上に形成
されたｎ型Ａ　ｊ！　＋Ｉ　Ｇ　ａ　＋−ｘ　Ａ　ｓ膜
５Ｃのそれぞれからなる電子供給層５′とを備えてなる
構成を採っている。
本発明に於いて、ｎ型ＧａＡｓ薄膜５Ｂを形成する際、
前記したようにアトミック・プレーン・ドーピング（Ａ
ＰＤ）法を適用しているのは、ＭＢＥ法で各半導体層を
成長させながら通常の技法でドーピングするよりも不純
物濃度を高くすることができるからである。
次に、−例としてＡＰＤ法を適用することに依りｎ型Ｇ
ａＡｓ層を成長する場合について説明しよう。
超高真空チャンバ内にシャッタを有する分子線セルをＧ
ａ用、Ａｓ用、Ｓｉ用の三つを配設し、また、ｎ型Ｇａ
Ａｓ層を成長させるべき半絶縁性ＧａＡｓ基板を配設し
て加熱する。
各分子線セルを加熱して蒸気圧が所定値に上昇したとこ
ろで例えばＡｓ用及びＳｉ用の分子線セルのシャッタを
開放する。ＡｓはＧａの存在下で初めてＧａ、Ａｓとし
てＧａＡｓ基板に被着することが可能になるものであり
、前記のように、Ａｓ用分子線セルのシャッタを開放し
ても、Ａｓが単独でＧａＡｓ基板に被着することはあり
得ない。
従って・この場合、ＧａＡｓ基板に被着されるのはＳｉ
のみであり、Ｓｉは加熱されたＧａＡｓ基板に衝突・吸
収され、その面上を充分に時間を掛けて移動し適切な格
子点を探すことができる。尚、ＧａＡｓ基板にＡｓが被
着しないのにＡｓ用分子線セルのシャッタを開いておく
のは、ＧａＡｓ基板の温度が上昇している為、Ａｓが成
る程度以上の蒸気圧を保った雰囲気を生成しておかない
と、ＧａＡｓ基板からＡＳが放出されてしまうことに依
る。
さて、ＧａＡｓ基板全面に於いてＳｉが占位し得る格子
点にＳｉを被着してから、Ｓｉ用分子線セルのシャッタ
を閉成し且つＧａ用分子線セルのシャッタを開放するこ
とに依りＧａＡｓ層を数原子層分だけ成長させ、再び、
Ｇａ用分子線セルのシャッタを閉成し且つＳｉ用分子線
セルのシャッタを開放してＳｉの被着を行う。以後、こ
の工程を必要に応じて繰り返し、高濃度のｎ型ＧａＡｓ
層を成長させる。
以上説明した技法がＡＰＤ法であり、この技術に依ると
、従来の通常のＭＢＥ法に於けるドーピングと比較し、
不純物濃度を２倍程度高くすることができる。
〔作用〕
本発明に依る電界効果型半導体装置では、電子供給層５
′の一部にｉ型Ａ１Ａｓ薄膜５Ａ及びＡＰＤ法にてドー
ピングされたｎ型ＧａＡｓ１膜５Ｂからなる超格子を用
いているところから、ｉ型ＧａＡｓ能動層２に生成され
る２次元電子ガス層３に於ける電子濃度は第４図に関し
て説明した従来技術に比較して２倍程度、また、従来の
ＳｉドープＧａＡｓ−ノン・ドープＡｊ！Ａｓからなる
超格子構造に比較しても２０〔％〕〜３０〔％〕程度高
くなり、その結果、伝達コンダクタンス９、が高くなっ
て大きな電流を取り出すことが可能である。
〔実施例〕
第１図は本発明一実施例に於けるエピタキシャル成長半
導体層の構成を表す要部切断側面図であり、第４図及び
第５図に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。
本実施例が第４図及び第５図に見られる従来例と相違す
る点は、電子供給層５′がｉ型ＡＡＡｓ薄膜５Ａ及びＡ
ＰＤ法にてドーピングされたｎ型ＧａＡｓ薄膜５Ｂで構
成された超格子と通常用いられているｎ型Ａ１４ＸＧａ
、−ＸＡｓ膜５Ｃで構成されていることである。
第２図は第１図に見られるエピタキシャル成長半導体層
の組成プロファイルを表す線図である。
図から判るように、電子供給層５′に於ける超格子を構
成しているｉ型ＡｐＡｓ薄膜５ＡのＸ値は１であり、ま
た、ｎ型Ａ　（ＩＸＱａ　Ｉ−Ｘ　Ａ　”膜５ＣのＸ値
は０．２である。
本実施例に見られるような超格子に於いては、エネルギ
単位が量子化されて高エネルギ側に移動する為、ｎ型Ｇ
ａＡｓ薄膜５Ｂに依る井戸に電子が蓄積されることはな
く、バリヤであるｉ型ＡｌＡｓ薄膜５Ａの両側に蓄積さ
れる。ところが、超格子の表面側には適当な組成を持っ
たｎ型ＡＩＸＧａＩ□Ａｓ膜５Ｃが存在している為、そ
こには蓄積され難く、結局、ｉ型ＧａＡｓ能動層２側に
のみ蓄積されることになり、従って、通常の此の種の電
界効果型半導体装置と同様な単一の２次元電子ガス層３
が生成されることになり、しかも、その２次元電子ガス
層３に於ける電子濃度は従来技術に依る場合と比較する
と著しく高く、最大で１．５Ｘ１０１２（ロー２〕にも
達する。更に、／ＩＡ　ｓ　／　ｎ型ＧａＡｓへのドー
ピングはＡＰＤ法を適用して行っている為、高濃度のド
ーピングが可能であり、従って、電子供給層としてのＡ
ｌ１Ａｓ／ｎ型ＧａＡｓは熱形多周期を必要としない旨
の利点も生じ、例えば、このようなＡ　Ｉ　Ａ　ｓ　／
　ｎ型ＧａＡｓはＧａＡｓ能動層近傍に１〜２周期周期
形成すれば充分であり、それ以上は、通常のｎ型Ａβｘ
ＧａＩ−ｘＡｓ層を形成すれば良い。しかも、このｎ型
ｋｌＸＧａ＋−、Ａｓ層はｘ＝０．２程度に選択すると
、従来、問題になっていた光応答を解消することができ
るばかりでなく、ソース及びドレインのコンタクト抵抗
も低下させることができる。即ち、ＡＰＤ法を適用して
形成された１〜２周期のＡ　Ｉ　Ａ　ｓ　／　ｎ型Ｇａ
Ａｓ超格子及びｎ型Ａ’ｏ、Ｚ　Ｇａ０．Ｂ　Ａｓの併
用に依り、高い不純物濃度ｎｓ、少ない光応答、低コン
タクト抵抗を全て実現することができ、そして、その表
面側はｎ型Ａ１６．ｚ　Ｇａｏ、ａ　Ａｓであるから、
素子製造プロセスも従来の技術を用いることができる。
ここで、第１図及び第２図に見られるようなエピタキシ
ャル成長半導体層を製造する場合について第４図及び第
５図に関して説明した従来技術と比較して説明する。
ｉ型ＧａＡｓ能動層２を成長させる迄は第３図及び第５
図に関して説明した従来例と全く同じである。
次に、Ｇａ用分子線セルのシャッタを閉成すると共にＡ
ｆｉ用分子分子線セルャッタを新たに開放してｉ型Ａ７
！Ａｓ薄膜５Ａを成長させる。
次に、ＡＩ用骨分子線セル閉成し、前記ＡＰＤ法を適用
してｎ型ＧａＡｓ層を成長する場合の説゛明と全く同様
にしてｎ型ＧａＡｓ３層５Ｂを成長させる。即ち、Ｓｉ
用分子線セルのシャッタ及び／ｌ用分子線セルのシャッ
タを閉成すると共にＧａ用分子線セルのシャッタ及びＡ
ｓ用分子セルのシャ・ツタを開放してＧａＡｓ薄膜を数
原子層分だけ成長させ、その状態から、Ｇａ用分子線セ
ルのシャッタを閉成すると共にＳｉ用分子線セルのシャ
ッタを開放してＧａＡｓ薄膜全面に於いてＳｉが占位可
能である格子点にＳｉを被着させる。これに依り、高濃
度のＳｔトド−ングが行われたことになる。この後、必
要に応じ、ＧａＡｓ薄膜Ｉ膜とＳｉ薄膜の形成を繰り返
すようにする。完成された超格子に於けるＳｉのドーピ
ング量はドーズ量にして３Ｘ１０１２（ω−２〕程度で
あった。
次に、再びｉ型Ａｊ！Ａｓ薄膜５Ａを前記と同様にして
成長させる。
この後は第４図及び第５図に関して説明した従来技術と
同様にしてｎ型ＡＩ１．Ｇａ、−エＡｓ電子供給層５及
びｎ型ＧａＡｓオーミック・コンタクト層６を成長させ
れば良い。
第３図は前記のようにして製造されたエピタキシャル成
長半導体層を用いて完成された此の種の電界効果型半導
体装置の要部切断側面図を表している。尚、第１図及び
第２図に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。
図に於いて、８はソース電極、９はドレイン電極、ｌＯ
はゲート電極をそれぞれ示している。
図示の電界効果型半導体装置を得る場合、図から明らか
なように、第１図及び第２図に関し説明したようにして
エピタキシャル成長半導体層を形成した後、オーミック
・コンタクト電極膜を形成し、通常の技法でパターニン
グすることに依り、ソース電極８及びドレイン電極９を
形成し、それ等電極８及び９をマスクとしてｎ型ＧａＡ
ｓオーミック電極コンタクト層６のエツチングを行い、
露出されたｎ型Ａ　６　Ｘ　Ｇ　ａ　ｌ−Ｘ　Ａ　Ｓ膜
５Ｃ上にゲート電極１０を形成するものである。
〔発明の効果〕
本発明に依る電界効果型半導体装置では、ｉ型ＧａＡｓ
能動層側の電子供給層がｉ型ＡｌＡｓ薄膜とＡＰＤ法で
高濃度に不純物がドープされたｎ型ＧａＡｓ薄膜とから
なる超格子で構成されている。
この構成に依れば、前記能動層に生成される２次元電子
ガス層に於ける電子濃度は、従来技術に依って製造した
此の種の電界効果型半導体装置に比較して２倍程度、ま
た、ＳｉドープＧａＡｓ−ノン・ドープ／ｌｊ！Ａｓか
らなる超格子構造と比較しても２０〜３０（％〕程度も
高くなり、その結果、伝達コンダクタンス９、が高くな
って大きな電流を取り出すことが可能であり、従って、
メモリのアクセスなどに用いた場合にも、負荷容量の充
放電を高速で行うことができる。
また、各半導体層をエピタキシャル成長させる場合は勿
論のこと、冑不純物濃度薄膜をエピタキシャル成長させ
る際であっても温度を高く維持しておくことが可能であ
るから、スルー・プントの低下などの問題は生じない。
【図面の簡単な説明】
第１図は本発明一実施例に於けるエピタキシャル成長半
導体層の構成を示す要部切断側面図、第２図は第１図に
見られるエピタキシャル成長半導体層の組成プロファイ
ルを示す線図、第３図は本発明一実施例の要部切断側面
図、第４図は従来例に於けるエピタキシャル成長半導体
層の構成を示す要部切断側面図、第５図は第４図に見ら
れるエピタキシャル成長半導体層の組成プロファイルを
示す線図をそれぞれ表している。 図に於いて、１は半絶縁性ＧａＡｓ基板、２は高純度ｉ
型ＧａＡｓ能動層、３は２次元電子ガス層、４は高純度
ｉ型ＡＡ’ＸＱａ、−、Ａｓスペーサ層、５はｎ型Ａｎ
ＸＧａ＋−ｘ　Ａｓ電子供給層、５′は電子供給層、５
ＡはＡｆｆＡｓ薄膜、５Ｂはｎ型ＧａＡｓ薄膜、５Ｃは
ｎ型Ａ　Ｉ！ＸＧ　ａ　＋−ｘ　Ａ　Ｓ電子供給層、６
はｎ型ＧａＡｓオーミフク電極コンタクト層をそれぞれ
示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− ＡｌＡｓモル比 第４図　　　　第５図

Claims (1)

    【特許請求の範囲】
  1. 半絶縁性ＧａＡｓ基板上に形成されたｉ型ＧａＡｓ能動
    層と、該ｉ型ＧａＡｓ能動層上に形成されたｉ型ＡｌＡ
    ｓ薄膜並びにアトミック・プレーン・ドーピング法にて
    ドーピングされたｎ型ＧａＡｓ薄膜で構成された超格子
    及び該超格子上に形成されたｎ型ＡｌＧａＡｓ膜のそれ
    ぞれからなる電子供給層とを備えてなることを特徴とす
    る電界効果型半導体装置。
JP60037433A 1985-02-28 1985-02-28 電界効果型半導体装置 Granted JPS61198784A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60037433A JPS61198784A (ja) 1985-02-28 1985-02-28 電界効果型半導体装置
DE8686301407T DE3682421D1 (de) 1985-02-28 1986-02-27 Feldeffekt-halbleiteranordnung.
EP86301407A EP0199435B1 (en) 1985-02-28 1986-02-27 Field effect semiconductor device
KR1019860001428A KR890004959B1 (ko) 1985-02-28 1986-02-28 전계효과 반도체 장치
US07/131,232 US4833508A (en) 1985-02-28 1987-12-07 High electron mobility device with intrinsic AlAs/GaAs superlattice separator region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60037433A JPS61198784A (ja) 1985-02-28 1985-02-28 電界効果型半導体装置

Publications (2)

Publication Number Publication Date
JPS61198784A true JPS61198784A (ja) 1986-09-03
JPH0156543B2 JPH0156543B2 (ja) 1989-11-30

Family

ID=12497377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60037433A Granted JPS61198784A (ja) 1985-02-28 1985-02-28 電界効果型半導体装置

Country Status (5)

Country Link
US (1) US4833508A (ja)
EP (1) EP0199435B1 (ja)
JP (1) JPS61198784A (ja)
KR (1) KR890004959B1 (ja)
DE (1) DE3682421D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242766B1 (en) 1999-03-19 2001-06-05 Fujitsu Quantum Devices Limited High electron mobility transistor

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216260A (en) * 1984-11-19 1993-06-01 Max-Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V. Optically bistable semiconductor device with pairs of monoatomic layers separated by intrinsic layers
US4827320A (en) * 1986-09-19 1989-05-02 University Of Illinois Semiconductor device with strained InGaAs layer
JPS63316484A (ja) * 1987-06-19 1988-12-23 Fujitsu Ltd 量子効果半導体装置
DE3828885A1 (de) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp Feldeffekttransistor
DE69031813T2 (de) * 1989-04-04 1998-04-09 Siemens Ag HEMT-Struktur
US5436470A (en) * 1991-01-14 1995-07-25 Sumitomo Electric Industries, Ltd. Field effect transistor
JP3173080B2 (ja) * 1991-12-05 2001-06-04 日本電気株式会社 電界効果トランジスタ
US5488237A (en) * 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
US5278444A (en) * 1992-02-26 1994-01-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Planar varactor frequency multiplier devices with blocking barrier
DE4216030A1 (de) * 1992-05-15 1993-11-18 Forschungszentrum Juelich Gmbh Elektronisches Bauelement mit wenigstens einem Stromkanal, der ein zweidimensionales Ladungsträgergas enthält
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
JP3458349B2 (ja) * 1996-11-19 2003-10-20 株式会社デンソー 半導体装置
TWI222750B (en) * 2003-04-25 2004-10-21 Univ Nat Cheng Kung Voltage adjustable multi-stage extrinsic transconductance amplification HEMT
US20050104087A1 (en) * 2003-11-19 2005-05-19 Lan Ellen Y. InGaP pHEMT device for power amplifier operation over wide temperature range
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
US7821030B2 (en) * 2005-03-02 2010-10-26 Panasonic Corporation Semiconductor device and method for manufacturing the same
US7253455B2 (en) * 2005-04-05 2007-08-07 Freescale Semiconductor, Inc. pHEMT with barrier optimized for low temperature operation
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205329A (en) * 1976-03-29 1980-05-27 Bell Telephone Laboratories, Incorporated Periodic monolayer semiconductor structures grown by molecular beam epitaxy
US4194935A (en) * 1978-04-24 1980-03-25 Bell Telephone Laboratories, Incorporated Method of making high mobility multilayered heterojunction devices employing modulated doping
US4410902A (en) * 1981-03-23 1983-10-18 The United States Of America As Represented By The Secretary Of The Army Planar doped barrier semiconductor device
EP0133342B1 (en) * 1983-06-24 1989-11-29 Nec Corporation A superlattice type semiconductor structure having a high carrier density
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JPS61271874A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd 半導体装置
JPH0628273A (ja) * 1991-01-09 1994-02-04 Nec Corp 入力電文振分方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242766B1 (en) 1999-03-19 2001-06-05 Fujitsu Quantum Devices Limited High electron mobility transistor

Also Published As

Publication number Publication date
EP0199435A3 (en) 1988-03-02
KR890004959B1 (ko) 1989-12-02
US4833508A (en) 1989-05-23
JPH0156543B2 (ja) 1989-11-30
EP0199435B1 (en) 1991-11-13
DE3682421D1 (de) 1991-12-19
EP0199435A2 (en) 1986-10-29
KR860006843A (ko) 1986-09-15

Similar Documents

Publication Publication Date Title
JPS61198784A (ja) 電界効果型半導体装置
EP2382667B1 (en) Tunnel field effect transistor and method of manufacturing same
JPH054812B2 (ja)
WO1979000968A1 (en) High mobility multilayered heterojunction devices employing modulated doping
EP0252300B1 (en) Metal to semiconductor ohmic contacts
JPH07120790B2 (ja) 半導体装置
JPH024140B2 (ja)
US4959696A (en) Three terminal tunneling device and method
EP0249371B1 (en) Semiconductor device including two compound semiconductors, and method of manufacturing such a device
JP2919581B2 (ja) 速度変調トランジスタ
US5059545A (en) Three terminal tunneling device and method
JP2760596B2 (ja) 導波路構造を有する半導体デバイスおよびその製造方法
JPH05211178A (ja) 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ
JPH04162539A (ja) 電界効果トランジスタ
JP3027116B2 (ja) 太陽電池
JPS61198783A (ja) 電界効果型半導体装置
JPH0230182B2 (ja) Handotaisochi
JPS63136672A (ja) トンネル・トランジスタ
JPS62266874A (ja) 半導体装置
JPH028450B2 (ja)
JPH0156541B2 (ja)
JPH01296673A (ja) ３−ｖ族化合物半導体装置
JPH02280338A (ja) ヘテロ接合バイポーラトランジスタ
JPS62276882A (ja) 半導体装置
JPH035059B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees