JPS63136672A - トンネル・トランジスタ - Google Patents

トンネル・トランジスタ

Info

Publication number
JPS63136672A
JPS63136672A JP29165987A JP29165987A JPS63136672A JP S63136672 A JPS63136672 A JP S63136672A JP 29165987 A JP29165987 A JP 29165987A JP 29165987 A JP29165987 A JP 29165987A JP S63136672 A JPS63136672 A JP S63136672A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor region
tunnel
layer
tunnel barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29165987A
Other languages
English (en)
Inventor
デール・エル・パーティン
ジョセフ・ペ・エールマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motors Liquidation Co
Original Assignee
Motors Liquidation Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motors Liquidation Co filed Critical Motors Liquidation Co
Publication of JPS63136672A publication Critical patent/JPS63136672A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7606Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般的に電流制御用半導体素子に関し、特に
ポテンシャル・エネルギ・バリアを介して電荷キャリア
の量子力学的トンネル現象を生じるトランジスタを含む
半導体素子に関する。
(従来の技術および解決しようとする問題点)色々な半
導体のスイッチング素子は、ある電位が両側に加えられ
る半導体の2つの領域間に配設されるチャネル領域の抵
抗を変化させることにより電流を制御する。例えば、金
属酸化膜半導体の電界効果トランジスタ(MOSFET
)においては、チャネル抵抗が、チャネルを覆う絶縁ゲ
ートによって容量制御が行なわれる。ゲートのバイアス
が、チャネル内のキャリア密度を制御することによって
チャネルのコンダクタンスを制御する。多数電荷キャリ
アは、ゲート電界の作用下で容量的にチャネル領域に出
入りする。
しかし、MOSFETはキャリア注入に依存する素子で
はない。
他の形式の半導体素子においては、少数電荷キャリアが
電流のスイッチングおよび(または)増IIIのため、
順バイアスが掛ったpn接合を横切って注入される。例
えば、バイポーラ接合トランジスタにおいては、p型ま
たはn型半導体のいずれかの選択された導電型を有する
半導体の薄い層が、端的に言えば背中合せのダイオード
を形成する反対の導電型を有する半導体の2層間に配置
されている。動作においては、バイポーラ・トランジス
タのエミッタ接合と呼ばれる一方の接合は順バイアスが
掛けられ、コレクタ接合と呼ばれる他方の接合は逆バイ
アスが掛けられている。このようなバイアス操作の下で
、少数キャリアがエミッタから相互隣接の即ちベースの
層内に注入され、ここでこれらキャリアがコレクタ接合
に向って拡散する。注入された少数キャリアは、次いで
、コレクタ接合を横切ってコレクタに進入する。少数電
荷キャリアのこの接合の通過により、大きな電流が形成
されて逆バイアスが掛ったpn接合を横切って流れる。
別の形式の公知の半導体素子では、ソリッドステート・
トンネル現象は優勢な電流生成機構である。例えば、p
n接合の「トンネル」ダイオード即ち「エサキ」ダイオ
ードにおいては、pn接合の両側における半導体材料が
特に強くドープされ、その結果n型物質の伝導帯が略々
充填され、p型物質の価電子帯はほとんど空の状態であ
る。ダイオードが適正にバイアスが掛けられる時、「ト
ンネル」電流が生じるが、この電流はダイオードのドリ
フト電流よりも道かに大きい。実際に、トンネル電荷キ
ャリアがpn接合における空間電荷領域のポテンシャル
・エネルギ・バリアを貫通して、価電子帯と伝導帯間を
移動する。エサキ・ダイオードは、その時の電流電圧特
性のある部分に対する負の抵抗を特徴とする。
一般に、ソリッドステート・トンネル現象は量子力学的
現象であり、これにより電子または正孔が、加えられた
電界の存在下で限定された高さおよび厚さのエネルギ・
バリアを貫通゛する。
エネルギ・バリアを通る透過は、価電子帯と伝導帯間で
、pn接合のトンネル・ダイオードにおける如き「帯間
」トンネル現象を生じ、あるいは「帯内」トンネル現象
を生じる。帯内トンネル現象においては、ポテンシャル
・バリアにより分離される2つの伝導帯間、あるいはポ
テンシャル・バリアにより分離される2つの価電子帯間
に透過が生じる。トンネル現象は本来的に非常に速い過
程であるため、半導体のスイッチング用途に非常に大き
な関心の的である。
量子力学的なトンネル現象は、非常に狭い真空間隙によ
り分離される2つの半導体股間、あるいは印加された電
圧下の半導体膜間に挿入されたバリア物質の薄膜を横切
って生じ得る。
バリアを通るトンネル現象の確率、従っである材料系に
おける透過係数は、素子の層をなす材料の帯状構造の知
識から決定することができる。トンネル現緩はまた、ガ
リウム・ヒ化物およびゲルマニウムの如き2つの異なる
半導°体材料の境界面において形成された薄膜のへテロ
接合において生じることが知られて2つの電気的接点間
にトれた半導体材料のチャネル領域の抵抗を急速に変化
させるため、比較的厚いトンネル・バリアを透過する量
子力学的トンネル現象の効果を利用する電流制御半導体
素子の設計方法を発見した。トンネル・バリアを介して
高い電流密度が、キャリアの小さな有効質量を有する狭
いバンド・ギャップの半導体バリア物質の使用により達
成された。従って、非常に高速の二重へテロ接合スイッ
チング・トランジスタを作ることができる。
(問題点を解決するだめの手段) 本発明の主な目的は、量子力学的トンネル現象を用いて
非常に短いスイッチング時間を生じるスイッチまたは増
巾器として使用されるトンネル・トランジスタの提供に
ある。
この目的のために、本発明によるトンネル・トランジス
タは、特許請求の範囲第1項の特徴部分に記載される内
容により特徴化されるものである。
本発明はまた、原子の層の薄いトンネル・バリアを必要
としない超高速スイッチング・トランジスタを提供する
本発明は、トンネル・バリアを通る量子力学的トンネル
現象を利用して半導体膜中の電気的接点間に配設された
チャネルの電荷キャリア濃度を増減するスイッチまたは
増111器として使用される清新な素子を包含する。
一実施例において、本発明は、絶縁基板上に配設され、
その内部に第1と第2の、間隙をおいた低抵抗の接点領
域を有する単−材料型の半導体膜を含む。これらの接点
領域の間あるいはこれに隣接して、半導体11qに配設
された高い抵抗のチャネルが配設されている。このチャ
ネル材料は真性半導体でよく、あるいは接点領域と同じ
かあるいは異なる導電型を有するも接点領域よりも溝か
に軽くドープされたものでよい。
チャネルを覆フているのはトンネル・バリアのエピタキ
シャル層であり、これを介してトンネル電流がチャネル
に出入りする。トンネル・バリアは、注入物層の材料の
バンド・ギャップよりも高いバンド・ギャップを存し、
望ましくはトンネル電流キャリアに対して小さな有効質
量を有する半導体物質の層を備える。このトンネル・バ
リアは、これがチャネルの各界面に対応する接点領域に
より部分的に瓜なるように整列されている。即ち、トン
ネル・バリア層は完全にチャネルを覆い、各接点へ僅か
に張出し、その結果チャネル全体がトンネル・バリア内
を透過するキャリアで注入されるようになっている。
トンネル・バリア層上でこれと実質的に重なりが合って
配設されているのは、チャネル内への注入のため移動し
得る電荷キャリアのソースとして作用する注入物質の層
である。金属接点および電気配線の如き第1の電気的な
手段が、半導体膜の接点領域の両側に電位を加えるため
設けられている。第2の電気的な手段は、チャネルに対
して注入物層にバイアスを加えるため設けられている。
トンネル・トランジスタは、トンネル電流が適当な材料
および注入電圧極性を選択することにより正孔または電
子からなるように構成することができる。指定された領
域はある特性を達成するため不純物でドープすることも
できるが、本発明は実質的に二重へテロ接合トランジス
タである。例えば、有効な素子をチャネルがドープされ
ないかあるいは非常に軽(PbTeでドープされた鉛/
カルコゲニド物質系内の絶縁基板上に構成することもで
き、接点領域はn型のPbTeであり、注入層はn型の
PbTeであり、トンネル・バリアはPb   Eu 
 Se  Te 1−x   x   y   l−yである。変数Xお
よびyは、層間に最適の格子マツチングを得るよう、ま
たキャリアの透過に対して適当な電位エネルギ高さのエ
ネルギ・バリアを得るように然るべく調整されることに
なろう。
注入物のバンド・ギャップがチャネルのバンド・ギャッ
プと等しい電子素子においては、注入物層はチャネルに
対して正にバイアスが掛けられる時、ある電位が加えら
れる2つの接点領域間にはほとんどあるいは全く電流が
流れない。これは、この2つの低い抵抗の接点領域に接
するチャネルがそのドーピング、例えば、非常に軽いn
型のまたはn型のドーピングの故に、あるいはまた、真
性チャネル材料の場合におけるようにその真性キャリア
濃度が低い故に非常に低いキャリア濃度を有する。これ
は、トンネル・トランジスタのオフ状態である。
トンネル・トランジスタをオンにするためには、チャネ
ル抵抗を低くしなければならない。
本発明においては、これは電荷キャリアを量子力学的ト
ンネル現象によりチャネル内に迅速に注入することによ
り達成される。このためには、注入物層はチャネルに対
して、あるいはトンネル・トランジスタに用いられる特
定の材料の特性に従って、チャネルと略々同じ電位に対
して充分に負にバイアスされ、それにより、注入物層内
の電子がトンネル・バリアを通ってチャネル内に透過す
るようにする。トンネル現象が生じる注入電圧は、トン
ネル・トランジスタにおける「トンネル閾値」である。
チャネル内では、注入されたキャリアが更に正の接点領
域の方向に移動する。キャリアのチャネル内への注入は
チャネル抵抗を迅速に下げ、電流が接点領域間に流れる
ことを許容する。
これは、接点領域間のチャネルにおける実質的な電流を
特徴とするトンネル・トランジスタの場合のオンの状態
である。接点領域間の電圧と電流の積が注入物層と更に
正のバイアスが掛った接点領域との間の電圧と電流の積
よりも大きくなるように注入物層がバイアスを掛けられ
る時、電力の利得が得られる。
本発明の別の実施例においては、トンネル・トランジス
タのチャネルは、トンネル・バリア1つ以上の量子ウェ
ルを備える。このように高低のバンド・ギャップの半導
体層を交互にすることにより、多重量子ウェル構造即ち
「超格子」を形成することができる。
次に、本発明については事例として図面に関して以下に
詳細に記述する。
(実施例〕 最初に第1図においては、本発明によるトンネル・トラ
ンジスタが示されており、このトランジスタは真性もし
くは略々真性の単結晶半導体材料製の重ね合うエピタキ
シャル膜22を存する絶縁基板20を含む。p型あるい
はn型の導電性になるよう軽くドープする以上の処理を
してはならない。エピタキシャル膜22中には、第1と
第2の隔てられた半導体領域即ち接点領域24.26が
それぞれ配設されている。これら接点領域24.26は
、従来の絶縁ゲート型電界効果トランジスタにおけるソ
ースおよびドレーンと対応している。第1の接点領域2
4と第2の接点領域26の間に挿置されかつエピタキシ
ャル膜22内に形成されているのは、第3の半導体領域
即ちチャネル28である。本実施例においては、低い抵
抗の電気的接点、例えば電子がチャネル領域28内の多
数電荷キャリアとなるべきトンネル・トランジスタにお
ける強いn型を与えるために接点領域24.26が強く
ドープされることが望ましい。もし正孔が多数電荷キャ
リアであるべきならば、接点領域24.26はp型の導
電性にドープされなければならない。接点領域24.2
6は、少なくとも中程度にドープされている(即ち、半
導体材料のLr、rn”当り少なくともt x to1
r′のドーパント原子となる)。−接点領域24.26
の厚さはトンネル・トランジスタの動作にとって厳密な
ものではなく、従来の打込み法または拡散法を用いて形
成することができる。
使用された半導体材料の種類および要求されるトンネル
閾値に従って、チャネル28の厚さは約100乃至数千
オングストロームの範囲で変更し得る。以下において更
に詳細に説明するように、厚さが数百オングストローム
のチャネルは量子サイズの効果を呈し、1つ以上の量子
ウェルを形成するため使用される。
絶縁基板20の組成は、エピタキシャル1i22により
適当な結晶格子整合が達成されるようなものでなければ
ならず、また絶縁性を有する高いバンド・ギャップの物
質でなければならない。
エピタキシャル膜22の格子定数に近似する絶縁基板2
0のための絶縁材料を選択することにより、チャネル2
8を介する接点領域24.26間の導通を妨げるおそれ
があるその間の界面における格子の欠陥を最小限度に抑
えることができる。理想的には、ある与えられた材料系
において、絶縁基板20は隣接する層の成長を容易に促
進し、類似の格子定数を有し、かつ類似の熱膨張係数を
持たねばならない。
エピタキシャル膜22上には、トンネル・バリア30を
形成する電気抵抗が高い(略々真性の)半導体材料製の
エピタキシャル膜が配設されている。これは略々電気的
絶縁層と同様である。
トンネル・バリア30は、チャネル28を横切って延長
し、部分的に接点領域24.26と重なっている。トン
ネル・バリア30と整合状態に載置されているのは注入
物N!I32であり、これはオンの状態のトンネル・ト
ランジスタの動作中、チャネル28中に注入される電荷
キャリアのソースとして作用する。注入物層32はチャ
ネル28に対する多数電荷キャリアのソースであるため
、接点領域24.26と同じ導電型に少なくとも中程度
にドープされ、望ましくは強くドープされなければなら
ない。もし接点領域24.26がn型であれば、注入物
層32は金属でもよい。注入物層32の厚さは厳密では
なく、約100乃至10,000オングストロームの範
囲でよい。従って、注入物層32は、金属、半金属物質
、もしくは中程度乃至強くドープされた半導体物質でよ
く、トンネル現象プロセスを生じる電荷キャリアを提供
する。注入物層32の格子定数は、この点に関する実質
的な大きさは「格子の歪み」によってもたらされるもの
であるが、トンネル・バリア30のそれと適当に整合す
るように調整されねばならず、このバリアは前述のよう
にチャネル28の格子定数と略々整合しなければならな
い。
これらの層のへテロ接合における不連続点の数が多くな
ると、トンネル・トランジスタにおけるトンネル電流の
流れを妨げる、即ち「短絡」するおそれがある。トンネ
ル・バリア30の厚さは、一部はトンネル・バリア30
を通して流れトンネル電流の密度を決定し、またこのた
めチャネル抵抗が共に変化し得る速度に影響を与える。
バリアの厚さに対する電子流の密度の依存度を示す第2
図に示されるように、0と0.005ボルトの範囲内の
注入物バイアスにおいては、Pb   Sn   Te
の層が注入物層32とし、78  .22 て作用し、Pb   Sn   Teの層がトンネル、
70  .30 ・バリア30として作用する材料系においては、電流密
度はトンネル・バリアの厚さにおける200オングスト
ロームの減少毎に略々ある大きさだけ増加する。トンネ
ル・バリア30は略々200乃至800オングストロー
ムの厚さであることが望ましい。比較的厚いトンネル・
バリアを使用すると注入物帯とソースまたはドレーンと
のキャパシタンスを減少させ、これが更にトンネル・ト
ランジスタのスイッチング速度を向上させる。類似の関
係が、Pb   Sn   Teのトン、70  .3
0 ネル・バリア30を介して、Pb   Sn   Te
、78  .22 の注入物層32から生じる正孔トンネル現象について第
3図に示されている。以下に述べる本発明の別の実施例
においては、「共振トンネル現象」として知られる量子
サイズ効果を得るため、比較的薄いトンネル・バリアが
用いられる。
第1図に示される金属接点34.36(第1の接点手段
)をそれぞれ接点領域24.26上に析出することがで
き、その結果接点領域24.26の両側に成る電位を加
えるための電気的手段によりこねに対して接触を生じる
ことができる。同様に、金属接点38を注入物層32上
に形成することができ、その結果別の電気的手段を用い
て成る電圧をバイアス注入物層32に加えることができ
る。
無論、従来の厚膜手法等を用いてトンネル・トランジス
タのパッケージも可能であることが判るであろう。
動作においては、注入物層32は金属接点38(第2の
接点手段)に加えられた電圧によりバイアスを掛けて、
トンネル・バリア30にトンネル電流を生じる。電荷キ
ャリアをチャネル28に注入してトンネル・トランジス
タをオンにし、またチャネル28から移動即ち「注出」
してトンネル・トランジスタをオフにする。トンネル現
象の過程においては、トンネル・バリア30は厚さaお
よび高さvoを有する電位エネルギ・バリアを生じ、こ
のバリアを通してトンネル現象が生じる。注入物層32
にバイアスを掛けることにより、加えられた電界Eがト
ンネル・バリア30中に生成される。印加された電界E
の作用下での多数電荷キャリアが、高さVoの電位エネ
ルギ・バリアを通ってトンネル効果を生じる(但し、O
DE<Vo)。トンネル・バリア30の組成は、電荷キ
ャリアがトンネル・バリア30を通過する時、この電荷
キャリアに対する作動質量m*を生じる結果となる。ト
ンネル・バリア30における伝播数αを決定することに
より、 但し、hはブランクの定数、透過係数tは下式により決
定することができる。即ち、 伝播数と透過係数の双方を決定する際、エネルギおよび
電位に対する値0がバンド・エツジにおいて定義される
。透過係数はトンネル現象の確率であるため、注入物層
32において得られる電荷キャリア数で乗じれば、第2
図および第3図に示される如きトンネル電流密度を得る
。特定の材料系における一定の印加電界Eの場合は、ト
ンネル・バリア30におけるキャリアの有効質量が減少
するに伴ない、トンネル効果の透過は増加する。このこ
とは、有効質量が減少するにつれて、キャリアと関連す
るドブロイ波長が増大するため妥当する。従って、0.
02ma(但し、moは自由電子の質量)の如き小さな
有効質量を有するバリア材料を使用することが望ましい
第4図は、チャネル28および注入物層32が同一のバ
ンド・ギャップを有する材料からなる第1図に示された
トンネル・トランジスタの第1図の線x−xに沿ったバ
イアスを掛けない時のバンド・エネルギを示している。
簡単にするため、伝導帯エツジのみが示されている。
第5図においては、トンネル閾値までバイアスを掛けた
注入物層32における第4図のエネルギ・バンド図が示
される。注入物層32における電荷キャリア、本例では
電子が、印加された電界の作用下でトンネル・バリア3
0を通フてチャネル28に透過する。バリアの高さは加
えられる電界により歪められる。第6図および第7図に
示されるように、注入物層32、トンネル・バリア3o
およびチャネル28のエネルギ・バンドの相対位置は、
所要の相対的バンド・ギャップを有する半導体材料を選
定することにより変更することができる。トンネル・ト
ランジスタのバンド形態を変化させることにより、トン
ネル閾値をある用途に対して予め定めることができる。
例えば、第6図において、チャネル28は注入物層32
よりもバイアスなしで高いエネルギにあり、このため、
トンネル・トランジスタは比較的高いトンネル閾値電圧
を有する。第7図においては、注入物層32がチャネル
28よりバイアスなしで高いエネルギにある。これは、
チャネル28がゼロの印加注入電圧において低い電気抵
抗を有する「常にオン」のトンネル・トランジスタの場
合である。
広い範囲の半導体材料がトンネル・バリア30を形成す
る際の使用に適している。適当な材料は、注入物層32
およびチャネル28の形成に用いられる材料よりも大き
なバンド・ギャップを有し、小さな導電率有効質量を有
する狭いギャップの半導体であることが望ましい。この
ような材料は、ある鉛/カルコゲニドまたは「鉛/塩」
合金を含む。これらの材料は、0.旧〜0.05m、程
度の正孔または電子の小さな有効質量を提供し得る。こ
れらの材料は半導体であり、またPb   Sn  T
e、Pb   Sn  Se、1−x   x    
  I−x   xPbS   Se  およびPb 
 GeXTeの如1−x   ’J      Lx き合金を含む。EuまたはYbの如き希土類元素または
CaおよびSrの如きアルカリ土類元素を含むP bT
eまたはPb5eの合金が適当である。トンネル・バリ
ア30は、例えば、1−x   x   y   1−
y 、即ち小さな有効Pb     Eu   Se 
  Te質量を有する高いバンド・ギャップ材料を、比
較的低いエネルギ・ギャップを有するPbTeの注入物
層32およびチャネル28と共に用いて作ることもでき
る。既に述べたように充分な格子の歪みを有する動作素
子を作ることもできるが、変数Xおよびyは、層間に厳
密に整合する格子定数を得るように調整することができ
る。
(Pb  Sn  )   Eu  Se  Tet−
yの1−z   z  I−x   x   yトンネ
ル・バリア30もまた、もし Pb5nTeの注入物層32およびチャネル1−z  
 z 28と格子が整合されるならば適当であろう。
また、トンネル電流が存在しない場合は、トンネル・バ
リア30が低いキャリア濃度、望ましくは立方cm当9
1016個の原子より少ない原子数を有することが望ま
しい。
注入物層32、トンネル・バリア30およびチャネル2
8のための鉛/塩合金材料の多くの組合せが、本発明に
おける使用に適している。トンネル・バリア30を構成
する材料が最も高いエネルギ・バンド・ギャップを有す
ることになる。
例えば、鉛/塩系においては、トンネル・バリア30は
注入物層32またはチャネル28よりも下記の元素の内
少なくとも1つを含むことになろう。
即ち、Eu、Yb%Ca%Cd%GeまたはSrである
。Eu、Yb、Ca、Cd%Ge、SおよびSrをPb
TeおよびPb5eに加えると、それらのエネルギ・バ
ンド・ギャップを増加させる。
例えば、PbTeは0.2電子ボルトのエネルギ・ギャ
ップを有する。PbTe結晶格子中のpb原子のあるも
のの代りにEu原子で置換することにより、この材料の
エネルギ・バンド・ギャップが著しく上昇し得る。その
結果得られる化合物のPb   Eu  Teは、1−
x      x PbTeより大きな格子定数を有する。SeをPb  
 Eu  Teに添加することにより、こ1−x   
x の時Pb   EuTe   Se  であるバリア1
−x   x   1−y   y 合金の格子予定数は、再び略々PbTeのそれに戻すこ
とができる。エネルギ・ギャップを上昇させるEuまた
はSrの添加もまた、材料の格子定数を増加する。Se
、SまたはGeの添加は格子定数の補正に用いられる。
小さな(10%より小さな)vA度のYbおよびCaの
添加は、格子定数の無視し得る変化でエネルギ・バンド
・ギャップを増加する。純粋なCdTeあるいはCd 
T e / P b T eの超格子は、トンネル・バ
リア30または絶縁基板20のために使用することもで
きる。再び、注入物層32、トンネル・バリア30、チ
ャネル28および絶縁基板20の格子をできるだけ整合
することが望ましい。
しかし、トンネル・バリア30が比較的薄いため、不整
合の格子を受入れ得ることにもう一度注意すべきである
。しかし、格子の不整合は、散乱事象間の平均自由時間
を減少することによりキャリアの移動度に負の方向の影
響を及ぼし得る転位を生じるおそれがある格子の歪みを
生じる。
鉛/塩合金の場合は、例えば、 PbEu5eTe    (但し、Xは約1−x   
 x    y    トy0.05乃至0.3であり
、yは約0.05乃至0.3である)を使用することが
望ましい。即ち、この場合に使用が望ましい鉛/塩合金
は、約5乃至30原子%のEuおよび約5乃至30原子
%のSeを含む。Pb   5nTeの場合には、Xの
値は−x 35原子%のSnとなる0、35程の高い値となり得る
。鉛/塩系の場合は、B a F 2が絶縁基板20の
形成のための良好な絶縁材料を提供する。
この材料はPbTeに対して約4%以内の良好な格子整
合を有し、また同様な熱膨張係数を有する。
本発明の実施に用いることができる別の適当な材料は、
Bi   Sb  合金を基材とする。これ1−x  
 y らの合金における量子力学的トンネル効果について他の
研究者が広く研究した。元素ビスマスは、伝導帯Ls、
価電子帯Laおよび大きな有効質量を有する価電子帯と
して一般に説明され得る重い価電子帯Tの3つのエネル
ギ・バンドを有するものとして一般に知られる半金属で
ある。重い価電子帯の存在が、ビスマスを半金属に′さ
せている。ビスマスをアンチモンと合金にすることによ
り、重い価電子帯Tは伝導帯Lsのエネルギよりも低下
させることができる。これにより、本発明を実施するた
めこの材料を有効な半導体に変態させるバンド・ギャッ
プを形成する。第8図においては、バンド・エネルギに
関してsbをBiに添加する効果が示されている。バン
ド・エネルギは垂直軸により示される。X軸に沿って、
アンチモンが原子%単位で増加する。Laバンドおよび
Laバンドの収束の状態が5原子%において認めること
ができ、また15原子%においてTバンドがLaバンド
よりも下方に下がる。
0.01m、の如き0.0 moの値に近い非常に小さ
な有効効質量を持つBi   Sb  合金を作ること
lx      x ができる。トンネル・バリア30の形成に用いられる望
ましいBi   Sb  合金は、アンチモ1−x  
    x ンが10原子%乃至30原子%の範囲内のものである。
即ち、Bi   Sb  合金(但し、Xは1−x  
 x 約0.08乃至0.3の範囲内にある)である。これは
、電子に対し約0.0011ma乃至0.064 m 
0の範囲の有効質量を与える。Bi   Sb  材料
系1−x      x においては、マイカが絶縁基板20のため有効な材料と
して役立つ。ビスマス合金はマイカ上で容易に成長でき
、この2つの材料は略々同様な格子定数および熱的特性
を有する。
一般に、トンネル・バリア30においては、約0.01
mo乃至0.lOmoの範囲内、最も望ましくは0.0
2m、の導電有効質量を有することが望ましい。これら
の有効質量の値は、バリア結晶内の[111]の方向に
対し直角をなすものであることを知るべきであり、トン
ネル電流がこの[111]の方向に対し直角に流れるよ
うに本文に開示したトンネル・トランジスタを作ること
が望ましい。無論、全ての層はエピタキシャル層である
。自由電子質ffimoは0.911x 10−” g
である。PbTe%Pb5e、Bi   Sbおよび−
x ある他の材料は、正孔の小さな有効質量ならびに電子の
小さな有効質量を有する。この特質は、これら材料を本
発明による移動性電荷キャリアが電子ではなく正孔であ
るトンネル・トランジスタの製造に有効である可能性を
持たせるものである。両方の型のトンネル・トランジス
タは完全に本発明の範囲内に含まれるべきものである。
第9図においては、ビスマス材料系において実現される
本発明の別の実施例が示されている。
注入物層40が部分的にトンネル・バリア42に重なる
ようなパターンを呈するビスマスである。
トンネル・バリア42は、Bi   Sb  合金から
1−x     x なり、本例においてはBi   Sb   であり1.
85     .15 この合金はビスマスよりもいバンド・ギャップと、0.
00:1moの電子の有効質量とを有する。
本実施例においては、接点領域44および46は、これ
らがチャネル48を形成することができる空間を提供す
るようなパターンを呈するビスマス11Uである。接点
領域44および46とチャネル48とは全て、本例では
マイカでよい絶縁基板5o上に形成されている。トンネ
ル・バリア42はビスマスに比して高いバンド・ギャッ
プ材料であるため、このバリアは注入物層40と接点領
域44および46との間に電子的な伝導経路を設けるこ
となく、接点領域44および46に重なることができる
全ての層は、分子ビーム・エピタキシ法により、あるい
は金属/有機化学蒸着(MOCVD)法によって成長す
ることができるが、他の手法も適する。金属接点(図示
せず)は、注入物層40および接点領域44および46
上に形成することもできる。
第1θ図においては、略々真性の半導体膜54と基板5
6の間に配設された電気的に絶縁性を有するかあるいは
高い抵抗を有する半導体の緩衝層52を有する本発明の
別の実施例が示されている。緩衝層52は、基板56と
チャネル58の間に遷移領域を提供し、これがなければ
チャネル58が直接基板56上に形成される場合に遭遇
するおそれがある不連続点を減少する。本実施例におい
ては、緩衝層52が少なくとも非常に高い抵抗を呈する
ため、ある理由から必要に応じて基板56は更に導電性
を呈し得る。金属接点60が注入物層62と整合状態に
重なフて示されている。
本例においては、この注入物層の材料は、チャネル58
に対する多数キャリアとして良好な電子ソースを提供す
る強いn型のPbTeである。
全ての実施例において、トンネル閾値を注入物層の材料
の組成を変更することによって制御できることを指摘し
なければならない。一般に、注入物層62のフェルミ・
エネルギは導電性を呈する程高くなければならない。こ
れは、中程度にドープ即ち縮退させるため、材料をドー
プすることによって最も容易に半導体林料において達成
することができる。あるいはまた、注入物層62を形成
するため、半金属または金属の如き真性の高いフェルミ
・エネルギを有する材料を用いることができる。
トンネル・バリア64は、チャネル58および注入物層
62および低い有効質量に対して高いバンド・ギャップ
を有する材料を提供するように調整される高い抵抗性を
有するPb5rCaTeから作られる。少量のYb、S
mまたはTmをバリア材料に添加することにより、トン
ネル・バリア64内のキャリア濃度を低下させることも
可能である。
一般に、本発明のチャネル領域内の小さな有効質量は、
下式のためキャリアの高い移動度μに関連している。即
ち、 但し、eはキャリアの電荷の大きさ、Sは緩和時間即ち
「衝突間の平均自由時間」、またmlは再びキャリアの
有効質量である。従って、可能な場合は、緩和時間Sが
増加してキャリアの移動度およびトンネル・トランジス
タの相互コンダクタンスを増加させるように、チャネル
におけるキャリアの有効質量を減少することが望ましい
再び第1O図において、接点領域66および68は、イ
オン打込み法その他の適当な方法によりこれらの接点領
域をn型に強くドープすることによって半導体膜54に
形成される。接点領域66および68は緩衝層52中に
延長することは必要でないが、本質的に打込みまたは拡
散プロセス中に生じ得る。チャネル58は少なくとも真
性PbTe材料である。本例では、高い抵抗性のPbT
e基板56が用いられる。金属接点70.72がそれぞ
れ接点領域66.68および注入物層62上に付着され
ていることが判る。本例において使用するため、InS
b、InAsおよびGaSbの如き他の材料系が適し、
また元素の周期律表によれば、III族−V族の化合物
も適し得る。また、HgCdTe系においてはII族−
Vl族の化合物を使用することもできる。これらの系統
はまた、寄生キャパシタンスが更に小さくなる誘電率が
小さい故に、迅速なトランジスタ動作を呈し得る。
本発明のトンネル閾値もまた、量子サイズ効果を呈する
チャネルを有するトンネル素子を構成することにより制
御することができる。量子ウェルは、比較的高いバンド
・ギャップ材料の2つの層間に配設された低いバンド・
ギャップを有する非常に薄い半導体材料層である。「超
格子」としても知られる多重量子ウェルは、高バンド・
ギャップ材料および低バンド・ギャップ材料め層を交互
にすることにより形成される。前記のように、本発明の
トンネル閾値は、チャネルに対する特定のバンド・ギャ
ップを有する材料を選定することにより制御することが
できる。同じ効果が、量子サイズ効果がチャネル内のキ
ャリアの主な特性となるようにチャネルを薄化すること
により達成することができる。本質において、1つ以上
の量子ウェルを用いてチャネルを形成することにより、
正確な最も低いエネルギ状態を有する「人工的な」半導
体領域即ち「量子チャネル」゛を作ることができる。換
言すれば、量子ウェルの使用により、所要のエネルギ特
性を有するチャネルを容易に作ることができる。本発明
の本実施例の単一の量子ウェルを含む伝導帯エツジに対
するエネルギ・バンド図が、第11図に示されている。
X軸は、量子チャネルからトンネル・バリアを介して注
入物層に至る逆トンネル電流の方向と一致する。
次に第12図においては、本発明により構成された■子
つェルを打するトンネル・トランジスタが、高いバンド
・ギャップ、高い抵抗性の基板74を有する状態で示さ
れ、この基板上には低いバンド・ギャップ、高い抵抗性
の半導体材料の、本文においては量子チャネル層76と
呼ばれる薄いエピタキシャル層が配設されている。量子
チャネル層76には、高いバンド・ギャップ、高い抵抗
性の半導体材料の本文ではトンネル・バリア層78と呼
ばれるエピタキシャル層が重なっている。この層は量子
チャネル層76の全長にわたり延長し得る。量子サイズ
効果を達成するためには、所要の最も低い量子状態およ
び材料特性に従って、量子チャネル層76が約20乃至
1,000オングストロームの厚さでなければならない
。接点領域80.82は、トンネル・バリア層78に形
成され、量子チャネル層76を経て基板74まで延長し
ている。接点領域80.82は、これら接点領域を拡散
法またはイオン打込み法により強くドープ1−ることに
より形成することができる。接点領域80.82は、量
子チャネル層76の残留高抵抗部分83およびトンネル
・バリア層78の残留高抵抗部分85によって分離され
ている。
注入物層84が、トンネル・バリア層78の残留高抵抗
部分85の表面上に形成される。注入物層84は少なく
ともかなり低い電気抵抗を呈するため、接点領域80.
82の間の中央寄りに形成される。
さもなければ、この注入物層は残留高抵抗部分83上に
電気的短絡を生じることになる。
金属接点86.88は、それぞれ接点領域80.82上
に形成され、金属接点90は注入物層84上に配設され
る。金属接点86〜90を形成するためには周知のどん
な手法でも適合し得る。あるいはまた、量子チャネル層
76は、多重量子ウェルを有する超格子(図示せず)か
らなることもあり得る。
第13図に示される本発明の更に別の実施例においては
、超格子を用いて緩衝層とチャネル間に界面を配列させ
て、接点領域間で電荷キャリアが移動する「階段状の」
エネルギ特性を得る。例えばPbTe材料系においては
、基板92はP b 、aE u 、2S e 、2T
 e 、aのこれに重なり合う高抵抗のエピタキシャル
緩衝層94を有する状態で示される。高抵抗の緩衝層9
4上には、Pb   Eu   Se   Te   
の原子の、95  .05  .05  .95薄層領
域と交互になるP b 、8E u 、2S e 、2
T e 、aの原子の薄層領域の超格子96が置かれて
いる。
約10乃至100オングストロームの厚さの範囲内にな
ければならない。本例においては、超格子96の最上位
の層はP b 、8E u 、2S e 、2T e 
、aであり、底部層はPb   Eu   Se   
Te   であ、95  .05  .05  .95
る。
超格子96上には、Pb   Eu   Se、95 
 .05  .05 Te   からなるエピタキシャル・チャネル98が、
95 配設されている。緩衝層94、超格子96およびチャネ
ル98を形成するため用いられる製作法は非常に軽くド
ープしたP型材料をもたらす結果となったことを知るべ
きである。しかし、これらの層は適当に真性の材料でよ
い。また、本発明の本実施例においては、前に述べた実
施例と関連するため、超格子96が素子のチャネルとし
ては機能しないことも知るべきである。チャネル98上
に重なっているのは、P b 、8E u 、2S e
 、2T e 、aから形成され、かつその上に強くド
ープされたn型のPbTe注入物層102が配設された
トンネル・バリア100である。金属接点104が、従
来のメタライゼーション法を用いて注入物層102上に
形成される。
本発明の本実施例においては、接点領域106.108
が緩衝層94におよびこれに跨がって配設されている。
接点領域はまた、超格子96の内部および端部に跨がっ
て延長し、かつチャネル98内にも僅かに延長するよう
画成される。従来の製作法を用いると、満足できる素子
の形成に必要ではないが、接点領域+06および108
が更に上方に延長して、トンネル・バリア100および
注入物層102の対向端部内に交差しがちである。第1
の金属接点110および第2の金属接点+12は接点@
@+o6および+08上にそれぞれ形成さ九る。接点領
域+01i 、+08は、イオン打込み法または拡散法
により形成することができる。
動作においては、第1の電圧を用いて接点領域106 
、108の両側に電位を確保し、第2の電圧を用いて注
入物層102にバイアスを与える。注入物層102がト
ンネル閾値に略々達するようにバイアスが与えられる時
、キャリアがトンネル・バリア100を通ってチャネル
9B内に透過し、これによりチャネルの抵抗を低下させ
る。この時、電流は接点領域106 、108間のチャ
ネルを介して流れる。
超格子II6は、電流が更に容易に超格子96を横切フ
て接点領域106 、108を通フて流れることを許容
するが、さもなければ緩衝層94とチャネル98の界面
には大きなエネルギ・ギャップが存在することになる。
実際に、超格子96は緩衝層94とチャネル98間のエ
ネルギ遷移をrグレードする (grade)Jもので
ある@
【図面の簡単な説明】
第1図は本発明により構成されたトンネル・トランジス
タを示す断面側面図、第2図はトンネル・バリアの厚さ
に関する電子流密度の依存度を示すグラフ、第3図はト
ンネル・バリアの厚さに関する正孔電流密度の依存度を
示すグラフ、第4図は注入物にバイアスを掛けない時の
第1図の線x−xに関する伝導帯のエツジを示すエネル
ギ・バンド図、第5図は注入物にバイアスを掛けた時の
第1図の線x−xに関する伝導帯エツジのエネルギ・バ
ンド図、第6図は注入物バンド・ギャップより高いチャ
ネルのバンド・ギャップを有するトンネル・トランジス
タにおける注入物にバイアスを掛けない時の第1図の線
x−Xに関する伝導帯エツジを示すエネルギ・バンド図
、第7図は注入物バンド・ギャップよりも低いチャネル
のバンド・ギャップを有するトンネル・トランジスタに
おける注入物にバイアスを掛けない時の第1図の線X−
xに関する伝導帯エツジを示すエネルギ・バンド図、第
8図はビスマスの電価電子帯を減少させる際のアンチモ
ンの効果を示すグラフ、第9図は本発明に従ってB1S
b材料系で作られたトンネル・トランジスタを示す断面
側面図、第10図は基板とチャネルとの間に緩衝層が挿
置された本発明により構成されたトンネル・トランジス
タを示す断面側面図、第11図は第12図の線Y−Yに
関する伝導帯エツジを示すエネルギ・バンド図、第12
図は量子ウェルを有する本発明により作られたトンネル
・トランジスタを示す断面側面図、および第13図は超
格子を有する本発明により作られたトンネル・トランジ
スタを示す断面側面図である。 20.50・・・絶縁基板、22・・・エピタキシャル
膜、24.26.44.46.66.68.8o、82
.106.108−−・接点領域、28.48.58.
98−・・チャネル、30.42.64.78、loo
・・・トンネA/−バリア、32.40.62、!目、
I 02−輸注入物層、34.36.38.60. 7
0.72.86.88.90,104.110゜112
−・・金属接点、52.94−・・緩衝層、54・・・
半導体膜、56.74−・・基板、7 B−・・量子チ
ャネル層、96・・・超格子。 (他 4名) j9・5 g9.6 う7 /J/9.9

Claims (1)

  1. 【特許請求の範囲】 1、電気的絶縁基板(20)と、該絶縁基板上に置かれ
    た半導体材料の膜(22)と、該半導体膜上に置かれた
    第1と第2の隔てられた半導体領域(24、26)とを
    備えるトンネル・トランジスタにおいて、 前記半導体膜に配設されかつ前記第1と第2の半導体領
    域間に挿置された第3の半導体領域(28)と、 該第3の半導体領域に対して電荷キャリアを量子力学的
    に出入させ前記第3の半導体領域の電気抵抗を変化させ
    、前記第1と第2の半導体領域間で該第3の半導体領域
    を通って流れる電流を変化させる、前記第3の半導体領
    域と隣接するトンネル装置(30、32、38)と、 を設けることを特徴とするトンネル・トランジスタ。 2、前記トンネル装置が、電荷キャリアが量子力学的に
    透過する前記第3の半導体領域(28)上に配設された
    半導体材料のトンネル・バリア(30)を含み、該トン
    ネル・バリアは該第3の半導体領域のバンド・ギャップ
    よりも大きなバンド・ギャップを有することを特徴とす
    る特許請求の範囲第1項記載のトンネル・トランジスタ
    。 3、前記トンネル装置が更に、前記トンネル・バリア(
    30)上に配設された導電性材料の注入物層を含み、該
    注入物層は前記トンネル・バリアのバンド・ギャップよ
    りも小さなバンド・ギャップを有することを特徴とする
    特許請求の範囲第2項記載のトンネル・トランジスタ。 4、前記トンネル・バリア(30)が狭いバンド・ギャ
    ップの半導体材料から形成され、0.2m_0(m_0
    は自由電子質量)より小さな導電率有効質量を有するこ
    とを特徴とする特許請求の範囲第2項または第3項に記
    載のトンネル・トランジスタ。 5、前記絶縁基板(20)と前記半導体膜(22)との
    間にこれらと隣接して配設され、該絶縁基板と半導体膜
    との界面において生じるおそれがある結晶不連続性を減
    少させる半導体材料の緩衝層(52)を更に設けること
    を特徴とする特許請求の範囲第1項乃至第4項のいずれ
    か一つに記載のトンネル・トランジスタ。 6、前記第1と第2の半導体領域(24、26)が第1
    の導電型を有し、 前記第3の半導体領域(28)が第2の導電型を有し、 前記トンネル・バリア(30)が該第3の半導体領域に
    重なり合いかつ部分的に前記第1と第2の半導体領域と
    重なり合い、 該第1と第2の半導体領域に跨がって電位を加える第1
    の接点装置(34、36)と、 前記注入物層(32)に跨がって第1の電位を加え、前
    記注入物層内の多数電荷キャリアが前記トンネル・バリ
    アを介して前記第3の半導体領域内に量子力学的に透過
    して、前記第3の半導体領域の電気抵抗を低下させて電
    流を前記第1の半導体領域と前記第2の半導体領域間に
    前記第3の半導体領域を介して流れさせ、かつ前記注入
    物層に跨がって第2の電位を加え、前記第3の半導体領
    域内の多数キャリアが前記トンネル・バリアを介して前
    記注入物層内に量子力学的に透過して前記第3の半導体
    領域の電気抵抗を上昇させて前記第1と第2の半導体領
    域間の電流の流れを停止させる第2の接点装置(38)
    と、 を更に設けることを特徴とする特許請求の範囲第3項乃
    至第5項のいずれか一つに記載のトンネル・トランジス
    タ。 7、前記第1の導電型がn型であり、前記第2の導電型
    が、真性で、弱いp型および弱いn型の材料からなるグ
    ループから選択されることを特徴とする特許請求の範囲
    第6項記載のトンネル・トランジスタ。 8、前記注入物層(32)が、金属、半金属およびドー
    プされた半導体からなるグループから選択された材料を
    含むことを特徴とする特許請求の範囲第6項または第7
    項に記載のトンネル・トランジスタ。 9、前記第1の接点装置が、それぞれ第1と第2の半導
    体領域(24、26)に置かれた第1と第2の金属接点
    (34、36)を含み、前記第2の接点装置が、前記注
    入物層(32)上に配設された第3の金属接点(38)
    を含むことを特徴とする特許請求の範囲第6項乃至第8
    項のいずれか一つに記載のトンネル・トランジスタ。 10、前記絶縁基板(20)が、フッ化バリウムを含み
    、前記半導体膜(22)がPbTeを含むことを特徴と
    する特許請求の範囲第6項乃至第9項のいずれか一つに
    記載のトンネル・トランジスタ。 11、前記注入物層(32)が、強くドープされたn型
    のPbTeを含み、前記トンネル・バリア層(30)が
    、鉛/カルコゲニドの合金、CdTeおよびCdTeの
    超格子からなるグループから選択される材料から形成さ
    れることを特徴とする特許請求の範囲第6項乃至第10
    項のいずれか一つに記載のトンネル・トランジスタ。 12、前記第3の半導体領域(28)が、約200乃至
    10,000オングストロームの厚さの範囲内にあり、
    前記トンネル・バリア(30)が約20乃至1,000
    オングストロームの厚さの範囲内にあり、かつ前記注入
    物層(32)が約1,000乃至20,000オングス
    トロームの厚さの範囲内にあることを特徴とする特許請
    求の範囲第6項乃至第11項のいずれか一つに記載のト
    ンネル・トランジスタ。 13、前記トンネル・バリア(30)が、約0.2m_
    0乃至0.001m_0の範囲内の有効質量と、約1.
    5乃至0.2evの範囲内のエネルギ・バンド・ギャッ
    プとを有することを特徴とする特許請求の範囲第6項乃
    至第12項のいずれか一つに記載のトンネル・トランジ
    スタ。 14、前記絶縁基板(20)がマイカを含み、前記注入
    物層(32)がビスマスを含み、前記トンネル・バリア
    (30)がビスマスとアンチモンの第1の合金を含み、
    前記第3の半導体領域(28)がビスマスとアンチモン
    の第2の合金を含むことを特徴とする特許請求の範囲第
    3項記載のトンネル・トランジスタ。 15、前記緩衝層(94)と前記第3の半導体領域(9
    8)間にこれらと接触状態にエピタクシーに挿置された
    超格子(96)を設け、該超格子は、前記緩衝層の半導
    体材料と前記第3の半導体領域の半導体材料の交互のエ
    ピタキシャル層を備え、 前記注入物層は前記緩衝層、前記第3の半導体領域およ
    び前記トンネル・バリア(100)の半導体材料に対し
    て高いフェルミ・エネルギを有する材料製であり、前記
    第1と第2の半導体領域(106、108)が、前記緩
    衝層に形成されかつ前記超格子に誇がりかつ前記第3の
    半導体領域内に延長して、前記第1と第2の半導体領域
    間で前記第3の半導体領域を介して流れる電流が前記超
    格子を流れることを特徴とする特許請求の範囲第5項乃
    至第13項のいずれか一つに記載のトンネル・トランジ
    スタ。 16、電気絶縁材料の基板(20)と、 該絶縁基板上に配設された小さなバンド・ギャップの半
    導体材料膜(22)と、 該半導体膜に配設された第1と第2の隔てられた半導体
    領域(24、26)であって、選択された導電型を有す
    る第1と第2の半導体領域と、 前記半導体膜上に配設されかつ前記第1と第2の半導体
    領域間に挿置された第3の半導体領域(28)と、 前記半導体膜上に配設されかつ前記第3の半導体領域に
    重なり合い、第3の半導体領域のエネルギ・バンド・ギ
    ャップよりも大きなエネルギ・バンド・ギャップを有す
    る半導体材料のトンネル・バリア(30)と、 前記トンネル・バリア上に配設され、伝導帯内のフェル
    ミ・エネルギを有する半導体材料の注入物層(32)と
    、 前記第1と第2の半導体領域の両側に電位を加える第1
    の接点装置(34、36)と、 前記注入物層を電気的にバイアスして、前記注入物層の
    多数電荷キャリアが前記トンネル・バリアを介して前記
    第3の半導体領域内に透過して前記第3の半導体領域の
    電気抵抗を減少させ、前記第1の半導体領域と前記第2
    の半導体領域間に前記第3の半導体領域を介して電流が
    流れ、また前記注入物層を電気的にバイアスして、前記
    第3の半導体領域内の多数キャリアが前記トンネル・バ
    リアを介して前記注入物層内に透過して、前記第3の半
    導体領域の電気抵抗を増大させて前記第1と第2の半導
    体領域間に流れる電流を停止させる第2の接点装置と、 を設けることを特徴とするトンネル半導体素子。 17、半導体材料の緩衝層(52)が、絶縁基板(56
    )と半導体膜(54)との間に配設されることを特徴と
    する特許請求の範囲第16項記載のトンネル半導体素子
JP29165987A 1986-11-18 1987-11-18 トンネル・トランジスタ Pending JPS63136672A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93184486A 1986-11-18 1986-11-18
US931844 1986-11-18

Publications (1)

Publication Number Publication Date
JPS63136672A true JPS63136672A (ja) 1988-06-08

Family

ID=25461436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29165987A Pending JPS63136672A (ja) 1986-11-18 1987-11-18 トンネル・トランジスタ

Country Status (2)

Country Link
EP (1) EP0268386A2 (ja)
JP (1) JPS63136672A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014511031A (ja) * 2011-02-28 2014-05-01 フォノニック デバイセズ、インク 2a族及び4−6族材料系における薄膜ヘテロ構造熱電変換

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309003A (en) * 1992-02-28 1994-05-03 At&T Bell Laboratories Article comprising a real space transfer semiconductor device, and method of making the article
US6864131B2 (en) 1999-06-02 2005-03-08 Arizona State University Complementary Schottky junction transistors and methods of forming the same
DE60006529T2 (de) * 1999-06-02 2004-09-23 Arizona State University, Tempe Stromgesteuerter feldeffekttransistor
US7589007B2 (en) 1999-06-02 2009-09-15 Arizona Board Of Regents For And On Behalf Of Arizona State University MESFETs integrated with MOSFETs on common substrate and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014511031A (ja) * 2011-02-28 2014-05-01 フォノニック デバイセズ、インク 2a族及び4−6族材料系における薄膜ヘテロ構造熱電変換

Also Published As

Publication number Publication date
EP0268386A2 (en) 1988-05-25

Similar Documents

Publication Publication Date Title
US4792832A (en) Superlattice semiconductor having high carrier density
US5019530A (en) Method of making metal-insulator-metal junction structures with adjustable barrier heights
JP2512422B2 (ja) 半導体デバイス
US5329150A (en) Semiconductor photodetector devices with pairs of monoatomic layers separated by intrinsic layers
US4194935A (en) Method of making high mobility multilayered heterojunction devices employing modulated doping
US4173763A (en) Heterojunction tunneling base transistor
US4163237A (en) High mobility multilayered heterojunction devices employing modulated doping
US6218677B1 (en) III-V nitride resonant tunneling
EP0494395B1 (en) A graded channel field effect transistor
JPH05136173A (ja) 化合物半導体量子デバイスの製造方法およびその方法による製造物
US20070018192A1 (en) Devices incorporating heavily defected semiconductor layers
US4878095A (en) Semiconductor device in particular a hot electron transistor
JPH024140B2 (ja)
US4959696A (en) Three terminal tunneling device and method
US5723872A (en) Mixed barrier resonant tunneling
US5059545A (en) Three terminal tunneling device and method
EP0566591A1 (en) SEMICONDUCTOR DEVICE.
US5981986A (en) Semiconductor device having a heterojunction
EP0200933A1 (en) Heterojunction transistor having bipolar characteristics
JPS63136672A (ja) トンネル・トランジスタ
US4885619A (en) HgCdTe MIS device having a CdTe heterojunction
JPS639388B2 (ja)
US5606178A (en) Bipolar resonant tunneling transistor
EP0216155A2 (en) Three-terminal tunnelling device
US5912480A (en) Heterojunction semiconductor device