DE3828885A1 - Feldeffekttransistor - Google Patents
FeldeffekttransistorInfo
- Publication number
- DE3828885A1 DE3828885A1 DE19883828885 DE3828885A DE3828885A1 DE 3828885 A1 DE3828885 A1 DE 3828885A1 DE 19883828885 DE19883828885 DE 19883828885 DE 3828885 A DE3828885 A DE 3828885A DE 3828885 A1 DE3828885 A1 DE 3828885A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor layer
- layer
- effect transistor
- type
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 33
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung bezieht sich auf einen Feldeffekttransistor gemäß dem Oberbegriff
des Patentanspruchs 1 und insbesondere auf einen solchen Feldeffekttransistor,
bei dem ein zweidimensionales Elektronengas vorhanden ist, welches sich an der
Grenzfläche zwischen einer GaAs-Schicht und einer AlGaAs-Schicht befindet.
Die Fig. 4(a) bis 4(d) zeigen den Aufbau eines 2DEGFET (Zweidimensionaler Elek
tronengasfeldeffekttransistor), wie er herkömmlich verwendet wird.
In diesen Fig. befindet sich eine undotierte GaAs-Schicht 2 als erste Halbleiter
schicht auf einem halbisolierenden GaAs-Substrat 1. Eine zweidimensionale
Elektronengasschicht 3 wird im Oberflächenbereich der undotierten GaAs-
Schicht 2 hergestellt. Eine AlGaAs-Schicht 4 vom n-Typ liegt als zweite Halblei
terschicht auf der undotierten GaAs-Schicht 2. Ferner befindet sich eine GaAs-
Schicht 5 vom n-Typ als dritte Halbleiterschicht auf der AlGaAs-Schicht 4 vom n-
Typ. Das Bezugszeichen 6 kennzeichnet eine Gateelektrode, während eine Sour
ceelektrode und eine Drainelektrode mit den Bezugszeichen 7 und 8 versehen
sind. Das Bezugszeichen 9 dient zur Markierung einer furchen- bzw. rinnenförmi
gen Vertiefung.
Als Strukturen der 2DEGFET's existieren zwei Arten von Planarstrukturen und
Vertiefungsstrukturen, wobei die Fig. 4(a) und 4(b) Planarstrukturen zeigen, wäh
rend in den Fig. 4(c) und 4(d) Vertiefungsstrukturen dargestellt sind.
Gemäß Fig. 4(a) wachsen eine undotierte GaAs-Schicht 2 und eine AlGaAs-
Schicht 4 vom n-Typ epitaktisch auf einem halbisolierenden GaAs-Substrat 1
auf, wobei mit ihnen eine Sourceelektrode 7 und eine Drainelektrode 8 in ohm
schem Kontakt stehen. Eine Gateelektrode 6 steht in Schottky-Kontakt mit der
AlGaAs-Schicht 4 vom n-Typ.
Die Fig. 4(b) zeigt eine verbesserte Struktur eines planaren 2DEGFET's, bei dem
eine GaAs-Schicht 5 vom n-Typ zwischen der AlGaAs-Schicht 4 vom n-Typ und
der Gateelektrode 6 liegt.
Bei den Vertiefungsstrukturen der 2DEGFET's in den Fig. 4(c) und 4(d) liegen die Ga
teelektroden 6 in den furchenartigen Vertiefungen 9, wobei sich gemäß Fig. 4(c)
der Boden der furchenartigen Vertiefung 9 innerhalb der AlGaAs-Schicht 4 vom
n-Typ befindet, während er nach Fig. 4(d) innerhalb der GaAs-Schicht 5 vom n-
Typ vorhanden ist.
Bei den 2DEGFET-Strukturen nach den Fig. 4(a) und 4(b) müssen die Filmdicke
und die Dotierungsmenge der auf epitaktischem Wege erzeugten Schichten genau
eingestellt werden, wobei eine verbesserte Gleichförmigkeit der Transistoreigen
schaften entlang der Waferoberfläche erwartet werden kann. Bei einer derartigen
planaren Struktur nehmen die Widerstandswerte zwischen der Sourceelektrode 7
und der Gateelektrode 6 sowie zwischen der Gateelektrode 6 und der Drainelektro
de 8 relativ hohe Werte an, und zwar im Vergleich zu den 2DEGFET-Vertiefungs
strukturen nach den Fig. 4(c) und 4(d). Um den Widerstandswert zu vermindern,
sollte das Intervall zwischen der Sourceelektrode 9 und der Drainelektrode 8
schmal sein im Vergleich zur Vertiefungsstruktur, was jedoch zu Schwierigkeiten
bei der Herstellung führt. Im Ergebnis stellen somit die 2DEGFET-Strukturen
nach den Fig. 4(c) und 4(d) einen guten Kompromiß dar.
Im nachfolgenden wird die Wirkungsweise der in Fig. 4(c) gezeigten 2DEGFET-
Struktur näher erläutert.
Wird zwischen Sourceelektrode 7 und Drainelektrode 8 eine Spannung angelegt,
so fließt ein Strom durch die zweidimensionale Elektronengasschicht 3. Wird in
diesem Zustand eine Spannung an die Gateelektrode 6 angelegt, so ändert sich die
Konzentration des zweidimensionalen Elektronengases in der zweidimensiona
len Elektronengasschicht 3 unterhalb der Gateelektrode, was zu einen entspre
chenden Transistorbetrieb führt.
Der Anfangsstromwert des Transistors kann in Abhängigkeit der Tiefe der fur
chenförmigen Ausnehmung 9, die zur Aufnahme der Gateelektrode 6 dient, einge
stellt werden, so daß ein 2DEGFET mit gewünschten Eigenschaften erhalten
wird.
Die GaAs-Schicht 5 vom n-Typ innerhalb des 2DEGFET's mit einer derartigen
Vertiefungsstruktur dient zur Durchführung von Reaktionen mit dem Elektro
denmetall während der Herstellung von Sourceelektrode 7 und Drainelektrode 8
und vermindert den Kontaktwiderstand zwischen der Sourceelektrode 7 oder der
Drainelektrode 8 und der zweidimensionalen Elektronengasschicht 3. Diese
GaAs-Schicht 5 vom n-Typ weist üblicherweise eine Filmdicke von 40 bis 60 nm
(400 bis 600 Å) auf. Der Grund liegt darin, daß der Kontaktwiderstand zwischen
der zweidimensionalen Elektronengasschicht 3 und der Sourceelektrode 7 oder
der Drainelektrode 8 andernfalls wahrscheinlich ansteigen würde, wenn die
GaAs-Schicht 5 vom n-Typ zu dick wäre, da das Elektrodenmetall nicht mehr
hinreichend weit in diese Schicht 5 eindringen könnte.
Bei dem herkömmlichen 2DEGFET dient die Vertiefungsstruktur zur Verminde
rung des Widerstandes zwischen der Sourceelektrode 7 und der Gateelektrode 6 so
wie zwischen der Drainelektrode 8 und der Gateelektrode 6. Weist jedoch die GaAs-
Schicht 5 vom n-Typ eine Filmdicke von etwa 40 bis 60 nm (400 bis 600 Å) auf, so
lassen sich die Widerstandswerte zwischen der Sourceelektrode 7 und der Gate
elektrode 6 sowie zwischen der Drainelektrode 8 und der Gateelektrode 6 nicht
mehr hinreichend vermindern.
Der Erfindung liegt die Aufgabe zugrunde, einen einen hohen Wirkungsgrad auf
weisenden Feldeffekttransistor mit zweidimensionalem Elektronengas zu
schaffen, bei dem die Widerstandswerte zwischen der Sourceelektrode und der Gate
elektrode einerseits und zwischen der Drainelektrode und der Gateelektrode
andererseits weiter vermindert sind.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentan
spruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind in den
nachfolgenden Unteransprüchen gekennzeichnet.
In Übereinstimmung mit der Erfindung ist eine dritte Halbleiterschicht (5 a) zur
Verminderung von Widerständen auf eine Filmdicke von 100 bis 150 nm (1000 bis
1500 Å) eingestellt, wobei die Filmdicke nur in denjenigen Bereichen verringert
ist, in denen eine Sourceelektrode und eine Drainelektrode hergestellt werden.
Diese dritte Halbleiterschicht verringert den Kontaktwiderstand zwischen der
Source- und Drainelektrode und der zweidimensionalen Elektronengasschicht
3. Gleichzeitig wird durch die Wahl der bestimmten Dicke dieser dritten Halblei
terschicht erreicht, daß sich der Widerstand zwischen der Sourceelektrode und
der Gateelektrode einerseits und zwischen der Drainelektrode und der Gateelek
trode andererseits ebenfalls verringert.
Die Erfindung wird nachfolgend anhand der Zeichnung näher beschrieben. Es
zeigt
Fig. 1 einen Querschnitt durch einen 2DEGFET nach einem Ausführungs
beispiel der Erfindung,
Fig. 2 Darstellungen zur Erläuterung des Widerstandes zwischen Source
elektrode und Gateelektrode in Abhängigkeit der Filmdicke einer
dritten Halbleiterschicht innerhalb des Feldeffekttransistors
nach Fig. 1,
Fig. 3 einen Querschnitt durch einen 2DEGFET nach einem zweiten Aus
führungsbeispiel der Erfindung und
Fig. 4 Querschnittsstrukturen von herkömmlichen 2DEGFET's.
Im nachfolgenden werden Ausführungsbeispiele der Erfindung unter Bezugnah
me auf die Zeichnungen näher beschrieben.
Fig. 1 zeigt einen 2DEGFET nach einem ersten Ausführungsbeispiel der Erfin
dung. Gemäß Fig. 1 liegt eine GaAs-Schicht 5 a vom n-Typ auf einer AlGaAs-
Schicht 4 vom n-Typ, wobei die GaAs-Schicht 5 a vom n-Typ eine Filmdicke von
100 bis 500 nm (1000 bis 1500 Å) aufweist. Eine furchenförmige Ausnehmung 9 be
findet sich im Zentralbereich der GaAs-Schicht 5 a vom n-Typ und der AlGaAs-
Schicht 4 vom n-Typ. Die Tiefe und die Breite in Querrichtung der furchenförmi
gen Ausnehmung 9 sind beide auf l Millimeter eingestellt, wobei der Abstand zwi
schen der Sourceelektrode 7 und der Gateelektrode 6 auf 1 Mikrometer eingestellt
ist, während die Gateelektrode 6 eine Breite von W Millimetern aufweist.
Die Fig. 2(a) zeigt den Widerstand zwischen Sourceelektrode und Gateelektrode in
Abhängigkeit der Filmdicke der GaAs-Schicht 5 a vom n-Typ, während die Fig.
2(b) ein Ersatzschaltbild des 2DEGFET's nach Fig. 1 darstellt.
Entsprechend Fig. 2(a) ist die Filmdicke der GaAs-Schicht 5 a vom n-Typ mit dem
Buchstaben d bezeichnet, während der Widerstand zwischen der Sourceelektrode
7 und der Gateelektrode 6 der Widerstand R s (d) ist. Die Filmdicke d ist entlang der
horizontalen Achse aufgetragen, während der Ausdruck R s (d)/R s (d = 50 nm) ent
lang der vertikalen Achse aufgetragen ist.
In der Fig. 2(b) stellt das Bezugszeichen R c den Kontaktwiderstand zwischen der
Metallelektrode und der Epitaxieschicht dar, wobei der Kontaktwiderstand mit
der zweidimensionalen Elektronengasschicht 3 eingeschlossen ist, während das
Bezugszeichen R 1 den Widerstandswert der GaAs-Schicht 5 a vom n-Typ darstellt.
Die Bezugszeichen R 2 und R 3 repräsentieren Widerstandswerte der zweidimensio
nalen Elektronengasschicht 3. Die Widerstandswerte sind so eingestellt, daß die
folgenden Bedingungen gelten: R c ∝ 1/W, R 1 ∝ (1-l/l · W, R 2 ∝ (1 - l)/W und R 3 ∝l/W.
Die Beziehung zwischen der Filmdicke d und dem Widerstandswert
R s (d)/R s (d = 50 nm) wird nachfolgend unter Bezugnahme auf die Fig. 2(b) näher be
schrieben.
Ist die Filmdicke d der GaAs-Schicht 5 a vom n-Typ dünn, so ist der Widerstands
wert R 1 der GaAs-Schicht 5 a vom n-Typ groß. Ist ferner die Filmdicke d der GaAs-
Schicht 5 a vom n-Typ zu dick, so steigt die Querbreite 1 der furchenförmigen Aus
nehmung 9 mit zunehmender Filmdicke an, was zu einer Erhöhung des Wider
standswertes R 3 führt. Unter Berücksichtigung dieser Bedingungen wird eine in
Fig. 2(a) gezeigte Kurve erhalten, die zeigt, daß der Widerstandswert R s (d), also das
Verhältnis der Widerstandswerte R s (d)/R s (d = 50 nm) am niedrigsten bei d = 100 bis
150 nm (d = 1000 bis 1500 Å) ist.
Demzufolge läßt sich in Übereinstimmung mit Fig. 2(a) der Widerstandswert R s (d)
sehr viel weiter in einem Fall reduzieren, bei dem die Filmdicke d der GaAs-
Schicht 5 a vom n-Typ nicht, wie konventionell, auf 40 bis 60 nm sondern auf 100
bis 150 nm eingestellt wird. Entsprechendes gilt auch für den Widerstandswert
zwischen der Drainelektrode 8 und der Gateelektrode 6.
Bei der in Fig. 1 gezeigten 2DEGFET-Struktur sind die Tiefe und die Querbreite der
furchenförmigen Ausnehmung 9 relativ groß, da die GaAs-Schicht 5 a vom n-Typ
dicker ist als 40 bis 60 nm im Falle des konventionellen 2DEGFET's. Aufgrund der
relativ großen Dicke der GaAs-Schicht 5 a vom n-Typ kann es möglicherweise
vorkommen, daß sich der Kontaktwiderstand zwischen der Sourceelektrode 7
oder der Drainelektrode 8 und der zweidimensionalen Elektronengasschicht 3
erhöht, wie oben beschrieben. Bei diesem Ausführungsbeispiel jedoch wird eine
Widerstandserhöhung dadurch verhindert, daß die GaAs-Schicht 5 a vom n-Typ
in Bereichen, in denen die Sourceelektrode 7 und die Drainelektrode 8 gebildet
werden, durch einen Ätzvorgang auf einen gewünschte Dicke verringert wird, be
vor das Elektrodenmetall aufgebracht wird.
Beim oben beschriebenen Ausführungsbeispiel liegt der Boden der furchenförmi
gen Ausnehmung 9 innerhalb der AlGaAs-Schicht 4 vom n-Typ, wobei diese Posi
tion der furchenförmigen Ausnehmung 9 frei verändert werden kann, und zwar
durch Veränderung der Filmdicke der AlGaAs-Schicht 4 vom n-Typ. Wie an Hand
der Fig. 3 gezeigt ist, kann beim zweiten Ausführungsbeispiel der Erfindung der
Boden der furchenförmigen Ausnehmung 9 aber auch innerhalb der GaAs-
Schicht 5 a vom n-Typ liegen.
Bei diesem Ausführungsbeispiel ist die Filmdicke d der GaAs-Schicht 5 a vom n-
Typ in einem Bereich, in welchem keine furchenförmige Ausnehmung existiert,
auf 100 bis 150 nm eingestellt.
In Übereinstimmung mit der Erfindung wird die Filmdicke der dritten Halblei
terschicht zur Herabsetzung des Widerstandes auf 100 bis 150 nm (1000 bis 1500 Å)
eingestellt, wobei die Filmdicke nur in Bereichen dünner hergestellt wird, in de
nen die Sourceelektrode und die Drainelektrode hergestellt werden. Auf diese
Weise lassen sich im Vergleich zum Stand der Technik die Widerstandswerte zwi
schen Sourceelektrode und Gateelektrode sowie zwischen Drainelektrode und
Gateelektrode weiter verringern.
Claims (4)
1. Feldeffekttransistor, gekennzeichnet durch
- - eine undotierte erste Halbleiterschicht (2),
- - eine auf der undotierten ersten Halbleiterschicht (2) liegende zweite Halbleiterschicht (4), die eine größere Bandlücke als die erste Halbleiterschicht (2) aufweist und mit Dotierungsmaterial dotiert ist, wobei die erste Halbleiterschicht (2) eine zweidimensionale Elektronengasschicht (3) erzeugt, die eine Kanalschicht an der Hetero-Übergangsgrenzfläche mit der zweiten Halbleiterschicht (3) bildet,
- - eine auf der zweiten Halbleiterschicht (4) liegende dritte Halbleiterschicht (5 a) zur Verminderung von Widerständen,
- - eine Gateelektrode (6) innerhalb einer furchenförmigen Ausnehmung (9), die durch entsprechende Entfernung eines Teils oder des gesamten in Tiefenrichtung liegenden Materials der dritten Halbleiterschicht (5 a) erhalten wird, und
- - eine Filmdicke (d) von 100 bis 150 nm für die dritte Halbleiterschicht (5 a).
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die
dritte Halbleiterschicht (5 a) nur in Bereichen dünn hergestellt ist, in denen sich
eine Sourceelektrode (7) und eine Drainelektrode (8) befinden.
3. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die
erste Halbleiterschicht (2) aus GaAs, die zweite Halbleiterschicht (4) aus AlGaAs
und die dritte Halbleiterschicht (5 a) aus GaAs hergestellt sind.
4. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die
erste Halbleiterschicht (2) aus GaAs, die zweite Halbleiterschicht (4) aus AlGaAs
und die dritte Halbleiterschicht (5 a) aus GaAs hergestellt sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8811274A FR2635918B1 (fr) | 1988-08-26 | 1988-08-26 | Transistor a effet de champ a plusieurs couches de semiconducteur composite |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3828885A1 true DE3828885A1 (de) | 1990-03-01 |
Family
ID=9369547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19883828885 Granted DE3828885A1 (de) | 1988-08-26 | 1988-08-25 | Feldeffekttransistor |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE3828885A1 (de) |
FR (1) | FR2635918B1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0199435A2 (de) * | 1985-02-28 | 1986-10-29 | Fujitsu Limited | Feldeffekt-Halbleiteranordnung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0143656B1 (de) * | 1983-11-29 | 1989-02-22 | Fujitsu Limited | Halbleiteranordnung mit Verbindungshalbleiter und Verfahren zu dessen Herstellung |
JPS63211770A (ja) * | 1987-02-27 | 1988-09-02 | Mitsubishi Electric Corp | 電界効果トランジスタ |
-
1988
- 1988-08-25 DE DE19883828885 patent/DE3828885A1/de active Granted
- 1988-08-26 FR FR8811274A patent/FR2635918B1/fr not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0199435A2 (de) * | 1985-02-28 | 1986-10-29 | Fujitsu Limited | Feldeffekt-Halbleiteranordnung |
Non-Patent Citations (2)
Title |
---|
US-Z.: IEEE Electron Device Letters, Vol. EDL-6, 1985, S. 341-343 * |
US-Z.: IEEE Trans. Electron Devices, Vol. ED-33, 1986, S. 934-937 * |
Also Published As
Publication number | Publication date |
---|---|
FR2635918A1 (fr) | 1990-03-02 |
FR2635918B1 (fr) | 1992-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE2214935C2 (de) | Integrierte MOS-Schaltung | |
DE69835204T2 (de) | ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2703877A1 (de) | Mis-feldeffekttransistor mit kurzer kanallaenge | |
DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
DE2242026A1 (de) | Mis-feldeffekttransistor | |
DE2610828C2 (de) | Thyristor mit passivierter Oberfläche | |
DE102011085331A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
EP0178387A2 (de) | Abschaltbares Leistungshalbleiterbauelement | |
DE19947020A1 (de) | Kompensationsbauelement mit variabler Ladungsbilanz | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2607203A1 (de) | Kantenloser transistor | |
DE60028727T2 (de) | Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet | |
DE3240162A1 (de) | Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben | |
DE2833068C2 (de) | ||
DE2500775A1 (de) | Hochspannungsfestes halbleiterbauelement | |
DE2743299A1 (de) | Ladungskopplungsanordnung | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE2533460A1 (de) | Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren | |
DE2517049B2 (de) | Sperrschicht-Feldeffekttransistor aus III-V Halbleitermaterial | |
DE2111089A1 (de) | Verfahren zur Herstellung eines Halbleiterschaltelementes | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE3828885A1 (de) | Feldeffekttransistor | |
DE2059506C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |