KR102615809B1 - 전력반도체 소자용 그룹3족 질화물 반도체 템플릿 - Google Patents

전력반도체 소자용 그룹3족 질화물 반도체 템플릿 Download PDF

Info

Publication number
KR102615809B1
KR102615809B1 KR1020220124414A KR20220124414A KR102615809B1 KR 102615809 B1 KR102615809 B1 KR 102615809B1 KR 1020220124414 A KR1020220124414 A KR 1020220124414A KR 20220124414 A KR20220124414 A KR 20220124414A KR 102615809 B1 KR102615809 B1 KR 102615809B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
group
bonding
group iii
Prior art date
Application number
KR1020220124414A
Other languages
English (en)
Inventor
송준오
윤형선
한영훈
문지형
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to KR1020230016614A priority Critical patent/KR102627780B1/ko
Priority to PCT/KR2023/012453 priority patent/WO2024043676A1/ko
Application granted granted Critical
Publication of KR102615809B1 publication Critical patent/KR102615809B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 관한 것으로, 지지기판; 상기 지지기판 위에 배치되는 본딩층; 상기 본딩층 위에 배치되는 그룹3족 질화물 반도체 채널층; 및 상기 본딩층의 상면 또는 하면에 접하도록 배치되며, 상기 본딩층의 접합력을 강화하고 응축응력을 유발하는 강화층을 포함한다.
본 발명에 따르면, 그룹3족 질화물 반도체층과 지지기판 사이에 접합강화층과 응축응력층을 포함하는 강화층이 형성될 수 있으므로, 하부 지지기판으로의 누설전류가 효과적으로 차단될 수 있다. 즉, 종래 기술에서와 같은 철(Fe) 또는 탄소(C) 등으로 도핑(Doping)시킨 저품질의 고저항 그룹3족 질화물 반도체 버퍼층이 필요 없게 되며, 이에 따라 고품질의 그룹3족 질화물 반도체층의 확보가 용이함과 동시에 전력반도체 소자의 신뢰성 및 성능이 획기적으로 개선될 수 있다.

Description

전력반도체 소자용 그룹3족 질화물 반도체 템플릿{GRUOP 3 NITRIDE SEMICONDUCTOR TEMPLATE FOR POWER SEMICONDUCTOR DEVICE}
본 발명은 전력반도체 소자용 그룹3족 질화물 반도체 템플릿 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 고품질의 그룹3족 질화물 반도체층이 격자상수(Lattice Constant)가 동등 또는 유사한 에피택시 성장 표면을 갖는 고방열 지지기판의 상부에 형성될 수 있는 전력반도체 소자용 그룹3족 질화물 반도체 템플릿 및 이의 제조 방법에 관한 것이다.
종래의 Si 단결정 성장기판 웨이퍼 상부에 직접적으로 GaN 물질계를 성장시키는 기술 기반의 수평형 채널 구조를 갖는 GaN 물질계 전력반도체(HEMT, High Electron Mobility Transistor; 고전자이동도트랜지스터) 소자를 고온에서 안정적인 고전압 및(/또는) 고속 스위칭으로 구동하기 위해서 높은 항복전압과 고신뢰성 특성을 갖는 고품질 에피택시 박막 성장 기술을 통해 전력반도체 소자의 누설 전류를 억제하는 설계가 필수적이다.
이를 위해 종래의 그룹3족 질화물 반도체 박막 소재 및 이들 전력반도체 소자 구조는 1) 전기적으로 고저항 특성을 갖는 Si 단결정 성장기판 웨이퍼 구비와, 2) Si 단결정 성장기판 웨이퍼 표면층과 고온에서의 반응을 통한 Melt-back Etching 현상을 억제하기 위한 AlN 물질계(Al 조성을 포함하는 질화물 또는 질화산화물)를 포함하는 Melt-back Etching 방지층 성장과, 3) AlGaN 물질계(Al 또는 Ga 조성 포함한 그룹3족 질화물)를 포함하는 크랙 방지용 응축 응력층 성장과, 4) GaN 물질계(Ga 조성을 포함한 그룹3족 질화물)를 포함하는 전력반도체 활성층 성장이 순서대로 적층 형성된 구조를 갖고 있다.
그리고 상술한 GaN 물질계를 포함하는 수평형 채널 구조의 전력반도체 활성층(HEMT, High Electron Mobility Transistor; 고전자이동도트랜지스터)은 통상적으로 1) GaN 버퍼층(Buffer Layer), 2) GaN 채널층(Channel Layer; 수평형 트랜지스터), 3) AlGaN 배리어층(Barrier Layer), 4) 캡핑 패시베이션층(Capping Passivation Layer; Depletion Mode) 또는 p형 질화물 반도체층(p-type Nitride Semiconductor Layer; Enhancement Mode)의 4개 영역으로 적층 형성된다.
즉, 종래의 Si 단결정 성장기판 웨이퍼 상부에 직접적으로 GaN 물질계를 성장시키는 그룹3족 질화물 전력반도체 HEMT 소자 구조에서는 GaN 채널층 아래에 높은 저항을 가지는 GaN 버퍼층 형성과 함께 고저항을 갖는 Si 또는 SiC 단결정 성장기판 웨이퍼를 반드시 적용하고 있으나, 하기와 같은 문제점들이 있다.
첫 번째로, 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에서는 MOCVD(금속유기화학증기증착) 장비를 사용하여 그룹3족 질화물 전력반도체 성장기판용 Si 단결정 웨이퍼 상부에 GaN 물질계 단결정 박막과 전력반도체 소자 구조를 직접적으로 성장시키는 공정을 수행한다. 이때 1000℃ 전후의 고온과 환원 분위기(H2, H+, NH3, 라디칼 이온)에서 기본적으로 Ga 원자가 포함된 GaN 물질계 단결정 박막 성장(성막) 공정이 수행되는데, Si(또는 SiC) 단결정 웨이퍼 표면층과 Ga 원자 사이에서 비교적 작은 에너지로 활발하게 Si-Ga 금속성 공정 반응(Metallic Eutectic Reaction)이 발생하는 것을 차단하는 Melt-back Etching 방지막 영역이 절대적으로 필요하다.
이러한 Melt-back Etching 방지막 영역은 통상적으로 100nm 전후의 두께를 가지게 되며, MOCVD 챔버 내에서 인시츄 공정(In-situ Process)으로 성장한 AlN 물질층이 대표적이지만, 이외에도 외부의 다른 성막(증착) 공정 장비(Sputter, PLD, ALD)를 사용하여 MOCVD 챔버에 로딩(Loading)하기 전에 그룹3족 질화물 전력반도체 성장기판용 Si(또는 SiC) 단결정 웨이퍼 상부에 AlN(질화알루미늄) 또는 AlNO(질소산화안루미늄) 물질층을 엑시츄 공정(Ex-situ Process)으로 성막(증착)시킬 수도 있다.
그러나 전기적으로 고저항 특성을 갖는 성장기판용 Si 단결정 웨이퍼 상부에 상술한 AlN 물질층으로 Melt-back Etching 방지막 영역을 형성할 때, 여전히 AlN 성장(또는 성막) 시에 Si(또는 SiC) 성장기판 표면에서 전면 또는 국부적으로 Si-Al 금속성 공정 반응이 발생되어 전도성 경계면 물질층을 형성시키고, 이로 인해 연속공정에서 성장되는 GaN 물질계의 결정 품질 저하를 야기하는 문제점이 있다. 또한, 전도성 경계면 물질층 및 결정성 감소(결정 품질 저하)로 인한 주요 결정결함인 “전위” 밀도 증가로 누설전류를 증가시키고, 이는 종국적으로 절연파괴 현상을 촉진시키게 되는 문제점이 있다.
두 번째로, 상술한 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에서는 물질을 성장(또는 성막)할 때 서로 다른 이종물질 사이의 물질 고유값인 격자상수(Lattice Constant, LC)와 열팽창계수(Coefficient of Thermal Expansion, CTE)를 고려해서 공정을 진행해야 하는데, 통상적으로 두 물질 사이의 격자상수(LC)와 열팽창계수(CTE) 차이가 클 경우에 성장(성막) 공정 중에 또는 공정 후에 구조적 및 열-기계적 스트레스로 인해 성장(성막)된 물질 박막내에 마이크로(미세) 또는 마크로(거시) 크랙(Crack)이 불가항력적으로 발생하거나 결정품질이 나빠진다. 특히 그룹3족 질화물 전력반도체 성장기판용 Si(또는 SiC) 단결정 웨이퍼 상부에 질화갈륨(GaN) 물질계 또는 질화알루미늄(AlN) 물질계를 직접적으로 성장(또는 성막)할 때, 열팽창계수(CTE) 및(/또는) 격자상수(LC) 측면에서 인장응력(Tensile Stress)이 강하게 발생되어 크랙 현상을 쉽게 관찰할 수 있을 뿐만이 아니라, 소정의 두께 이상으로 성장하여 높은 항복전압과 고신뢰성 소자를 구현할 수 있는데 인장응력으로 인해서 그룹3족 질화물 전력반도체 소자 구조 두께를 두껍게 할 수가 없다.
상술한 인장응력 완화(Relief) 또는 크랙을 억제하는 방안으로 여러 기술들이 고안되어왔지만, 인장응력을 보상(Compensation) 완충시킬 수 있도록 응축응력(Compressive Stress)을 인위적으로 발생시키는 물질 및 공정을 도입하는 방안으로서, 상술한 Melt-back Etching 방지막 영역 위에 Al 또는 Ga 조성 포함한 AlGaN 물질계를 이미 공지된 다층 구조로 적층하여 크랙 현상을 억제하는 크랙 방지용 응축응력층이 도입되어 사용되고 있다.
그러나 상술한 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조의 크랙 방지용 응축응력층은 AlGaN 물질계 형성 시 고품질 및 두꺼운 층을 성장시키기 어렵고, 결정 품질 감소로 전위가 발생되어 누설전류 증가를 촉진시키는 문제점이 있다.
세 번째로, 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에서는 GaN 채널층 아래의 누설전류 억제를 위해, 통상적으로 높은 저항을 갖도록 Fe(철) 또는 C(탄소) 등의 불순물을 과다 도핑(Doping)시킨 GaN 버퍼층을 형성시키게 된다.
그러나 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에 따르면, 과다하게 도핑(Doping)된 Fe 또는 C 등의 불순물로 인해 GaN 물질계의 결정성이 매우 저하되며, 치명적인 결정 결함, 즉 전위 밀도 증가로 누설전류 증가를 촉진시키게 되는 문제점이 있다. 또한, 낮은 결정 품질의 GaN 버퍼층으로 인해 그 위에 연속공정으로 성장되는 GaN 채널층 역시 낮은 결정 품질을 갖게 되는 문제점이 있다.
대한민국 등록특허공보 제10-2122846호
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 고품질의 그룹3족 질화물 반도체층이 격자상수(Lattice Constant)가 동등 또는 유사한 에피택시 성장 표면을 갖는 고방열 지지기판의 상부에 형성될 수 있는 전력반도체 소자용 그룹3족 질화물 반도체 템플릿 및 이의 제조 방법을 제공함에 있다.
상기 목적은, 본 발명에 따라, 지지기판; 상기 지지기판 위에 배치되는 본딩층; 상기 본딩층 위에 배치되는 그룹3족 질화물 반도체 채널층; 및 상기 본딩층의 상면 또는 하면에 접하도록 배치되며, 상기 본딩층의 접합력을 강화하고 응축응력을 유발하는 강화층을 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 의해 달성된다.
또한, 상기 본딩층과 상기 그룹3족 질화물 반도체 채널층 사이에 배치되는 그룹3족 질화물 반도체 버퍼층을 더 포함할 수 있다.
또한, 상기 그룹3족 질화물 반도체 버퍼층은, 질화갈륨(GaN) 물질계를 포함할 수 있다.
또한, 상기 그룹3족 질화물 반도체 버퍼층은, 질화알루미늄(AlN) 물질계를 포함할 수 있다.
또한, 상기 그룹3족 질화물 반도체 버퍼층은, 상기 본딩층 위에 배치되는 제2 그룹3족 질화물 반도체 버퍼층과, 상기 제2 그룹3족 질화물 반도체 버퍼층 위에 배치되는 제1 그룹3족 질화물 반도체 버퍼층을 포함하고, 상기 제1 그룹3족 질화물 반도체 버퍼층은, 질화갈륨(GaN) 물질계를 포함하고, 상기 제2 그룹3족 질화물 반도체 버퍼층은, 질화알루미늄(AlN) 물질계를 포함할 수 있다.
또한, 상기 강화층은, 상기 본딩층의 접합력을 강화하는 접합강화층과, 응축응력을 유발하는 응축응력층을 포함할 수 있다.
또한, 상기 그룹3족 질화물 반도체 채널층 위에 배치되는 재성장층을 더 포함할 수 있다.
상기 목적은, 본 발명에 따라, 지지기판; 상기 지지기판 위에 배치되는 본딩층; 상기 본딩층 위에 배치되는 그룹3족 질화물 반도체 버퍼층; 및 상기 본딩층의 상면 또는 하면에 접하도록 배치되며, 상기 본딩층의 접합력을 강화하고 응축응력을 유발하는 강화층을 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 의해 달성된다.
또한, 상기 그룹3족 질화물 반도체 버퍼층은, 질화갈륨(GaN) 물질계를 포함할 수 있다.
또한, 상기 그룹3족 질화물 반도체 버퍼층은, 질화알루미늄(AlN) 물질계를 포함할 수 있다.
또한, 상기 강화층은, 상기 본딩층의 접합력을 강화하는 접합강화층과, 응축응력을 유발하는 응축응력층을 포함할 수 있다.
상기 목적은, 본 발명에 따라, 성장기판, 임시기판 및 지지기판을 준비하는 제1 단계; 상기 성장기판 위에 제1 희생층을 형성시키고, 상기 제1 희생층 위에 제1 그룹3족 질화물 반도체 버퍼층을 성장시킨 후, 상기 제1 그룹3족 질화물 반도체 버퍼층 위에 그룹3족 질화물 반도체 채널층을 성장시키는 제2 단계; 상기 그룹3족 질화물 반도체 채널층 위에 에피택시 보호층을 형성시킨 후, 상기 에피택시 보호층 위에 제1 접착층을 형성시키는 제3 단계; 상기 임시기판 위에 제2 희생층을 형성시킨 후, 제2 희생층 위에 제2 접착층을 형성시키는 제4 단계; 상기 제1 접착층과 상기 제2 접착층을 서로 접착시켜 접착층을 형성시키는 제5 단계; 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 상기 성장기판을 상기 제1 희생층으로부터 분리시키는 제6 단계; 상기 제1 희생층 또는 상기 그룹3족 질화물 반도체 버퍼층을 식각하여 제거하는 제7 단계; 상기 제1 그룹3족 질화물 반도체 버퍼층 또는 상기 그룹3족 질화물 반도체 채널층 위에 제1 본딩층을 형성시키는 제8 단계; 상기 지지기판 위에 제2 본딩층을 형성시키는 제9 단계; 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시켜 본딩층을 형성시키는 제10 단계; 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 상기 임시기판을 상기 제2 희생층으로부터 분리시키는 제11 단계; 및 상기 제2 희생층, 상기 접착층 및 상기 에피택시 보호층을 식각하여 제거하는 제12 단계를 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법에 의해 달성된다.
또한, 상기 제7 단계는, 상기 제1 희생층과 상기 그룹3족 질화물 반도체 버퍼층을 식각하여 제거하고, 상기 제8 단계는, 상기 그룹3족 질화물 반도체 채널층 위에 제1 본딩층을 형성시킬 수 있다.
또한, 상기 제7 단계는, 상기 제1 희생층을 식각하여 제거하고, 상기 제8 단계는, 상기 제1 그룹3족 질화물 반도체 버퍼층 위에 제1 본딩층을 형성시킬 수 있다.
또한, 상기 제8 단계는, 상기 제1 그룹3족 질화물 반도체 버퍼층 또는 상기 그룹3족 질화물 반도체 채널층 위에 강화층을 형성시킨 후, 상기 제1 본딩층을 형성시킬 수 있다.
또한, 상기 제9 단계는, 상기 지지기판 위에 강화층을 형성시킨 후, 상기 제2 본딩층을 형성시킬 수 있다.
또한, 상기 제8 단계는, 상기 그룹3족 질화물 반도체 채널층 위에 제2 그룹3족 질화물 반도체 버퍼층을 재성장시킨 후, 재성장된 상기 제2 그룹3족 질화물 반도체 버퍼층 위에 상기 제1 본딩층을 형성시킬 수 있다.
또한, 상기 제8 단계는, 상기 제1 그룹3족 질화물 반도체 버퍼층 위에 제2 그룹3족 질화물 반도체 버퍼층을 재성장시킨 후, 재성장된 상기 제2 그룹3족 질화물 반도체 버퍼층 위에 상기 제1 본딩층을 형성시킬 수 있다.
또한, 상기 제8 단계는, 재성장된 상기 제2 그룹3족 질화물 반도체 버퍼층 위에 강화층을 형성시킨 후, 상기 제1 본딩층을 형성시킬 수 있다.
또한, 상기 제1 그룹3족 질화물 반도체 버퍼층은, 질화갈륨(GaN) 물질계를 포함할 수 있다.
또한, 상기 제2 그룹3족 질화물 반도체 버퍼층은, 질화알루미늄(AlN) 물질계를 포함할 수 있다.
상기 목적은, 본 발명에 따라, 성장기판, 임시기판 및 지지기판을 준비하는 제1 단계; 상기 성장기판 위에 제1 희생층을 형성시키고, 상기 제1 희생층 위에 그룹3족 질화물 반도체 버퍼층을 성장시키는 제2 단계; 상기 그룹3족 질화물 반도체 버퍼층 위에 에피택시 보호층을 형성시킨 후, 상기 에피택시 보호층 위에 제1 접착층을 형성시키는 제3 단계; 상기 임시기판 위에 제2 희생층을 형성시킨 후, 제2 희생층 위에 제2 접착층을 형성시키는 제4 단계; 상기 제1 접착층과 상기 제2 접착층을 서로 접착시켜 접착층을 형성시키는 제5 단계; 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 상기 성장기판을 상기 제1 희생층으로부터 분리시키는 제6 단계; 상기 제1 희생층을 식각하여 제거하는 제7 단계; 상기 그룹3족 질화물 반도체 버퍼층 위에 제1 본딩층을 형성시키는 제8 단계; 상기 지지기판 위에 제2 본딩층을 형성시키는 제9 단계; 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시켜 본딩층을 형성시키는 제10 단계; 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 상기 임시기판을 상기 제2 희생층으로부터 분리시키는 제11 단계; 및 상기 제2 희생층, 상기 접착층 및 상기 에피택시 보호층을 식각하여 제거하는 제12 단계를 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법에 의해 달성된다.
또한, 상기 제8 단계는, 상기 그룹3족 질화물 반도체 버퍼층 위에 강화층을 형성시킨 후, 상기 제1 본딩층을 형성시킬 수 있다.
또한, 상기 제9 단계는, 상기 지지기판 위에 강화층을 형성시킨 후, 상기 제2 본딩층을 형성시킬 수 있다.
또한, 상기 그룹3족 질화물 반도체 버퍼층은, 질화갈륨(GaN) 물질계를 포함할 수 있다.
또한, 상기 그룹3족 질화물 반도체 버퍼층은, 질화알루미늄(AlN) 물질계를 포함할 수 있다.
본 발명에 따르면, 그룹3족 질화물 반도체층과 지지기판(Si 또는 SiC) 사이에 전기절연성(Electrically Insulating) 접합강화층과 응축응력층을 포함하는 강화층이 형성될 수 있으므로, 하부 지지기판으로의(또는 수직방향으로) 누설전류의 효과적 차단, 크랙 현상을 억제, 그리고 전기적으로 고저항 특성을 갖는 Si(또는 SiC) 성장기판 웨이퍼 위에 직접 성장하는 두께 보다 크랙 없이 휠씬 더 두껍게 성장할 수 있다. 즉, 종래 기술에서와 같은 철(Fe) 또는 탄소(C) 등으로 도핑(Doping)시킨 저품질의 고저항 그룹3족 질화물 반도체 버퍼층이 필요 없게 되며, 이에 따라 고품질의 그룹3족 질화물 반도체층의 확보가 용이함과 동시에 전력반도체 소자의 신뢰성 및 성능이 획기적으로 개선될 수 있다.
또한, 본 발명에 따르면, 종래 기술의 성장기판에 필수적이었던 Melt-back Etching 방지층과 응축응력층의 직접적인 성장이 필요없게 되므로, 고품질의 그룹3족 질화물 반도체층 위에 고품질의 질화알루미늄갈륨(AlGaN) 배리어층이 성장될 수 있다. 또한, 종래의 Si(또는 SiC) 성장기판 상부에 직접 성장시키는 방법 대비, 저결함의 고품질 그룹3족 질화물 반도체층이 성장될 수 있다. 또한, Melt-back Etching 방지층과 응축응력층의 성장이 제외됨에 따라, 기존 대비 얇은 두께를 가지는 그룹3족 질화물 전력반도체 구조(특히 HEMT)의 구현이 가능하며, 재료비 및 수율이 개선될 수 있다.
또한, 본 발명에 따르면, 2회의 LLO 공정을 통해 손상되지 않은(Damage-free) 그룹3족 금속 극성을 가지는 표면(성장기판 분리면과 최종 지지기판 접합면의 극성이 동일한 구조)을 가질 수 있으므로, 고품질의 그룹3족 질화물 반도체 박막의 재성장이 가능하다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고,
도 2는 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이고,
도 3은 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 4는 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 5는 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고,
도 6은 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이고,
도 7은 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 8은 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 9는 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고,
도 10은 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이고,
도 11은 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 12는 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 13은 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고,
도 14는 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이고,
도 15는 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 16은 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 17은 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고,
도 18는 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이고,
도 19는 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 20은 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 21은 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고,
도 22는 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이고,
도 23은 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 24는 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 25는 본 발명의 제1 실시예 내지 제6 실시예에 따른 전력 반도체 소자용 그룹3족 질화물 반도체 템플릿에 다양하게 배치되는 강화층을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(100)에 대해 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고, 도 2는 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(100)은, 지지기판(110)과, 강화층(120)과, 본딩층(130)과, 그룹3족 질화물 반도체 채널층(150)을 포함한다. 이때, 적용되는 전력반도체 소자의 종류와 성장기판(G)에 따라 각 층의 형성과 두께는 달라질 수 있다.
지지기판(110)은 그룹3족 질화물 반도체 채널층(150) 및 그룹3족 질화물 반도체 채널층(150) 위에 재성장시킨 재성장층(160)을 지탱(Support)하는 기판으로, 이러한 지지기판(110)은 고방열능(60W/mK 이상)을 가지고 그룹3족 질화물 반도체 채널층(150)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(110)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 4-4.8ppm(품질 의존)으로, 각각 고방열 지지기판(110)의 소재로 적합하다. 또한, 실리콘(Si), 탄화실리콘(SiC) 지지기판(110)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
본딩층(130)은 지지기판(110)과 그룹3족 질화물 반도체 채널층(150)을 서로 접합시키는 것으로, 후술하는 강화층(120) 위에 배치되며, 영구성 접합 물질(Permanent Bonding Material)로 마련될 수 있다.
보다 상세하게, 본딩층(130)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo)과 같은 금속 또는 합금, 산화실리콘(SiOx), 질화실리콘(SiNx), 탄화질화실리콘(SiCN), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN), 비정질 또는 다결정질 실리콘(Si), 산화아연(ZnO), C60(Fullerene)이나, 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다. 특히, 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN) 물질은 MOCVD 또는 ALD 등 화학증기증착(CVD) 공정을 이용하는 것이 바람직하다.
강화층(120)은 그룹3족 질화물 반도체 채널층(150)이 지지기판(110)에 보다 강하게 접합될 수 있도록 하고, 응축응력을 유발하는 것으로, 본딩층(130)의 상면 또는 하면에 접하도록 배치된다. 즉, 도 25에 도시된 바와 같이, 강화층(120)은 지지기판(110)과 본딩층(130) 사이 및/또는 그룹3족 질화물 반도체층과 본딩층(130)사이에 배치될 수 있다.
이러한 강화층(120)은 보다 상세하게, 접합강화층(121)과 응축응력층(122)을 포함한다.
접합강화층(121)은 그룹3족 질화물 반도체 채널층(150)이 본딩층(130)을 통해 최종 지지기판(110) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합강화층(121)을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층(122)은 응축응력을 유발하는 층으로, 최종 지지기판(110)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 질화산화알루미늄(AlNO, 4.6-6.8ppm; AlN & Al2O3 함량비 의존), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층(121) 또는 응축응력층(122)이 생략될 수 있으며, 경우에 따라 강화층(120) 전체가 생략되어 지지기판(110)과 본딩층(130)이 직접 접할 수도 있다. 이러한 경우는 본딩층(130)으로 Si(또는 SiC) 지지기판의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하거나, 또는 질소 극성을 갖는 그룹3족 질화물 반도체 채널층(150) 표면에 상술한 접합강화층(121) 또는 응축응력층(122)이 성막 구비된 구조이다(미도시).
그룹3족 질화물 반도체 채널층(150)은 본딩층(130) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 고온(HT) 및 고저항(HR) 특성을 갖는 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 초격자 구조의 질화알루미늄갈륨/질화갈륨(AlGaN/GaN SLs), 초격자 구조의 질화알루미늄/질화갈륨(AlN/GaN SLs), 초격자 구조의 질화알루미늄갈륨/질화알루미늄(AlGaN/AlN SLs), 질화갈륨인듐(InGaN) 등으로 구성될 수 있다. 이러한 그룹3족 질화물 반도체 채널층(150)은 치명적인 결정결함, 즉 관통 전위(최초 성장기판(G)과의 수직방향으로 존재) 밀도를 저감시키는 것이 결정적인 품질 인자이다(≤ Low 108/㎠).
이후, 그룹3족 질화물 반도체 채널층(150) 위에는 고품질의 그룹3족 질화물 반도체 재성장층(160)이 재성장(Regrowth) 될 수 있다. 이때, 재성장시킨 재성장층(160)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
또한, 필요 시에 그룹3족 질화물 반도체 채널층(150) 위에 곧바로 질화알루미늄갈륨(AlGaN) 배리어층(160)을 재성장하기에 앞서, MOCVD 챔버 내에서 채널층(150) 표면 처리, 및/또는 추가로 채널층(150)의 에너지 밴드 갭(Energy Band Gap)보다 더 큰 에너지 밴드 갭을 갖는 그룹3족 질화물 반도체로 별도의 채널층을 성장 삽입할 수 있다(미도시).
지금부터는 첨부된 도면을 참조하여, 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)에 대해 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 4는 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)은, 제1 단계(S101)와, 제2 단계(S102)와, 제3 단계(S103)와, 제4 단계(S104)와, 제5 단계(S105)와, 제6 단계(S106)와, 제7 단계(S107)와, 제8 단계(S108)와, 제9 단계(S109)와, 제10 단계(S110)와, 제11 단계(S111)와, 제12 단계(S112)와, 제13 단계(S113)를 포함한다.
제1 단계(S101)는 성장기판(G), 임시기판(T) 및 지지기판(110)을 준비하는 단계이다.
성장기판(G)은 그룹3족 질화물 반도체 채널층(150)이 성장 후에 레이저 빔(단일 파장 광)이 흡수없이 100% 투과(이론 상)되는 광학적으로 투명하고 고온 내열성을 갖는 기판으로, 사파이어(α-phase Al2O3), ScMgAlO4, 4H-SiC, 6H-SiC 등의 물질이 우선적으로 바람직하다. 또한, 성장기판(G)은 상부에 성장되는 그룹3족 질화물 반도체 박막 내부에 결정결함을 최소화하기 위해 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 갖는 것도 바람직하다.
지지기판(110)은 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 각 단계를 거친 후 그룹3족 질화물 반도체 채널층(150)과 재성장층(160)을 지탱(Support)하는 기판으로, 이러한 지지기판(110)은 고방열능(60W/mK 이상)을 가지고 그룹3족 질화물 반도체 채널층(150)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(110)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 (4-4.8ppm; 품질 의존)으로, 각각 고방열 지지기판(110)의 소재로 적합하다. 또한, 실리콘(Si) 또는 탄화실리콘(SiC) 지지기판(110)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
임시기판(T)은 성장기판(G)과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 성장기판(G)과의 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 임시기판(T) 물질로는 그룹3족 질화물 반도체 성장기판(G)으로 사용되는 사파이어(Sapphire), 탄화실리콘(SiC) 또는 성장기판(G)과의 2ppm 이하의 차이를 갖도록 열팽창계수(CTE)가 조절된 유리(Glass)가 포함될 수 있다.
제2 단계(S102)는 성장기판(G) 위에 제1 희생층(N1)을 형성시킨 후, 제1 희생층(N1) 위에 고품질의 그룹3족 질화물 반도체층(버퍼층과 채널층을 포함한다)을 단층 또는 다층으로 성장시키는 단계로, 구체적으로 제1 희생층(N1) 위에 고품질의 그룹3족 질화물 반도체 버퍼층(140)을 단층 또는 다층으로 성장시키고, 그룹3족 질화물 반도체 버퍼층(140) 위에 고품질의 그룹3족 질화물 반도체 채널층(150)을 단층 또는 다층으로 성장시키는 단계이다.
여기서 제1 희생층(N1)은 고품질의 그룹3족 질화물 반도체층(버퍼층과 채널층을 포함한다)을 성장하기 위해 필요한 층으로, 레이저 빔에 의해 열-화학 분해 반응이 일어나 희생 분리가 가능한 물질로 구성되며, 예를 들면 사파이어 성장기판(G)의 경우에는 질화인듐갈륨(InGaN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화인듐알루미늄(InAlN)을 포함할 수 있고, 탄화실리콘(SiC) 성장기판(G)의 경우에는 질화인듐갈륨(InGaN), 질화인듐알루미늄(InAlN)을 포함할 수 있다. 이러한 제1 희생층(N1)은 그룹3족 질화물 반도체층 내의 결정결함을 최소화하기 위해 최초 성장기판(G) 상부에 직접적으로 성장되어 완충역할을 한다.
또한, 그룹3족 질화물 반도체층(버퍼층과 채널층을 포함한다)은 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 고온(HT) 및 고저항(HR) 특성을 갖는 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 초격자 구조의 질화알루미늄갈륨/질화갈륨(AlGaN/GaN SLs), 초격자 구조의 질화알루미늄/질화갈륨(AlN/GaN SLs), 초격자 구조의 질화알루미늄갈륨/질화알루미늄(AlGaN/AlN SLs), 질화인듐갈륨(InGaN) 등으로 구성될 수 있다. 이러한 그룹3족 질화물 반도체층은 치명적인 결정결함, 즉 관통 전위(최초 성장기판(G)과의 수직방향으로 존재) 밀도를 저감시키는 것이 결정적인 품질 인자이다(≤ Low 108/㎠).
한편, 성장기판(G) 위에 형성된 그룹3족 질화물 반도체 버퍼층(140) 또는 그룹3족 질화물 반도체 채널층(150)의 표면과, 이후 임시기판(T) 상부에 전사(Transfer)된 그룹3족 질화물 반도체 버퍼층(140) 또는 그룹3족 질화물 반도체 채널층(150)의 표면은 서로 반대로 역전(Inversion)되므로, 바람직한 소정의 버퍼층 또는 채널층 표면이 형성될 수 있도록 성장기판(G)의 표면을 처리하여 미세구조를 형성시키는 것이 바람직하다. 예를 들면, 질화갈륨(GaN) 반도체 채널층의 경우, 성장기판(G)의 표면 처리 및 성장 조건에 따라 갈륨 극성(Ga-polarity) 또는 질소 극성(N-polarity) 표면을 선택적으로 조절할 수 있다. 통상적으로, 사파이어(Sapphire) 성장기판(G) 웨이퍼 위에 MOCVD 챔버에서 그룹3족 질화물 반도체 채널층(150)을 성장하게 되면 원자가전자 3가를 갖는 금속(M; Ga, Al, In) 극성을 갖는 표면(Surface)을 갖는 반면, 사파이어 성장기판(G)에 직접적으로 접한 계면(Interface)은 원자가전자 5가를 갖는 질소(Nitrogen) 극성을 갖는다.
제3 단계(S103)는 그룹3족 질화물 반도체 채널층(150) 위에 에피택시 보호층(P)을 형성시킨 후, 에피택시 보호층(P) 위에 제1 접착층(A1)을 형성시키는 단계이다. 여기서 에피택시 보호층(P)은 그룹3족 질화물 반도체 채널층(150)이 후속하는 공정 중에 손상(Damage)받는 것을 방지하기 위한 층으로, 선택적 습식 식각(Selective Wet Etching)을 고려한 물질로 구성될 수 있으며, 이러한 에피택시 보호층(P)은 예를 들어, 우선적으로 산화실리콘(SiO2)을 포함한 산화물, 질화실리콘(SiNx)을 포함한 질화물 등을 포함할 수 있다.
제4 단계(S104)는 임시기판(T) 위에 제2 희생층(N2)을 형성시킨 후, 제2 희생층(N2) 위에 제2 접착층(A2)을 형성시키는 단계이다.
여기서 광학적으로 투명한 임시기판(T)은 후속하는 공정에서 최종적으로 LLO 기법에 의해 용이하게 분리되는 기판으로, 제2 접착층(A2)을 형성하기에 앞서 임시기판(T) 위에 제2 희생층(N2)(Sacrificial Layer, LLO 희생층)이 성막될 수 있다. 상술한 제2 희생층(N2) 물질은 스퍼터(Sputter), PLD(Pulsed Laser Deposition), 증착기(Evaporator) 등의 PVD 기법으로 성막될 수 있는 산화물(Oxide), 질화물(Nitride) 등을 포함할 수 있으며, 구체적으로 산화인듐주석(ITO), 산화갈륨(GaOx), 산화질화갈륨(GaON), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 산화주석(ZnO), 산화인듐갈륨주석(InGaZnO), 산화인듐주석(InZnO), 산화인듐갈륨(InGaO) 등의 물질을 포함할 수 있다. 또한, 필요시에는 제2 희생층(N2) 물질이 임시기판(T) 상부에 강하게 결합될 수 있도록 제2 희생층(N2)이 성막되기 전에 결합강화층(120)이 별도로 구비될 수 있다. 이때, 결합강화층(120)은 레이저 빔 조사시에 광학적으로 투명한 물질인 예를 들어, 우선적으로 산화실리콘(SiO2) 등을 포함한 산화물, 질화실리콘(SiNx) 등을 포함한 질화물을 포함할 수 있다. 또한, 필요시에는 산화실리콘(SiO2)의 보호막층을 포함할 수 있다.
여기서 제1 접착층(A1)과 제2 접착층(A2)은 BCB(Benzocyclobutene), PI(Polyimide), SU-8 폴리머나, 에폭시(Epoxy), 유기(Organic), 인듐(In), 주석(Sn) 물질계 솔더(Solder) 또는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx) 등을 포함할 수 있다.
제5 단계(S105)는 최초 성장기판(G)을 분리시키기 위해, 임시적으로 제1 접착층(A1)과 제2 접착층(A2)을 서로 접착시켜 접착층(A)을 형성시키는 단계이다. 즉, 제5 단계(S105)는 제2 접착층(A2)이 형성된 임시기판(T)을 뒤집어서 제1 접착층(A1)이 형성된 성장기판(G)에 300℃ 미만의 온도에서 가압하여 접착시키는 단계이다.
제6 단계(S106)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 성장기판(G)을 제1 희생층(N1)으로부터 분리시키는 단계이다. 여기서 레이저 리프트 오프 기법이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 성장기판(G) 후면에 조사하여 에피택시(Epitaxy) 성장된 층을 성장기판(G)으로부터 분리하는 기법이다. 최초 성장기판(G)이 분리될 때, 임시기판(T)에 전사된 그룹3족 질화물 반도체 채널층(150) 내부는 스트레스가 완전하게 해소된 상태로, 임시기판(T)과 함께 평탄한(Flat) 상태를 유지한다. 이후, 성장기판(G) 분리에 따른 손상 영역과 오염된 표면 잔류물, 저품질 단결정 박막 영역을 가능한 완전하게 제거하는 것이 바람직하다.
제7 단계(S107)는 제1 희생층(N1)과 그룹3족 질화물 반도체 버퍼층(140)을 식각하여 제거함으로써 그룹3족 질화물 반도체 채널층(150)을 노출시키는 단계이다. 제1 희생층(N1)과 그룹3족 질화물 반도체 버퍼층(140)이 제거된 그룹3족 질화물 반도체 채널층(150)의 하부 표면은 질소 극성을 갖는 표면(Nitrogen-polar Surface)으로서, 열-화학적 충격(Damage)을 받은 상태인데, 이는 후술하는 재성장층(160)을 통한 고품질의 그룹3족 질화물 반도체 박막을 얻는데 어려움을 초래한다. 이에 따라, 공기 중에 노출된 그룹3족 질화물 반도체 채널층(150)의 하부 표면이 잔류물을 완벽하게 제거한 파티클 제로(0) 상태의 표면을 갖도록 하는 것이 최종 지지기판(110)과 접합하는데 매우 중요하다.
한편, 경우에 따라 후속 공정에서 최종 지지기판(110)과의 접합력을 향상시키기 위해 그룹3족 질화물 반도체 채널층(150)에 규칙 또는 불규칙한 패터닝 공정을 도입하는 것이 바람직하며, 경우에 따라 후속 공정에서 최종 지지기판(110)과의 접촉면적을 향상시키기 위해 CMP 공정을 도입하는 것도 바람직하며, 경우에 따라 응축응력 유발을 통한 제품의 품질 개선을 위해 그룹3족 질화물 반도체 채널층(150)의 하부 표면 측에 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 등을 증착(성막)시키는 것도 바람직하다.
제8 단계(S108)는 그룹3족 질화물 반도체 채널층(150) 위에 제1 본딩층(B1)을 형성시키는 단계이다. 미도시 되었지만, 경우에 따라서는 질소 극성을 갖는 그룹3족 질화물 반도체 채널층(150) 표면에 제9 단계(S109)에서 설명하는 접합강화층(121) 또는 응축응력층(122)을 성막 도입시킬 수 있다.
제9 단계(S109)는 지지기판(110) 위에 강화층(120)을 형성시킨 후, 강화층(120) 위에 제2 본딩층(B2)을 형성시키는 단계이다. 이러한 강화층(120)은 보다 상세하게, 접합강화층(121)과 응축응력층(122)을 포함한다.
접합강화층(121)은 그룹3족 질화물 반도체 채널층(150)이 본딩층(130)을 통해 최종 지지기판(110) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합강화층(121)을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층(122)은 응축응력을 유발하는 층으로, 최종 지지기판(110)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 질화산화알루미늄(AlNO, 4.6-6.8ppm), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층(121) 또는 응축응력층(122)이 생략될 수 있으며, 경우에 따라 강화층(120) 전체가 생략되어 지지기판(110)과 본딩층(130)이 직접 접할 수도 있다. 이러한 경우는 본딩층(130)으로 Si(또는 SiC) 지지기판의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하거나, 또는 질소 극성을 갖는 그룹3족 질화물 반도체 채널층(150) 표면에 상술한 접합강화층(121) 또는 응축응력층(122)이 성막 구비된 구조이다(미도시).
또한, 제1 본딩층(B1)과 제2 본딩층(B2)은 각각 그룹3족 질화물 반도체를 성장시키는 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없는 물질을 우선적으로 선정하며, 예를 들면, 산화실리콘(SiO2, 0.8ppm), 질화실리콘(SiNx, 3.8ppm), 탄화질화실리콘(SiCN, 3.8-4.8ppm), 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다.
제10 단계(S110)는 임시기판(T)을 분리시키기 위해 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시켜 본딩층(130)을 형성시키는 단계이다. 즉, 제10 단계(S110)는 제1 본딩층(B1)이 형성(성막)된 그룹3족 질화물 반도체 채널층(150)과 임시기판(T)을 뒤집어서 제2 본딩층(B2)이 형성된 지지기판(110)에 300℃ 미만의 온도에서 가압하여 접합시키는 단계이다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 발생으로 에피택시 웨이퍼 휨이 발생하지만, 본 발명의 임시기판(T)에 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(Stress-relieved) 상태로 웨이퍼 휨이 거의 제로(0)로 최소화될 수 있다. 이때, 접합 공정 온도를 상온(Room Temperature) 근처로 설정하고 공정하는 것이 스트레스를 최소화할 수 있어 웨이퍼 휨을 보다 최소화할 수 있다.
제11 단계(S111)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 임시기판(T)을 제2 희생층(N2)으로부터 분리시키는 단계이다.
제12 단계(S112)는 제2 희생층(N2), 접착층(A) 및 에피택시 보호층(P)을 식각하여 제거하는 단계이다. 여기서 제2 희생층(N2), 접착층(A) 및 에피택시 보호층(P)은 건식 식각(Dry Etching) 및 습식 식각(Wet Etching)을 통해 이루어질 수 있다. 이후, 오염된 그룹3족 질화물 반도체 채널층(150) 표면의 잔류물이 제거될 수 있으며, 필요에 따라 영구적인 본딩층(130)의 접합력 강화를 위해 400℃ 이상의 고온에서 열처리(Annealing) 공정을 실시하는 것이 바람직하다.
제13 단계(S113)는 그룹3족 질화물 반도체 채널층(150) 위에 고품질의 그룹3족 질화물 반도체 재성장층(160)을 재성장시키는 단계이다. 이때, 재성장되는 층은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
또한 필요시에 그룹3족 질화물 반도체 채널층(150) 위에 질화알루미늄갈륨 배리어층(160)을 재성장하기에 앞서, MOCVD 챔버 내에서 채널층(150) 표면 처리, 및/또는 추가로 채널층(150)의 에너지 밴드 갭(Energy Band Gap)보다 더 큰 에너지 밴드 갭을 갖는 그룹3족 질화물 반도체로 별도의 채널층을 성장 삽입할 수 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(200)에 대해 상세히 설명한다.
도 5는 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고, 도 6은 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이다.
도 5 및 도 6에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(200)은, 지지기판(210)과, 강화층(220)과, 본딩층(230)과, 그룹3족 질화물 반도체 버퍼층(240)과, 그룹3족 질화물 반도체 채널층(250)을 포함한다. 이때, 적용되는 전력반도체 소자의 종류와 성장기판(G)에 따라 각 층의 형성과 두께는 달라질 수 있다.
지지기판(210)은 그룹3족 질화물 반도체 버퍼층(240), 그룹3족 질화물 반도체 채널층(250) 및 그룹3족 질화물 반도체 채널층(250) 위에 재성장시킨 재성장층(260)을 지탱(Support)하는 기판으로, 이러한 지지기판(210)은 고방열능(60W/mK 이상)을 가지고 그룹3족 질화물 반도체 버퍼층(240) 또는 그룹3족 질화물 반도체 채널층(250)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(210)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 4-4.8ppm(품질 의존)으로, 각각 고방열 지지기판(210)의 소재로 적합하다. 또한, 실리콘(Si) 또는 탄화실리콘(SiC) 지지기판(210)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
본딩층(230)은 지지기판(210)과 그룹3족 질화물 반도체 채널층(250)을 서로 접합시키는 것으로, 후술하는 강화층(220) 위에 배치되며, 영구성 접합 물질(Permanent Bonding Material)로 마련될 수 있다.
보다 상세하게, 본딩층(230)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo)과 같은 금속 또는 합금, 산화실리콘(SiOx), 질화실리콘(SiNx), 탄화질화실리콘 (SiCN), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN), 비정질 또는 다결정질 실리콘(Si), 산화아연(ZnO), C60(Fullerene)이나, 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다. 특히, 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN) 물질은 MOCVD 또는 ALD 등 화학증기증착(CVD) 공정을 이용하는 것이 바람직하다.
강화층(220)은 그룹3족 질화물 반도체 버퍼층(240)이 지지기판(210)에 보다 강하게 접합될 수 있도록 하고, 응축응력을 유발하는 것으로, 본딩층(230)의 상면 또는 하면에 접하도록 배치된다. 즉, 도 25에 도시된 바와 같이, 강화층(220)은 지지기판(210)과 본딩층(230) 사이 및/또는 그룹3족 질화물 반도체층과 본딩층(230) 사이에 배치될 수 있다.
이러한 강화층(220)은 보다 상세하게, 접합강화층(221)과 응축응력층(222)을 포함한다.
접합강화층(221)은 그룹3족 질화물 반도체 버퍼층(240)이 본딩층(230)을 통해 최종 지지기판(210) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합강화층(221)을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층(222)은 응축응력을 유발하는 층으로, 최종 지지기판(210)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 질화산화알루미늄(AlNO, 4.6-6.8ppm; AlN & Al2O3 함량비 의존), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층(221) 또는 응축응력층(222)이 생략될 수 있으며, 경우에 따라 강화층(220) 전체가 생략되어 지지기판(210)과 본딩층(230)이 직접 접할 수도 있다. 이러한 경우는 본딩층(230)으로 Si(또는 SiC) 지지기판의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하거나, 또는 질소 극성을 갖는 그룹3족 질화물 반도체 채널층(250) 표면에 상술한 접합강화층(221) 또는 응축응력층(222)이 성막 구비된 구조이다(미도시).
그룹3족 질화물 반도체 버퍼층(240)은 본딩층(230) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 그룹3족 질화물 반도체 버퍼층(240)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
그룹3족 질화물 반도체 채널층(250)은 그룹3족 질화물 반도체 버퍼층(240) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 고온(HT) 및 고저항(HR) 특성을 갖는 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 초격자 구조의 질화알루미늄갈륨/질화갈륨(AlGaN/GaN SLs), 초격자 구조의 질화알루미늄/질화갈륨(AlN/GaN SLs), 초격자 구조의 질화알루미늄갈륨/질화알루미늄(AlGaN/AlN SLs), 질화갈륨인듐(InGaN) 등으로 구성될 수 있다. 이러한 그룹3족 질화물 반도체 채널층(250)은 치명적인 결정결함, 즉 관통 전위(최초 성장기판(G)과의 수직방향으로 존재) 밀도를 저감시키는 것이 결정적인 품질 인자이다(≤ Low 108/㎠).
이후, 그룹3족 질화물 반도체 채널층(250) 위에는 고품질의 그룹3족 질화물 반도체 재성장층(260)이 재성장(Regrowth) 될 수 있다. 이때, 재성장시킨 재성장층(260)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
또한, 필요 시에 그룹3족 질화물 반도체 채널층(250) 위에 곧바로 질화알루미늄갈륨(AlGaN) 배리어층(260)을 재성장하기에 앞서, MOCVD 챔버 내에서 채널층(250) 표면 처리, 및/또는 추가로 채널층(250)의 에너지 밴드 갭(Energy Band Gap)보다 더 큰 에너지 밴드 갭을 갖는 그룹3족 질화물 반도체로 별도의 채널층을 성장 삽입할 수 있다(미도시).
지금부터는 첨부된 도면을 참조하여, 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)에 대해 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 8은 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 7 및 도 8에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)은, 제1 단계(S201)와, 제2 단계(S202)와, 제3 단계(S203)와, 제4 단계(S204)와, 제5 단계(S205)와, 제6 단계(S206)와, 제7 단계(S207)와, 제8 단계(S208)와, 제9 단계(S209)와, 제10 단계(S210)와, 제11 단계(S211)와, 제12 단계(S212)와, 제13 단계(S213)를 포함한다.
제1 단계(S201)는 성장기판(G), 임시기판(T) 및 지지기판(210)을 준비하는 단계이다.
지지기판(210)은 그룹3족 질화물 반도체 버퍼층(240), 그룹3족 질화물 반도체 채널층(250) 및 그룹3족 질화물 반도체 채널층(250) 위에 재성장시킨 재성장층(260)을 지탱(Support)하는 기판으로, 이러한 지지기판(210)은 고방열능(60W/mK 이상)을 가지고 그룹3족 질화물 반도체 버퍼층(240) 또는 그룹3족 질화물 반도체 채널층(250)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
이하 제1 단계(S201) 내지 제6 단계(S206)는 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(S100)의 제조 방법의 것과 동일하므로, 중복 설명은 생략한다.
제7 단계(S207)는 제1 희생층(N1)을 식각하여 제거함으로써 그룹3족 질화물 반도체 버퍼층(240)을 노출시키는 단계이다. 제1 희생층(N1)과 그룹3족 질화물 반도체 버퍼층(240)이 제거된 그룹3족 질화물 반도체 버퍼층(240)의 하부 표면은 질소 극성을 갖는 표면(Nitrogen-polar Surface)으로서, 열-화학적 충격(Damage)을 받은 상태인데, 이는 후술하는 재성장층(260)을 통한 고품질의 그룹3족 질화물 반도체 박막을 얻는데 어려움을 초래한다. 이에 따라, 공기 중에 노출된 그룹3족 질화물 반도체 버퍼층(240)의 하부 표면이 잔류물을 완벽하게 제거한 파티클 제로(0) 상태의 표면을 갖도록 하는 것이 중요하다. 또한, 그룹3족 질화물 반도체 버퍼층(240)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
한편, 경우에 따라 후속 공정에서 최종 지지기판(210)과의 접합력을 향상시키기 위해 그룹3족 질화물 반도체 버퍼층(240)에 규칙 또는 불규칙한 패터닝 공정을 도입하는 것이 바람직하며, 경우에 따라 후속 공정에서 최종 지지기판(210)과의 접촉면적을 향상시키기 위해 CMP 공정을 도입하는 것도 바람직하며, 경우에 따라 응축응력 유발을 통한 제품의 품질 개선을 위해 그룹3족 질화물 반도체 채널층(150)의 하부 표면 측에 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 등을 증착(성막)시키는 것도 바람직하다.
제8 단계(S208)는 그룹3족 질화물 반도체 버퍼층(240) 위에 제1 본딩층(B1)을 형성시키는 단계이다. 미도시 되었지만, 경우에 따라서는 질소 극성을 갖는 그룹3족 질화물 반도체 버퍼층(240) 표면에 제9 단계(S209)에서 설명하는 접합강화층(221) 또는 응축응력층(222)을 성막 도입시킬 수 있다.
제9 단계(S209)는 지지기판(210) 위에 강화층(220)을 형성시킨 후, 강화층(220) 위에 제2 본딩층(B2)을 형성시키는 단계이다. 여기서 강화층(220)은 접합강화층(221)과 응축응력층(222)을 포함하는데, 이하의 내용은 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제10 단계(S210)는 임시기판(T)을 분리시키기 위해 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시켜 본딩층(230)을 형성시키는 단계이다. 즉, 제10 단계(S210)는 제1 본딩층(B1)이 형성(성막)된 그룹3족 질화물 반도체 버퍼층(240)과 임시기판(T)을 뒤집어서 제2 본딩층(B2)이 형성된 지지기판(210)에 300℃ 미만의 온도에서 가압하여 접합시키는 단계이다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 발생으로 에피택시 웨이퍼 휨이 발생하지만, 본 발명의 임시기판(T)에 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(Stress-relieved) 상태로 웨이퍼 휨이 거의 제로(0)로 최소화될 수 있다. 이때, 접합 공정 온도를 상온(Room Temperature) 근처로 설정하고 공정하는 것이 스트레스를 최소화할 수 있어 웨이퍼 휨을 보다 최소화할 수 있다.
제11 단계(S211) 내지 제13 단계(S213)는 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(300)에 대해 상세히 설명한다.
도 9는 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고, 도 10은 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이다.
도 9 및 도 10에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(300)은, 지지기판(310)과, 강화층(320)과, 본딩층(330)과, 제2 그룹3족 질화물 반도체 버퍼층(350)과, 그룹3족 질화물 반도체 채널층(360)을 포함한다. 이때, 적용되는 전력반도체 소자의 종류와 성장기판(G)에 따라 각 층의 형성과 두께는 달라질 수 있다.
지지기판(310)은 제2 그룹3족 질화물 반도체 버퍼층(350), 그룹3족 질화물 반도체 채널층(360) 및 그룹3족 질화물 반도체 채널층(360) 위에 재성장시킨 재성장층(370)을 지탱(Support)하는 기판으로, 이러한 지지기판(310)은 고방열능(60W/mK 이상)을 가지고 제2 그룹3족 질화물 반도체 버퍼층(350) 또는 그룹3족 질화물 반도체 채널층(360)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(310)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 4-4.8ppm(품질 의존)으로, 각각 고방열 지지기판(310)의 소재로 적합하다. 또한, 실리콘(Si) 또는 탄화실리콘(SiC) 지지기판(310)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
본딩층(330)은 지지기판(310)과 제2 그룹3족 질화물 반도체 버퍼층(350)을 서로 접합시키는 것으로, 후술하는 강화층(320) 위에 배치되며, 영구성 접합 물질(Permanent Bonding Material)로 마련될 수 있다.
보다 상세하게, 본딩층(330)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo)과 같은 금속 또는 합금, 산화실리콘(SiOx), 질화실리콘(SiNx), 탄화질화실리콘 (SiCN), 화알루미늄(Al2O3), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN), 비정질 또는 다결정질 실리콘(Si), 산화아연(ZnO), C60(Fullerene)이나, 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다. 특히, 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN) 물질은 MOCVD 또는 ALD 등 화학증기증착(CVD) 공정을 이용하는 것이 바람직하다.
강화층(320)은 제2 그룹3족 질화물 반도체 버퍼층(350)이 지지기판(310)에 보다 강하게 접합될 수 있도록 하고, 응축응력을 유발하는 것으로, 본딩층(330)의 상면 또는 하면에 접하도록 배치된다. 즉, 도 25에 도시된 바와 같이, 강화층(320)은 지지기판(310)과 본딩층(330) 사이 및/또는 그룹3족 질화물 반도체층과 본딩층(330)사이에 배치될 수 있다.
이러한 강화층(320)은 보다 상세하게, 접합강화층(321)과 응축응력층(322)을 포함한다.
접합강화층(321)은 제2 그룹3족 질화물 반도체 버퍼층(350)이 본딩층(330)을 통해 최종 지지기판(310) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합강화층(321)을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층(322)은 응축응력을 유발하는 층으로, 최종 지지기판(310)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 질화산화알루미늄(AlNO, 4.6-6.8ppm; AlN & Al2O3 함량비 의존), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층(321) 또는 응축응력층(322)이 생략될 수 있으며, 경우에 따라 강화층(320) 전체가 생략되어 지지기판(310)과 본딩층(330)이 직접 접할 수도 있다. 이러한 경우는 본딩층(330)으로 Si(또는 SiC) 지지기판의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하거나, 또는 질소 극성을 갖는 제2 그룹3족 질화물 반도체 버퍼층(350) 표면에 상술한 접합강화층(321) 또는 응축응력층(322)이 성막 구비된 구조이다 (미도시).
제2 그룹3족 질화물 반도체 버퍼층(350)은 본딩층(330) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 제2 그룹3족 질화물 반도체 버퍼층(350)은 별도의 철(Fe) 또는 탄소(C) 등의 도핑(Doping) 없이도 누설전류에 대하여 고저항성 특성을 가진 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 이들 중 하나 이상의 물질로 구성될 수 있다.
그룹3족 질화물 반도체 채널층(360)은 제2 그룹3족 질화물 반도체 버퍼층(350) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 고온(HT) 및 고저항(HR) 특성을 갖는 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 초격자 구조의 질화알루미늄갈륨/질화갈륨(AlGaN/GaN SLs), 초격자 구조의 질화알루미늄/질화갈륨(AlN/GaN SLs), 초격자 구조의 질화알루미늄갈륨/질화알루미늄(AlGaN/AlN SLs), 질화갈륨인듐(InGaN) 등으로 구성될 수 있다. 이러한 그룹3족 질화물 반도체 채널층(360)은 치명적인 결정결함, 즉 관통 전위(최초 성장기판(G)과의 수직방향으로 존재) 밀도를 저감시키는 것이 결정적인 품질 인자이다(≤ Low 108/㎠).
이후, 그룹3족 질화물 반도체 채널층(360) 위에는 고품질의 그룹3족 질화물 반도체 재성장층(370)이 재성장(Regrowth) 될 수 있다. 이때, 재성장시킨 재성장층(370)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
또한, 필요 시에 그룹3족 질화물 반도체 채널층(360) 위에 곧바로 질화알루미늄갈륨(AlGaN) 배리어층(370)을 재성장하기에 앞서, MOCVD 챔버 내에서 채널층(360) 표면 처리, 및/또는 추가로 채널층(360)의 에너지 밴드 갭(Energy Band Gap)보다 더 큰 에너지 밴드 갭을 갖는 그룹3족 질화물 반도체로 별도의 채널층을 성장 삽입할 수 있다(미도시).
지금부터는 첨부된 도면을 참조하여, 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S300)에 대해 상세히 설명한다.
도 11은 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 12는 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 11 및 도 12에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S300)은, 제1 단계(S301)와, 제2 단계(S302)와, 제3 단계(S303)와, 제4 단계(S304)와, 제5 단계(S305)와, 제6 단계(S306)와, 제7 단계(S307)와, 제8 단계(S308)와, 제9 단계(S309)와, 제10 단계(S310)와, 제11 단계(S311)와, 제12 단계(S312)와, 제13 단계(S313)를 포함한다.
제1 단계(S301)는 성장기판(G), 임시기판(T) 및 지지기판(310)을 준비하는 단계이다.
지지기판(310)은 제2 그룹3족 질화물 반도체 버퍼층(350), 그룹3족 질화물 반도체 채널층(360) 및 그룹3족 질화물 반도체 채널층(360) 위에 재성장시킨 재성장층(370)을 지탱(Support)하는 기판으로, 이러한 지지기판(310)은 고방열능(60W/mK 이상)을 가지고 제2 그룹3족 질화물 반도체 버퍼층(350) 또는 그룹3족 질화물 반도체 채널층(360)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
이하 제1 단계(S301) 내지 제6 단계(S306)는 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제7 단계(S307)는 제1 희생층(N1)과 제1 그룹3족 질화물 반도체 버퍼층(340)을 식각하여 제거함으로써 그룹3족 질화물 반도체 채널층(360)을 노출시키는 단계이다. 제1 희생층(N1)과 제1 그룹3족 질화물 반도체 버퍼층(340)이 제거된 그룹3족 질화물 반도체 채널층(360)의 하부 표면은 질소 극성을 갖는 표면(Nitrogen-polar Surface)으로서, 열-화학적 충격(Damage)을 받은 상태인데, 이는 후술하는 재성장층(370)을 통한 고품질의 그룹3족 질화물 반도체 박막을 얻는데 어려움을 초래한다. 이에 따라, 공기 중에 노출된 그룹3족 질화물 반도체 채널층(360)의 하부 표면이 잔류물을 완벽하게 제거한 파티클 제로(0) 상태의 표면을 갖도록 하는 것이 중요하다.
제8 단계(S308)는 질소 극성을 갖는 그룹3족 질화물 반도체 채널층(360) 표면에 위에 새로운 제2 그룹3족 질화물 반도체 버퍼층(350)을 성막(증착)시키고, 제2 그룹3족 질화물 반도체 버퍼층(350) 위에 제1 본딩층(B1)을 형성시키는 단계이다. 여기서 새롭게 형성되는 제2 그룹3족 질화물 반도체 버퍼층(350)은 별도의 철(Fe) 또는 탄소(C) 등의 도핑(Doping) 없이도 누설전류에 대하여 고저항성 특성을 가진 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 등 물질로 구성될 수 있다. 미도시 되었지만, 경우에 따라서는 제2 그룹3족 질화물 반도체 버퍼층(350) 표면에 제9 단계(S309)에서 설명하는 접합강화층(321) 또는 응축응력층(322)을 성막 도입시킬 수 있다.
제9 단계(S309)는 지지기판(310) 위에 강화층(320)을 형성시킨 후, 강화층(320) 위에 제2 본딩층(B2)을 형성시키는 단계이다. 여기서 강화층(320)은 접합강화층(321)과 응축응력층(322)을 포함하는데, 이하의 내용은 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제10 단계(S310)는 임시기판(T)을 분리시키기 위해 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시켜 본딩층(330)을 형성시키는 단계이다. 즉, 제10 단계(S310)는 제1 본딩층(B1)이 형성(성막)된 제2 그룹3족 질화물 반도체 버퍼층(350)과 임시기판(T)을 뒤집어서 제2 본딩층(B2)이 형성된 지지기판(310)에 300℃ 미만의 온도에서 가압하여 접합시키는 단계이다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 발생으로 에피택시 웨이퍼 휨이 발생하지만, 본 발명의 임시기판(T)에 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(Stress-relieved) 상태로 웨이퍼 휨이 거의 제로(0)로 최소화될 수 있다. 이때, 접합 공정 온도를 상온(Room Temperature) 근처로 설정하고 공정하는 것이 스트레스를 최소화할 수 있어 웨이퍼 휨을 보다 최소화할 수 있다.
제11 단계(S311) 내지 제13 단계(S313)는 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(400)에 대해 상세히 설명한다.
도 13은 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고, 도 14는 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이다.
도 13 및 도 14에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(400)은, 지지기판(410)과, 강화층(420)과, 본딩층(430)과, 제1 그룹3족 질화물 반도체 버퍼층(440)과, 제2 그룹3족 질화물 반도체 버퍼층(450)과, 그룹3족 질화물 반도체 채널층(460)을 포함한다. 이때, 적용되는 전력반도체 소자의 종류와 성장기판(G)에 따라 각 층의 형성과 두께는 달라질 수 있다.
지지기판(410)은 제1 그룹3족 질화물 반도체 버퍼층(440), 제2 그룹3족 질화물 반도체 버퍼층(450), 그룹3족 질화물 반도체 채널층(460) 및 그룹3족 질화물 반도체 채널층(460) 위에 재성장시킨 재성장층(470)을 지탱(Support)하는 기판으로, 이러한 지지기판(410)은 고방열능(60W/mK 이상)을 가지고 제1 그룹3족 질화물 반도체 버퍼층(440), 제2 그룹3족 질화물 반도체 버퍼층(450) 또는 그룹3족 질화물 반도체 채널층(460)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(410)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 4-4.8ppm(품질 의존)으로, 각각 고방열 지지기판(410)의 소재로 적합하다. 또한, 실리콘(Si) 또는 탄화실리콘(SiC) 지지기판(410)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
본딩층(430)은 지지기판(410)과 제2 그룹3족 질화물 반도체 버퍼층(450)을 서로 접합시키는 것으로, 후술하는 강화층(420) 위에 배치되며, 영구성 접합 물질(Permanent Bonding Material)로 마련될 수 있다.
보다 상세하게, 본딩층(430)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo)과 같은 금속 또는 합금, 산화실리콘(SiOx), 질화실리콘(SiNx), 탄화질화실리콘 (SiCN), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN), 비정질 또는 다결정질 실리콘(Si), 산화아연(ZnO), C60(Fullerene)이나, 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다. 특히, 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN) 물질은 MOCVD 또는 ALD 등 화학증기증착(CVD) 공정을 이용하는 것이 바람직하다.
강화층(420)은 제2 그룹3족 질화물 반도체 버퍼층(450)이 지지기판(410)에 보다 강하게 접합될 수 있도록 하고, 응축응력을 유발하는 것으로, 본딩층(430)의 상면 또는 하면에 접하도록 배치된다. 즉, 도 25에 도시된 바와 같이, 강화층(420)은 지지기판(410)과 본딩층(430) 사이 및/또는 그룹3족 질화물 반도체층과 본딩층(430) 사이에 배치될 수 있다.
이러한 강화층(420)은 보다 상세하게, 접합강화층(421)과 응축응력층(422)을 포함한다.
접합강화층(421)은 제2 그룹3족 질화물 반도체 버퍼층(450)이 본딩층(430)을 통해 최종 지지기판(410) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합강화층(421)을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층(422)은 응축응력을 유발하는 층으로, 최종 지지기판(410)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 질화산화알루미늄(AlNO, 4.6-6.8ppm; AlN & Al2O3 함량비 의존), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층(421) 또는 응축응력층(422)이 생략될 수 있으며, 경우에 따라 강화층(420) 전체가 생략되어 지지기판(410)과 본딩층(430)이 직접 접할 수도 있다. 이러한 경우는 본딩층(430)으로 Si(또는 SiC) 지지기판의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하거나, 또는 질소 극성을 갖는 제2 그룹3족 질화물 반도체 버퍼층(450) 표면에 상술한 접합강화층(421) 또는 응축응력층(422)이 성막 구비된 구조이다(미도시).
제1 그룹3족 질화물 반도체 버퍼층(440)은 후술하는 제2 그룹3족 질화물 반도체 버퍼층(450) 위에 배치되는 것으로, 본 실시예의 제1 그룹3족 질화물 반도체 버퍼층(440)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
제2 그룹3족 질화물 반도체 버퍼층(450)은 본딩층(430) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 제2 그룹3족 질화물 반도체 버퍼층(450)은 별도의 철(Fe) 또는 탄소(C) 등의 도핑(Doping) 없이도 누설전류에 대하여 고저항성 특성을 가진 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 이들 중 하나 이상의 물질로 구성될 수 있다.
그룹3족 질화물 반도체 채널층(460)은 제1 그룹3족 질화물 반도체 버퍼층(440) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 고온(HT) 및 고저항(HR) 특성을 갖는 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 초격자 구조의 질화알루미늄갈륨/질화갈륨(AlGaN/GaN SLs), 초격자 구조의 질화알루미늄/질화갈륨(AlN/GaN SLs), 초격자 구조의 질화알루미늄갈륨/질화알루미늄(AlGaN/AlN SLs), 질화갈륨인듐(InGaN) 등으로 구성될 수 있다. 이러한 그룹3족 질화물 반도체 채널층(460)은 치명적인 결정결함, 즉 관통 전위(최초 성장기판(G)과의 수직방향으로 존재) 밀도를 저감시키는 것이 결정적인 품질 인자이다(≤ Low 108/㎠).
이후, 그룹3족 질화물 반도체 채널층(460) 위에는 고품질의 그룹3족 질화물 반도체 재성장층(470)이 재성장(Regrowth) 될 수 있다. 이때, 재성장시킨 재성장층(470)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
또한, 필요 시에 그룹3족 질화물 반도체 채널층(460) 위에 곧바로 질화알루미늄갈륨(AlGaN) 배리어층(470)을 재성장하기에 앞서, MOCVD 챔버 내에서 채널층(460) 표면 처리, 및/또는 추가로 채널층(460)의 에너지 밴드 갭(Energy Band Gap)보다 더 큰 에너지 밴드 갭을 갖는 그룹3족 질화물 반도체로 별도의 채널층을 성장 삽입할 수 있다(미도시).
지금부터는 첨부된 도면을 참조하여, 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S400)에 대해 상세히 설명한다.
도 15는 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 16은 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 15 및 도 16에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S400)은, 제1 단계(S401)와, 제2 단계(S402)와, 제3 단계(S403)와, 제4 단계(S404)와, 제5 단계(S405)와, 제6 단계(S406)와, 제7 단계(S407)와, 제8 단계(S408)와, 제9 단계(S409)와, 제10 단계(S410)와, 제11 단계(S411)와, 제12 단계(S412)와, 제13 단계(S413)를 포함한다.
제1 단계(S401)는 성장기판(G), 임시기판(T) 및 지지기판(410)을 준비하는 단계이다.
지지기판(410)은 제1 그룹3족 질화물 반도체 버퍼층(440), 제2 그룹3족 질화물 반도체 버퍼층(450), 그룹3족 질화물 반도체 채널층(460) 및 그룹3족 질화물 반도체 채널층(460) 위에 재성장시킨 재성장층(470)을 지탱(Support)하는 기판으로, 이러한 지지기판(410)은 고방열능(60W/mK 이상)을 가지고 제1 그룹3족 질화물 반도체 버퍼층(440), 제2 그룹3족 질화물 반도체 버퍼층(450) 또는 그룹3족 질화물 반도체 채널층(460)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
이하 제1 단계(S401) 내지 제6 단계(S406)는 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제7 단계(S407)는 제1 희생층(N1)을 식각하여 제거함으로써 제1 그룹3족 질화물 반도체 버퍼층(440)을 노출시키는 단계이다. 제1 희생층(N1)이 제거된 제1 그룹3족 질화물 반도체 버퍼층(440)의 하부 표면은 질소 극성을 갖는 표면(Nitrogen-polar Surface)으로서, 열-화학적 충격(Damage)을 받은 상태인데, 이는 후술하는 재성장층(470)을 통한 고품질의 그룹3족 질화물 반도체 박막을 얻는데 어려움을 초래한다. 이에 따라, 공기 중에 노출된 제1 그룹3족 질화물 반도체 버퍼층(440)의 하부 표면이 잔류물을 완벽하게 제거한 파티클 제로(0) 상태의 표면을 갖도록 하는 것이 중요하다. 또한, 제1 그룹3족 질화물 반도체 버퍼층(440)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
제8 단계(S408)는 질소 극성을 갖는 제1 그룹3족 질화물 반도체 버퍼층(440) 표면에 위에 새로운 제2 그룹3족 질화물 반도체 버퍼층(450)을 성막(증착)시키고, 제2 그룹3족 질화물 반도체 버퍼층(450) 위에 제1 본딩층(B1)을 형성시키는 단계이다. 여기서 새롭게 형성되는 제2 그룹3족 질화물 반도체 버퍼층(450)은 별도의 철(Fe) 또는 탄소(C) 등의 도핑(Doping) 없이도 누설전류에 대하여 고저항성 특성을 가진 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 등 물질로 구성될 수 있다. 미도시 되었지만, 경우에 따라서는 제2 그룹3족 질화물 반도체 버퍼층(450) 표면에 제9 단계(S409)에서 설명하는 접합강화층(421) 또는 응축응력층(422)을 성막 도입시킬 수 있다.
제9 단계(S409)는 지지기판(410) 위에 강화층(420)을 형성시킨 후, 강화층(420) 위에 제2 본딩층(B2)을 형성시키는 단계이다. 여기서 강화층(420)은 접합강화층(421)과 응축응력층(422)을 포함하는데, 이하의 내용은 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제10 단계(S410)는 임시기판(T)을 분리시키기 위해 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시켜 본딩층(430)을 형성시키는 단계이다. 즉, 제10 단계(S410)는 제1 본딩층(B1)이 형성(성막)된 제2 그룹3족 질화물 반도체 버퍼층(450)과 임시기판(T)을 뒤집어서 제2 본딩층(B2)이 형성된 지지기판(410)에 300℃ 미만의 온도에서 가압하여 접합시키는 단계이다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 발생으로 에피택시 웨이퍼 휨이 발생하지만, 본 발명의 임시기판(T)에 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(Stress-relieved) 상태로 웨이퍼 휨이 거의 제로(0)로 최소화될 수 있다. 이때, 접합 공정 온도를 상온(Room Temperature) 근처로 설정하고 공정하는 것이 스트레스를 최소화할 수 있어 웨이퍼 휨을 보다 최소화할 수 있다.
제11 단계(S411) 내지 제13 단계(S413)는 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(500)에 대해 상세히 설명한다.
도 17은 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고, 도 18는 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이다
도 17 및 도 18에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(500)은, 지지기판(510)과, 강화층(520)과, 본딩층(530)과, 그룹3족 질화물 반도체 버퍼층(540)을 포함한다. 이때, 적용되는 전력반도체 소자의 종류와 성장기판(G)에 따라 각 층의 형성과 두께는 달라질 수 있다.
지지기판(510)은 그룹3족 질화물 반도체 버퍼층(540) 및 그룹3족 질화물 반도체 버퍼층(540) 위에 재성장시킨 그룹3족 질화물 반도체 채널층(550)과 재성장층(560)을 지탱(Support)하는 기판으로, 이러한 지지기판(510)은 고방열능(60W/mK 이상)을 가지고 그룹3족 질화물 반도체 버퍼층(540) 또는 그룹3족 질화물 반도체 채널층(550)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(510)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 4-4.8ppm(품질 의존)으로, 각각 고방열 지지기판(510)의 소재로 적합하다. 또한, 실리콘(Si) 또는 탄화실리콘(SiC) 지지기판(510)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
본딩층(530)은 지지기판(510)과 그룹3족 질화물 반도체 버퍼층(540)을 서로 접합시키는 것으로, 후술하는 강화층(520) 위에 배치되며, 영구성 접합 물질(Permanent Bonding Material)로 마련될 수 있다.
보다 상세하게, 본딩층(530)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo)과 같은 금속 또는 합금, 산화실리콘(SiOx), 질화실리콘(SiNx), 탄화질화실리콘 (SiCN), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN), 비정질 또는 다결정질 실리콘(Si), 산화아연(ZnO), C60(Fullerene)이나, 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다. 특히, 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN) 물질은 MOCVD 또는 ALD 등 화학증기증착(CVD) 공정을 이용하는 것이 바람직하다.
강화층(520)은 그룹3족 질화물 반도체 버퍼층(540)이 지지기판(510)에 보다 강하게 접합될 수 있도록 하고, 응축응력을 유발하는 것으로, 본딩층(530)의 상면 또는 하면에 접하도록 배치된다. 즉, 도 25에 도시된 바와 같이, 강화층(520)은 지지기판(510)과 본딩층(530) 사이 및/또는 그룹3족 질화물 반도체층과 본딩층(530) 사이에 배치될 수 있다.
이러한 강화층(520)은 보다 상세하게, 접합강화층(521)과 응축응력층(522)을 포함한다.
접합강화층(521)은 그룹3족 질화물 반도체 버퍼층(540)이 본딩층(530)을 통해 최종 지지기판(510) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합강화층(521)을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층(522)은 응축응력을 유발하는 층으로, 최종 지지기판(510)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층(521) 또는 응축응력층(522)이 생략될 수 있으며, 경우에 따라 강화층(520) 전체가 생략되어 지지기판(510)과 본딩층(530)이 직접 접할 수도 있다. 이러한 경우는 본딩층(530)으로 Si(또는 SiC) 지지기판의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하거나, 또는 질소 극성을 갖는 그룹3족 질화물 반도체 버퍼층(540) 표면에 상술한 접합강화층(521) 또는 응축응력층(522)이 성막 구비된 구조이다(미도시).
그룹3족 질화물 반도체 버퍼층(540)은 본딩층(530) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 그룹3족 질화물 반도체 버퍼층(540)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
이후, 그룹3족 질화물 반도체 버퍼층(540) 위에는 고품질의 그룹3족 질화물 반도체 채널층(550)이 재성장(Regrowth) 될 수 있으며, 그룹3족 질화물 반도체 채널층(550) 위에는 그룹3족 질화물 반도체 재성장층(560)이 연속공정으로 재성장(Regrowth) 될 수 있다. 이때, 재성장되는 재성장층(560)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
또한, 필요 시에 그룹3족 질화물 반도체 버퍼층(540) 위에 재성장시키는 그룹3족 질화물 반도체 채널층(550)과 배리어층(560) 사이에 채널층(550)의 에너지 밴드 갭(Energy Band Gap)보다 더 큰 에너지 밴드 갭을 갖는 그룹3족 질화물 반도체로 별도의 채널층을 성장 삽입할 수 있다(미도시).
지금부터는 첨부된 도면을 참조하여, 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S500)에 대해 상세히 설명한다.
도 19는 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 20은 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 19 및 도 20에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S500)은, 제1 단계(S501)와, 제2 단계(S502)와, 제3 단계(S503)와, 제4 단계(S504)와, 제5 단계(S505)와, 제6 단계(S506)와, 제7 단계(S507)와, 제8 단계(S508)와, 제9 단계(S509)와, 제10 단계(S510)와, 제11 단계(S511)와, 제12 단계(S512)와, 제13 단계(S513)를 포함한다.
제1 단계(S501)는 성장기판(G), 임시기판(T) 및 지지기판(510)을 준비하는 단계이다.
성장기판(G)은 그룹3족 질화물 반도체 채널층(550)이 성장 후에 레이저 빔(단일 파장 광)이 흡수없이 100% 투과(이론 상)되는 광학적으로 투명하고 고온 내열성을 갖는 기판으로, 사파이어(α-phase Al2O3), ScMgAlO4, 4H-SiC, 6H-SiC 등의 물질이 우선적으로 바람직하다. 또한, 성장기판(G)은 상부에 성장되는 그룹3족 질화물 반도체 박막 내부에 결정결함을 최소화하기 위해 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 갖는 것도 바람직하다.
지지기판(510)은 그룹3족 질화물 반도체 버퍼층(540) 및 그룹3족 질화물 반도체 버퍼층(540) 위에 재성장시킨 그룹3족 질화물 반도체 채널층(550)과 재성장층(560)을 지탱(Support)하는 기판으로, 이러한 지지기판(510)은 고방열능(60W/mK 이상)을 가지고 그룹3족 질화물 반도체 버퍼층(540) 또는 그룹3족 질화물 반도체 채널층(550)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(510)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 (4-4.8ppm; 품질 의존)으로, 각각 고방열 지지기판(110)의 소재로 적합하다. 또한, 실리콘(Si) 또는 탄화실리콘(SiC) 지지기판(510)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
임시기판(T)은 성장기판(G)과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 성장기판(G)과의 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 가장 바람직한 임시기판(T) 물질로는 그룹3족 질화물 반도체 성장기판(G)으로 사용되는 사파이어(Sapphire), 탄화실리콘(SiC) 또는 성장기판(G)과의 2ppm 이하의 차이를 갖도록 열팽창계수(CTE)가 조절된 유리(Glass)가 포함될 수 있다.
제2 단계(S502)는 성장기판(G) 위에 제1 희생층(N1)을 형성시킨 후, 제1 희생층(N1) 위에 고품질의 그룹3족 질화물 반도체 버퍼층(540)만을 단층 또는 다층으로 성장시키는 단계이다. 이때, 성장되는 그룹3족 질화물 반도체 버퍼층(540)은 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 그룹3족 질화물 반도체 버퍼층(540)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
제3 단계(S503)는 그룹3족 질화물 반도체 버퍼층(540) 위에 에피택시 보호층(P)을 형성시킨 후, 에피택시 보호층(P) 위에 제1 접착층(A1)을 형성시키는 단계이다. 제3 단계(S503)의 이하의 내용과, 제4 단계(S504) 내지 제6 단계(S506)의 내용은 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제7 단계(S507)는 제1 희생층(N1)을 식각하여 제거함으로써 그룹3족 질화물 반도체 버퍼층(540)을 노출시키는 단계이다. 제1 희생층(N1)이 제거된 그룹3족 질화물 반도체 버퍼층(540)의 하부 표면은 질소 극성을 갖는 표면(Nitrogen-polar Surface)으로서, 열-화학적 충격(Damage)을 받은 상태인데, 이는 후술하는 재성장층(560)을 통한 고품질의 그룹3족 질화물 반도체 박막을 얻는데 어려움을 초래한다. 이에 따라, 공기 중에 노출된 그룹3족 질화물 반도체 버퍼층(540)의 하부 표면이 잔류물을 완벽하게 제거한 파티클 제로(0) 상태의 표면을 갖도록 하는 것이 최종 지지기판(510)과 접합하는데 매우 중요하다.
한편, 경우에 따라 후속 공정에서 최종 지지기판(510)과의 접합력을 향상시키기 위해 그룹3족 질화물 반도체 버퍼층(540)에 규칙 또는 불규칙한 패터닝 공정을 도입하는 것이 바람직하며, 경우에 따라 후속 공정에서 최종 지지기판(510)과의 접촉면적을 향상시키기 위해 CMP 공정을 도입하는 것도 바람직하며, 경우에 따라 응축응력 유발을 통한 제품의 품질 개선을 위해 그룹3족 질화물 반도체 버퍼층(540)의 하부 표면 측에 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 등을 증착(성막)시키는 것도 바람직하다.
제8 단계(S508)는 그룹3족 질화물 반도체 버퍼층(540) 위에 제1 본딩층(B1)을 형성시키는 단계이다. 미도시 되었지만, 경우에 따라서는 질소 극성을 갖는 그룹3족 질화물 반도체 버퍼층(540) 표면에 제9 단계(S509)에서 설명하는 접합강화층(521) 또는 응축응력층(522)을 성막 도입시킬 수 있다.
제9 단계(S509)는 지지기판(510) 위에 강화층(520)을 형성시킨 후, 강화층(520) 위에 제2 본딩층(B2)을 형성시키는 단계이다. 여기서 강화층(520)은 접합강화층(521)과 응축응력층(522)을 포함하는데, 이하의 내용은 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제10 단계(S510)는 임시기판(T)을 분리시키기 위해 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시켜 본딩층(530)을 형성시키는 단계이다. 즉, 제10 단계(S510)는 제1 본딩층(B1)이 형성(성막)된 그룹3족 질화물 반도체 버퍼층(540)과 임시기판(T)을 뒤집어서 제2 본딩층(B2)이 형성된 지지기판(510)에 300℃ 미만의 온도에서 가압하여 접합시키는 단계이다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 발생으로 에피택시 웨이퍼 휨이 발생하지만, 본 발명의 임시기판(T)에 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(Stress-relieved) 상태로 웨이퍼 휨이 거의 제로(0)로 최소화될 수 있다. 이때, 접합 공정 온도를 상온(Room Temperature) 근처로 설정하고 공정하는 것이 스트레스를 최소화할 수 있어 웨이퍼 휨을 보다 최소화할 수 있다.
제11 단계(S511) 내지 제12 단계(S512)는 상술한 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 것과 동일하므로, 중복 설명은 생략한다.
제13 단계(S513)는 그룹3족 질화물 반도체 버퍼층(540) 위에 고품질의 그룹3족 질화물 반도체 채널층(550)을 재성장시키고, 그룹3족 질화물 반도체 채널층(550) 위에 고품질의 그룹3족 질화물 반도체 재성장층(560)을 재성장시키는 단계이다. 이때, 재성장되는 재성장층(560)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(600)에 대해 상세히 설명한다.
도 21은 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿을 도시한 것이고, 도 22는 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿에 재성장층이 재성장된 것을 도시한 것이다.
도 21 및 도 22에 도시된 바와 같이, 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿(600)은, 지지기판(610)과, 강화층(620)과, 본딩층(630)과, 제2 그룹3족 질화물 반도체 버퍼층(650)을 포함한다. 이때, 적용되는 전력반도체 소자의 종류와 성장기판(G)에 따라 각 층의 형성과 두께는 달라질 수 있다.
지지기판(610)은 제2 그룹3족 질화물 반도체 버퍼층(650) 및 그룹3족 질화물 반도체 버퍼층 위에 재성장시킨 제1 그룹3족 질화물 반도체 버퍼층(640), 그룹3족 질화물 반도체 채널층(660) 또는 재성장층(670)을 지탱(Support)하는 기판으로, 이러한 지지기판(610)은 고방열능(60W/mK 이상)을 가지고 제2 그룹3족 질화물 반도체 버퍼층(650)과 열팽창계수(CTE, ppm)가 동등(GaN CTE~5.6ppm)하거나 미만의 물질로 형성될 수 있으며, 다결정질 또는 단결정질 미세구조로 형성될 수 있다.
보다 상세하게, 지지기판(610)은 실리콘(Si) 및 탄화실리콘(SiC)을 포함하는 물질 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 여기서 실리콘(Si)의 방열능은 149W/mK, 탄화실리콘(SiC)의 방열능은 300~450W/mK이며, 실리콘(Si)의 열팽창계수는 2.6ppm, 탄화실리콘(SiC)의 열팽창계수는 4-4.8ppm(품질 의존)으로, 각각 고방열 지지기판(610)의 소재로 적합하다. 또한, 실리콘(Si) 또는 탄화실리콘(SiC) 지지기판(610)은 단결정질 미세조직 웨이퍼보다는 고온 소결(Sintering) 공정을 거친 다결정질(Polycrystalline) 미세조직체로 형성되는 것이 바람직하며, 이에 따르면 원가 경쟁력을 확보할 수 있는 이점이 있다.
본딩층(630)은 지지기판(610)과 제2 그룹3족 질화물 반도체 버퍼층(650)을 서로 접합시키는 것으로, 후술하는 강화층(620) 위에 배치되며, 영구성 접합 물질(Permanent Bonding Material)로 마련될 수 있다.
보다 상세하게, 본딩층(630)은 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo)과 같은 금속 또는 합금, 산화실리콘(SiOx), 질화실리콘(SiNx), 탄화질화실리콘 (SiCN), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN), 비정질 또는 다결정질 실리콘(Si), 산화아연(ZnO), C60(Fullerene)이나, 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다. 특히, 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화인듐(InN) 물질은 MOCVD 또는 ALD 등 화학증기증착(CVD) 공정을 이용하는 것이 바람직하다.
강화층(620)은 제2 그룹3족 질화물 반도체 버퍼층(650)이 지지기판(610)에 보다 강하게 접합될 수 있도록 하고, 응축응력을 유발하는 것으로, 본딩층(630)의 상면 또는 하면에 접하도록 배치된다. 즉, 도 25에 도시된 바와 같이, 강화층(620)은 지지기판(610)과 본딩층(630) 사이 및/또는 그룹3족 질화물 반도체층과 본딩층(630) 사이에 배치될 수 있다.
이러한 강화층(620)은 보다 상세하게, 접합강화층(621)과 응축응력층(622)을 포함한다.
접합강화층(621)은 제2 그룹3족 질화물 반도체 버퍼층(650)이 본딩층(630)을 통해 최종 지지기판(610) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합강화층(621)을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층(622)은 응축응력을 유발하는 층으로, 최종 지지기판(610)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 질화산화알루미늄(AlNO, 4.6-6.8ppm; AlN & Al2O3 함량비 의존), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층(621) 또는 응축응력층(622)이 생략될 수 있으며, 경우에 따라 강화층(620) 전체가 생략되어 지지기판(610)과 본딩층(630)이 직접 접할 수도 있다. 이러한 경우는 본딩층(630)으로 Si(또는 SiC) 지지기판의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하거나, 또는 질소 극성을 갖는 제2 그룹3족 질화물 반도체 버퍼층(650) 표면에 상술한 접합강화층(621) 또는 응축응력층(622)이 성막 구비된 구조이다 (미도시).
제2 그룹3족 질화물 반도체 버퍼층(650)은 본딩층(630) 위에 배치되는 것으로, 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 제2 그룹3족 질화물 반도체 버퍼층(650)은 별도의 철(Fe) 또는 탄소(C) 등의 도핑(Doping) 없이도 누설전류에 대하여 고저항성 특성을 가진 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 이들 중 하나 이상의 물질로 구성될 수 있다.
이후, 제2 그룹3족 질화물 반도체 버퍼층(650) 위에는 고품질의 그룹3족 질화물 반도체 채널층(660)이 재성장될 수 있으며, 그룹3족 질화물 반도체 채널층(660) 위에는 그룹3족 질화물 반도체 재성장층(670)이 재성장될 수 있다. 이때, 재성장되는 재성장층(670)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
또는, 제2 그룹3족 질화물 반도체 버퍼층(650) 위에는 고품질의 제1 그룹3족 질화물 반도체 버퍼층(640)이 재성장될 수 있으며, 제1 그룹3족 질화물 반도체 버퍼층(640) 위에 그룹3족 질화물 반도체 채널층(660)이 재성장된 후, 그룹3족 질화물 반도체 채널층(660) 위에 그룹3족 질화물 반도체 재성장층(670)이 재성장될 수 있다. 이때, 제1 그룹3족 질화물 반도체 버퍼층(640)은 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 제1 그룹3족 질화물 반도체 버퍼층(640)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S600)에 대해 상세히 설명한다.
도 23은 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 24는 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 23 및 도 24에 도시된 바와 같이, 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S600)은, 제1 단계(S601)와, 제2 단계(S602)와, 제3 단계(S603)와, 제4 단계(S604)와, 제5 단계(S605)와, 제6 단계(S606)와, 제7 단계(S607)와, 제8 단계(S608)와, 제9 단계(S609)와, 제10 단계(S610)와, 제11 단계(S611)와, 제12 단계(S612)와, 제13 단계(S613)를 포함한다.
제1 단계(S601)는 성장기판(G), 임시기판(T) 및 지지기판(610)을 준비하는 단계이다. 이하의 내용은 상술한 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S500)의 것과 동일하므로, 중복 설명은 생략한다.
제2 단계(S602)는 성장기판(G) 위에 제1 희생층(N1)을 형성시킨 후, 제1 희생층(N1) 위에 고품질의 제2 그룹3족 질화물 반도체 버퍼층(650)만을 단층 또는 다층으로 성장시키는 단계이다. 이때, 성장되는 제2 그룹3족 질화물 반도체 버퍼층(650)은 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 제2 그룹3족 질화물 반도체 버퍼층(650)은 별도의 철(Fe) 또는 탄소(C) 등의 도핑(Doping) 없이도 누설전류에 대하여 고저항성 특성을 가진 질화알루미늄(AlN) 물질로 구성될 수 있다.
제3 단계(S603) 내지 제12 단계(S612)의 내용은 상술한 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법(S500)의 것과 동일하므로, 중복 설명은 생략한다.
제13 단계(S613)는 제1 그룹3족 질화물 반도체 버퍼층(640) 위에 고품질의 그룹3족 질화물 반도체층을 재성장시키는 단계이다.
구체적으로 제13 단계(S613)에서는 1) 그룹3족 질화물 반도체 버퍼층 위에 그룹3족 질화물 반도체 채널층(660)을 바로 재성장시키거나, 2) 질화알루미늄(AlN)으로 구성된 그룹3족 질화물 반도체 버퍼층 위에 새로운 제1 그룹3족 질화물 반도체 버퍼층(640)을 재성장 시킨 후 그룹3족 질화물 반도체 채널층(660)을 재성장시킬 수 있고, 이후 그룹3족 질화물 반도체 채널층(660) 위에 고품질의 그룹3족 질화물 반도체 재성장층(670)을 재성장시킬 수 있다. 이때, 제1 그룹3족 질화물 반도체 버퍼층(650)은 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 본 실시예의 제1 그룹3족 질화물 반도체 버퍼층(640)은 누설전류에 대하여 고저항성 특성을 가진 질화갈륨(GaN) 물질로 구성될 수 있으며, 필요에 따라 저항성을 높일 수 있도록 철(Fe), 탄소(C) 등이 도핑(Doping)될 수 있다.
또한, 재성장되는 재성장층(670)은 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)일 수 있으며, 이에 한정되지 않고 p형 질화물 반도체 인젝션층(p-type Nitride Semiconductor Injection Layer) 또는 질화실리콘 패시베이션층(SiN Passivation Layer) 등을 포함한 통상적인 그룹3족 질화물 반도체 HEMT 소자의 구조를 모두 포함할 수 있다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
110 : 지지기판
120 : 강화층
121 : 접합강화층
122 : 응축응력층
130 : 본딩층
140 : 그룹3족 질화물 반도체 버퍼층
150 : 그룹3족 질화물 반도체 채널층
160 : 재성장층
G : 성장기판
T : 임시기판
N1 : 제1 희생층
N2 : 제2 희생층
P : 에피택시 보호층
A1 : 제1 접착층
A2 : 제2 접착층
A : 접착층
B1 : 제1 본딩층
B2 : 제2 본딩층
200 : 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
210 : 지지기판
220 : 강화층
221 : 접합강화층
222 : 응축응력층
230 : 본딩층
240 : 그룹3족 질화물 반도체 버퍼층
250 : 그룹3족 질화물 반도체 채널층
260 : 재성장층
300 : 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
310 : 지지기판
320 : 강화층
321 : 접합강화층
322 : 응축응력층
330 : 본딩층
340 : 제1 그룹3족 질화물 반도체 버퍼층
350 : 제2 그룹3족 질화물 반도체 버퍼층
360 : 그룹3족 질화물 반도체 채널층
370 : 재성장층
400 : 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
410 : 지지기판
420 : 강화층
421 : 접합강화층
422 : 응축응력층
430 : 본딩층
440 : 제1 그룹3족 질화물 반도체 버퍼층
450 : 제2 그룹3족 질화물 반도체 버퍼층
460 : 그룹3족 질화물 반도체 채널층
470 : 재성장층
500 : 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
510 : 지지기판
520 : 강화층
521 : 접합강화층
522 : 응축응력층
530 : 본딩층
540 : 그룹3족 질화물 반도체 버퍼층
550 : 그룹3족 질화물 반도체 채널층
560 : 재성장층
600 : 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
610 : 지지기판
620 : 강화층
621 : 접합강화층
622 : 응축응력층
630 : 본딩층
640 : 제1 그룹3족 질화물 반도체 버퍼층
650 : 제2 그룹3족 질화물 반도체 버퍼층
660 : 그룹3족 질화물 반도체 채널층
670 : 재성장층
S100 : 본 발명의 제1 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법
S200 : 본 발명의 제2 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법
S300 : 본 발명의 제3 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법
S400 : 본 발명의 제4 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법
S500 : 본 발명의 제5 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법
S600 : 본 발명의 제6 실시예에 따른 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법

Claims (26)

  1. 지지기판;
    상기 지지기판 위에 배치되는 본딩층;
    상기 본딩층 위에 배치되는 그룹3족 질화물 반도체 채널층; 및
    상기 본딩층의 상면 또는 하면에 접하도록 배치되며, 상기 본딩층의 접합력을 강화하고 응축응력을 유발하는 강화층을 포함하고,
    상기 강화층은,
    상기 본딩층의 접합력을 강화하는 접합강화층과, 응축응력을 유발하는 응축응력층을 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  2. 청구항 1에 있어서,
    상기 본딩층과 상기 그룹3족 질화물 반도체 채널층 사이에 배치되는 그룹3족 질화물 반도체 버퍼층을 더 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  3. 청구항 2에 있어서,
    상기 그룹3족 질화물 반도체 버퍼층은,
    질화갈륨(GaN) 물질계를 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  4. 청구항 2에 있어서,
    상기 그룹3족 질화물 반도체 버퍼층은,
    질화알루미늄(AlN) 물질계를 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  5. 청구항 2에 있어서,
    상기 그룹3족 질화물 반도체 버퍼층은,
    상기 본딩층 위에 배치되는 제2 그룹3족 질화물 반도체 버퍼층과, 상기 제2 그룹3족 질화물 반도체 버퍼층 위에 배치되는 제1 그룹3족 질화물 반도체 버퍼층을 포함하고,
    상기 제1 그룹3족 질화물 반도체 버퍼층은,
    질화갈륨(GaN) 물질계를 포함하고,
    상기 제2 그룹3족 질화물 반도체 버퍼층은,
    질화알루미늄(AlN) 물질계를 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 그룹3족 질화물 반도체 채널층 위에 배치되는 재성장층을 더 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  8. 지지기판;
    상기 지지기판 위에 배치되는 본딩층;
    상기 본딩층 위에 배치되는 그룹3족 질화물 반도체 버퍼층; 및
    상기 본딩층의 상면 또는 하면에 접하도록 배치되며, 상기 본딩층의 접합력을 강화하고 응축응력을 유발하는 강화층을 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  9. 청구항 8에 있어서,
    상기 그룹3족 질화물 반도체 버퍼층은,
    질화갈륨(GaN) 물질계를 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  10. 청구항 8에 있어서,
    상기 그룹3족 질화물 반도체 버퍼층은,
    질화알루미늄(AlN) 물질계를 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  11. 청구항 8에 있어서,
    상기 강화층은,
    상기 본딩층의 접합력을 강화하는 접합강화층과, 응축응력을 유발하는 응축응력층을 포함하는, 전력반도체 소자용 그룹3족 질화물 반도체 템플릿.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020220124414A 2022-07-22 2022-09-29 전력반도체 소자용 그룹3족 질화물 반도체 템플릿 KR102615809B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230016614A KR102627780B1 (ko) 2022-07-22 2023-02-08 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법
PCT/KR2023/012453 WO2024043676A1 (ko) 2022-08-23 2023-08-23 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 반도체 템플릿

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220090692 2022-07-22
KR1020220090692 2022-07-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230016614A Division KR102627780B1 (ko) 2022-07-22 2023-02-08 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법

Publications (1)

Publication Number Publication Date
KR102615809B1 true KR102615809B1 (ko) 2023-12-20

Family

ID=89376764

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220124414A KR102615809B1 (ko) 2022-07-22 2022-09-29 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
KR1020230016614A KR102627780B1 (ko) 2022-07-22 2023-02-08 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230016614A KR102627780B1 (ko) 2022-07-22 2023-02-08 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법

Country Status (1)

Country Link
KR (2) KR102615809B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050016184A (ko) * 2003-08-08 2005-02-21 스미토모덴키고교가부시키가이샤 반도체 발광소자 및 그 제조방법
KR100930639B1 (ko) * 2004-09-13 2009-12-09 피코기가 인터내셔널 합금 무질서가 없는 ｈｅｍｔ 압전 구조물
KR20160009102A (ko) * 2011-09-29 2016-01-25 마누티우스 아이피, 인크. 변위 밀도를 유지하는 버퍼층을 가진 반도체 소자
KR102122846B1 (ko) 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR20220058523A (ko) * 2020-04-02 2022-05-09 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법
KR20220098580A (ko) * 2021-01-04 2022-07-12 한국과학기술원 스트레인드 채널 성장 구조, 및 그를 이용한 스트레인드 채널 및 소자 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090115631A (ko) * 2008-05-02 2009-11-05 송준오 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101499954B1 (ko) * 2008-05-05 2015-03-06 엘지이노텍 주식회사 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2019153603A (ja) * 2016-07-19 2019-09-12 三菱電機株式会社 半導体基板及びその製造方法
KR102360514B1 (ko) * 2020-04-14 2022-02-11 웨이브로드 주식회사 반도체 발광소자
KR102465730B1 (ko) * 2020-03-06 2022-11-14 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR102457270B1 (ko) * 2020-05-08 2022-10-21 웨이브로드 주식회사 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050016184A (ko) * 2003-08-08 2005-02-21 스미토모덴키고교가부시키가이샤 반도체 발광소자 및 그 제조방법
KR100930639B1 (ko) * 2004-09-13 2009-12-09 피코기가 인터내셔널 합금 무질서가 없는 ｈｅｍｔ 압전 구조물
KR20160009102A (ko) * 2011-09-29 2016-01-25 마누티우스 아이피, 인크. 변위 밀도를 유지하는 버퍼층을 가진 반도체 소자
KR102122846B1 (ko) 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR20220058523A (ko) * 2020-04-02 2022-05-09 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법
KR20220098580A (ko) * 2021-01-04 2022-07-12 한국과학기술원 스트레인드 채널 성장 구조, 및 그를 이용한 스트레인드 채널 및 소자 제조 방법

Also Published As

Publication number Publication date
KR102627780B1 (ko) 2024-01-23

Similar Documents

Publication Publication Date Title
KR102403038B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
US8481376B2 (en) Group III nitride semiconductor devices with silicon nitride layers and methods of manufacturing such devices
JP4530171B2 (ja) 半導体装置
TWI433240B (zh) 具有自我對準耐高溫接點之半導體元件及其製造方法
US20140239307A1 (en) REO GATE DIELECTRIC FOR III-N DEVICE ON Si SUBSTRATE
CN108198855B (zh) 半导体元件、半导体基底及其形成方法
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
US9431526B2 (en) Heterostructure with carrier concentration enhanced by single crystal REO induced strains
WO2019194042A1 (ja) トランジスタの製造方法
KR102615809B1 (ko) 전력반도체 소자용 그룹3족 질화물 반도체 템플릿
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102607671B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102597905B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102615811B1 (ko) 케미컬 리프트 오프 기법을 이용한 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102649705B1 (ko) 본딩층의 품질이 개선된 그룹3족 질화물 반도체 템플릿의 제조 방법
KR102681487B1 (ko) 그룹3족 질화물 전력반도체 소자의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 전력반도체 소자
KR102615808B1 (ko) 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿
KR102671381B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿
KR102615810B1 (ko) 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법
KR20240030199A (ko) 그룹3족 질화물 전력반도체 소자의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 전력반도체 소자
KR102621470B1 (ko) 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법
KR20240061586A (ko) 반도체 성장용 템플릿을 이용한 전력반도체 소자 제조 방법
KR102675554B1 (ko) 그룹3족 질화물 반도체 소자용 템플릿
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant