KR101125327B1 - 반도체 소자 및 반도체 결정 성장 방법 - Google Patents

반도체 소자 및 반도체 결정 성장 방법 Download PDF

Info

Publication number
KR101125327B1
KR101125327B1 KR1020110007518A KR20110007518A KR101125327B1 KR 101125327 B1 KR101125327 B1 KR 101125327B1 KR 1020110007518 A KR1020110007518 A KR 1020110007518A KR 20110007518 A KR20110007518 A KR 20110007518A KR 101125327 B1 KR101125327 B1 KR 101125327B1
Authority
KR
South Korea
Prior art keywords
pattern
buffer layer
forming
silicon carbide
layer
Prior art date
Application number
KR1020110007518A
Other languages
English (en)
Inventor
김무성
김범섭
손창현
조영득
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110007518A priority Critical patent/KR101125327B1/ko
Priority to CN201280015140.5A priority patent/CN103443902B/zh
Priority to PCT/KR2012/000571 priority patent/WO2012102539A2/en
Priority to JP2013551899A priority patent/JP6054884B2/ja
Priority to US13/981,750 priority patent/US9269776B2/en
Priority to EP12739653.9A priority patent/EP2668662B1/en
Application granted granted Critical
Publication of KR101125327B1 publication Critical patent/KR101125327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Abstract

실시예에 따른 반도체 소자는, 베이스 기판; 및 상기 베이스 기판 상에 형성되는 패턴; 상기 베이스 기판에 형성되는 버퍼층; 및 상기 버퍼층에 형성되는 에피층을 포함하고, 상기 패턴은 자가 형성(self-assembled) 패턴이다.

Description

반도체 소자 및 반도체 결정 성장 방법{SEMICONDUCTOR DEVICE AND METHOD FOR GROWING SEMICONDUCTOR CRYSTAL}
본 기재는 반도체 소자 및 반도체 결정 성장 방법에 관한 것이다.
반도체 소자를 지지하는 반도체 소자에 있어서, 기판 위에 성장되는 반도체층의 결정 결함을 줄이고 반도체층의 결정성을 향상시키는 것이 반도체 소자의 효율 및 특성 향상을 위한 가장 큰 연구 과제이다.
결정 성장 과정에서 전위 결함을 줄이기 위하여 버퍼층을 형성하는데, 이 버퍼층을 위해 마스크 형성, 식각 등을 이용하여 패턴을 기판 표면에 형성시키는 단계 또는 재성장 공정 단계 등이 더 필요하다.
따라서 이러한 추가적인 공정으로 인해 공정이 복잡하고 비용이 상승하며 기판 표면의 품질이 악화되는 등의 문제점이 있다.
실시예는 공정 비용을 절감하고 기판 표면의 품질을 높일 수 있는 반도체 소자 및 고효율의 반도체 결정 성장 방법을 제공하고자 한다.
실시예에 따른 반도체 소자는, 베이스 기판; 및 상기 베이스 기판 상에 형성되는 패턴; 상기 베이스 기판에 형성되는 버퍼층; 및 상기 버퍼층에 형성되는 에피층을 포함하고, 상기 패턴은 자가 형성(self-assembled) 패턴이다.
실시예에 따른 반도체 결정 성장 방법은, 탄화규소 기판을 세정하는 단계; 상기 탄화규소 기판에 자가 형성(self-assembled)에 의하여 패턴을 형성하는 단계; 상기 탄화규소 기판에 버퍼층을 형성하는 단계; 및 상기 버퍼층에 에피층을 형성하는 단계를 포함한다.
실시예에 따른 반도체 소자에서는 탄화규소 기판 상에 자가 형성되는 미세 패턴을 형성시키고 이러한 미세 패턴을 이용하여 전위 결함을 억제하기 위한 버퍼층을 형성한다. 이에 따라 패터닝 공정 또는 재성장 공정 단계와 같은 추가적인 공정단계를 줄임으로써 공정 비용을 절감할 수 있다.
한편, 실시예에 따른 반도체 결정 성장 방법에서는, 버퍼층 형성 시 추가적인 공정으로 인해 기판 표면에 주는 손상을 줄일 수 있어 반도체층의 결정성을 향상시킬 수 있다. 이로써 신뢰성을 확보할 수 있는 고품질의 반도체층을 형성할 수 있다.
도 1은 실시예에 따른 반도체 소자의 단면도이다.
도 2 내지 도 7은 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 단면도들이다.
도 8 및 도 9는 반도체 소자의 단면도들이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1을 참조하여 실시예에 따른 반도체 소자를 상세하게 설명한다. 도 1은 실시예에 따른 반도체 소자의 단면도이다.
도 1을 참조하면, 실시예에 따른 반도체 소자는 베이스 기판(10)에 패턴(20), 버퍼층(30), 에피층(40)이 형성될 수 있다.
베이스 기판(10)은 탄화규소를 포함한다. 탄화규소는, 밴드갭이 크고 열전도율은 실리콘에 비하여 큰 한편, 캐리어의 이동도는 실리콘과 같은 정도로 크고, 전자의 포화 드리프트(drift) 속도 및 내압도 크다. 이 때문에, 고효율화, 고내압화 및 대용량화가 요구되는 반도체 소자에의 적용이 기대되는 물질이다.
이러한 베이스 기판(10)에 자가 형성(self-assembled)된 패턴(20)이 성장한다. 자가 형성이란, 분자들이 제각각 인위적인 조작 없이, 자발적으로 개개의 구성요소가 질서정연한 구조를 이루는 현상을 말한다. 탄화규소를 포함하는 베이스 기판(10)에 탄소 화합물 기체를 노출시켰을 때 탄소들의 반응으로 나노 스케일(nano scale)의 자가 형성된 패턴(20)이 성장한다.
패턴은(20) 베이스 기판(10)으로부터 자가 형성된 것이므로, 이 패턴(20)은 베이스 기판(10)과 같은 물질인 탄화규소를 포함한다. 패턴(20)은 베이스 기판(10)과 수직하여 돌출된 형상일 수 있다. 일례로 패턴(20)은 타원뿔 형상일 수 있다.
패턴(20)은 타원뿔의 직경 중 장축이 10 nm 내지 30 nm 이고, 높이가 100 nm 이하로 형성될 수 있다. 패턴(20)의 장축이 30 nm 이상일 경우 패턴(20)끼리 서로 뭉칠 수 있으므로 10 nm 내지 30 nm의 크기로 형성되었을 때 자가 형성 분위기를 제거하여 그 크기를 제한할 수 있다.
이어서, 베이스 기판(10)에 버퍼층(30)이 형성된다. 버퍼층(30)은 이 위에 형성되는 반도체층인 에피층(40)의 전위 결함을 억제하는 역할을 한다. 즉, 버퍼층(30)은 대체로 에피층(40)과 동종 물질로 이루어져 베이스 기판(10)과 에피층(40)과의 격자 상수 불일치와 열 챙창 계수의 차이로 인한 결정 결함 발생을 방지한다.
본 실시예에서 버퍼층(30)은 측면 성장 방법(epitaxial lateral over growth, ELOG)을 통해 형성된다. 이러한 측면 성장 방법은 통상의 유기금속 기상증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 분자빔 성장법(Molecular Beam Epitaxy, MBE) 등의 공정을 이용할 수 있다. 유기금속 기상증착법이란 챔버 안에서 가열된 기판 표면에 증기압이 높은 금속 유기 화합물 증기를 보내어 원하는 박막을 성장시키는 방법으로 증착속도가 빨라서 공정시간을 단축시킬 수 있는 장접이 있다. 분자빔 성장법이란, 다양한 성장 재료들을 분자 형태로 쏘아서 증착시킴으로써 원하는 물질을 기판 위에 쌓는 방법으로 성장 속도는 느리지만 품질이 우수하다는 장점이 있다. 그러나 실시예가 이에 한정되는 것은 아니므로 다양한 성장 방법에 의해 버퍼층(30)이 형성될 수 있다.
버퍼층(30)이 패턴(20) 사이에서 측면으로 성장한다. 따라서, 버퍼층(30)은 패턴(20) 사이에 노출된 베이스 기판(10)의 일면에만 수평 방향으로 형성되며, 패턴(20) 사이의 공간을 메우면서 형성될 수 있다.
버퍼층(30)은 수평 방향을 따라 성장되므로, 통상의 성장방식과 달리, 수직 방향으로 진행되는 결함을 크게 감소시킬 수 있다.
따라서, 이러한 버퍼층(30)을 형성함에 있어서 추가적인 식각 등의 패터닝 공정 또는 재성장 공정 단계를 생략할 수 있고, 동시에 공정비용 절감 및 기판 표면의 품질을 높일 수 있다.
본 실시예에 따른 반도체 소자는 수직형 반도체 소자 및 수평형 반도체 소자에 모두에 적용되어 고품질의 에피층(40)을 제공함으로써 고효율의 반도체 소자를 이룰 수 있다.
이하, 도 2 내지 도 7을 참조하여 실시예에 따른 반도체 결정 성장 방법을 상세하게 설명한다. 명확하고 간략한 설명을 위하여 이미 설명한 내용에 대해서는 상세한 설명을 생략한다.
도 2 내지 도 7은 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 단면도들이다. 먼저, 도 2 및 도 3을 참조하면, 제1 챔버(chamber)(도시하지 않음, 이하 동일) 내에서 탄화규소 기판(10)을 세정한다. 이때, 제1 챔버 내에서 메탄, 에탄, 프로펜, 플로로메탄 및 하이드로플로로카본의 탄소화합물 기체 중 하나의 기체를 포함하는 분위기를 형성한다.
또한, 제1 챔버 내에서 30 % 이상의 습도를 유지한다. 습도가 이보다 낮아 건조한 분위기가 유지되면 자가 형성되는 패턴(20)의 모양이 흐트러지거나 패턴(20)의 장축이 10 nm 내지 30 nm 이고, 높이가 100 nm 이하의 모양이 형성되지 않을 수 있다. 이러한 모양의 패턴(20)은 자가 형성하는 단계에서 20분 내지 30분의 시간을 유지함으로써 형성될 수 있다.
이어서, 도 4 및 도 5를 참조하면, 버퍼층(30)이 제2 챔버(도시하지 않음, 이하 동일) 내에서 측면 성장 방법으로 형성된다. 즉, 버퍼층(30)이 화살표 방향으로 측면 성장하여 패턴(20) 사이를 메울 수 있다. 이때, 제2 챔버 내에서 1600 oC 이상의 온도와 에탄, 메탄, 프로판 및 수소 기체를 포함하는 분위기에서 버퍼층(30)이 형성될 수 있다.
이어서, 도 6 및 도 7을 참조하면, 에피층(40)이 제2 챔버 내에서 에피 성장 방법으로 형성된다. 즉, 에피층(40)이 화살표 방향으로 수직 성장하여 결정성이 양호하고 결함 밀도가 크게 낮은 고품질의 에피층(40)을 형성할 수 있다. 이때 에피층(40)은 버퍼층(30)을 형성할 때와 같은 분위기인 제2 챔버 내에서 계속 성장시킬 수 있다.
도면에 도시하지 않았으나, 이러한 에피층(40)에 불순물을 주입하여 채널 영역(미도시)을 형성할 수 있다.
에피층(40)은 에피 성장 방법(epitaxial growth)을 통해 형성된다. 에피 성장 방법이란 단결정 기판 위에 새로운 층을 적층하여 단결정층을 형성하는 방법으로 이때, 기판의 물질과 적층된 물질이 같은 경우 호모에피택시(homoepitaxy)라 한다. 본 실시예에서는 탄화규소를 포함하는 버퍼층(30)에 동일한 물질을 포함하는 에피층(40)이 형성되는 호모에피택시이다.
에피층(40) 성장 시, 버퍼층(30)을 형성할 때의 분위기를 유지하면 버퍼층(30)의 수직 방향으로 결정성장이 진행되어 두꺼운 결정이 이루어진다. 에피층(40)은 탄화규소를 포함하여 탄화규소 기판(10)과 동종물질로 형성되기 때문에 결정의 질을 향상시킬 수 있다. 또한, 버퍼층(30)을 통해 전파되는 전위를 감소시킴으로써 결정결함으로 인한 누설전류도 크게 감소시킬 수 있다.
도 7에서 도시하지 않았으나 이러한 에피층(40)에 후막 반도체 성장층이 더 형성될 수 있다.
이하 도 8 및 도 9를 참조하여, 수직형 반도체 소자 및 수평형 반도체 소자의 구조를 설명한다. 도 8 및 도 9는 반도체 소자의 단면도들이다.
도 8에 도시한 바와 같이, 기판(10)의 하면 및 에피층(40)의 상면에 전극(50a, 60a)을 형성할 수 있다.
이러한 전극(50a, 60a)은 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 아연(Zn) 등의 금속 물질 또는 이들의 합금 중 적어도 하나를 포함할 수 있고, 진공 증착법 등의 방법으로 형성될 수 있다.
이어서, 도 9에 도시한 반도체 소자는 수평형 반도체 소자이다.
도 2 내지 도 7에서 설명한 바와 같이, 탄화규소 기판(10)에 패턴(20), 버퍼층(30) 및 결함이 최소화되는 에피층(40)이 형성된다. 이어서, 도 9에서와 같이 전극(50b, 60b)이 형성된다. 이러한 전극(50b, 60b)은 에피층(40)의 상면에 거의 수평으로 배열되는 수평 구조를 취하게 된다.
그러나 실시예가 이에 한정되는 것은 아니므로 반도체 결정 성장 방법을 이용하여 다양한 반도체 소자에 적용할 수 있음은 물론이다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 베이스 기판(탄화규소 기판)
20: 패턴
30: 버퍼층
40: 에피층

Claims (14)

  1. 베이스 기판;
    상기 베이스 기판 상에 형성되는 패턴;
    상기 베이스 기판에 형성되는 버퍼층; 및
    상기 버퍼층에 형성되는 에피층을 포함하고,
    상기 패턴은 자가 형성(self-assembled) 패턴인 반도체 소자.
  2. 제1항에 있어서,
    상기 베이스 기판 및 상기 패턴은 탄화규소를 포함하는 반도체 소자.
  3. 제1항에 있어서,
    상기 패턴은 상기 베이스 기판과 수직하여 돌출된 형상인 반도체 소자.
  4. 제3항에 있어서,
    상기 돌출된 형상은 타원뿔 형상인 반도체 소자.
  5. 제4항에 있어서,
    상기 타원뿔의 직경 중 장축이 10 nm 내지 30 nm 이고, 높이가 100 nm 이하인 반도체 소자.
  6. 제1항에 있어서,
    상기 버퍼층은 상기 패턴 사이에 노출된 기판 면에만 형성되는 반도체 소자.
  7. 제6항에 있어서,
    상기 버퍼층은 탄화규소를 포함하는 반도체 소자.
  8. 탄화규소 기판을 세정하는 단계;
    상기 탄화규소 기판에 자가 형성(self-assembled)에 의하여 패턴을 형성하는 단계;
    상기 탄화규소 기판에 버퍼층을 형성하는 단계; 및
    상기 버퍼층에 에피층을 형성하는 단계
    를 포함하는 반도체 결정 성장 방법.
  9. 제8항에 있어서,
    상기 탄화규소 기판을 세정하는 단계 및 상기 패턴을 형성하는 단계는 메탄, 에탄, 프로펜, 플로로메탄 및 하이드로플로로카본의 탄소 화합물 기체로 이루어진 군에서 선택되는 기체를 적어도 하나 포함하는 분위기에서 이루어지는 반도체 결정 성장 방법.
  10. 제9항에 있어서,
    상기 패턴을 형성하는 단계는 30 % 이상의 습도에서 이루어지는 반도체 결정 성장 방법.
  11. 제10항에 있어서,
    상기 패턴을 형성하는 단계는 20분 내지 30분의 시간을 유지하는 반도체 결정 성장 방법.
  12. 제8항에 있어서,
    상기 버퍼층을 형성하는 단계는 측면 성장 방법(Epitaxy Lateral Over Growth, ELOG)에 의해 수행되는 반도체 결정 성장 방법.
  13. 제12항에 있어서,
    상기 에피층을 형성하는 단계는 에피 성장 방법(Epitaxial Growth)에 의해 수행되는 반도체 결정 성장 방법.
  14. 제13항에 있어서,
    상기 버퍼층 및 상기 에피층을 형성하는 단계는 1600 oC 이상의 온도와 에탄, 메탄, 프로판 및 수소 기체를 포함하는 분위기에 의해 수행되는 반도체 결정 성장 방법.
KR1020110007518A 2011-01-25 2011-01-25 반도체 소자 및 반도체 결정 성장 방법 KR101125327B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110007518A KR101125327B1 (ko) 2011-01-25 2011-01-25 반도체 소자 및 반도체 결정 성장 방법
CN201280015140.5A CN103443902B (zh) 2011-01-25 2012-01-20 用于生长半导体晶体的半导体设备和方法
PCT/KR2012/000571 WO2012102539A2 (en) 2011-01-25 2012-01-20 Semiconductor device and method for growing semiconductor crystal
JP2013551899A JP6054884B2 (ja) 2011-01-25 2012-01-20 半導体素子及び半導体結晶成長法
US13/981,750 US9269776B2 (en) 2011-01-25 2012-01-20 Semiconductor device and method for growing semiconductor crystal
EP12739653.9A EP2668662B1 (en) 2011-01-25 2012-01-20 Semiconductor device and method for growing semiconductor crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110007518A KR101125327B1 (ko) 2011-01-25 2011-01-25 반도체 소자 및 반도체 결정 성장 방법

Publications (1)

Publication Number Publication Date
KR101125327B1 true KR101125327B1 (ko) 2012-03-27

Family

ID=46142081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110007518A KR101125327B1 (ko) 2011-01-25 2011-01-25 반도체 소자 및 반도체 결정 성장 방법

Country Status (1)

Country Link
KR (1) KR101125327B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056872A1 (ko) * 2014-10-10 2016-04-14 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR102274144B1 (ko) 2020-01-17 2021-07-07 전남대학교산학협력단 전자 소자용 박막 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258131A1 (en) * 2005-09-30 2008-10-23 Seoul Opto-Device Co., Ltd. Light Emitting Diode
KR20080114049A (ko) * 2007-06-26 2008-12-31 우리엘에스티 주식회사 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258131A1 (en) * 2005-09-30 2008-10-23 Seoul Opto-Device Co., Ltd. Light Emitting Diode
KR20080114049A (ko) * 2007-06-26 2008-12-31 우리엘에스티 주식회사 반도체 소자의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056872A1 (ko) * 2014-10-10 2016-04-14 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR20160042592A (ko) * 2014-10-10 2016-04-20 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR102288817B1 (ko) * 2014-10-10 2021-08-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR102274144B1 (ko) 2020-01-17 2021-07-07 전남대학교산학협력단 전자 소자용 박막 및 그의 제조방법

Similar Documents

Publication Publication Date Title
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP5543711B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP4048191B2 (ja) 窒化物半導体発光素子及びその製造方法
TWI484538B (zh) 半導體基板、半導體基板之製造方法及電子裝置
JP2009177169A (ja) 半導体基板および半導体基板の製造方法
JP2013211552A (ja) 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2018056591A (ja) 窒化物半導体装置および窒化物半導体基板
KR101125327B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
JP5460751B2 (ja) 半導体装置
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
US9269776B2 (en) Semiconductor device and method for growing semiconductor crystal
WO2012137309A1 (ja) 窒化物電子デバイスを作製する方法
JP2023096845A (ja) 窒化物半導体膜を作製するためのテンプレート及びその製造方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
KR102288817B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR101189376B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
JP2006216576A (ja) 化合物半導体デバイス
KR101947561B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
KR20170095025A (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR20130065947A (ko) 반도체 소자 및 반도체 결정 성장 방법
JP2016207734A (ja) 窒化物半導体発光素子及びその製造方法
KR20130053744A (ko) 반도체 소자 및 반도체 결정 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 9