KR101189376B1 - 반도체 소자 및 반도체 결정 성장 방법 - Google Patents
반도체 소자 및 반도체 결정 성장 방법 Download PDFInfo
- Publication number
- KR101189376B1 KR101189376B1 KR1020110010962A KR20110010962A KR101189376B1 KR 101189376 B1 KR101189376 B1 KR 101189376B1 KR 1020110010962 A KR1020110010962 A KR 1020110010962A KR 20110010962 A KR20110010962 A KR 20110010962A KR 101189376 B1 KR101189376 B1 KR 101189376B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- silicon carbide
- semiconductor crystal
- crystal growth
- pattern groove
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 31
- 239000013078 crystal Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 55
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 30
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 30
- 238000002109 crystal growth method Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 11
- 229930195733 hydrocarbon Natural products 0.000 claims description 7
- 150000002430 hydrocarbons Chemical class 0.000 claims description 7
- 239000004215 Carbon black (E152) Substances 0.000 claims description 6
- 125000004432 carbon atom Chemical group C* 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- NEXSMEBSBIABKL-UHFFFAOYSA-N hexamethyldisilane Chemical compound C[Si](C)(C)[Si](C)(C)C NEXSMEBSBIABKL-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 4
- 239000005055 methyl trichlorosilane Substances 0.000 claims description 4
- JLUFWMXJHAVVNN-UHFFFAOYSA-N methyltrichlorosilane Chemical compound C[Si](Cl)(Cl)Cl JLUFWMXJHAVVNN-UHFFFAOYSA-N 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 4
- 239000005052 trichlorosilane Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 5
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- QQONPFPTGQHPMA-UHFFFAOYSA-N Propene Chemical compound CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 2
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
실시예에 따른 반도체 소자는, 패턴 홈을 포함하는 베이스 기판; 및 상기 베이스 기판에 형성되는 에피층을 포함한다.
Description
본 기재는 반도체 소자 및 반도체 결정 성장 방법에 관한 것이다.
반도체 소자에 있어서, 기판 위에 성장되는 반도체층의 결정 결함을 줄이고 반도체층의 결정성을 향상시키는 것이 반도체 소자의 효율 및 특성 향상을 위한 가장 큰 연구 과제이다.
반도체 결정 성장 과정에서 전위 결함을 줄이기 위하여 버퍼층을 형성하는데, 이 버퍼층을 위해 마스크 형성 및 식각 등을 통해 패턴을 기판 표면에 형성시키는 단계 또는 재성장 공정 단계 등이 더 필요하다.
따라서 이러한 추가적인 공정으로 인해 공정이 복잡하고 비용이 상승하며 기판 표면의 품질이 악화되는 등의 문제점이 있다.
실시예는 공정 비용을 절감하고 기판 표면의 품질을 높일 수 있는 반도체 소자 및 고효율의 반도체 결정 성장 방법을 제공하고자 한다.
실시예에 따른 반도체 소자는, 패턴 홈을 포함하는 베이스 기판; 및 상기 베이스 기판에 형성되는 에피층을 포함한다.
실시예에 따른 반도체 결정 성장 방법은, 탄화규소 기판을 세정하는 단계; 상기 탄화규소 기판에 자가 형성(self-assembled)에 의하여 돌기를 형성하는 단계; 상기 탄화규소 기판에 패턴 홈을 형성하는 단계; 및 상기 패턴 홈에 에피층을 형성하는 단계를 포함한다.
실시예에 따른 반도체 소자에서는, 탄화규소 기판 상에 패턴 홈을 형성시키고 이러한 패턴 홈을 통해 이 위에 형성되는 에피층의 전위 결함을 억제할 수 있다.
특히, 탄화규소 기판의 기저면 전위 결함(Basal Plane Dislocation, BPD)은 반도체 소자의 신뢰성에 많은 영향을 주는데, 패턴 홈이 형성됨으로써 이를 50 % 이상 줄일 수 있다. 구체적으로, 기저면 전위 결함의 일부는 패턴 홈을 통해 칼날 전위(Treading Edge Dislocation, TED)로 변할 수 있고, 또 다른 일부는 확장되다가 탄화규소 기판과 만나 종단(termination)될 수 있다.
따라서, 이러한 전위 결함을 억제하기 위한 버퍼층을 따로 형성할 필요가 없어 버퍼층 형성을 위한 패터닝 공정 또는 재성장 공정 단계와 같은 추가적인 공정단계를 줄일 수 있다. 이로써 공정 비용 및 공정 시간을 줄일 수 있다.
한편, 실시예에 따른 반도체 결정 성장 방법에서는, 버퍼층 형성을 위한 추가적인 공정으로 인해 기판 표면에 주는 손상을 줄일 수 있어 반도체층의 결정성을 향상시킬 수 있다. 이로써 신뢰성을 확보할 수 있는 고품질의 반도체층을 형성할 수 있다.
도 1은 실시예에 따른 반도체 소자의 단면도이다.
도 2 내지 도 5는 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 단면도들이다.
도 2 내지 도 5는 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 단면도들이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1을 참조하여 실시예에 따른 반도체 소자를 상세하게 설명한다. 도 1은 실시예에 따른 반도체 소자의 단면도이다.
도 1을 참조하면, 실시예에 따른 반도체 소자는 패턴 홈(20)을 포함하는 베이스 기판(10)에 에피층(30)이 형성될 수 있다.
베이스 기판(10)은 탄화규소를 포함한다. 탄화규소는, 밴드갭이 크고 열전도율은 실리콘에 비하여 큰 한편, 캐리어의 이동도는 실리콘과 같은 정도로 크고, 전자의 포화 드리프트(drift) 속도 및 내압도 크다. 이 때문에, 고효율화, 고내압화 및 대용량화가 요구되는 반도체 소자에의 적용이 기대되는 물질이다.
이러한 베이스 기판(10)에 패턴 홈(20)이 형성된다. 패턴 홈(20)을 통해 베이스 기판(10)에 바로 형성되는 에피층(30)의 결함을 크게 줄일 수 있다.
구체적으로, 탄화 규소를 포함하는 베이스 기판(10)은 기저면 전위 결함(Basal Plane Dislocation, BPD)(102)을 포함한다. 이러한 기저면 전위 결함(102)은 반도체 소자의 신뢰성에 많은 영향을 주기 때문에 이를 감소시키는 것이 중요하다. 종래에는 이러한 기저면 전위 결함(102) 등을 억제하기 위해 베이스 기판(10)에 버퍼층을 더 형성하고, 버퍼층 위에 에피층을 형성하였다. 즉, 버퍼층을 통해 베이스 기판과 에피층 사이에 존재하는 격자 상수 불일치 및 열 팽창 계수 차이로 인한 결정 결함 발생을 방지하였다. 이러한 버퍼층을 형성하기 위해 추가적인 식각 등 패터닝 공정 또는 재성장 공정 단계가 더 필요하기도 하였다.
그러나 본 실시예에서는 패턴 홈(20)이 베이스 기판(10)과 에피층(30) 사이의 결함을 억제하기 때문에 버퍼층을 생략할 수 있다. 구체적으로, 도 1을 참조하면, 베이스 기판(10)에 규칙적으로 배열된 기저면 전위 결함(102)은 패턴 홈(20) 위에 형성된 에피층(30)에서 칼날 전위(Treading Edge Dislocation, TED)(104)로 변하고, 일부는 확장되다가 베이스 기판(10)을 만나 종단(termination)(106)된다. 따라서, 베이스 기판(10)에서 기인된 기저면 전위 결함을 50 % 이상 줄이는 효과를 가질 수 있다.
또한, 버퍼층을 형성하기 위한 추가적인 공정 단계를 줄여 공정 비용을 절감할 수 있고, 기판 표면의 품질을 높일 수 있다.
패턴 홈(20)은 5 내지 10 nm 깊이로 형성될 수 있다. 패턴 홈(20)이 5 nm 보다 낮은 깊이를 가지거나 10 nm 보다 깊을 경우, 앞서 설명한 바와 같이 이 위에 형성되는 에피층(30)의 전위 결함을 방지하는 역할을 하기 어렵다.
또한, 패턴 홈(20)은 1 내지 10 nm 폭으로 형성될 수 있다. 패턴 홈(20)이 1 nm 보다 작은 폭을 가지거나 10 nm 보다 넓은 폭을 가지면 위에서 설명한 전위 결함을 방지하는 역할을 하기 어렵다.
따라서, 이러한 패턴 홈(20)이 형성된 베이스 기판(10)에 버퍼층 없이 에피층(30)이 직접 형성될 수 있다.
본 실시예에 따른 반도체 소자는 수직형 반도체 소자 및 수평형 반도체 소자에 모두에 적용되어 고품질의 에피층(40)을 제공함으로써 고효율의 반도체 소자를 이룰 수 있다.
이하, 도 2 내지 도 5를 참조하여 실시예에 따른 반도체 결정 성장 방법을 상세하게 설명한다. 명확하고 간략한 설명을 위하여 이미 설명한 내용에 대해서는 상세한 설명을 생략한다.
도 2 내지 도 5는 실시예에 따른 반도체 결정 성장 방법을 설명하기 위한 단면도들이다.
먼저, 도 2 및 도 3을 참조하면, 제1 챔버(chamber)(도시하지 않음, 이하 동일) 내에서 탄화규소 기판(10)을 세정한다. 이때, 제1 챔버 내에서 탄소수가 1 내지 6인 탄화 수소 기체를 포함할 수 있다. 일례로, 아세틸렌, 에탄, 프로판, 플로로메탄, 에텐 및 프로펜의 중 적어도 어느 하나의 기체를 포함하는 분위기를 형성할 수 있다.
이러한 분위기를 10 내지 15분 유지하면, 탄화규소 기판(10)에 자가 형성(self-assembled)된 돌기(22)가 성장한다.
자가 형성이란, 분자들이 제각각 인위적인 조작 없이, 자발적으로 개개의 구성요소가 질서정연한 구조를 이루는 현상을 말한다. 탄화규소 기판(10)에 탄소 화합물 기체를 노출시켰을 때 탄소들의 반응으로 나노 스케일(nano scale)의 자가 형성된 돌기(22)가 성장한다. 이러한 돌기(22)는 탄화규소 기판(10)과 수직하여 돌출된 형상일 수 있다. 일례로, 돌기(22)는 타원뿔 형상일 수 있다.
제1 챔버는 30 % 이상의 습도를 유지할 수 있다. 습도가 이보다 낮아 건조한 분위기가 유지되면 자가 형성되는 돌기(22)의 모양이 흐트러질 수 있다.
그리고, 제1 챔버는 100 내지 300 ℃ 의 온도를 유지할 수 있다. 100 ℃ 보다 낮은 온도에서는 반응이 일어나지 않아 돌기(22)가 형성되지 않을 수 있고, 300 ℃ 보다 높은 온도에서는 돌기(22)의 모양이 흐트러질 수 있다.
이어서, 도 4를 참조하면, 제2 챔버(도시하지 않음, 이하 동일) 내에서 패턴 홈(20)을 형성하는 단계를 포함한다.
패턴 홈(20)을 형성하는 단계는 캐리어(carier) 가스를 통해 식각하는 단계를 포함할 수 있다. 이러한 캐리어 가스로는 수소, 염소, 실레인(silane), 염화 수소 및 탄소수가 1 내지 6인 탄화 수소 기체 중 적어도 어느 하나를 포함할 수 있다. 일례로, 탄화 수소 기체로는 아세틸렌, 에탄, 프로판, 플로로메탄, 에텐 및 프로펜 등을 포함할 수 있다.
또한, 패턴 홈(20)을 형성하는 단계는 1200 내지 1500 ℃의 온도에서 이루어질 수 있다. 캐리어 가스는 1200 ℃ 이상의 온도에서 분해되어 에너지가 생성되고, 이러한 에너지가 탄화규소 기판(10)의 표면과 반응하여 식각이 이루어질 수 있다. 그러나, 1500 ℃ 보다 높은 온도에서는 식각이 일어나지 않고, 탄화규소 기판(10)의 성장이 일어날 수 있다.
탄화규소 기판(10)의 돌기(22)는 식각되어 평탄하게 될 수 있다. 그리고, 탄화규소 기판(10)의 돌기(22)가 형성되지 않은 부분은 더 빨리 식각되어 패턴 홈(20)이 형성될 수 있다.
이러한 패턴 홈(20)을 형성하는 단계는 5 내지 15 분 시간을 유지하여 수행될 수 있다. 즉, 5 내지 15 분의 시간을 통해 패턴 홈(20)의 깊이가 5 내지 10 nm 및 넓이가 1 내지 10 nm 로 형성될 수 있다.
이어서, 도 5를 참조하면, 이러한 패턴 홈(20)이 형성된 탄화규소 기판(10)에 에피층(30)이 형성된다.
위의 제2 챔버 내에 수소, 염화 수소, 실레인, 탄소수가 1 내지 6인 탄화 수소, 메틸 트리 클로로 실레인(methyl trichlorosilane, MTS), 트리 클로로 실레인(trichlorosilane, TCS) 및 헥사 메틸디 실레인(hexamethyldisilane, HMDS) 기체 중 적어도 어느 하나 기체를 더 포함하여 에피층(30)을 형성할 수 있다. 또한, 1500 내지 1700 ℃ 온도에서 형성될 수 있다.
도면에 도시하지 않았으나, 이러한 에피층(30)에 불순물을 주입하여 채널 영역(미도시)을 형성할 수 있다.
에피층(30)은 에피 성장 방법(epitaxial growth)을 통해 형성된다. 에피 성장 방법이란 단결정 기판 위에 새로운 층을 적층하여 단결정층을 형성하는 방법으로 이때, 기판의 물질과 적층된 물질이 같은 경우 호모에피택시(homoepitaxy)라 한다. 본 실시예에서는 탄화규소를 포함하는 탄화규소 기판(10)에 동일한 물질을 포함하는 에피층(30)이 형성되는 호모에피택시이다.
즉, 에피층(30)은 탄화규소를 포함하여 탄화규소 기판(10)과 동종물질로 형성되기 때문에 결정의 질을 향상시킬 수 있다.
또한, 이러한 에피층(30)은 버퍼층을 따로 형성하지 않더라도 패턴 홈(20)을 통해 탄화규소 기판(10)으로부터 전파되는 전위를 감소시킬 수 있고, 결정결함으로 인한 누설전류도 크게 감소시킬 수 있다.
도면에는 도시하지 않았으나, 이러한 에피층(30)에 후막 반도체 성장층이 더 형성될 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 베이스 기판(탄화규소 기판)
20: 패턴 홈
30: 에피층
22: 돌기
20: 패턴 홈
30: 에피층
22: 돌기
Claims (16)
- 패턴 홈을 포함하는 베이스 기판; 및
상기 베이스 기판에 형성되는 에피층을 포함하고,
상기 패턴 홈은 1 내지 10 nm 폭으로 형성되고,
상기 베이스 기판 및 상기 에피층은 탄화규소를 포함하는 반도체 소자. - 제1항에 있어서,
상기 패턴 홈은 5 내지 10 nm 깊이로 형성되는 반도체 소자. - 삭제
- 제1항에 있어서,
상기 에피층은 상기 베이스 기판에 직접 형성되는 반도체 소자. - 삭제
- 탄화규소 기판을 세정하는 단계;
상기 탄화규소 기판에 자가 형성(self-assembled)에 의하여 돌기를 형성하는 단계;
상기 탄화규소 기판에 패턴 홈을 형성하는 단계; 및
상기 탄화규소 기판에 에피층을 형성하는 단계를 포함하는 반도체 결정 성장 방법. - 제6항에 있어서,
상기 탄화규소 기판을 세정하는 단계 및 상기 돌기를 형성하는 단계는 탄소수가 1 내지 6인 탄화 수소 기체로 이루어진 군에서 선택되는 기체를 적어도 하나 포함하는 분위기에서 이루어지는 반도체 결정 성장 방법. - 제6항에 있어서,
상기 돌기를 형성하는 단계는 챔버 내에서 30 % 이상의 습도에서 이루어지는 반도체 결정 성장 방법. - 제8항에 있어서,
상기 돌기를 형성하는 단계는 10분 내지 15분의 시간을 유지하는 반도체 결정 성장 방법. - 제9항에 있어서,
상기 돌기를 형성하는 단계는 100 내지 300 ℃ 의 온도에서 이루어지는 반도체 결정 성장 방법. - 제6항에 있어서,
상기 패턴 홈을 형성하는 단계는 식각하는 단계를 포함하는 반도체 결정 성장 방법. - 제11항에 있어서,
상기 패턴 홈을 형성하는 단계는 수소, 염소, 실레인(silane), 염화 수소, 탄소수가 1 내지 6인 탄화 수소 기체로 이루어진 군에서 선택되는 기체를 적어도 하나 포함하는 분위기에서 이루어지는 반도체 결정 성장 방법. - 제12항에 있어서,
상기 패턴 홈을 형성하는 단계는 1200 내지 1500 ℃ 의 온도에서 이루어지는 반도체 결정 성장 방법. - 제13항에 있어서,
상기 패턴 홈을 형성하는 단계는 5 내지 15 분 시간을 유지하는 반도체 결정 성장 방법. - 제6항에 있어서,
상기 에피층을 형성하는 단계는 수소, 염화 수소, 실레인, 탄소수가 1 내지 6인 탄화 수소, 메틸 트리 클로로 실레인(methyl trichlorosilane, MTS), 트리 클로로 실레인(trichlorosilane, TCS) 및 헥사 메틸디 실레인(hexamethyldisilane, HMDS) 기체로 이루어진 군에서 선택되는 기체를 적어도 하나 포함하는 분위기에서 이루어지는 반도체 결정 성장 방법. - 제15항에 있어서,
상기 에피층을 형성하는 단계는 1500 내지 1700 ℃ 온도에서 이루어지는 반도체 결정 성장 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110010962A KR101189376B1 (ko) | 2011-02-08 | 2011-02-08 | 반도체 소자 및 반도체 결정 성장 방법 |
| CN201280015140.5A CN103443902B (zh) | 2011-01-25 | 2012-01-20 | 用于生长半导体晶体的半导体设备和方法 |
| EP12739653.9A EP2668662B1 (en) | 2011-01-25 | 2012-01-20 | Semiconductor device and method for growing semiconductor crystal |
| JP2013551899A JP6054884B2 (ja) | 2011-01-25 | 2012-01-20 | 半導体素子及び半導体結晶成長法 |
| US13/981,750 US9269776B2 (en) | 2011-01-25 | 2012-01-20 | Semiconductor device and method for growing semiconductor crystal |
| PCT/KR2012/000571 WO2012102539A2 (en) | 2011-01-25 | 2012-01-20 | Semiconductor device and method for growing semiconductor crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110010962A KR101189376B1 (ko) | 2011-02-08 | 2011-02-08 | 반도체 소자 및 반도체 결정 성장 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120090498A KR20120090498A (ko) | 2012-08-17 |
| KR101189376B1 true KR101189376B1 (ko) | 2012-10-09 |
Family
ID=46883554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110010962A KR101189376B1 (ko) | 2011-01-25 | 2011-02-08 | 반도체 소자 및 반도체 결정 성장 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101189376B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012509A (ja) | 1998-06-22 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置とその半導体基板の製造方法 |
-
2011
- 2011-02-08 KR KR1020110010962A patent/KR101189376B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012509A (ja) | 1998-06-22 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置とその半導体基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120090498A (ko) | 2012-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8203150B2 (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
| KR101494122B1 (ko) | 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법 | |
| US9758902B2 (en) | Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device | |
| JPWO2014125550A1 (ja) | ＳｉＣエピタキシャルウエハの製造方法 | |
| JP2006032655A (ja) | 炭化珪素基板の製造方法 | |
| JP4853364B2 (ja) | ＳｉＣ単結晶エピタキシャル薄膜の成長方法 | |
| JPWO2016092887A1 (ja) | 炭化珪素半導体装置 | |
| CN110663099A (zh) | SiC外延晶片及其制造方法 | |
| KR102165614B1 (ko) | 에피택셜 웨이퍼 | |
| JP6482732B2 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
| KR102098297B1 (ko) | 에피택셜 웨이퍼 | |
| US9269776B2 (en) | Semiconductor device and method for growing semiconductor crystal | |
| von Känel et al. | Defect reduction in epitaxial 3C-SiC on Si (001) and Si (111) by deep substrate patterning | |
| KR101189376B1 (ko) | 반도체 소자 및 반도체 결정 성장 방법 | |
| KR102288586B1 (ko) | 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체 | |
| KR101125327B1 (ko) | 반도체 소자 및 반도체 결정 성장 방법 | |
| CN113488375B (zh) | 一种抑制外延边缘Crown缺陷的方法 | |
| Ji et al. | CVD Filling of Narrow Deep 4H-SiC Trenches in a Quasi-Selective Epitaxial Growth Mode | |
| JP6636239B2 (ja) | 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス | |
| KR102339608B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| KR20130044790A (ko) | 반도체 소자 및 반도체 결정 성장 방법 | |
| KR102128495B1 (ko) | 에피택셜 웨이퍼 | |
| KR20130065947A (ko) | 반도체 소자 및 반도체 결정 성장 방법 | |
| KR20130053744A (ko) | 반도체 소자 및 반도체 결정 성장 방법 | |
| KR102165615B1 (ko) | 에피택셜 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150904 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160905 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170905 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180910 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190916 Year of fee payment: 8 |