WO2007122669A1 - 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法 - Google Patents

多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法 Download PDF

Info

Publication number
WO2007122669A1
WO2007122669A1 PCT/JP2006/306508 JP2006306508W WO2007122669A1 WO 2007122669 A1 WO2007122669 A1 WO 2007122669A1 JP 2006306508 W JP2006306508 W JP 2006306508W WO 2007122669 A1 WO2007122669 A1 WO 2007122669A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound semiconductor
mask pattern
sic substrate
polycrystalline sic
Prior art date
Application number
PCT/JP2006/306508
Other languages
English (en)
French (fr)
Inventor
Toshihide Kikkawa
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2008511879A priority Critical patent/JP5287240B2/ja
Priority to PCT/JP2006/306508 priority patent/WO2007122669A1/ja
Publication of WO2007122669A1 publication Critical patent/WO2007122669A1/ja
Priority to US12/240,272 priority patent/US8030638B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • Compound semiconductor wafer having a polycrystalline SiC substrate, compound semiconductor device and manufacturing method thereof
  • the present invention relates to a compound semiconductor wafer, a compound semiconductor device, and a manufacturing method thereof, and more particularly to a compound semiconductor wafer, a compound semiconductor device using a polycrystalline SiC substrate, and a manufacturing method thereof.
  • a GaN-based compound semiconductor refers to AlxInyGal—X—yN (0 ⁇ x ⁇ l. 0, 0 ⁇ y ⁇ l. 0).
  • GaN has a high band gap of 3.4 eV and can operate at high voltage.
  • Various semiconductor devices can be created by forming heterojunctions using GaN-based compound semiconductors.
  • MOCVD metal organic chemical vapor deposition
  • a semiconductor light emitting device using a GaN-based compound semiconductor can emit blue light or ultraviolet light, and a white light source can also be formed by using a phosphor.
  • Various semiconductor light-emitting devices are manufactured by growing GaN-based compound semiconductor crystals on sapphire substrates or SiC substrates.
  • GaN has a high breakdown voltage, for example, a high electron mobility transistor for a base station of a mobile phone.
  • HEMT high voltage and high speed operation
  • Various GaN-HEMTs have been reported in which GaNZAlGaN is grown on a substrate such as sapphire, SiC, GaN, and Si, and the GaN layer is an electron transit layer.
  • a value exceeding 300V is reported as the withstand voltage when the current is off.
  • SiC substrate the best output characteristics are obtained.
  • the high thermal conductivity of SiC contributes.
  • a semi-insulating SiC substrate is used to limit parasitic capacitance.
  • Japanese Unexamined Patent Publication No. 2003-309331 discloses that a mask layer of an amorphous insulator is formed on a (0001) sapphire substrate, a rectangular window is opened in a part of the mask layer, and the substrate is exposed.
  • a nitride semiconductor on top of it to form a semiconductor optical device.
  • Japanese Patent Laid-Open No. 2002-53398 discloses a [111] axially oriented 3C polycrystalline silicon carbide substrate that is cleaned at 1100 ° C., and then the substrate temperature is lowered to 650 ° C. so that ammonia and trimethyl gallium It has been reported that when GaN was grown on a silicon carbide substrate by MOCVD using GaN as a source, single crystal GaN having a hexagonal (0001) plane with a flat mirror surface was obtained. It is also proposed to stack a silicon oxide film on a silicon carbide substrate, open a circular window, grow GaN, and use liquid phase growth (LPE) instead of gas phase growth.
  • LPE liquid phase growth
  • Patent Document 1 International Publication WO00Z04615
  • Patent Document 2 Japanese Patent Laid-Open No. 2003-309331
  • Patent Document 3 Japanese Patent Laid-Open No. 2002-53398
  • FIG. 10A is a cross-sectional view schematically showing a configuration of a GaN-HEMT device announced by the present inventors.
  • a non-doped GaN active layer 104 After growing an A1N buffer layer 103 on a (0001) single crystal SiC substrate 101 by MOCVD, a non-doped GaN active layer 104, a non-doped AlGaN spacer layer 105, a Si-doped n-type AlGaN electron supply layer 106 To form a GaN-HEMT structure, and further grow an n-type GaN protective layer 107.
  • a gate electrode G that makes Schottky contact, a source electrode S that makes ohmic contact, and a drain electrode D are formed on the n-type GaN protective layer 107.
  • the exposed surface of the n-type GaN protective layer 107 is covered with a SiN film 108.
  • GaN grows more easily by forming an A1N buffer layer that is difficult to grow on the SiC surface.
  • the current collab phenomenon in which the on-resistance changes during operation can be avoided by forming a GaN protective layer and a SiN layer on the n-type AlGaN electron supply layer.
  • SiC can achieve high voltage and high speed operation with high thermal conductivity.
  • the price of semi-insulating single crystal SiC substrate is high, which may hinder the spread of GaN devices.
  • FIG. 10B is a cross-sectional view showing the SiC composite substrate.
  • Polycrystalline SiC substrate and Si substrate stretched Together, a composite substrate is formed. Costs are reduced by using a polycrystalline SiC substrate and high thermal conductivity of SiC is provided. Single crystal Si substrates are bonded together to provide single crystal characteristics. France's SOITECH power is also available.
  • the epitaxial layer is formed on a single crystal Si substrate. Since Si has low thermal conductivity, it is difficult to take full advantage of the high thermal conductivity of SiC. Since Si and SiC have different coefficients of thermal expansion, stress occurs.
  • An object of the present invention is to provide a compound semiconductor wafer having a high thermal conductivity of SiC using a polycrystalline SiC substrate and having a buffer layer aligned on the crystal axis direction on the SiC substrate, and a method for manufacturing the same. It is to provide.
  • Another object of the present invention is to provide a compound semiconductor device using the above-described compound semiconductor wafer or a manufacturing method thereof and a manufacturing method thereof.
  • Still another object of the present invention is to improve the characteristics of a structure having a compound semiconductor layer on a polycrystalline SiC substrate.
  • the polycrystalline SiC substrate is formed on the polycrystalline SiC substrate and has a stripe shape defined by parallel opposing sides, or a hexagonal opening with an apex angle of 120 degrees, and the surface of the polycrystalline SiC substrate is exposed in the opening.
  • Mask pattern
  • a nitride semiconductor buffer layer in contact with the polycrystalline SiC substrate at the opening of the mask pattern, embedded with the mask pattern, and having a flat surface;
  • a compound semiconductor device comprising: a GaN-based compound semiconductor layer formed on the nitride semiconductor buffer layer;
  • FIG. 1A-1G are a cross-sectional view and a plan view for explaining an experiment conducted by the present inventors.
  • FIGS. 2A and 2B are schematic cross-sectional views of a hydride VPE apparatus and a MOCVD apparatus.
  • FIGS. 3A and 3B are SEM images corresponding to FIG. IF and 1G.
  • FIGS. 4A, 4B, and 4C are a plan view showing a presumed function of the mask pattern and a plan view showing another shape example of the mask pattern.
  • FIG. 5 is a schematic cross-sectional view of a GaN-HEMT according to a first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a GaN-HEMT according to a modification of the first embodiment.
  • FIG. 7A-7D are schematic cross-sectional views showing a manufacturing process of the GaN-HEMT according to the second embodiment.
  • FIG. 8A, 8B, and 8C are cross-sectional views showing modifications of the second embodiment.
  • FIG. 9 is a cross-sectional view showing a further modification.
  • FIG. 10A and 10B are cross-sectional views showing the prior art.
  • a metal organic vapor phase growth method MOCVD
  • a hydride vapor phase epitaxy VPE
  • Figs. 2A and 2B schematically show the configuration of the hydride VPE and MOCVD equipment.
  • FIG. 2B is a cross-sectional view schematically showing the configuration of the MOCVD apparatus.
  • a carbon heater 41 is disposed outside the quartz reaction tube 40 to heat the inside.
  • a carbon susceptor 42 is disposed inside the reaction tube 41 facing the carbon heater 41.
  • Reaction tube 40 Two gas introduction pipes 44 and 45 are connected to the upstream side of the gas source to supply the compound source gas.
  • NH 3 is introduced from the gas introduction pipe 44 as an N source gas
  • an organic group III compound material such as trimethylaluminum or trimethylgallium is introduced from the gas introduction pipe 45 as a source gas of a group I II element. Crystal growth is performed on the substrate 1, and surplus gas is discharged from the gas discharge pipe 46 to the detoxification tower.
  • the gas discharge pipe 46 is connected to a vacuum pump, and the discharge port of the vacuum pump is connected to a detoxification tower.
  • MOCVD is a method that has been widely used as a method for crystal growth of compound semiconductors, and it is possible to obtain good crystallinity. Various techniques for impurity addition and thickness control have been established. The growth rate is at most 1 ⁇ mZ time (H).
  • FIG. 2A is a cross-sectional view schematically showing a configuration of the hydride VPE apparatus.
  • a coil 31 for high-frequency induction heating is wound around the quartz reaction tube 30, and a carbon susceptor 32 for placing the substrate 1 is disposed inside the coil 31.
  • Two gas introduction pipes 34 and 35 are connected to the upstream end of the reaction pipe 30 shown on the left side in the figure, and one gas discharge pipe 36 is connected to the downstream end of the reaction pipe 30.
  • a boat 38 is disposed upstream of the susceptor 32 in the reaction tube 30, and a source 39 of a group III element of the compound to be grown is accommodated therein.
  • the source 39 is, for example, A1 for A1N growth and Ga for GaN growth.
  • ammonia NH3 is introduced as an N source gas, and a gas introduction pipe 35 force HC1 is introduced.
  • HC1 reacts with group III source 39 in boat 38 to form group III element chloride A1C1.
  • Source gases A1C1 and NH3 are transported onto substrate 1 and react on the substrate surface to grow A1N. Excess gas is discharged from the gas discharge pipe 36 to the detoxification tower.
  • Idolide VPE uses salty salt as a source of group III elements.
  • the growth rate is the number 10
  • the grown crystal layer is likely to contain chlorine (C1), which is requested by the source gas.
  • C1 chlorine
  • the growth rate of MO CVD is too low, and hydride VPE that can increase the growth rate is a suitable method.
  • the price of the semi-insulating single crystal SiC substrate is very high, an inexpensive polycrystalline SiC substrate oriented in the [0001] direction is available.
  • the present inventor has attempted a method for producing a GaN-based compound semiconductor device using an inexpensive polycrystalline SiC substrate.
  • an A1N buffer layer, a GaN layer, and an AlGaN layer are grown directly to form a GaN-HEMT, the surface roughness increases, and even if the c-axis is oriented to some extent, the crystal coordination in the a-axis direction is As a result, many crystal grain boundaries are formed. Therefore, we tried to use the crystal habit at the time of crystal growth because hexagonal crystals tend to grow in a hexagonal column shape.
  • an A1N layer 21 was grown on a SiC polycrystalline substrate 1 having a [0001] orientation with a thickness of about 300 nm of nanoride VPE.
  • the hydride VPE device is shown in FIG. 2A, and the Group III element material in the boat 38 is A1. Hydride VPE requirements Pressure: Normal pressure
  • the A1N layer was patterned by dry etching using C12 gas as an etchant to form a striped mask pattern 2. Etching was performed by reactive ion etching with a C12 gas flow rate of lOsccm. Thereafter, the resist mask was removed.
  • the striped mask pattern 2 has a shape with a width of about 1-2 / ⁇ ⁇ and an interval of about 1-2 ⁇ m. That is, the openings of the mask pattern 2 are stripes defined by parallel sides facing each other at a distance of about 1 to 2 ⁇ m.
  • the mask pattern 2 is formed of the A1N layer 21 having the surface oxide film 22.
  • an A1N layer 3 is grown on the polycrystalline SiC substrate 1 having the mask pattern 2 by using Iride VPE. No, Iridide VPE conditions are the same as above.
  • A1 N has a property of preferentially growing on the SiC substrate 1 and does not grow on the surface oxide film 22 of the mask pattern 2. The initial growth occurs preferentially on the surface of the SiC substrate 1 defined by the mask pattern 2, and the A1N layer 3 defined by the mask pattern 2 is grown.
  • FIG. IE when the growth surface reaches the upper surface of the mask pattern 2, the A1N layer 3 grows also on the upper surface of the mask pattern 2 by lateral growth. After the entire upper surface of the mask pattern 2 is covered with the A1N layer 3, when the A1N layer having a certain thickness is grown, the growth surface becomes flat.
  • FIG. IF is a sketch of the SEM photograph of the surface when the A1N layer 3 having a thickness of 5 to 50 ⁇ m is grown. A flat surface is obtained. Even if it is not a single crystal, it can be viewed as a pseudo single crystal that is a collection of grains aligned in the axial direction.
  • FIG. 1G is a sketch of an SEM photograph of the growth surface of the comparative example in which the A1N layer was grown without forming the mask pattern 2. Clearly grain boundaries are observed and the surface is not flat.
  • FIG. 3A shows an SEM image corresponding to FIG. IE.
  • FIG. 3B shows a SEM image of a comparative example corresponding to FIG. IF.
  • the A1N layer grown on a substrate with a mask pattern having stripe-shaped openings defined on parallel opposing sides can form a single-crystal region that is aligned not only in the c-axis but also in the a-axis direction. understood. This single crystal region is called a pseudo single crystal.
  • the present inventor considers the reason why a pseudo single crystal can be grown when an A1N layer is grown on a polycrystalline SiC substrate having a mask pattern having a stripe-shaped opening as follows.
  • the mask patterns 2 are arranged in parallel with each other and have parallel sides. Therefore, the surface of the SiC substrate exposed between the mask patterns 2 is sandwiched between parallel walls.
  • AiN growth nuclei are formed on the SiC substrate surface, causing hexagonal columnar growth, and one side of the SiC substrate touches a parallel wall. If one side of a hexagonal hexagonal column has the same coordination as a parallel wall, crystal growth will stabilize and growth will continue and expand. If one side of the hexagonal column crosses the parallel wall, crystal growth can be inhibited. As inferred from the results shown in FIGs.
  • crystals parallel to the walls parallel to one side of the hexagonal column grow preferentially. Since the c-axis and a-axis orientations are aligned, they will form larger crystal grains when in contact with each other.
  • the A1N layer having uniform coordination in the a-axis direction grows when the crystal habit of A1N is guided by the side wall of the mask pattern 2.
  • hexagonal A1N crystal walls other shapes than just a parallel stripe mask pattern could be used.
  • FIG. 4B shows a mask pattern having a regular hexagonal opening.
  • the mask pattern 2 has a regular hexagonal opening, and the surface of the SiC substrate 1 is exposed in the opening. If either side of the mask side wall is aligned with the side of the hexagonal column and SiC grows in-plane, the other side of the hexagonal column of SiC will be parallel to the other side walls of the mask, and will come into surface contact when in contact. I will.
  • the hexagonal opening is not limited to a regular hexagon.
  • FIG. 4C shows a hexagonal shape in which the apex angle is 120 degrees, but the length of one pair of opposite two sides is extended longer than the other sides.
  • any hexagon can be used to grow an A1N crystal with a coordinate in the a-axis direction.
  • a shape in which a part of the side is omitted and an adjacent side is extended to be a polygon may be used. That is, a polygonal shape using at least a part of the hexagonal side may be used as the mask opening.
  • FIG. 5 is a cross-sectional view schematically showing the configuration of the GaN-HEMT according to the first embodiment using the above experimental results.
  • the SiC substrate 1 is a polycrystalline SiC substrate coordinated in the [0001] (c-axis) direction. Similar to the experiment described with reference to FIGs. 1A—1G, an A1N layer is grown on a polycrystalline SiC substrate 1 to a thickness of 300 nm and patterned using a resist pattern. Form 1 to 2 ⁇ m parallel stripe A1N mask pattern 2
  • the A1N layer 3 is grown on the SiC substrate 1 having the mask pattern 2 by a hydride VPE having a thickness of 5 to 50 ⁇ m, for example, 5 ⁇ m.
  • A1N layer 3 is grown by embedding A1N mask pattern 2.
  • Resistivity of polycrystalline SiC substrate 1 is 1 X 103-1 X 105 Force that is about ⁇ cm Since the resistivity of the A1N buffer layer 3 can be much higher than that, it is effective in reducing parasitic capacitance.
  • a HEMT constituent layer is grown on the A1N buffer layer 3 by organic vapor deposition (MOCVD).
  • MOCVD excels in control of thickness and the creation of heterojunctions, where it is difficult to obtain high growth rates.
  • the MOCVD conditions are as follows, for example.
  • TMG Trimethylgallium
  • TMA Trimethylaluminum
  • n-type impurity Silane (SiH4)
  • Cp2Mg Biscyclopentadienyl magnesium
  • TMG and NH3 are supplied (TMA is not supplied), and a GaN layer 4 having a thickness of 3 / zm, for example, is grown on the A1N buffer layer 3 by MOCVD.
  • This GaN layer 4 is non-doped and is a region that becomes an active layer through which a two-dimensional electron gas travels.
  • the supply of TMA which is the source gas of A1
  • a non-doped AlGaN layer 5 having a thickness of 5 nm is grown, followed by the n-type impurity Si source gas Silane (SiH4) is also introduced to grow an n-type GaN layer 6 with a thickness of 20 nm.
  • the doping amount of Si impurity in the n-type GaN layer 6 is, for example, about 4 ⁇ 1018 cm ⁇ 3.
  • the non-doped AlGaN layer 5 becomes a spacer layer and isolates the n-type AlGaN layer 6 from the active layer 4.
  • the n-type AlGaN layer 6 serves as an electron supply layer and supplies electrons serving as carriers to the active layer 4.
  • supply of TMA is stopped and n-type GaN 7 with a thickness of 7 nm is grown as a protective layer.
  • the doping amount of Si is, for example, about 5 ⁇ 1018 cm ⁇ 3.
  • the n-type AlGaN6 is covered with a lower resistivity n-type GaN7. If the GaN layer 4 becomes n-type due to residual Si impurities at the time of mask pattern formation, Cp2Mg is appropriately introduced to increase the resistance.
  • the substrate is taken out of the MOCVD apparatus, and a silicon nitride (SiN) film 8 is deposited by plasma CVD.
  • a source Z drain electrode contact region is opened in the SiN film, and a source electrode S and a drain electrode D having a stacking power of Ta layer l la and A1 layer l ib are formed.
  • a Schottky gate contact region is opened in the SiN film 7 at an intermediate position between the source Z and drain electrodes, and a Schottky gate electrode G having a stacking force of the Ni layer 12a and the Au layer 12b is formed.
  • These electrodes can be formed by, for example, a lift-off method.
  • Element isolation is performed by etching a recess having a surface strength of, for example, about lOOnm, penetrating through the n-type GaN 7, the n-type AlGaN layer 6 and the non-doped AlGaN layer 5 and entering a part of the non-doped GaN layer 4.
  • the substrate 1 is polycrystalline SiC, the cost is low. Even if a polycrystalline SiC substrate is used, by using mask pattern 2, an A1N / Ga NZAlGaNZGaN semiconductor stack with uniform crystal orientation can be grown. Parasitic capacitance can be reduced by growing a high-resistance A1N buffer layer. A high-performance, high-speed GaN-HEMT device with good thermal conductivity can be created.
  • a mask pattern having a hexagonal opening may be used instead of the parallel stripe.
  • the force generated by dislocations from the surface of the SiC substrate 1 in the direction normal to the surface HEMT is not sensitive to dislocations, so high-performance GaN HEMTs can be fabricated.
  • FIG. 6 is a cross-sectional view schematically showing a configuration of a GaN-HEMT device according to a modification.
  • an oxide silicon film having a thickness of 300 ⁇ m is deposited on a polycrystalline SiC substrate by plasma CVD, for example, and the oxide silicon film is wet-etched with dilute hydrofluoric acid using a resist mask.
  • a film mask pattern 2x is formed. Dry etching can also be used instead of wet etching.
  • the other points are the same as in the first embodiment.
  • Even when the mask pattern is formed of silicon oxide A1N grows preferentially on the SiC substrate surface and does not grow on the silicon oxide surface. Therefore, the side wall of the mask pattern 2x guides the hexagonal column side surface of the A1N growth layer, and the A1N layer with the a-axis arrangement aligned can be grown.
  • FIGS. 7A-7D are cross-sectional views schematically showing the configuration of the GaN-HEMT device according to the second embodiment.
  • an oxide film having a thickness of about 300 nm is formed on the surface of the polycrystalline SiC substrate 1.
  • a recon film is deposited, and the silicon oxide film is etched by etching using a resist pattern to form, for example, a preliminary mask pattern 14 of a stripe-shaped silicon oxide film.
  • An A1N layer 15 is grown to a thickness of 500 nm, for example, on the SiC substrate 1 provided with the preliminary mask pattern 14 made of silicon oxide.
  • the grown A1N layer 15 covers the peripheral edge of the upper surface of the 300 nm-thick preliminary mask pattern 14, but remains in the shape of leaving the center.
  • the substrate on which the A1N layer 15 has been grown is taken out, and the silicon oxide mask pattern 14 is removed by etching with, for example, dilute hydrofluoric acid.
  • a surface oxide film is also formed on the surface of the A1N layer 15.
  • the A1N layer 15 provided with the surface oxide film has a T-shaped cross section having an overhang and becomes a new mask pattern.
  • the substrate is loaded into a noide ride VPE apparatus, and an A1N layer 3 having a thickness of 3 ⁇ m is grown on the SiC substrate 1.
  • the A1N layer 15 with the surface oxide film formed earlier functions as a mask pattern.
  • the A1N layer 3 on which the SiC substrate surface force grows is also limited in width by the mask pattern 15, and then grows on the entire mask pattern by lateral growth.
  • the substrate was loaded into the MOCVD apparatus as in the previous example, and the undoped GaN active layer 4, the undoped AlGaN spacer layer 5, A Si-doped n-type AlGaN layer 6 and a Si-doped n-type GaN layer 7 are grown.
  • a silicon nitride layer 8 is formed, and a source electrode S, a drain electrode D, and a gate electrode G are formed to manufacture a GaN-HEMT device.
  • the T-shaped cross-sectional mask pattern 15 overhanging the preliminary mask pattern 14 is formed, so that it is easy to narrow the opening between the mask patterns 15.
  • the surface force of the SiC substrate is limited to the narrow opening of dislocations generated in the substrate normal direction, and a pseudo single crystal region with a large area and few dislocations can be formed.
  • Higher performance GaN—HEMT can be produced.
  • FIGS. 8A, 8B, and 8C are cross-sectional views showing modifications of the second embodiment.
  • FIG. 8A follows the steps shown in FIGS. 7A and 7B. After forming A1N first mask pattern 15, hydride A1N first buffer layer 16 and GaN buffer layer 17 covering A1N first mask pattern 15. The state of growing in VPE is shown.
  • an A1N second mask pattern 18 is formed on the GaN buffer layer 17 by FI. Gs. It is formed by the same process as 7A and 7B.
  • the A1N second mask pattern is arranged so as to cover the opening of the A1N first mask pattern.
  • the A1N second buffer layer 3 covering the A1N second mask pattern is grown by the hydride VPE. In this way, a wafer provided with the A1N buffer layer 3 is manufactured. Thereafter, a GaN-HEMT structure is fabricated on the A1N buffer layer 3 as in the previous embodiment.
  • FIG. 9 shows a further modification.
  • the A1N second mask pattern 18x has a rectangular cross-sectional shape and overlaps the first mask pattern 15 having a T-shaped cross section to cover the entire surface of the substrate in plan view.
  • the other points are the same as FIGs. 8A-8C.
  • a non-doped GaN electron transit layer 4 a non-doped A1N spacer layer 5, and a Si-doped n-type A1N electron supply layer 6 are grown on the A1N buffer layer 3.
  • An n-type GaN protective layer 7 is grown, and a silicon nitride film 8 is deposited thereon by CVD.
  • An opening of a source / drain contact region is formed in the silicon nitride film 8 and the n-type GaN layer 7 is etched to expose the surface of the n-type A1N electron supply layer 6.
  • Sources are placed on both sides of the drain.
  • a drain electrode D that is in ohmic contact with the n-type A1N layer 6 and source electrodes S 1 and S 2 are formed on both sides thereof.
  • a gate contact region is opened in the silicon nitride film 8 between the drain electrode D and the source electrodes SI and S2, and gate electrodes G1 and G2 that make Schottky contact with the n- type GaN layer 7 are formed.
  • the cubic [111] -oriented SiC polycrystalline substrate has properties very similar to the hexagonal [0001] -oriented SiC polycrystalline substrate.
  • an orthorhombic [111] oriented SiC polycrystalline substrate could be used.
  • Alxlny Ga 1 - ⁇ - ⁇ (0 ⁇ 1.0, 0 ⁇ y ⁇ l. 0), including AIN, GaN, and AlGaN, can be grown on polycrystalline substrates. Let's go. We explained the case of fabricating GaN-HEMT.
  • GaN layer / non-doped AlGaN layer / n-type AlGaN layer GaN-based compound semiconductor wafers such as wafers on which a laminated layer of a Zn-type GaN layer or a part of it is grown are also available as products.
  • the electronic device to be created is not limited to HEMT. Other electronic devices and optical devices can also be manufactured.
  • As the mask material other insulators such as silicon nitride and silicon oxynitride can be used instead of silicon oxide, and other nitride semiconductors including A1 such as AlGaN can be used instead of A1N. Let's go.
  • a GaN-based compound semiconductor device and a wafer therefor can be provided.

Abstract

  　多結晶ＳｉＣ基板を用いてＳｉＣの高熱伝導率を持ち、ＳｉＣ基板上に結晶軸方向を揃えたバッファ層を備えた化合物半導体装置とその製造方法を提供する。 　化合物半導体装置の製造方法は、（ａ）多結晶ＳｉＣ基板上に、平行な対向辺で画定されるストライプ形状、又は頂角１２０度の六角形状の開口を有し、開口で前記多結晶ＳｉＣ基板の表面を露出するマスクパターンを形成する工程と、（ｂ）前記マスクパターンの開口で露出された前記多結晶ＳｉＣ基板上で成長を開始し、前記マスクパターンを埋め込み、平坦な表面を有する窒化物半導体バッファ層を成長する工程と、（ｃ）前記窒化物半導体バッファ層の上にＧａＮ系化合物半導体層を成長する工程と、を含む。

Description

明 細 書
多結晶 SiC基板を有する化合物半導体ウェハ、化合物半導体装置とそ れらの製造方法
技術分野
[0001] 本発明は、化合物半導体ウェハ、化合物半導体装置とそれらの製造方法に関し、 特に多結晶 SiC基板を用いた化合物半導体ウェハ、化合物半導体装置とそれらの 製造方法に関する。
[0002] GaN系化合物半導体とは、 AlxInyGal— X— yN (0≤x≤l. 0、 0≤y≤l. 0)を 指す。
背景技術
[0003] GaNまたは GaN系化合物半導体を用いたィ匕合物半導体装置の開発が活発である 。 GaNは、バンドギャップが 3. 4eVと高く、高耐圧動作が可能である。 GaN系化合物 半導体を用いてヘテロ接合を形成することにより、種々の半導体装置を作成すること ができる。結晶成長方法としては、主に有機金属気相成長（MOCVD)が用いられる
[0004] GaN系化合物半導体を用いた半導体発光装置は青色光または紫外光を発光でき 、蛍光体を用いることにより白色光源も形成できる。サファイア基板、または SiC基板 上に GaN系化合物半導体結晶を成長し、種々の半導体発光装置を作製することが 行われている。
[0005] また、 GaNは高耐圧であり、例えば携帯電話の基地局用高電子移動度トランジスタ
(HEMT)等、高電圧、高速動作が要求される用途での応用が期待されている。サフ アイァ、 SiC, GaN, Si等の基板上に、 GaNZAlGaNを結晶成長し、 GaN層を電子 走行層とする GaN— HEMTが種々報告されている。現在、電流オフ時の耐圧として 300Vを超える値が報告されている。 SiC基板を用いた GaN— HEMTにおいて、最 も良好な出力特性が得られている。 SiCの熱伝導率が高いことが寄与している。高速 動作 GaNデバイスを作製するためには、寄生容量を制限するため、半絶縁性 SiC基 板を用いる。 [0006] 国際公開 WO00Z04615号は、（0001) Si面の SiC基板上に、（1— 100)方向ス トライプ状の AlGaNパターンを形成し、そのうえに GaNを MOCVDで成長し、半導 体レーザを形成することを提案する。
[0007] 特開 2003— 309331号は、（0001)サファイア基板上に非晶質絶縁物のマスク層 を形成し、マスク層の一部に 4角形の窓を開口して基板を露出し、その上に窒化物半 導体を成長し、半導体光装置な!/ゝし半導体電子装置を形成することを提案する。
[0008] 特開 2002— 53398号は、 [111]軸方向に配向した 3C多結晶炭化珪素基板を 11 00°Cでクリーニングした後、基板温度を 650°Cに下げ、アンモニアとトリメチルガリウ ムをソースとして MOCVDで炭化珪素基板上に GaNを成長したところ、平坦な鏡面 を呈する六方晶の（0001)面を呈する単結晶 GaNが得られたと報告して 、る。炭化 珪素基板上に酸ィ匕シリコン膜を積層し、円形の窓を開け、 GaNを成長させること、気 相成長の代わりに液相成長 (LPE)を用いることも提案して 、る。
[0009] 特許文献 1 :国際公開 WO00Z04615号
特許文献 2：特開 2003 - 309331号公報
特許文献 3：特開 2002— 53398号公報
[0010] FIG. 10Aは、本発明者らが発表した GaN— HEMT装置の構成を概略的に示す 断面図である。（0001)単結晶 SiC基板 101上に、 MOCVDで、 A1Nバッファ層 103 を成長した後、その上にノンドープ GaN活性層 104、ノンドープ AlGaNスぺーサ層 1 05、 Siドープ n型 AlGaN電子供給層 106を成長して GaN— HEMT構造を形成し、 さらに n型 GaN保護層 107を成長する。 n型 GaN保護層 107上にショットキ接触する ゲート電極 G,ォーミック接触するソース電極 S,ドレイン電極 Dを形成する。 n型 GaN 保護層 107の露出表面は SiN膜 108で覆う。 GaNは、 SiC表面上には成長しにくい 力 A1Nバッファ層を形成することにより、より容易に成長する。動作中にオン抵抗が 変化する電流コラブス現象は、 n型 AlGaN電子供給層の上に、 GaN保護層と SiN層 を形成することにより回避できる。 SiCは熱伝導率が高ぐ高耐圧の高速動作が実現 できる。半絶縁性単結晶 SiC基板の価格は高ぐ GaNデバイス普及の阻害となる可 能性がある。
[0011] FIG. 10Bは、 SiC複合基板を示す断面図である。多結晶 SiC基板と Si基板を張り 合わせて複合基板を形成している。多結晶 SiC基板を用いることによりコストを抑え、 SiCの高熱伝導率を備える。単結晶 Si基板を張り合わせることにより単結晶の特性を 提供する。フランスの SOITECH社力も入手可能である。ェピタキシャル層は単結晶 Si基板上に形成する。 Siは、熱伝導率が低いので、 SiCの高熱伝導率のメリットを十 分生かすことが困難である。 Siと SiCとは熱膨張率が異なるので、ストレスが発生して しまう。
発明の開示
[0012] 本発明の目的は、多結晶 SiC基板を用いて SiCの高熱伝導率を持ち、 SiC基板上 に結晶軸方向を揃えたバッファ層を備えたィ匕合物半導体ウェハとその製造方法を提 供することである。
[0013] 本発明の他の目的は、上述の化合物半導体ウェハまたはその製造方法を用いた 化合物半導体装置とその製造方法を提供することである。
[0014] 本発明のさらに他の目的は、多結晶 SiC基板上に化合物半導体層を有する構造の 特性を高めることである。
[0015] 本発明の 1観点によれば、
多結晶 SiC基板と、
前記多結晶 SiC基板上に形成され、平行な対向辺で画定されるストライプ形状、又 は頂角 120度の六角形状の開口を有し、開口内で前記多結晶 SiC基板の表面を露 出するマスクパターンと、
前記マスクパターンの開口において前記多結晶 SiC基板に接し、前記マスクパター ンを埋め込み、平坦な表面を有する窒化物半導体バッファ層と、
前記窒化物半導体バッファ層の上に形成された GaN系化合物半導体層と、 を有する化合物半導体装置
が提供される。
[0016] 本発明の他の観点によれば、
(a)多結晶 SiC基板上に、平行な対向辺で画定されるストライプ形状、又は頂角 12 0度の六角形状の開口を有し、開口で前記多結晶 SiC基板の表面を露出するマスク パターンを形成する工程と、 (b)前記マスクパターンの開口で露出された前記多結晶 SiC基板上で成長を開始 し、前記マスクパターンを埋め込み、平坦な表面を有する窒化物半導体バッファ層を 成長する工程と、
(c)前記窒化物半導体バッファ層の上に GaN系化合物半導体層を成長する工程と を含む化合物半導体装置の製造方法
が提供される。
図面の簡単な説明
[0017] [図 1]FIG. 1A—1Gは、本発明者の行った実験を説明する断面図および平面図で ある。
[0018] [図 2]FIG. 2A, 2Bは、ハイドライド VPE装置と MOCVD装置の概略断面図である。
[0019] [図 3]FIG. 3A、 3Bは、 FIG. IF, 1Gに対応する SEM像である。
[0020] [図 4]FIG. 4A, 4B、 4Cは、マスクパターンの推測される機能を示す平面図、および マスクパターンの他の形状例を示す平面図である。
[0021] [図 5]FIG. 5は、第 1の実施例による GaN— HEMTの概略断面図である。
[0022] [図 6]FIG. 6は、第 1の実施例の変形例による GaN— HEMTの概略断面図である。
[0023] [図 7]FIG. 7A— 7Dは、第 2の実施例による GaN— HEMTの製造工程を示す概略 断面図である。
[0024] [図 8]FIG. 8A, 8B、 8Cは、第 2の実施例の変形例を示す断面図である。
[0025] [図 9]FIG. 9は、更なる変形例を示す断面図である。
[0026] [図 10]FIG. 10A, 10Bは，従来技術を示す断面図である。
発明を実施するための最良の形態
[0027] GaN系化合物半導体を成長する結晶成長方法として、代表的に有機金属気相成 長法（MOCVD)とハイドライド気相ェピタキシ (VPE)が知られている。 FIGs. 2A, 2 Bにハイドライド VPE装置と MOCVD装置との構成を概略的に示す。
[0028] FIG. 2Bは、 MOCVD装置の構成を概略的に示す断面図である。石英製反応管 40の外側にカーボンヒータ 41が配置され、内部を加熱することができる。カーボンヒ ータ 41と対向する反応管 41の内側にカーボンサセプタ 42が配置される。反応管 40 の上流側には 2つのガス導入管 44、 45が接続され、化合物のソースガスが供給され る。例えば、ガス導入管 44から Nソースガスとして NH3を導入し、ガス導入管 45から I II族元素のソースガスとしてトリメチルアルミニウム又はトリメチルガリウム等の有機 III 族化合物原料を導入する。基板 1上で結晶成長が行われ、余剰のガスはガス排出管 46から除害塔へ排出される。なお、 MOCVDを減圧雰囲気で行う場合は、ガス排出 管 46は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
[0029] MOCVDは、化合物半導体の結晶成長方法として広く用いられてきた方法であり、 良好な結晶性を得ることが可能である。不純物添加、厚さ制御の技術も種々確立さ れている。成長速度は、たかだか 1 μ mZ時間（H)である。
[0030] FIG. 2Aは、ハイドライド VPE装置の構成を概略的に示す断面図である。石英製 反応管 30の周囲には高周波誘導加熱用のコイル 31が卷回され、その内部には基 板 1を載置するためのカーボンサセプタ 32が配置されている。図中左側に示す反応 管 30の上流端には 2つのガス導入管 34、 35が接続され、反応管 30の下流端には 1 本のガス排出管 36が接続されている。反応管 30内のサセプタ 32よりも上流側にボ ート 38が配置され、その内部には成長すべき化合物の III族元素のソース 39が収容 される。ソース 39は、例えば A1N成長の場合は A1であり、 GaN成長の場合は Gaであ る。ガス導入管 34から Nソースガスとしてアンモニア NH3が導入され、ガス導入管 35 力 HC1が導入される。 HC1はボート 38中の III族ソース 39と反応し、 III族元素塩化 物 A1C1を生成する。ソースガス A1C1と NH3は基板 1上に運ばれ、基板表面で反応し て A1Nを成長させる。余剰のガスはガス排出管 36から除害塔へ排出される。
[0031] ノ、イドライド VPEは、 III族元素のソースとして塩ィ匕物を用いる。成長速度は、数 10
mZ時間も可能であるように、極めて速い。成長した結晶層はソースガスに依頼す る塩素（C1)を含む可能性が高い。安価なテンプレート基板を作成するのには、 MO CVDの成長速度は小さすぎ、成長速度を大きくできるハイドライド VPEが適した方法 である。
[0032] 半絶縁性単結晶 SiC基板の価格は非常に高価であるが、 [0001]方向に配向した 安価な多結晶 SiC基板が入手可能である。本発明者は、安価な多結晶 SiC基板を 用い、 GaN系化合物半導体デバイスを作成する手法を試みた。多結晶 SiC基板上 に直接、 A1Nバッファ層、 GaN層、 AlGaN層を成長し、 GaN— HEMTを形成しょう とすると、表面のラフネスが大きくなり、 c軸にはある程度配向しても、 a軸方向の結晶 配位が揃わず、結晶粒界が多数形成されてしまう。そこで、 6方晶系の結晶は六角柱 状に成長する傾向が強い、結晶成長時の晶癖を利用することを試みた。
[0033] FIG. 1Aに示すように、 [0001]配向を有する SiC多結晶基板 1の上に、 A1N層 21 を厚さ約 300nmノヽイドライド VPEで成長した。ハイドライド VPE装置は、 FIG. 2Aに 示すものであり、ボート 38内の III族元素原料は A1である。ハイドライド VPEの条件は 圧力： 常圧
ガス流量：
HCl: 100ccm、
NH3： 10LM (リットルパーミニッッ）
温度： 1100°C
である。
[0034] FIG. IBに示すように、レジストマスクを用いて、 C12ガスをエツチャントとしたドライ エッチングで A1N層をパターユングし、ストライプ状マスクパターン 2を形成した。エツ チングは、 C12ガス流量を lOsccmとし、リアクティブイオンエッチングで行った。その 後、レジストマスクは除去した。ストライプ状マスクパターン 2は、幅約 1〜2 /ζ πι、間隔 約 1〜2 μ mの形状を有する。即ち、マスクパターン 2の開口は、距離約 1〜2 μ mで 対向する平行な辺で画定されるストライプ状である。
[0035] FIG. 1Cに示すように、 A1N層 21をパターユングすると、その表面は酸ィ匕して酸ィ匕 膜 22で覆われる。すなわち、マスクパターン 2は表面酸ィ匕膜 22を備えた A1N層 21で 形成される。
[0036] FIG. IDに示すように、マスクパターン 2を備えた多結晶 SiC基板 1上に A1N層 3を ノ、イドライド VPEで成長する。ノ、イドライド VPEの条件は上記の条件と同じである。 A1 Nは、 SiC基板 1上で優先的に成長する性質を有し、マスクパターン 2の表面酸ィ匕膜 22上には成長しない。初期の成長は、マスクパターン 2で画定された SiC基板 1表面 上で優先的に生じ、マスクパターン 2で外郭を画定された A1N層 3が成長する。 [0037] FIG. IEに示すように、成長面がマスクパターン 2上面に達すると、横方向成長に よりマスクパターン 2上面上にも A1N層 3が成長する。マスクパターン 2の上面全面が A1N層 3で覆われた後、ある程度以上の厚さ A1N層を成長すると、成長表面は平坦 化する。
[0038] FIG. IFは、厚さ 5〜50 μ mの A1N層 3を成長した時の表面の SEM写真のスケッ チである。平坦な表面が得られている。単結晶ではなくても、軸方向を揃えたグレイン の集まりである偽単結晶と見ることが可能であろう。
[0039] FIG. 1Gは、マスクパターン 2を形成せずに A1N層を成長した比較例の成長表面 の SEM写真のスケッチである。明らかに粒界（グレインバウンダリ）が認められ、かつ 表面は平坦ではない。
[0040] FIG. 3Aは、 FIG. IEに対応する SEM像を示す。 FIG. 3Bは、 FIG. IFに対応 する比較例の SEM像を示す。比較例においては、グレインバウンダリに沿うと考えら れる突起が明瞭に観察され、 c軸が揃っていても、 a軸は揃っていないことが読み取 れる。平行な対向辺で確定されたストライプ状開口を有するマスクパターンを備えた 基板上に成長した A1N層は、 c軸のみならず a軸方向にも配向を揃えた単結晶的領 域を形成できることが判った。この単結晶的領域を偽単結晶と呼ぶ。
[0041] ストライプ状の開口を有するマスクパターンを備えた多結晶 SiC基板上に A1N層を 成長すると、偽単結晶が成長できる理由を本発明者は以下のように考える。
[0042] FIG. 4Aに示すように、マスクパターン 2は互いに平行に配置され、それぞれ平行 な辺を有する。従って、マスクパターン 2間に露出される SiC基板表面は、平行な壁 に挟まれる。 SiC基板表面で AiN成長核が形成され、六角柱状の成長が生じ、その 1側面が平行な壁に接する場合を考える。六方晶系の六角柱の 1側面が平行な壁と 同じ配位であれば、結晶成長は安定化し、成長が継続、拡大するであろう。六角柱 の 1側面が、平行な壁と交差する配位であれば、結晶成長は阻害され得る。 FIGs. 1 F, 1G, 3A, 3Bに示す結果から推察すると、六角柱の 1側面が平行な壁と平行な結 晶が優先的に成長している。これらの、 c軸と a軸の配向が揃っているので、互いに接 するとさらに大きな結晶グレインを形成するであろう。
[0043] マスクパターンは、原子オーダの精度で形成することは困難である。したがって、成 長する結晶グレイン間に配位のずれが生じることは避けがたいであろう。しかし、平坦 な表面が得られたことは、結晶グレイン間に配位のずれがあっても、致命的なもので はなぐずれを取り込んだ全面成長が生じていることを推察させる。従って、偽単結晶 が得られるのであろう。
[0044] このように、 A1Nの晶癖がマスクパターン 2の側壁で案内されることにより、 a軸方向 の配位も揃った A1N層が成長すると考えられる。 6方晶形の A1Nの晶壁を利用する 場合、平行ストライプ状マスクパターンのみでなぐ他の形状も利用できるであろう。
[0045] FIG. 4Bは、正 6角形の開口を有するマスクパターンを示す。マスクパターン 2は正 6角形の開口を有し、開口内に SiC基板 1表面を露出する。いずれか 1つのマスク側 壁に六角柱の側面を合わせて SiCが面内成長すると、 SiCの六角柱の他の側面も他 のマスク側壁と平行になり、接する時は面接触するようになるであろう。なお、 6角形の 開口は正 6角形に限らない。
[0046] FIG. 4Cは、頂角が 120度であるが、 1組の対向 2辺の長さが他の辺よりも長く引き 伸ばされた 6角形の形状を示す。その他、頂角が 120度に保たれていれば、どのよう な 6角形を用いても a軸方向の配位を揃えた A1N結晶を成長できる可能性があろう。
[0047] さらに、図 4B, 4Cの六角形に代え、その辺の一部を省略し、隣接する辺を延長し て多角形とした形状も利用可能であろう。即ち、六角形の辺の少なくとも一部を用い た多角形形状をマスクの開口として利用できるであろう。
[0048] FIG. 5は、上述の実験結果を利用した第 1の実施例による GaN— HEMTの構成 を概略的に示す断面図である。 SiC基板 1は、 [0001] (c軸)方向に配位した多結晶 SiC基板である。 FIGs. 1A— 1Gを参照して説明した実験同様、多結晶 SiC基板 1 の上に、 A1N層を厚さ 300nm成長し、レジストパターンを用いてパターユングして、 幅 1〜2 μ m、間隔 1〜2 μ mの平行なストライプ状の A1Nマスクパターン 2を形成する
[0049] マスクパターン 2を備えた SiC基板 1上に A1N層 3を厚さ 5〜50 μ m、例えば厚さ 5 μ mハイドライド VPEにより成長する。 A1Nマスクパターン 2を埋め込んで、 A1N層 3 が成長する。面法線方向に c軸を有するのみでなぐ a軸方向も配位が揃った高抵抗 の偽単結晶 A1N層 3が得られる。多結晶 SiC基板 1の抵抗率は、 1 X 103-1 X 105 Ω cm程度である力 A1Nバッファ層 3の抵抗率はそれよりも格段に高くできるため、 寄生容量の低減に有効である。
[0050] A1Nバッファ層 3上に、有機気相成長法（MOCVD)により HEMT構成層を成長す る。 MOCVDは、高い成長速度を得るのは困難である力 厚さの制御性、ヘテロ接 合の作成等に優れている。
[0051] FIG. 2Bに示す MOCVD装置を用い、 MOCVDの条件は例えば以下のようにす る。
原料とその流量：
トリメチルガリウム（TMG)： 50sccm、
トリメチルアルミニウム（TMA)： (必要に応じて） 5sccm、
アンモニア（NH3) : 20SLM、
n型不純物： シラン（SiH4)
p型不純物： ビスシクロペンタディェ-ルマグネシウム（Cp2Mg)
圧力： 100torr、
温度： 1050°C。
[0052] TMGと NH3を供給して（TMAは供給せず）、 A1Nバッファ層 3の上に、例えば厚さ 3 /z mの GaN層 4を MOCVDにより成長する。この GaN層 4はノンドープであり、 2次 元電子ガスが走行する活性層となる領域である。
[0053] GaN層 4の成長に続き、 A1のソースガスである TMAの供給を開始し、例えば厚さ 5 nmのノンドープ AlGaN層 5を成長し、続!、て n型不純物 Siのソースガスとしてシラン（ SiH4)も導入し、厚さ 20nmの n型 GaN層 6を成長する。 n型 GaN層 6の Si不純物の ドープ量は、例えば 4 X 1018cm-3程度とする。ノンドープ AlGaN層 5はスぺーサ層 となり、 n型 AlGaN層 6を活性層 4から隔離する。 n型 AlGaN層 6は、電子供給層とな り、キャリアとなる電子を活性層 4へ供給する。 n型 AlGaN層 6の上に、 TMAの供給 を止め、厚さ 7nmの n型 GaN7を保護層として成長する。 Siのドープ量は、例えば 5 X 1018cm- 3程度とする。 n型 AlGaN6は、より低抵抗率の n型 GaN7で覆われる。 GaN層 4がマスクパターン形成時の残留 Si不純物等に起因して n型化してしまう場合 には適宜 Cp2Mgを導入して高抵抗ィ匕させる。 [0054] 基板を MOCVD装置から取出し、プラズマ CVDで窒化シリコン（SiN)膜 8を堆積 する。 SiN膜にソース Zドレイン電極接触領域を開口し、 Ta層 l la、 A1層 l ibの積層 力 なるソース電極 S及びドレイン電極 Dを形成する。又、ソース Zドレイン電極間の 中間位置において、 SiN膜 7にショットキゲート接触領域を開口し、 Ni層 12a、 Au層 12bの積層力もなるショットキゲート電極 Gを形成する。これらの電極は、例えばリフト オフ法により形成することができる。素子分離は表面力も n型 GaN7、 n型 AlGaN層 6 、ノンドープ AlGaN層 5を貫通し、ノンドープ GaN層 4の一部に入り込む、例えば深さ lOOnm程度のリセスをエッチングすることで行う。
[0055] 本実施例によれば、基板 1は多結晶 SiCであるので、コストが安価である。多結晶 Si C基板を用いても、マスクパターン 2を用いることにより、結晶方位の揃った A1N/Ga NZAlGaNZGaN半導体積層を成長できる。高抵抗の A1Nバッファ層を成長するこ とにより、寄生容量を低減できる。熱伝導率のよい高性能の高速動作 GaN— HEMT デバイスを作成することができる。
[0056] なお、平行ストライプ状のマスクパターンを用いる場合を説明したが、平行ストライプ の変わりに 6角形の開口を有するマスクパターンを用いてもょ 、。 SiC基板 1表面から 面法線方向に転位が発生する力 HEMTは転位には敏感でないので、高性能の G aN HEMTを作製できる。
[0057] FIG. 6は、変形例による GaN— HEMTデバイスの構成を概略的に示す断面図で ある。本形成例においては、多結晶 SiC基板上に例えばプラズマ CVDで厚さ 300η mの酸ィ匕シリコン膜を堆積し、レジストマスクを用い希フッ酸で酸ィ匕シリコン膜をゥエト エッチングし、酸化シリコン膜のマスクパターン 2xを形成する。ウエットエッチングの代 わりにドライエッチングを用いることもできる。他の点は第 1の実施例と同様である。マ スクパターンを酸ィ匕シリコンで形成した場合も、 A1Nは SiC基板表面上に優先的に成 長し、酸化シリコン表面上では成長しない。従って、マスクパターン 2xの側壁が A1N 成長層の六角柱側面を案内し、 a軸配置も揃えた A1N層を成長できる。
[0058] FIGs. 7A—7Dは、第 2の実施例による GaN— HEMTデバイスの構成を概略的 に示す断面図である。
[0059] FIG. 7Aに示すように、多結晶 SiC基板 1の表面上に、厚さ 300nm程度の酸化シ リコン膜を堆積し、レジストパターンを用いたエッチングで酸ィ匕シリコン膜をエッチング し、例えばストライプ状の酸ィ匕シリコン膜の予備マスクパターン 14を形成する。酸ィ匕シ リコンの予備マスクパターン 14を備えた SiC基板 1上に、 A1N層 15を例えば厚さ 500 nm成長する。成長した A1N層 15は、厚さ 300nmの予備マスクパターン 14の上面の 周縁部を覆うが、中央部は残す形状に留まる。
[0060] FIG. 7Bに示すように、 A1N層 15を成長した基板を取出し、酸ィ匕シリコンマスクパタ ーン 14を例えば希フッ酸によりエッチング除去する。この際、 A1N層 15表面にも表面 酸ィ匕膜が生じる。表面酸ィ匕膜を備えた A1N層 15は、オーバーハングを有する T形断 面を有し、新たなマスクパターンとなる。
[0061] 基板をノヽイドライド VPE装置に搬入し、 SiC基板 1上に厚さ 3 μ mの A1N層 3を成長 する。先に形成した表面酸ィ匕膜を備えた A1N層 15は，マスクパターンとして機能する 。 SiC基板表面力も成長する A1N層 3は、ー且マスクパターン 15で幅を制限され、そ の後横方向に成長によりマスクパターン全面上にも成長するようになる。
[0062] FIG. 7Dに示すように、ハイドライド VPEにより A1Nバッファ層 3を成長した後、前述 の実施例同様 MOCVD装置に基板を搬入し、ノンドープ GaN活性層 4、ノンドープ AlGaNスぺーサ層 5、 Siドープ n型 AlGaN層 6、 Siドープ n型 GaN層 7を成長する。 窒化シリコン層 8を形成し、ソース電極 S,ドレイン電極 D、ゲート電極 Gを形成して、 GaN - HEMTデバイスを作製する。
[0063] 本実施例によれば、予備マスクパターン 14の上にオーバーハングする T形断面の マスクパターン 15を形成するので、マスクパターン 15間の開口を狭くすることが容易 になる。 SiC基板表面力も基板法線方向に生じる転位が狭い開口に制限され、広い 面積で転位の少な 、偽単結晶領域を形成できる。より高性能の GaN— HEMTを作 製できる。
[0064] FIGs. 8A, 8B, 8Cは、第 2の実施例の変形例を示す断面図である。
[0065] FIG. 8Aは、 FIG. 7A, 7Bに示す工程に従い、 A1N第 1マスクパターン 15を形成 した後、 A1N第 1マスクパターン 15を覆う A1N第 1バッファ層 16、 GaNバッファ層 17 をハイドライド VPEで成長した状態を示す。
[0066] FIG. 8Bに示すように、 GaNバッファ層 17の上に、 A1N第 2マスクパターン 18を FI Gs. 7A, 7B同様の工程により形成する。 A1N第 2マスクパターンは、 A1N第 1マスク パターンの開口を覆うように配置する。
[0067] FIG. 8Cに示すように、 A1N第 2マスクパターンを覆う A1N第 2バッファ層 3をハイド ライド VPEにより成長する。このようにして A1Nバッファ層 3を備えたウェハを作製する 。以後、 A1Nバッファ層 3の上に、前述の実施例同様 GaN— HEMT構造を作製する
[0068] 本変形例によれば、上方から見た時、 SiC基板表面は全て A1Nマスクパターン 15, 18で覆われる。従って、 SiC基板 1表面力も法線方向に伸びる転位はいずれかのマ スクパターン 15, 18で遮断される。転位の少ない A1Nバッファ層 3の上に、特性の優 れた GaN系化合物半導体装置を作製することができる。
[0069] FIG. 9は、更なる変形例を示す。 A1N第 2マスクパターン 18xは矩形断面形状を有 し、 T型断面の第 1マスクパターン 15とオーバーラップして、平面視上基板全表面を 覆う。 A1Nバッファ層 3までの構成において、他の点は FIGs. 8A—8Cと同様である 。第 1、第 2の実施例同様、 A1Nバッファ層 3の上に、ノンドープ GaN電子走行層 4、 ノンドープ A1Nスぺーサ層 5、 Siドープ n型 A1N電子供給層 6を成長し、さらに Siドー プ n型 GaN保護層 7を成長し、そのうえに CVDで窒化シリコン膜 8を堆積する。窒化 シリコン膜 8にソース/ドレインコンタクト領域の開口を形成し、 n型 GaN層 7をエッチ ングして n型 A1N電子供給層 6の表面を露出する。ドレインの両側にソースが配置さ れる。 n型 A1N層 6にォーミックコンタクトするドレイン電極 D,その両側にソース電極 S 1, S2を形成する。ドレイン電極 Dとソース電極 SI, S2の中間の窒化シリコン膜 8に ゲートコンタクト領域を開口し、 n型 GaN層 7にショットキコンタクトするゲート電極 G1, G2を形成する。
[0070] なお、立方晶系 [111]配向 SiC多結晶基板は、六方晶系 [0001]配向 SiC多結晶 基板とよく似た性質を有する。六方晶系 [0001]配向 SiC多結晶基板の代わりに、立 方晶系 [111]配向 SiC多結晶基板を用いることも可能であろう。多結晶基板上に、 A IN, GaN, AlGaNを含めた， Alxlny Ga 1 -χ-γΝ (0≤χ≤1. 0、 0≤y≤l. 0)の GaN系化合物半導体を成長できるであろう。 GaN— HEMTを作製する場合を説明 したが、 A1Nバッファ層を成長したウエノ、、その上の GaN層/ノンドープ AlGaN層/ n型 AlGaN層 Zn型 GaN層の積層またはその一部を成長したウェハ等の GaN系化 合物半導体ウェハを製品としてもょ ヽ。作成する電子デバイスも HEMTに限らな ヽ。 他の電子デバイスや、光デバイスを作製することも可能である。マスク材料として、酸 化シリコンの代わりに、窒化シリコン、酸ィ匕窒化シリコン等の他の絶縁物、 A1Nの代わ りに AlGaN等の A1を含む他の窒化物半導体等を用いることも可能であろう。
[0071] その他、種々の変形、改良、置換、組合わせなどが可能なことは当業者に自明であ ろう。
産業上の利用の可能性
[0072] GaN系化合物半導体装置、およびそのためのウェハを提供できる。

Claims

請求の範囲
[1] 多結晶 SiC基板と、
前記多結晶 SiC基板上に形成され、平行な対向辺で画定されるストライプ形状、又 は六角形の辺の少なくとも一部を用いた多角形状の開口を有し、開口内で前記多結 晶 SiC基板の表面を露出するマスクパターンと、
前記マスクパターンの開口において前記多結晶 SiC基板に接し、前記マスクパター ンを埋め込み、平坦な表面を有する窒化物半導体バッファ層と、
を有する化合物半導体ウェハ。
[2] 前記マスクパターンの開口が、頂角 120度の六角形である請求項 1記載の化合物半 導体ウェハ。
[3] 前記窒化物半導体バッファ層が、 C1を含む A1N層である請求項 1または 2記載の化 合物半導体ウェハ。
[4] 前記マスクパターン力 表面に酸ィ匕膜を有する A1Nまたは絶縁物で形成された請求 項 1〜3のいずれか 1項記載の化合物半導体ウェハ。
[5] 前記マスクパターンが、表面に酸化膜を有する A1Nで形成され、前記多結晶 SiC基 板に接する基部と、前記基部上に配置され、基部形状から前記開口側に張り出すォ 一バーハング部とを有する請求項 1 4のいずれか 1項記載の化合物半導体ウェハ
前記窒化物半導体バッファ層の上に形成された GaN系化合物半導体層をさらに有 する請求項 1 5の 、ずれ力 1項記載の化合物半導体ウェハ。 前記 GaN系化合物半導体層が、 GaN層と AlGaN層の積層を含む請求項 6記載の 化合物半導体ウェハ。 [8] 前記 A aN層が、ノンドープ A aN層と n型 AlGaN層との積層を含む請求項 7記載 の化合物半導体ウェハ。
[9] (a)多結晶 SiC基板上に、平行な対向辺で画定されるストライプ形状、又は六角形の 辺の少なくとも一部を用いた多角形状の開口を有し、開口で前記多結晶 SiC基板の 表面を露出するマスクパターンを形成する工程と、
(b)前記マスクパターンの開口で露出された前記多結晶 SiC基板上で成長を開始 し、前記マスクパターンを埋め込み、平坦な表面を有する窒化物半導体バッファ層を 成長する工程と、
を含む化合物半導体ウェハの製造方法。
[10] 前記マスクパターンの開口が、頂角 120度の六角形である請求項 9記載の化合物半 導体ウェハの製造方法。
[11] 前記マスクパターン力 表面酸ィ匕膜を備えた A1N層、絶縁物層のいずれかで形成さ れた請求項 9または 10記載の化合物半導体ウェハの製造方法。
[12] 前記工程 (a)が、
(a— 1)多結晶 SiC基板上に絶縁物の予備マスク層を形成する工程と、
(a— 2)前記予備マスク層をエッチングし、前記多結晶 SiC基板の表面を露出する、 平行な対向辺で画定されるストライプ形状、又は六角形の辺の少なくとも一部を用い た多角形状の開口を形成して予備マスクパターンとする工程と、
(a— 3)前記予備マスクパターンの開口で露出された前記多結晶 SiC基板上で成 長を開始し、前記マスクパターン上面を越え、マスクパターン上面の周縁部を覆い、 中央部は残す、 A1Nのマスクパターンを成長する工程と、
(a— 4)前記予備マスクパターンを除去すると共に、前記マスクパターン表面を酸化 する工程と、 を含む請求項 9または 10記載の化合物半導体ウェハの製造方法。
[13] 前記予備マスクパターンの開口が、頂角 120度の六角形である請求項 12記載の化 合物半導体ウェハの製造方法。
[14] 前記工程 (b)力 III族元素の塩ィ匕物を ΠΙ族元素のソースとするハイドライド気相ェピ タキシで窒化物半導体バッファ層を成長する請求項 9— 13のいずれか 1項記載の化 合物半導体ウェハの製造方法。
[15] 前記窒化物半導体バッファ層が A1N層である請求項 9— 14のいずれか 1項記載の 化合物半導体ウェハの製造方法。
[16] 前記工程 (b)の後、
(c)前記窒化物半導体バッファ層の上に GaN系化合物半導体層を成長する工程、 をさらに含む請求項 9 15のいずれか 1項記載の化合物半導体ウェハの製造方法。
[17] 前記工程 (c)が有機金属気相成長法で行われる請求項 16記載の化合物半導体ゥ ェハの製造方法。
[18] 前記工程 (c)が、
(c- 1) GaN層を成長する工程と、
(c 2) AlGaN層を成長する工程と、
を含む請求項 16または 17記載の化合物半導体ウェハの製造方法。
[19] 多結晶 SiC基板と、
前記多結晶 SiC基板上に形成され、平行な対向辺で画定されるストライプ形状、又 は六角形の辺の少なくとも一部を用いた多角形状の開口を有し、開口内で前記多結 晶 SiC基板の表面を露出するマスクパターンと、 前記マスクパターンの開口において前記多結晶 SiC基板に接し、前記マスクパター ンを埋め込み、平坦な表面を有する窒化物半導体バッファ層と、
前記窒化物半導体バッファ層の上に形成された GaN系化合物半導体層と、 を有する化合物半導体装置。
[20] 前記マスクパターンの開口力 頂角 120度の六角形である請求項 19記載の化合物 半導体装置。
[21] 前記 GaN系化合物半導体層が、 GaN層と AlGaN層の積層を含む請求項 19または
20記載の化合物半導体装置。
[22] 前記 AlGaN層力 ノンドープ AlGaN層と n型 AlGaN層の積層を含み、 GaN層と共 に HEMT構造を形成する請求項 21記載の化合物半導体装置。
[23] さらに、
前記 n型 AlGaN層上に形成された n型 GaN層と、
前記 n型 GaN層上に形成されたショットキゲート電極と、
前記ショットキゲート電極を挟んで、前記 n型 GaN層上に形成されたォーミック'ソー ス Zドレイン電極と、
を有する請求項 22記載の化合物半導体装置。
[24] 前記窒化物半導体バッファ層が、 C1を含む A1N層である請求項 19— 23のいずれか
1項記載の化合物半導体装置。
[25] 前記マスクパターンが、表面に酸ィ匕膜を有する A1N膜、または絶縁物で形成された 請求項 19 24の 、ずれか 1項記載の化合物半導体装置。
[26] 前記マスクパターンが、前記多結晶 SiC基板に接する基部と、前記基部上に配置さ れ、基部形状力 前記開口側に張り出すオーバーハング部とを有する、表面に酸ィ匕 膜を有する A1N膜で形成された請求項 19— 25のいずれか 1項記載の化合物半導 体装置。
[27] (a)多結晶 SiC基板上に、平行な対向辺で画定されるストライプ形状、又は六角形の 辺の少なくとも一部を用いた多角形状の開口を有し、開口で前記多結晶 SiC基板の 表面を露出するマスクパターンを形成する工程と、
(b)前記マスクパターンの開口で露出された前記多結晶 SiC基板上で成長を開始 し、前記マスクパターンを埋め込み、平坦な表面を有する窒化物半導体バッファ層を 成長する工程と、
(c)前記窒化物半導体バッファ層の上に GaN系化合物半導体層を成長する工程と を含む化合物半導体装置の製造方法。
[28] 前記マスクパターンの開口が、頂角 120度の六角形である請求項 27記載の化合物 半導体装置の製造方法。
[29] 前記マスクパターン力 表面酸ィ匕膜を備えた A1N層、絶縁物層の 、ずれかで形成さ れた請求項 27または 28記載の化合物半導体装置の製造方法。
[30] 前記工程 (a)が、
(a— 1)多結晶 SiC基板上に絶縁物の予備マスク層を形成する工程と、
(a— 2)前記予備マスク層をエッチングし、前記多結晶 SiC基板の表面を露出する、 平行な対向辺で画定されるストライプ形状、又は六角形の辺の少なくとも一部を用い た多角形状の開口を形成して予備マスクパターンとする工程と、
(a— 3)前記予備マスクパターンの開口で露出された前記多結晶 SiC基板上で成 長を開始し、前記マスクパターン上面を越え、マスクパターン上面の周縁部を覆い、 中央部は残す、 A1Nのマスクパターンを成長する工程と、 (a— 4)前記予備マスクパターンを除去すると共に、前記マスクパターン表面を酸化 する工程と、
を含む請求項 27または 28記載の化合物半導体装置の製造方法。
[31] 前記予備マスクパターンの開口が、頂角 120度の六角形である請求項 30記載の化 合物半導体装置の製造方法。
[32] 前記工程 (b)力 III族元素の塩ィ匕物を ΠΙ族元素のソースとするハイドライド気相ェピ タキシで窒化物半導体バッファ層を成長する請求項 27— 31のいずれか 1項記載の 化合物半導体装置の製造方法。
[33] 前記窒化物半導体バッファ層が A1N層である請求項 27— 32のいずれか 1項記載の 化合物半導体装置の製造方法。
[34] 前記工程 (c)が有機金属気相成長法で行われる請求項 27— 33の 、ずれか 1項記 載の化合物半導体装置の製造方法。
[35] 前記工程 (c)が、
(c- 1) GaN層を成長する工程と、
(c 2) AlGaN層を成長する工程と、
を含む請求項 34記載の化合物半導体装置の製造方法。
[36] 前記工程 (c 2)が、
(c 2— 1 )ノンドープ AlGaN層を成長する工程と、
(c 2— 2) n型 AlGaN層を成長する工程と、
を含む請求項 35記載の化合物半導体装置の製造方法。
PCT/JP2006/306508 2006-03-29 2006-03-29 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法 WO2007122669A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008511879A JP5287240B2 (ja) 2006-03-29 2006-03-29 多結晶ＳｉＣ基板を有する化合物半導体ウエハの製造方法
PCT/JP2006/306508 WO2007122669A1 (ja) 2006-03-29 2006-03-29 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
US12/240,272 US8030638B2 (en) 2006-03-29 2008-09-29 Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/306508 WO2007122669A1 (ja) 2006-03-29 2006-03-29 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/240,272 Continuation US8030638B2 (en) 2006-03-29 2008-09-29 Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate

Publications (1)

Publication Number Publication Date
WO2007122669A1 true WO2007122669A1 (ja) 2007-11-01

Family

ID=38624601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306508 WO2007122669A1 (ja) 2006-03-29 2006-03-29 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法

Country Status (3)

Country Link
US (1) US8030638B2 (ja)
JP (1) JP5287240B2 (ja)
WO (1) WO2007122669A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226079A (ja) * 2008-10-02 2010-10-07 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス、および半導体基板の製造方法
JP2010226080A (ja) * 2008-10-02 2010-10-07 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス、および半導体基板の製造方法
KR20130006811A (ko) * 2011-06-23 2013-01-18 엘지이노텍 주식회사 반도체 소자 및 반도체 결정 성장 방법
JP2013058741A (ja) * 2011-08-17 2013-03-28 Hitachi Cable Ltd 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206163A (ja) * 2008-02-26 2009-09-10 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ
FR2968678B1 (fr) * 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
KR20130004760A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 파워소자 및 이의 제조방법
KR20130031690A (ko) * 2011-09-21 2013-03-29 삼성전자주식회사 파워 소자 및 그 제조 방법
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
JP6179158B2 (ja) * 2013-03-27 2017-08-16 三菱電機株式会社 トランジスタの製造方法、増幅器の製造方法
US9611375B1 (en) * 2015-11-03 2017-04-04 The Boeing Company Rapid curing thiol epoxy resin with improved compression strength performance
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2002053398A (ja) * 2000-08-03 2002-02-19 Hitachi Cable Ltd 結晶基板
JP2002261392A (ja) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
WO2004112112A1 (ja) * 2003-06-10 2004-12-23 Sumitomo Electric Industries, Ltd. Ｉｉｉ族窒化物結晶およびその製造方法
JP2005513799A (ja) * 2001-12-21 2005-05-12 アイクストロン、アーゲー Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法
JP2005136001A (ja) * 2003-10-28 2005-05-26 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309331A (ja) 1995-09-18 2003-10-31 Hitachi Ltd 半導体装置
WO2000004615A1 (en) 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP3171180B2 (ja) * 1999-02-04 2001-05-28 日本電気株式会社 気相エピタキシャル成長法、半導体基板の製造方法、半導体基板及びハイドライド気相エピタキシー装置
JP3574093B2 (ja) * 2001-07-04 2004-10-06 三洋電機株式会社 半導体素子および半導体層の形成方法
JP3789814B2 (ja) * 2001-12-18 2006-06-28 三洋電機株式会社 半導体素子および半導体層の形成方法
JP4588340B2 (ja) * 2003-03-20 2010-12-01 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2002053398A (ja) * 2000-08-03 2002-02-19 Hitachi Cable Ltd 結晶基板
JP2002261392A (ja) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2005513799A (ja) * 2001-12-21 2005-05-12 アイクストロン、アーゲー Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法
WO2004112112A1 (ja) * 2003-06-10 2004-12-23 Sumitomo Electric Industries, Ltd. Ｉｉｉ族窒化物結晶およびその製造方法
JP2005136001A (ja) * 2003-10-28 2005-05-26 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226079A (ja) * 2008-10-02 2010-10-07 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス、および半導体基板の製造方法
JP2010226080A (ja) * 2008-10-02 2010-10-07 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス、および半導体基板の製造方法
KR20130006811A (ko) * 2011-06-23 2013-01-18 엘지이노텍 주식회사 반도체 소자 및 반도체 결정 성장 방법
KR101947561B1 (ko) 2011-06-23 2019-02-14 엘지이노텍 주식회사 반도체 소자 및 반도체 결정 성장 방법
JP2013058741A (ja) * 2011-08-17 2013-03-28 Hitachi Cable Ltd 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート
JP2016040830A (ja) * 2011-08-17 2016-03-24 住友化学株式会社 窒化物半導体テンプレート

Also Published As

Publication number Publication date
JP5287240B2 (ja) 2013-09-11
JPWO2007122669A1 (ja) 2009-08-27
US8030638B2 (en) 2011-10-04
US20090026466A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP5287240B2 (ja) 多結晶ＳｉＣ基板を有する化合物半導体ウエハの製造方法
JP5099116B2 (ja) 化合物半導体装置とその製造方法
JP5533661B2 (ja) 化合物半導体装置及びその製造方法
JP5572976B2 (ja) 半導体装置
WO2008012877A1 (fr) DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
WO2007116517A1 (ja) 化合物半導体構造とその製造方法
JP2010258441A (ja) 電界効果トランジスタ
WO2005015642A1 (ja) 半導体装置及びその製造方法
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
US20130112939A1 (en) New iii-nitride growth method on silicon substrate
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
US20230327009A1 (en) Semiconductor layer structure
EP2546866A1 (en) Method of growing semiconductor epitaxial thin film and method of fabricating semiconductor light emitting device using the same
JP3423598B2 (ja) ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法
WO2012137309A1 (ja) 窒化物電子デバイスを作製する方法
JP5534049B2 (ja) 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
WO2022099636A1 (zh) 半导体结构的制作方法
JP2006060071A (ja) ＧａＮ系電界効果トランジスタ
JP2021190517A (ja) 電界効果トランジスタの製造方法
JP5614057B2 (ja) 窒化物電子デバイスを作製する方法
CN115719764A (zh) 过渡金属氮化物势垒高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06730456

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008511879

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06730456

Country of ref document: EP

Kind code of ref document: A1