JP2005513799A - Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法 - Google Patents

Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法 Download PDF

Info

Publication number
JP2005513799A
JP2005513799A JP2003555567A JP2003555567A JP2005513799A JP 2005513799 A JP2005513799 A JP 2005513799A JP 2003555567 A JP2003555567 A JP 2003555567A JP 2003555567 A JP2003555567 A JP 2003555567A JP 2005513799 A JP2005513799 A JP 2005513799A
Authority
JP
Japan
Prior art keywords
film
iii
coating
substrate
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003555567A
Other languages
English (en)
Inventor
ジューゲンゼン、ホルガー
クロスト、アロイス
ダガール、アーミン
Original Assignee
アイクストロン、アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10206751A external-priority patent/DE10206751A1/de
Application filed by アイクストロン、アーゲー filed Critical アイクストロン、アーゲー
Publication of JP2005513799A publication Critical patent/JP2005513799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】 欠陥密度の低いＩＩＩ−Ｖ半導体基板を提供する。
【解決手段】 本発明はＩＩＩ−Ｖ半導体皮膜を非ＩＩＩ−Ｖ基板、特にサファイア、シリコン、酸化シリコン基板、またはその他のシリコンに沈積する方法に関するもので、反応炉の処理室でガス状の初期物質から基板またはＩＩＩ−Ｖ結晶核皮膜にＩＩＩ−Ｖ皮膜、特に緩衝皮膜を沈積させる。成長する皮膜の欠陥密度を低減するため、ＩＩＩ−Ｖ結晶核皮膜に直接または基板に直接、結晶核皮膜を部分的にまたはほぼ部分的に覆う本質的にアモルファス材料から構成されるマスキング皮膜が沈積される。マスキング皮膜は準単一層で種々の材料から構成される。

Description

本発明は、ＩＩＩ−Ｖ半導体皮膜を非ＩＩＩ−Ｖ基板、特にサファイア、シリコン、酸化シリコン基板またはその他のシリコンを含有する基板に沈積する方法に関するもので、反応炉の処理室でガス状の初期物質からＩＩＩ−Ｖ結晶核層にＩＩＩ−Ｖ皮膜、特に緩衝層が沈積される。
例えば、シリコン基板はＩＩＩ−Ｖ基板、特に砒化ガリウム基板よりかなりコスト的に有利であり、かつその他のシリコン電子装置との一体化の可能性が望まれているので、ＩＩＩ基−Ｖ基半導体の別の基板でのエピタキシー成長が、現在コスト的な理由から望まれている。ＩＩＩ−Ｖ半導体、例えば砒化ガリウムまたは燐化インジウムまたはそれらの混合結晶の沈積は、一般的に存在する格子不適合性によって、成長皮膜における欠陥密度が高い。砒化ガリウムまたは燐化インジウム皮膜の沈積は、本発明によればＭＯＣＶＤ法によって行なわれ、ガス状の初期物質、例えばＴＭＧ、ＴＭＩ、ＴＭＡＩ、砒素または燐ＮＨ３などは、加熱された基板保持器にシリコン基板が載っている反応炉内の処理室に導かれる。
本発明の課題は、成長した皮膜の欠陥密度を低減する方法を提供することである。
この課題は請求項に述べる本発明によって解決され、請求項１はＩＩＩ−Ｖ結晶核皮膜の上に直接結晶核皮膜を、部分的またはほぼ部分的に覆う本質的にアモルファス材料から構成されるマスキング皮膜を沈積されることを目的としている。この材料はできるだけＩＩＩ−Ｖ成長を拒否する特性を備えていなければならない。マスキング皮膜は本発明により準単一皮膜として沈積される。したがって準単一皮膜が形成される。マスキング皮膜は結晶核皮膜またはその上に沈積される皮膜、例えば緩衝皮膜と異なる半導体材料であることが好ましい。マスキング皮膜はＳｉｘＮｙまたはＳｉＯｘから構成することができる。しかしこれらは金属で構成することもできる。一般に１００ｎｍ以下の厚さの結晶核皮膜上にこのマスキング皮膜を沈積することによって、結晶核皮膜は無作為に分布された孤島範囲まで覆う。マスキング皮膜を沈積した後で、非常に薄い皮膜がＩＩＩ−Ｖ結晶核皮膜または基板上に生成され、その上にはＩＩＩ−Ｖ材料は成長しない。表面の大部分はマスキングされる。しかしこの皮膜またはマスクは連続したものではなく、孤島状の空間が形成され、その中に結晶核皮膜の自由なＩＩＩ−Ｖ表面区間が存在する。この孤島状のＩＩＩ−Ｖ表面区間は沈積されるＩＩＩ−Ｖ緩衝皮膜の結晶核地域を形成する。結晶核皮膜の沈積後、緩衝皮膜に１つ以上のガス状のＩＩＩ材料および１つ以上のガス状のＶ材料が沈積する。このとき結晶核の成長は、最初は自由なＩＩＩ−Ｖ表面すなわち互いに離れた場所にある孤島部分で行われる。この皮膜（緩衝皮膜）の成長温度は，最初はほぼ横方向の成長が行われるように選定する。したがって結晶核はそれによってほぼ密閉された皮膜が形成されるまで、最初は互いに向かい合って成長する。この方法で広い範囲に対し非常に低い欠陥密度が得られる。表面が連続されてから、成長温度を成長が主として垂直方向に行われるように変更する。
欠陥密度の低いＩＩＩ−Ｖ半導体基板を得る。
結晶核皮膜自体は基板の均等な結晶核分布に使用され、極のない基板の場合は成長する結晶の方向を決定する。したがって絶縁されたサファイアを基板として使用する場合これは不必要で、この場合基板の本来の位置に直接沈積されるＳｉｘＮｙマスクは、結晶学上の特性の改善するために使用される。このようなマスキングは、ＳｉＣまたはＳｉＧｅ皮膜のようなシリコンを含有する基板、特に純粋なシリコンの場合は、基板が迅速に完全に窒化または酸化され、結晶核皮膜は極性の規定するため必要なので、制御することができない。
均等な結晶核分布を達成するため、この作業は後の成長温度より低い温度で行われ、および／または例えばアルミニウムのような低い移動性の初期材料とともに行われる。これによって通常は好ましくない結晶核皮膜の孤島状の成長が回避され、最終的な皮膜成長に対する極性または方向性が規定される。さらにＩＩＩ−窒化皮膜の場合は、アルミニウムを含有する結晶核皮膜が結晶の方向性を改善するのに適している。
本発明の代替案においては、多くのマスキング皮膜を緩和層の内部に沈積させる。ここでもマスキングは本来の位置に取り付けられ、ＩＩＩ−Ｖ皮膜を同じ処理室で生成させた直後に、基板を覆うか処理室から取り出すことなく行われる。皮膜は多種多様な種類を生成することができる。したがって、例えばマスキング皮膜の生成は処理室に酸素のみを導入して行うこともできる。続いて酸化物が形成される。これは特にＩＩＩ−Ｖ皮膜がアルミニウムを含有していると有利である。これにより酸化アルミニウムマスキング皮膜が形成される。またシリコンを酸素とともに沈積させることもできる。金属マスクも使用することができる。例えばタングステンも対象となる。
アモルファスマスキング皮膜は、結晶の周期性を断絶させる作用がある。マスキング皮膜は半導体表面の劣化、例えば高温によって生成することができる。マスキング皮膜の開口は数百ナノメータから数ミクロンまで存在する。成長は開口部から始まり、マスクの上側の皮膜を別の結晶核に接触するまで１つの結晶で成長する。この場合結晶核は殆ど変位無しで接触位置まで生長する。ここで改めて変位が形成される。
緩衝皮膜の最初の範囲で改めてマスクが沈積されると考えられる。この緩衝皮膜区間は、ある程度結晶核皮膜としてその上に沈積するＩＩＩ−Ｖ半導体皮膜に作用する。この皮膜順序は多数回繰返され変位密度を低減させる。それぞれのマスキング皮膜が沈積した後、処理のパラメータを最初に横方向の成長が生ずるように設定することが好ましく、それによって小孔が塞がれる。
開示されたすべての特徴は本発明に対し基本的なものである。従って、対応する／添付の優先書類（事前出願のコピー）の開示もまたすべて本出願の開示内に含まれるものであり、その目的のためこれらの書類の特徴もこの出願の請求事項に含まれるものである。
欠陥密度の低いＩＩＩ−Ｖ半導体基板の製作に利用できる。
図１はシリコン基板にｋで示す例えば砒化ガリウム、窒化アルミニウム、窒化アルミニウムガリウム、砒化ガリウムアルミニウムなどの結晶核皮膜を沈積したものである。この結晶核皮膜ｋの上に前に説明した方法で、例えば窒化シリコンまたは酸化シリコンから成るマスキング皮膜が沈積される。これはシリコンを含有するガス、および窒素を含有するガス、または酸素を含有するガスを処理質に導入することによって行われる。マスキング皮膜としては、原則的にＩＩＩ−Ｖ材料の結晶核皮膜形成が、その上行われる緩衝皮膜の沈積の間抑制されるような皮膜が適している。これは図２に示される。 成長はここでは最初横方向だけに行われる。個々の孤島はその方向に互いに拡大する。横方向の成長が促進される。結晶核は迅速に結合される。結晶の種類により、特に例えば斜めの面によって変位を好都合に横方向に変換することもできる。新しい変位は横方向に成長する皮膜が結合する範囲だけを形成する。低い欠陥密度のために結晶核の広い間隔またはマスクにまだ開放されている場所があることが好ましい。これらの寸法は数μｍである。 完成したＩＩＩ−Ｖ皮膜をｃで示す。

Claims (15)

  1. ＩＩＩ−Ｖ半導体皮膜を非ＩＩＩ−Ｖ基板、特にサファイア、シリコン、酸化シリコン基板またはその他のシリコンを含有する基板に沈積する方法において、反応炉の処理室でガス状の初期物質からＩＩＩ−Ｖ結晶核層にＩＩＩ−Ｖ皮膜、特に緩衝層が沈積され、
    ＩＩＩ−Ｖ結晶核皮膜の上にまたは直接基板の上に、結晶核皮膜を部分的またはほぼ部分的に覆う本質的にアモルファス材料から構成されるマスキング皮膜を沈積されることを特徴とする方法。
  2. 特に、マスキング皮膜が準単一層であることを特徴とする請求項１に記載する方法。
  3. 特に、マスキング皮膜が結晶核皮膜また緩衝皮膜と異なる半導体材料から構成されることを特徴とする請求項１または２のいずれかに記載する方法。
  4. 特に、マスキング皮膜がＳｉｘＮｙまたはＳｉＯｘであることを特徴とする請求項１ないし３のいずれかに記載する方法。
  5. 特に、マスキング皮膜が金属であることを特徴とする請求項１ないし４のいずれかに記載する方法。
  6. 特に、緩衝皮膜の成長温度が、皮膜が連続するまで最初は強化された横方向の成長に調整されることを特徴とする請求項１ないし５のいずれかに記載する方法。
  7. 特に、結晶核皮膜が１００ｎｍより薄いことを特徴とする請求項１ないし６のいずれかに記載する方法。
  8. 特に、ＩＩＩ−Ｖ緩衝皮膜が多数のマスキング皮膜の沈積であることを特徴とする請求項１ないし７のいずれかに記載する方法。
  9. 特に、周期的に緩衝皮膜およびマスキング皮膜が沈積されることを特徴とする請求項１ないし８のいずれかに記載する方法。
  10. 特に、マスキング皮膜がＩＩＩ−Ｖ皮膜の沈積を拒否する表面であることを特徴とする請求項１ないし９のいずれかに記載する方法。
  11. 特に、結晶核皮膜および／または緩衝皮膜がアルミニウムを含有しており、マスキング皮膜が酸素の導入によって生成されることを特徴とする請求項１ないし１０のいずれかに記載する方法。
  12. 特に、沈積処理がＭＯＣＶＤ処理、ＣＶＤ処理またはこれらの処理の本来の場所の順序であることを特徴とする請求項１ないし１１のいずれかに記載する方法。
  13. 特に、沈積がＶＥＰまたはＭＢＥ処理であることを特徴とする請求項１ないし１２のいずれかに記載する方法。
  14. 特に、緩衝皮膜に構造要素が順番に沈積されることを特徴とする請求項１ないし１３のいずれかに記載する方法。
  15. 特に、構造要素皮膜の順序から構造要素が製作されることを特徴とする請求項１ないし１４のいずれかに記載する方法。
JP2003555567A 2001-12-21 2002-12-11 Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法 Pending JP2005513799A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10163715 2001-12-21
DE10206751A DE10206751A1 (de) 2001-12-21 2002-02-19 Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht -III-V-Substrat
PCT/EP2002/014096 WO2003054939A1 (de) 2001-12-21 2002-12-11 Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat

Publications (1)

Publication Number Publication Date
JP2005513799A true JP2005513799A (ja) 2005-05-12

Family

ID=26010858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003555567A Pending JP2005513799A (ja) 2001-12-21 2002-12-11 Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法

Country Status (6)

Country Link
US (1) US7128786B2 (ja)
EP (1) EP1456872A1 (ja)
JP (1) JP2005513799A (ja)
AU (1) AU2002358678A1 (ja)
TW (1) TW561526B (ja)
WO (1) WO2003054939A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122669A1 (ja) * 2006-03-29 2007-11-01 Fujitsu Limited 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172745B1 (en) * 2003-07-25 2007-02-06 Chien-Min Sung Synthesis of diamond particles in a metal matrix
DE10335080A1 (de) 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
TWI325641B (en) 2006-09-04 2010-06-01 Huga Optotech Inc Light emitting device and methods for forming the same
US20080083431A1 (en) * 2006-10-06 2008-04-10 Mark Schwarze Device and method for clearing debris from the front of a hood in a mechanized sweepers
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
WO2008115387A2 (en) * 2007-03-15 2008-09-25 University Hospitals Of Cleveland Screening, diagnosing, treating and prognosis of pathophysiologic states by rna regulation
WO2009007907A2 (en) * 2007-07-10 2009-01-15 Nxp B.V. Single crystal growth on a mis-matched substrate
US7732306B2 (en) * 2007-07-26 2010-06-08 S.O.I.Tec Silicon On Insulator Technologies Methods for producing improved epitaxial materials
JP2011500961A (ja) 2007-10-11 2011-01-06 バレンス プロセス イクウィップメント，インコーポレイテッド 化学気相成長反応器
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
US8377796B2 (en) 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
EP2412006A1 (en) * 2009-02-05 2012-02-01 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and structures for forming semiconductor materials
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
DE102009050234A1 (de) † 2009-10-21 2011-05-05 Von Ardenne Anlagentechnik Gmbh Verfahren zur Beschichtung eines Substrats mit einer TCO-Schicht und Dünnschichtsolarzelle
EP2815004B1 (de) * 2012-03-21 2018-01-10 Freiberger Compound Materials GmbH Verfahren zur herstellung von iii-n-einkristallen, und iii-n-einkristall
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101464854B1 (ko) * 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
CA3077811C (en) 2015-03-24 2024-02-27 Illumina, Inc. Methods, carrier assemblies, and systems for imaging samples for biological or chemical analysis
US9520394B1 (en) 2015-05-21 2016-12-13 International Business Machines Corporation Contact structure and extension formation for III-V nFET
KR102369676B1 (ko) 2017-04-10 2022-03-04 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
EP3696300A1 (de) * 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321369B2 (ja) * 1996-09-27 2002-09-03 日本碍子株式会社 表面弾性波装置およびその基板およびその製造方法
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6160833A (en) * 1998-05-06 2000-12-12 Xerox Corporation Blue vertical cavity surface emitting laser
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122669A1 (ja) * 2006-03-29 2007-11-01 Fujitsu Limited 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
US8030638B2 (en) 2006-03-29 2011-10-04 Fujitsu Limited Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate

Also Published As

Publication number Publication date
WO2003054939A1 (de) 2003-07-03
US20050022725A1 (en) 2005-02-03
TW561526B (en) 2003-11-11
AU2002358678A1 (en) 2003-07-09
EP1456872A1 (de) 2004-09-15
US7128786B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
JP2005513799A (ja) Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法
JP4945725B2 (ja) 改善されたエピタキシャル材料を製造するための方法
US6521514B1 (en) Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6475882B1 (en) Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
JP2006523033A (ja) シリコン上に単結晶ＧａＮを成長させる方法
JP3476754B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
KR102680861B1 (ko) 질화 갈륨 기판의 제조 방법
US7018912B2 (en) Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby
KR20050113643A (ko) 질소화 갈륨 기판 제작 방법
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JPH03132016A (ja) 結晶の形成方法
JP2002299267A (ja) 半導体基板の製造方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JP3544958B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3805703B2 (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
JPH10215000A (ja) 窒化ガリウム系化合物半導体の結晶成長方法
US8455881B2 (en) Ge quantum dots for dislocation engineering of III-N on silicon
KR100668649B1 (ko) 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법
US20050136564A1 (en) Method of laterally growing GaN with indium doping
KR20100022663A (ko) 질화물 반도체 기판 및 그 제조 방법
KR20040070255A (ko) 비 ⅲ-ⅴ 기판상의 ⅲ-ⅴ 반도체층 증착방법
KR20050088664A (ko) 질화물 반도체 소자 및 그 제조방법
JP4748925B2 (ja) エピタキシャル基板、半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623