KR20050088664A - 질화물 반도체 소자 및 그 제조방법 - Google Patents

Abstract

본 발명에 따른 질화물 반도체 소자는, 기판 및 상기 기판 상에 증착된 질화물 박막과, 상기 질화물 박막을 산소 분위기에서 열처리하여 산화시킨 핵생성층과, 상기 핵생성층 상에 고온에서 성장시킨 단결정 GaN 박막을 포함하는 것을 특징으로 한다.

Description

질화물 반도체 소자 및 그 제조방법{nitride-based semiconductor device and method thereof}

본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로, 특히 질화물 반도체 제조에 있어서 필수적으로 사용되는 핵생성층 또는 버퍼층을 성장시키는 질화물 반도체 소자 및 그 제조방법에 관한 것이다.

GaN 계 질화물 반도체 소자는 녹색에서부터 자외선 광소자, HEMT 등의 전자소자 및 전력소자 등에 다양하게 응용되고 있다.

도 1은 종래의 질화물 반도체 소자의 제조과정을 나타낸 도면이다.

도 1에 도시된 바와 같이, 질화물 반도체는 일반적으로 사파이어 또는 실리콘카바이드 기판(11)위에서 성장시키나, 이 기판(11)들은 GaN과 격자 및 열팽창계수의 불일치가 큰 특성 때문에 양질의 박막을 제조하기가 쉽지 않다.

또한, 고품위의 GaN 박막을 성장시키기 위하여, 저온에서 질화물 핵생성층인 Ⅲ-Ⅴ버퍼층(I)(12)을 우선 증착하여 격자불일치 및 결정 결함을 어느 정도 감소시킨 후에 고온에서 단결정 GaN 박막(13)을 생성시키는 것이 일반적인 성장방법이다.

여기서, 질화물 핵생성층은 (AlInGa)N의 사성분계가 모두 적용 가능하며, 다른 핵생성층으로 (Ga, In)(As, P, N)의 Ⅲ-Ⅴ 박막 및 SiNx 등도 활용이 되고 있다.

또한, 양질의 단결정 GaN 박막(13)은 1000℃ 이상의 고온 성장을 요하기 때문에, 기판(11)은 사파이어 또는 실리콘카바이드가 대부분으로 사용되고 있다.

특히, 가장 많이 사용되고 있는 사파이어의 경우 큰 격자불일치에 의한 다량의 결정결함 유발, 낮은 열전도 특성 등으로 인하여 소자의 신뢰성 및 수명을 단축시키는 것과 함께 제조원가가 올라가는 단점이 있다.

또한, 고품위의 GaN 박막을 성장시키기 위한 저온의 질화물 핵생성층 성장시, 핵생성층 자체내 많은 결함으로 인하여 후속 성장된 질화물 박막에 결함을 다시 유발하므로, 결함을 줄이기 위한 추가 공정들이 필요하게 된다.

한편, 기존의 질화물 핵생성층(I)을 이용하여 실리콘 기판위에 GaN 박막 성장시 표면에 발생하는 마이크로 크랙(crack)을 피하는 것이 어려운 것으로 알려져 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 다양한 기판위에 에피텍시얼로 증착된 질화물 박막을 산화시켜 얻어진 에피텍시얼 옥시나이트라이드 핵생성층위에 양질의 질화물 반도체 박막을 성장시킴으로써, 선증착되는 질화물 박막의 두께와 산화과정 조절을 이용한 핵생성층의 응력이 조절 가능하고, 결정결함이 적은 질화물 반도체 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

또한, 종래 기판과 격자 부정합이 큰 GaN 박막 생성전에 격자불일치 및 응력을 줄여서 고품위 GaN 단결정 박막을 제조할 수 있는 질화물 반도체 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일측면에 따른 질화물 반도체 소자는, 기판 및 상기 기판 상에 증착된 질화물 박막과, 상기 질화물 박막을 산소 분위기에서 열처리하여 산화시킨 핵생성층과, 상기 핵생성층 상에 고온에서 성장시킨 단결정 GaN 박막을 포함하는 것을 특징으로 한다.

또한, 상기 핵성성층은,에피텍셜 산화알루미나계 박막 또는 옥시나이트라이드계 박막인 것을 특징으로 한다.

또한, 상기 핵생성층은, 일측은 옥시나이트라이드계이고 타층은 산화되지 않은 질화물의 이중구조인 핵생성층인 것을 특징으로 한다.

또한, 상기 핵생성층 상에 질화물 핵생성층을 더 포함하는 것을 특징으로 한다.

또한, 상기 질화물 핵생성층은 단층막 또는 다층막인 것을 특징으로 한다.

본 발명의 다른 측면에 따른 질화물 반도체 소자 제조방법은, 기판 상에 질화물 박막을 증착시키는 제 1 단계와, 상기 질화물 박막을 산소 분위기에서 열처리하여 산화시키고 에피텍시얼 산화물 박막으로 변화시켜 핵생성층을 형성하는 제 2 단계와, 상기 핵생성층 상에 단결정 GaN 박막을 성장시키는 제 3 단계를 포함하는 것을 특징으로 한다.

또한, 상기 제 3 단계 전에 핵생성층 상에 질화물 핵생성층을 적층시키는 제 4 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 질화물 박막의 증착두께는 1 ~ 10000Å로, 평탄한 표면을 가진 박막을 성장시키는 것을 특징으로 한다.

또한, 상기 제 2 단계에서 산화시키는 온도는 400℃ 이상 1000℃ 이하인 것을 특징으로 한다.

이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예가 상세히 설명된다.

도 2는 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 과정을 나타낸 도면이다.

도 2의 (a)는 기판(21)위에 질화물 박막(22)이 증착된 구조를 나타낸 것이고, 도 2의 (b)는 질화물 박막(22)을 산화하여 에피텍시얼 산화물 박막으로 변화시킨 것으로 핵생성층(I)(23)을 나타낸 것이고, 도 2의 (c)는 상기 방법으로 제작된 핵생성층(I)(23) 위에 단결정 GaN 박막을 성장시킨 것을 나타낸다.

상기 도면을 참조하여 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조과정을 살펴본다.

상기에 도시된 바와 같이, 본 발명의 일실시예에 따른 질화물 반도체 소자는 기판(21) 위에서 질화물 박막(22)을 증착시킨다.

이후, 상기 질화물 박막(22)을 산소 분위기에서 열처리하여 산화시키고 에피텍시얼 산화물 박막으로 변화시키는데, 변화시킨 산화물 박막이 핵생성층(I)(23)을 나타낸다.

이후, 상기 핵생성층(I)(23) 위에 고온에서 단결정 GaN 박막(24)을 성장시킨다.

여기서, 에피텍시얼 질화물 박막(22)은 AlN을 포함하는 사성분계의 질화물(AlInGa)N 모두 가능하며, 기판(21)은 육변형(hexagonal) 또는 큐빅(cubic) 대칭을 갖는 기판(실리콘, 사파이어, 실리콘카바이드 등)이면 모두 가능하다.

또한, 증착 방법은 MOCVD, MBE, MOMBE, 스퍼터링 등 다양한 방법으로 증착을 할 수 있으며, 두께는 1 ~ 10000Å이고, 후속 산화과정을 통하여 양질의 핵생성층(I)(23)을 얻기 위하여 평탄한 표면을 가진 박막을 성장시키는 것이 유리하다.

또한, 핵생성층(I)(23)은 질화물 박막(22)을 산소분위기에서 열처리를 함으로써 얻어진 알루미늄옥시나이트라이드(Al-(O_xN_1-x))를 포함하는 옥시나이트라이드 핵생성층(AlInGa)-(O_xN_1-x)(0<x≤1)이다.

즉, AlN(또는 AlInGaN)버퍼층을 증착한 후에 산소분위기에서 열처리를 하여 에피텍셜 산화알루미나(또는 AlInGa-O) 또는 에피텍셜 알루미늄옥시나이트라이드(또는 (AlInGa)-(O_xN_1-x))층으로 변환하여, 이를 고품위 GaN 박막성장을 위한 핵생성층 또는 버퍼층으로 사용한다.

이 때의 산화 과정은 in-situ 및 ex-situ 모두 가능하며, 산화시키는 온도는 400℃ 이상 1000℃ 이하에서 수행한다.

이러한 산화 과정에서 질화물 박막은 비정질 박막이 아닌 에피텍시얼 산화물 박막으로 변화되어진다.

또한, 옥시나이트라이드 핵생성층(I)(23) 위에 고온에서 MOCVD 방법으로 단결정 GaN 박막(24)을 성장시킨다.

도 3은 본 발명의 일실시예에 따른 질화물 반도체 소자에서 핵생성층의 이중구조를 나타낸 도면이다.

도 3에 도시된 바와 같이, (a)에서 (b)의 산화과정을 조절하여 상부층은 알루미늄옥시나이트라이드 또는 옥시나이트라이드이고, 하부층은 산화되지 않은 질화물의 이중구조인, 옥시나이트라이드 핵생성층(I)(23)을 갖게 한 후, 단결정 GaN 박막(24)을 성장시킨다.

도 4는 본 발명의 다른 실시예에 따른 질화물 반도체 소자의 제조 과정을 나타낸 도면이다.

도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 질화물 반도체 소자는 기판(31) 위에 핵생성층(I)(32)을 증착시킨다.

여기서, 상기 핵생성층(I)(32)은 상기 도 2 및 도 3에서 설명한 핵성성층을 말한다.

이후, 상기 핵생성층(I)(32) 위에 다시 질화물 핵생성층(Ⅱ)(33)을 적층시키는데, 상부 질화물 핵생성층(Ⅱ)(33)은 단층막 또는 다층막 모두 가능하다.

이후, 질화물 핵생성층(Ⅱ)(33) 위에 고온에서 단결정 GaN 박막(34)을 성장시킨다.

이와 같이, 본 발명의 다른 실시예에 따른 질화물 반도체 소자는 도 2의 (b)에 도시된 구조의 핵생성층(I)(23)위에 다시 질화물 핵생성층(Ⅱ)이 적층된 구조이다.

이상에서 살펴본 바와 같이, 본 발명에 따른 질화물 반도체 소자 및 그 제조방법은, 다양한 기판위에 에피텍시얼로 증착된 질화물 박막을 산화시켜 얻어진 에피텍시얼 옥시나이트라이드 핵생성층위에 MOCVD를 이용하여 양질의 GaN계 질화물 반도체 박막을 성장시킬 수 있다.

이를 통해 선증착되는 질화물 박막의 두께와 산화과정 조절을 이용한 핵생성층의 응력이 조절 가능하여, 결정결함이 적은 GaN계 질화물 반도체 박막을 제조할 수 있다.

특히, 기판 선택의 폭이 넓어져, 기존의 사파이어 또는 SiC 뿐만아니라 Si 기판도 이용이 가능하기 때문에 GaN계 소자의 제조단가를 낮출수 있으며, 동시에 열특성 개선 및 Si 소자와의 상호 연결, 대면적 칩 및 플립칩 제조에 있어서도 유리한 장점이 있다.

도 1은 종래의 질화물 반도체 소자의 제조 과정을 나타낸 도면이다.

도 2는 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 과정을 나타낸 도면이다.

도 3은 본 발명의 일실시예에 따른 질화물 반도체 소자에서 핵생성층의 이중구조를 나타낸 도면이다.

도 4는 본 발명의 다른 실시예에 따른 질화물 반도체 소자의 제조 과정을 나타낸 도면이다.

<도면의 주요 부호에 대한 설명>

11, 21, 31: 기판 12: Ⅲ-Ⅴ 버퍼층(I)

13, 24, 34: 단결정 GaN 박막 22: 질화물 박막

23, 32: 핵생성층(I) 33: 질화물 핵생성층(Ⅱ)

Claims (9)

1. 기판 및 상기 기판 상에 형성된 에피텍시얼 산화물 박막인 핵생성층과,

   상기 핵생성층 상에 형성된 단결정 GaN 박막을 포함하는 것을 특징으로 하는 질화물 반도체 소자.
2. 제 1항에 있어서,

   상기 핵성성층은 에피텍셜 산화알루미나계 박막 또는 옥시나이트라이드계 박막인 것을 특징으로 하는 질화물 반도체 소자.
3. 제 1 항에 있어서,

   상기 핵생성층은, 일측은 옥시나이트라이드계이고 타측은 산화되지 않은 질화물의 이중구조인 핵생성층인 것을 특징으로 하는 질화물 반도체 소자.
4. 제 1 항 또는 제 3 항에 있어서,

   상기 핵생성층 상에 질화물 핵생성층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자.
5. 제 4항에 있어서,

   상기 질화물 핵생성층은 단층막 또는 다층막인 것을 특징으로 하는 질화물 반도체 소자.
6. 기판 상에 질화물 박막을 증착시키는 제 1 단계와,

   상기 질화물 박막을 산소 분위기에서 열처리하여 산화시키고 에피텍시얼 산화물 박막으로 변화시켜 핵생성층을 형성하는 제 2 단계와,

   상기 핵생성층 상에 단결정 GaN 박막을 성장시키는 제 3 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조방법.
7. 제 6 항에 있어서,

   상기 제 3 단계 전에 핵생성층 상에 질화물 핵생성층을 적층시키는 제 4 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조방법.
8. 제 6 항 또는 제 7 항에 있어서,

   상기 질화물 박막의 증착 두께는 1 ~ 10000Å로 평탄한 표면을 가진 박막을 성장시키는 것을 특징으로 하는 질화물 반도체 소자 제조방법.
9. 제 6 항 또는 제 7 항에 있어서,

   상기 제 2 단계에서 산화시키는 온도는 400℃ 이상 1000℃ 이하인 것을 특징으로 하는 질화물 반도체 소자 제조방법.