KR100861763B1 - 후열처리 공정을 통한 금속 나노고리 형성 방법 - Google Patents

후열처리 공정을 통한 금속 나노고리 형성 방법 Download PDF

Info

Publication number
KR100861763B1
KR100861763B1 KR1020070068684A KR20070068684A KR100861763B1 KR 100861763 B1 KR100861763 B1 KR 100861763B1 KR 1020070068684 A KR1020070068684 A KR 1020070068684A KR 20070068684 A KR20070068684 A KR 20070068684A KR 100861763 B1 KR100861763 B1 KR 100861763B1
Authority
KR
South Korea
Prior art keywords
metal
gallium
substrate
temperature
post
Prior art date
Application number
KR1020070068684A
Other languages
English (en)
Inventor
송진동
임주영
최원준
이정일
한석희
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020070068684A priority Critical patent/KR100861763B1/ko
Application granted granted Critical
Publication of KR100861763B1 publication Critical patent/KR100861763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 초고진공 상태에서 화합물 반도체 기판 위에 금속을 주입한 다음 후열처리를 실시하여 나노 크기의 금속 고리 구조를 제조하는 방법을 개시한다. 종래 기술의 방법은 기판상의 금속 방울에 비금속 성분을 낮은 밀도로 주입하여 생성되는 금속-비금속 사이의 화학 결합을 이용하여 고리를 제작하는 방법이었는데, 이 방법에서는 상기 비금속 성분을 주입할 때 복잡한 공정 제어가 필수적이었다. 그에 반하여 본 발명에 따른 방법은 금속 주입 후 후열처리 공정을 수행하는 것만으로 비금속 성분의 주입 없이 나노미터 규모의 금속 고리를 제조하거나, 이러한 금속 고리에 비금속 원소를 주입하여 금속-비금속 화합물 양자고리 구조를 제조하는 방법으로서, 복잡한 비금속 원소의 주입 제어 없이도 재현성 있게 양자고리를 제조할 수 있는 특징을 가진다.
양자 고리, 화합물 반도체, 후열처리, 어닐링

Description

후열처리 공정을 통한 금속 나노고리 형성 방법{FORMATION OF METAL NANORINGS BY POST-THERMAL TREATMENT}
본 발명은 초고진공 상태에서 화합물 반도체 기판 위에 금속을 주입한 다음 후열처리를 실시하여 제조한 나노 크기의 금속 고리 구조를 제조하는 방법에 관한 것이다.
반도체 물질은 양자 구속의 종류에 따라 양자 구속이 없는 벌크 재료(Bulk, 3차원 구조)와 양자 구속이 있는 양자우물 (2차원 구조, 1차원 양자구속), 양자선 (1차원 구조, 2차원 양자구속), 양자점 (0차원 구조, 3차원 양자구속) 등으로 나눌 수 있다. 구체적인 양자 구속의 특징에 따라 다른 양자 구속을 받는 구조와 비교했을 때 상이한 특성을 가지게 된다. 이는 양자 구속이 가해짐에 따라 반도체 물질 구조내의 전자 상태 및 분포가 바뀌기 때문인데, 단순히 반도체 물질 내 띠 간격(band gap)이 바뀌는 변화뿐 아니라, 전자 구속의 강화, 양자화된 내부 반도체 준위 형성 등 물리·화학적으로 다른 양자 구속 구조와 뚜렷이 구별짓는 변화가 일어난다. 이같은 이유 때문에 많은 연구자들은 각각의 양자 구조에 대한 해석 및 응용에 관한 연구를 오랜 시간 동안 수행해 왔다.
양자 구조 중 화합물 반도체 양자점은 3차원 전자 구속으로 인하여, 온도 변화에 둔감한 레이저의 제작, 전면 흡수가 가능한 장파장 수광소자 등에 응용될 수 있는 가능성이 발견된 후 최근 10 여년간 집중적으로 연구가 되고 있다. [Bimberg, D.; Grundman, M.; Ledentsov, N. N. Quantum Dot Heterostructures; John Wiley & Sons Ltd.: Chichester, 1999.] 또한 인공 원자 또는 분자의 시늉(mimic)이 가능하여 기초 학문적 연구에서도 큰 관심을 끌고 있다[Banin, U.; Cao, Y.; Katz, D.; Millo, O. Nature 1999, v. 400, pp. 542.].
이러한 양자점의 한 형태로서 양자 고리(quantum ring)는 양자점 내부의 공간이 빈 형태를 띠는 양자점이다. 양자 고리는 고리의 기하학적 모양을 변형시키면 전자적 특성을 근본적으로 바꿀 수 있어서 제조 공정의 변수를 조정하여 전자적 성질이 다양한 양자 구조를 제조할 수 있는 장점이 있다. 예를 들어 양자 고리 안에 반송자(carrier)를 가둔 다음 자기장을 걸어 주면 이러한 전자적 특성에 영향을 주게 되는데, 이를 이용하여 전자적 간섭 현상이나 지속 전류(persistent current)와 같은 유용한 현상을 일으킬 수도 있다. 따라서 양자 고리는 단순한 양자점보다 훨씬 다양한 응용 분야를 가져 유망하다.
다양한 화합물 반도체 양자점 및 나노구조의 형성을 위해서는 안정적으로 상기의 양자 고리를 포함한 양자점 구조를 획득하는 방법이 필요한데, 기존의 S-K(Stranski-Krastanov) 성장 방법 및 이동 증강식(migration-enhanced) 성장 방법으로는 단순한 양자점의 구조만 제작이 가능하다는 한계가 있으며 [Cho, N. K.; Ryu, S. P.; Song, J. D.; Choi W. J.; Lee J. I.; Jeon Heonsu, Appl . Phys . Lett . 2006, v. 88, pp. 133104], 양자 고리 등의 분자의 시늉이 가능한 고도의 구조 형성이 어렵다.
이에 금속 방울 적층 성장법(droplet epitaxy) 방법이 도입되어, 양자 고리, 양자 이중고리, 결합 양자점(coupled quantum dot) 등 다양한 저차원 양자구조의 성장방법으로 제안된 바 있다[Mano, T.; Kuroda, T; Sanguinetti, S; Ochiai, T; Tateno, T; Kim, J; Noda, T; Kawabe, M; Sakoda, K; Kido, G; Koguchi, N, Nano Lett. 2005, v. 5, pp. 425]. 종래 기술상의 금속 방울 적층 성장법은 도 1a와 1b에 나타내었다. 도 1a에 나타낸 방법에서는 제1단계로 비소화갈륨(GaAs) 기판 상에 갈륨(Ga) 금속 방울을 형성시킨 후, 제2단계에서 갈륨비소 화합물의 합성을 위하여 비금속 (As)을 주입하게 된다. 이때 비금속 원소의 주입 방식에 따라 다양한 형태의 양자 구조를 얻을 수 있다. 상기 금속 방울 성장법은 금속(구체적 예로 갈륨(Ga))이 액체 상태로 존재할 온도에 있는 화합물 반도체 기판 위(구체적 예로 비소화갈륨(gallium arsenide, GaAs) 또는 알루미늄비소화갈륨(AlGaAs))에 금속(예를 들어 갈륨(Ga))과 비금속(구체적 예로 비소(As))을 분리하여 성장하는 방법으로, 표면에 주입된 금속(Ga)은 기판 표면(GaAs)의 열 에너지에 의해 이동하여 서로 충돌하여 적당한 크기의 금속 방울(높이 ~3.5 nm, 너비 ~40 nm)을 형성한다. 이때 주변에 비금속은 존재하지 않아야 한다. 만약 비금속 물질(As)이 존재하면 금속(Ga)은 더 이상 표면상을 움직이지 않고 이 비금속 물질과 결합하여 표면에 고착된다. 상기 금속 방울 성장법의 핵심은 비금속(As)의 주입 기술에 있는데, 도 1b 에 나타낸 것과 같이 종래 기술에서는 비금속(As) 유속(流束 flux)의 주입 강도를 조절하여 양자점, 결합 양자점, 양자 고리, 이중 양자 고리, 양자 디스크, 양자 구멍(pit) 등을 제조하였다.
그러나 이같은 종래 기술의 금속 방울 적층 성장법은 상기 비금속 주입 단계의 공정을 매우 정확히 제어해야만 하는 까다로운 제약이 붙으며, 이러한 조건에 따라 제조하더라도 형성된 양자점 및 양자 고리의 광학적 특성이 우수하지 못하다는 단점을 가진다. 광학적 특성이 나쁜 까닭은 양자점 및 양자 고리의 형성온도가 300~350℃로 갈륨비소의 적정 성장 온도인 580℃에 비해 200℃ 이상 낮은 것에 기인한다. 따라서 이러한 복잡한 비금속 주입 공정 없이 양자 고리 구조를 간편하게 적층 성장(epitaxy)시킬 수 있는 방법에 대한 필요성은 여전히 남아 있다고 할 수 있다.
본 발명은 비금속의 주입 없이 금속 방울의 후열처리만으로 금속 고리를 제작하는 방법과 나아가 비금속을 주입하여 양자 고리를 제조하는 방법을 제공하는 것이 목적이다. 특히 기존의 금속 방울 성장법에 비해 높은 온도에서 금속 고리를 제작함으로써 더 우월한 광학적, 구조적 특성을 가지게 하는 것도 본 발명의 주요한 목적이다.
상기 목적을 구현하기 위하여 본 발명은 a) 10-9 torr 미만의 압력에서 금속 을 기판에 주입하는 단계 및 (b) 상기 단계 (a)의 기판 온도보다 더 높은 후열처리 온도로 기판을 유지하며 어닐링 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 금속 나노고리의 형성 방법을 제공한다. 본 발명의 한 구체적 실시 태양에서 상기 금속은 알루미늄, 갈륨 또는 인듐이다. 본 발명의 다른 구체적인 실시 태양에서 상기 금속은 갈륨이고 상기 후열처리 온도는 340~410℃인 것이 바람직하고 이때 후열처리 시간은 10 분 이상인 것이 바람직하다. 아울러 이 실시 태양에서 상기 기판의 소재는 비소화갈륨 소재인 것이 바람직하다.
본 발명의 다른 구체적 실시 태양에서, 상기 금속 나노고리의 형성 방법 중 (a) 단계는 다음과 같이 (1) 기판상에 버퍼층을 성장시키는 단계, (2) 상기 단계 (1)의 온도에서 목표 온도까지 상기 기판의 온도를 내리면서 감압하여 10-9 torr 이하로 압력을 낮추는 단계 및 (3) 상기 목표 온도에서 상기 기판에 상기 금속을 주입하는 단계를 포함하여 이루어지는 것이 특징이다.
본 발명의 한 구체적 실시 태양에서 상기 단계 (3)의 금속은 갈륨이며 이때 상기 목표 온도는 240~300℃인 것이 바람직하다. 본 발명의 또 다른 구체적 실시 태양에서 상기 단계 (1)의 버퍼층은 비소, 인, 안티몬, 실리콘, 알루미늄, 갈륨, 및 인듐으로 이루어진 군에서 선택되는 하나 이상을 포함하는 물질로 이루어진 것이다.
본 발명의 일측면에서는 적층 성장(epitaxy)을 이용하여 기판 위에 금속과 비금속으로 이루어진 양자고리를 형성하는 방법에 있어서, (a) 10-9 torr 미만의 압력에서 상기 금속을 상기 기판에 주입하는 단계, (b) 상기 단계 (a)의 기판 온도보다 더 높은 후열처리 온도로 기판을 유지하며 어닐링 공정을 수행하는 단계 와 (c) 상기 비금속 원소를 상기 기판에 주입하는 단계를 포함하는 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법을 제공한다.
이때 상기 금속은 알루미늄, 갈륨 또는 인듐일 수 있고 상기 비금속은 비소, 인 또는 안티몬일 수 있다. 본 발명의 한 구체적인 실시 태양에서 상기 금속은 갈륨이고, 상기 비금속은 비소이다. 금속 원소를 갈륨으로 하는 본 발명의 한 구체적 실시 태양에서 상기 후처리 온도는 340~410℃이고 후처리 시간은 10분 이상인 것이 특징이다. 이 실시 태양에서 상기 단계 (a)는, (1) 버퍼층을 성장시키는 단계; (2) 상기 단계 (1)의 온도에서 목표 온도까지 상기 기판의 온도를 내리면서 감압하여 10-9 torr 이하로 압력을 낮추는 단계 및 (3) 상기 목표 온도에서 상기 기판에 상기 금속을 주입하는 단계를 포함하여 이루어질 수 있다.
이하 본 발명을 더 상세하게 설명한다.
양자점 또는 양자고리 형성을 위한 종래 기술인 금속 방울 적층 성장법(droplet epitaxy)에서는 비금속 원소의 주입을 제어하는 것이 핵심이었다. 예를 들어 전형적인 비소화갈륨 양자점 형성 방법의 경우 먼저 갈륨을 주입하여 갈륨 금속 방울을 형성한 다음 이 금속 방울에 주입된 비소가 갈륨과의 사이에 비소화갈륨 단결정을 생성하였는데, 이 비소화갈륨의 생성이 양자 구조의 형태를 결정하였다.
본 발명은 갈륨 등의 금속 원소를 주입하여 나노미터 규모의 금속 방울을 형성한 다음 상기 금속 방울이 형성되는 온도보다 더 고온에서 후열처리 어닐링(annealing)을 수행하여 금속 방울의 모양을 고리 형태로 변환한다는 점에 특징이 있다. 이하 본 발명에서 "금속 나노고리"란 용어는 이렇게 후열처리 어닐링 공정에 의하여 나노미터 규모의 고리로 변환된 금속 방울을 가리킨다.
본 발명에서는 비소 등의 비금속 원소는 상기 후열처리 공정 후에 주입되므로 고리 모양을 형성하는데 큰 기여를 하지 않는다. 다만 비금속은 금속 나노고리 속의 금속과 화합물을 생성하여 양자적 효과를 부여하는 역할을 맡는다. 요컨대 본 발명의 "금속 나노고리"에 비금속을 주입하면 양자고리가 완성된다. 따라서 종래 기술과 비교하였을 때 비금속 원소의 주입 조건을 엄격하게 통제하지 않아도 양자고리를 재현성 있게 얻을 수 있게 되므로 양자고리의 제조가 매우 간편해진다. 더우기 적층에 의하여 금속 방울을 형성하는 온도보다 더 고온에서 후열처리가 이루어지므로 이후 형성되는 양자고리의 광학적, 구조적 특성은 종래 기술보다 크게 향상될 수 있다.
본 발명은 금속 일반에 적용할 수 있는 방법이며, 비금속 원소의 경우도 마찬가지이다. 본 발명의 한 구체적 실시 태양으로서 3족 금속과 5족 비금속을 조합하여 양자고리 또는 양자점을 생성하는 경우를 생각할 수 있는데, 이 경우 금속은 알루미늄, 갈륨, 인듐인 것이 바람직하다.
본 발명은 적층할 기판의 표면 온도를 조절함(이하 "목표 온도"라고 표기한다)으로써 금속 방울의 형태와 크기, 밀도를 쉽게 조절할 수 있는 특징이 있다. 또한 이렇게 적층된 금속 방울을 후처리 어닐링 공정에 의하여 금속 나노고리를 변환할 수 있으므로. 결국 상기 목표 온도의 조절을 통하여 금속 나노고리의 규모와 수, 형태를 쉽게 조절할 수 있다.
본 발명에서 금속 방울이 적층될 기판은 산화물 등의 불순물이 표면에서 제거된 것을 사용하는 것이 바람직하다. 표면의 산화물은 기판을 가열 처리함으로써 제거할 수도 있다. 불순물을 표면에서 제거한 후는 기판 표면에서 금속 방울이 고정될 자리를 제공하는 버퍼(buffer)층 물질을 성장시키게 된다. 버퍼층은 기판 소재 물질과 양립가능한(compatible) 것으로서 주입할 금속 방울을 고정시킬 수 있는 물질이면 어느 것이나 무방하다. 버퍼층의 비제한적 예로는 비소, 인, 안티몬, 실리콘, 알루미늄, 갈륨, 및 인듐으로 이루어진 군에서 선택되는 하나 이상을 포함하는 물질을 들 수 있다. 더욱 구체적인 예로는 비소화갈륨(GaAs), AlGaAs, InGaP, InGaAs, InGaAsP, InSb, AlSb 및 실리콘(Si) 등을 들 수 있다.
상기와 같이 본 발명에서는 후열처리 어닐링 공정을 통하여 금속 나노고리를 형성하고 이를 그대로 이용하거나 이 금속 나노고리에 비금속 원소를 주입하여 금속-비금속 결합을 가지는 화합물인 금속-비금속 양자고리를 완성하게 된다. 본 발명의 한 구체적 실시 태양에서는 갈륨-비소의 조합을 사용하여 비소화갈륨 양자 고리를 생성하는데, 후열처리 온도의 조절을 통하여 원하는 형태로 양자고리 구조를 형성할 수 있는 장점이 있다.
본 발명의 금속 나노고리 형성 방법을 이용하면 까다로운 비금속 원소의 주입 제어 없이 나노 규모의 금속 고리를 재현성 있게 만들 수 있고, 이 금속 고리에 비금속을 주입하여 금속-비금속 양자고리를 만들 수 있다. 본 발명은 비금속을 주입할 때 엄격하게 주입 조건을 조절할 필요가 없는 것이 장점이다. 특히 본 발명에서는 금속 원소의 주입 후 열처리 공정의 온도를 조절하는 것만으로 고리 모양의 나노 크기 금속 방울을 얻을 수 있다. 게다가 고온에서 후열처리 되므로 광학 및 전기적 특성의 개선도 기대된다.
이하 실시예와 실험예를 들어 본 발명을 더 상세하게 설명한다. 본 실시예는 어디까지나 발명의 이해를 돕기 위함이며, 본 발명의 권리 범위를 어떠한 형태로도 제한하기 위한 의도가 아니다.
본 실시예에서는 갈륨을 금속 원소로 하여 비소화갈륨 기판 위에 주입하였다. 기판에 갈륨 금속을 주입하면서 다음 기판 온도를 변화시킬 경우 생성되는 갈륨 금속 방울의 크기 및 밀도가 어떻게 변화하는지 추적하였다. 본 실시예에서 사용된 기판은 표면 산화물을 제거하기 위하여 600℃로 가열하여 주었다.
본 실시예에서는 금속과 비금속 원소를 기판에 주입하기 위하여 분자빔 적층 성장(molecular beam epitaxy, MBE) 장치를 사용하였다. 분자빔 적층 성장 장치로는 프랑스 리베르(Riber)社의 Compact21E 모델을 사용하였는데, 이 모델은 이온 펌프 및 저온 펌프(cryogenic pump) 및 티타늄 승화 펌프(Ti-sublimation pump) 등을 사용하여 진공 배기속도를 향상시킨 구조이다. 비소는 진공 하에서 비소 공급원으로부터 증발할 때 4개의 비소 원자가 1개 분자를 이루게 된다. 상기 4원자 비소 분자(As4)는 기판 표면에서 반응할 때 2원자 비소 분자(As2)로 분해되어야 비로서 금속과 결합할 수 있다. 현재 사용되는 성장 방법의 경우 기판의 온도가 낮으므로 As4가 As2로 분해될 확률은 낮다. 즉 As4 형태의 비소는 낮은 온도의 기판 표면에서 금속과 원활하게 반응하지 못하므로 비소 공급원에서 증발된 As4를 약 1000℃ 정도에서 사전 가열하여 분해시켜 As2 형태로 공급하는 것이 바람직하다.
본 실시예에서 갈륨의 주입 속도는 0.1415 nm/초의 갈륨비소 성장률에 해당되는 갈륨 주입 세기(flux)로 하였으며, 비소는 밸브 달린 크래커(valved cracker)를 사용하여 빠른 주입 및 주입 정지가 가능하도록 하였다. 비소는 As2 형태로 공급되도록 As2 모드로 주입하였으며, As/Ga 비율은 대략 10이 되도록 하였다.
본 실시예에서 수행하는 공정의 모식도를 도 2에 나타내었다. 도 2의 첫 단계에서는 기판상에 비소화갈륨의 버퍼층을 580℃에서 약 10 분간 성장시킨다. 이어서 둘째 단계에서 기판 온도를 갈륨 금속 방울의 형성을 위한 목표 온도까지 낮추면서(온도 하강 속도는 분당 약 30℃) MBE 체임버의 압력을 초고진공 상태(10-9 torr 이하)까지 낮춘다. 상기 목표 온도에서 갈륨 금속을 약 10 초간 기판에 주입하여 금속 방울을 적층하게 된다. 이렇게 하여 나노미터 규모의 갈륨 금속 방울(이하 갈륨 방울이라고 줄임)을 얻을 수 있다. 상기와 같이 얻은 갈륨 방울에 340~410℃로 후열처리 어닐링을 실시하면 가운데 부분이 비어 있는 형태의 갈륨 방울들을 얻게 되는데 이것이 갈륨 나노고리이다.
실험예 1. 목표 온도 조절에 의한 금속 방울의 밀도와 크기 조절
본 실험예에서는 목표 온도를 변화시켜서 갈륨 방울의 크기와 수, 밀도를 조절할 수 있는지 살펴 본다. 본 실험예에서는 상기 도 2의 공정 중에 후열처리 공정의 전 단계까지를 수행한 다음 갈륨 방울의 특성을 분석하였다.
표면 산화물이 제거된 비소화갈륨 기판을 MBE 체임버 내에 넣은 다음 이 기판의 온도를 580℃로 유지하여 약 10 분간 85 nm의 비소화갈륨 버퍼층을 성장시켰다. 상기 기판의 온도를 목표 온도(240, 270, 300℃)로 낮추는 도중 기판 온도가 약 400℃에 도달했을 때 비소 밸브를 멈추고 챔버 내 진공이 1x10-9 torr가 될 때까지 기다린다. 본 실험예에서는 약 1시간의 시간이 필요했으나, 이는 각 MBE 장치에 따라 다를 수가 있다. 챔버내 진공이 안정되면 목표 온도에서 10초간 갈륨을 주입하여 갈륨 방울을 형성한 후 즉각 챔버내에서 꺼낸 후 원자간힘 현미경 촬영을 실시하였다.
도 3은 목표온도를 각각 240, 270, 300℃로 달리하여 갈륨 방울을 형성하였을 때의 모습을 나타낸 면적 1 ㎛×1 ㎛의 원자간힘 현미경 사진이다. 기판의 온도가 높아짐에 따라 갈륨 방울 사이의 평균 거리가 멀어지지만 개별 갈륨 방울의 크기는 커짐을 볼 수 있다. 이러한 경향을 그래프로 좀 더 자세히 표현한 것이 도 4와 도 5이다.
도 4는 상기 형성된 갈륨 방울들 사이의 평균 거리(흰 동그라미)와 밀도(검은 동그라미)를 나타낸 그래프이고, 도 5는 상기 형성된 양자점들의 평균 높이(검은 네모)와 폭(마름모)을 나타낸 그래프이다. 도 4에서 기판의 온도가 올라갈수록 적은 숫자의 금속 방울이 형성되므로 금속 방울 하나하나의 크기는 300℃까지 증가하지만 금속 방울이 형성되는 기판 온도가 커짐에 따라 밀도(검은 동그라미)는 낮아진다. 이는 표면 온도에 따라 갈륨 금속의 표면 이동도가 커진 것에 기인한다.
본 실험예에서 살펴본 것과 같이 금속의 주입 세기와 목표 온도를 조절하여 나노미터 규모의 금속 방울의 밀도와 크기를 조절할 수 있다.
실험예 2. 후열처리에 의한 나노고리 제조
실험예 1과 동일한 조건으로 갈륨 방울을 형성한 다음 온도를 달리 하며 후 열처리 어닐링을 수행하였다. 후열처리 후 비소를 주입하기 전에, 후열처리로 생성된 갈륨 나노고리의 특성을 분석하였다.
도 7은 목표 온도 300℃에서 형성된 갈륨 방울을 후열처리 온도(각각 340, 380, 410℃)까지 올려 10 분간 어닐링 처리한 후 급속히 냉각시킨 다음 즉각 체임버에서 꺼내어 원자간힘 현미경 촬영을 한 사진이다. 도 7에서 후열처리 온도가 380℃ 이상이면 갈륨 방울의 중앙부에 구멍이 생겨 갈륨 나노고리가 형성되는 것이 뚜렷하다.
후열처리 어닐링에 의하여 생성되는 갈륨 나노고리의 밀도 변화는 도 3의 그래프에 나타나 있다. 후열처리 어닐링에 따른 나노고리의 밀도 변화는 미미한데 반하여, 개개의 갈륨 나노고리의 크기는 후열처리 온도가 380℃ 이상이 되면 급속히 작아진다. 이는 상기 후열처리 공정에 의하여 갈륨 나노고리의 수 및 그 위치가 유효하게 변하지는 않았으나 갈륨 나노고리 중앙의 금속이 주변부로 흘러나갔음을 뜻한다. 즉 후열처리 공정 중 갈륨 금속 방울의 하부가 비소화갈륨을 형성하면서 기판에 고정되어 더 이상의 갈륨 방울의 이동을 방해하였고, 금속 방울 중앙의 갈륨도 주변부로 흘러감에 따라 주변으로부터 공급된 비소와 결합했음을 뜻한다. 주변으로부터 공급된 비소는 기판 표면의 비소화갈륨이 분해되어 생긴 것으로 판단된다. 380℃ 및 410℃에서 후열처리한 갈륨 나노고리는 구조적으로 거의 유사하다.
도 8은 목표 온도 300℃에서 형성시킨 갈륨 금속 방울에 대하여 380℃에서 10 분간 후열처리 어닐링을 수행한 기판의 3차원 현미경 사진이다. 도 8에서 볼 수 있듯이 금속 주입 후 간단한 후열처리 공정만으로 나노미터 규모의 갈륨 방울 고리를 형성할 수 있으며, 생성된 갈륨 나노고리의 높이, 두께, 안쪽 폭 및 바깥폭 등의 규모와 형상은 잘 정의된(well-defined) 모양이었다. 금속 나노고리의 크기와 높이, 폭 등은 도 6에 정의한 대로이다.
본 실시예와 실험예를 통하여 목표 온도를 변화시킴으로써 나노미터 규모의 금속 방울의 크기와 밀도를 용이하게 조절할 수 있으며, 상기 형성된 금속 방울에 대하여 후열처리 어닐링을 수행하는 공정만으로 금속 나노고리를 얻을 수 있음을 알 수 있었다. 상기 금속 나노고리는 종래 기술에 따른 방법보다 높은 온도에서 후열처리 공정을 거쳤으므로 광학적 특성 등의 성질이 더 우수할 것으로 예상된다.
본 실시예에서 얻은 갈륨 나노고리에 비소를 주입하면, 비소화갈륨의 금속-비금속 양자고리를 형성할 수 있다. 이미 나노미터 규모의 고리가 형성된 상태에서 비소 또는 기타 비금속을 주입하므로 비금속 원소 유속의 제어가 종래 기술에 비하여 훨씬 더 자유롭다.
도 1a는 종래 기술에 따른 양자고리 등의 양자 구조 제조 방법의 각 단계를 나타낸 그림이다.
도 1b는 도 1a에 나타낸 종래 기술의 양자 구조 제조 방법에서 비소의 주입을 조절하여 얻을 수 있는 양자 구조들을 도시한 그림이다.
도 2는 본 발명의 한 구체적 실시 태양에 따라 비금속 원소의 주입 전에 금속 방울의 고리를 형성시키는 방법에서 기판의 온도를 단계별로 도시한 그래프이다.
도 3은 본 발명의 한 실시 태양에 따라 목표 온도를 각각 다르게 하여 형성시킨 갈륨 방울들의 면적 1 ㎛ x 1 ㎛ 원자간힘 현미경 사진이다.
도 4는 본 발명의 한 구체적 실시 태양에서 기판의 온도에 따른 갈륨 방울들의 평균 거리와 밀도를 나타낸 그래프이다.
도 5는 본 발명의 한 구체적 실시 태양에서 기판의 온도에 따른 갈륨 나노고리의 높이 및 폭을 나타낸 그래프이다.
도 6은 이렇게 도 5에 제시된 갈륨 나노고리의 크기와 두께를 정의하는 도면이다.
도 7은 목표 온도 300℃에서 도 3과 같이 제조한 갈륨 방울을 후열처리하였을 때 생성되는 갈륨 나노고리의 면적 1 ㎛ x 1 ㎛의 원자간힘 현미경 사진을 각각의 후열처리 온도에 따라 나타낸 도면이다.
도 8은 300℃에서 형성시킨 갈륨 방울을 380℃로 10 분간 후열처리한 후 촬영한 면적 1 ㎛ x 1 ㎛의 3차원 원자간힘 현미경 사진이다.

Claims (19)

  1. (a) 10-9 torr 미만의 압력에서 금속을 기판에 주입하는 단계 및
    (b) 상기 단계 (a)의 기판 온도보다 더 높은 후열처리 온도로 기판을 유지하며 어닐링 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 금속 나노고리의 형성 방법.
  2. 제1항에 있어서,
    상기 단계 (a)의 금속은 알루미늄, 갈륨 또는 인듐인 것을 특징으로 하는 금속 나노고리의 형성 방법.
  3. 제2항에 있어서,
    상기 단계 (a)의 금속은 갈륨이고 상기 단계 (b)의 후열처리 온도는 340~410℃인 것을 특징으로 하는 금속 나노고리의 형성 방법.
  4. 제1항에 있어서,
    상기 단계 (a)의 금속은 갈륨이고 상기 단계 (b)의 후열처리 시간은 10 분 이상인 것을 특징으로 하는 금속 나노고리의 형성 방법.
  5. 제1항에 있어서,
    상기 단계 (a)의 금속은 갈륨이고 상기 기판은 비소화갈륨 소재 기판인 것을 특징으로 하는 금속 나노고리의 형성 방법.
  6. 제1항에 있어서 상기 단계 (a)는,
    (1) 기판상에 버퍼층을 성장시키는 단계;
    (2) 상기 단계 (1)의 온도에서 목표 온도까지 상기 기판의 온도를 내리면서 감압하여 10-9 torr 이하로 압력을 낮추는 단계 및
    (3) 상기 목표 온도에서 상기 기판에 상기 금속을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속 나노고리의 형성 방법.
  7. 제6항에 있어서,
    상기 단계 (1)의 버퍼층은 비소, 인, 안티몬, 실리콘, 알루미늄, 갈륨, 및 인듐으로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 특징으로 하는 금속 나노고리의 형성 방법.
  8. 제6항에 있어서,
    상기 단계 (1)의 버퍼층은 비소화갈륨, AlGaAs, InGaP, InGaAs, InGaAsP, InSb, AlSb 및 실리콘(Si)으로 이루어지는 군에서 선택되는 것을 특징으로 하는 금속 나노고리의 형성 방법.
  9. 제6항에 있어서,
    상기 단계 (3)의 금속은 갈륨이고 상기 단계 (1)의 버퍼층은 비소화갈륨인 것을 특징으로 하는 금속 나노고리의 형성 방법.
  10. 제6항에 있어서,
    상기 단계 (3)의 금속은 갈륨이고 상기 단계 (2)의 목표 온도는 240~300℃인 것을 특징으로 하는 금속 나노고리의 형성 방법.
  11. 적층 성장(epitaxy)을 이용하여 기판 위에 금속과 비금속으로 이루어진 양자고리를 형성하는 방법에 있어서,
    (a) 10-9 torr 미만의 압력에서 상기 금속을 상기 기판에 주입하는 단계;
    (b) 상기 단계 (a)의 기판 온도보다 더 높은 후열처리 온도로 기판을 유지하며 어닐링 공정을 수행하는 단계 및
    (c) 상기 비금속 원소를 상기 기판에 주입하는 단계를 포함하는 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  12. 제11항에 있어서,
    상기 단계 (a)의 금속은 알루미늄, 갈륨 또는 인듐인 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  13. 제11항에 있어서,
    상기 단계 (a)의 금속은 갈륨이고 상기 단계 (b)의 후열처리 온도는 340~410℃인 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  14. 제11항에 있어서,
    상기 단계 (b)의 후열처리 시간은 10 분 이상인 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  15. 제11항에 있어서,
    상기 단계 (c)의 비금속은 비소, 인 또는 안티몬인 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  16. 제11항에 있어서,
    상기 단계 (a)의 금속은 갈륨이고, 상기 단계 (c)의 비금속은 비소인 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  17. 제11항에 있어서 상기 단계 (a)는,
    (1) 버퍼층을 성장시키는 단계;
    (2) 상기 단계 (1)의 온도에서 목표 온도까지 상기 기판의 온도를 내리면서 감압하여 10-9 torr 이하로 압력을 낮추는 단계 및
    (3) 상기 목표 온도에서 상기 기판에 상기 금속을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  18. 제17항에 있어서,
    상기 단계 (1)의 버퍼층은 비소, 인, 안티몬, 실리콘, 알루미늄, 갈륨, 및 인듐으로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
  19. 제17항에 있어서,
    상기 단계 (3)의 금속은 갈륨이고 상기 목표 온도는 240~300℃인 것을 특징으로 하는 금속-비금속 양자 고리의 형성 방법.
KR1020070068684A 2007-07-09 2007-07-09 후열처리 공정을 통한 금속 나노고리 형성 방법 KR100861763B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070068684A KR100861763B1 (ko) 2007-07-09 2007-07-09 후열처리 공정을 통한 금속 나노고리 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070068684A KR100861763B1 (ko) 2007-07-09 2007-07-09 후열처리 공정을 통한 금속 나노고리 형성 방법

Publications (1)

Publication Number Publication Date
KR100861763B1 true KR100861763B1 (ko) 2008-10-08

Family

ID=40152777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070068684A KR100861763B1 (ko) 2007-07-09 2007-07-09 후열처리 공정을 통한 금속 나노고리 형성 방법

Country Status (1)

Country Link
KR (1) KR100861763B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021899B1 (ko) * 2009-02-11 2011-03-18 한국과학기술연구원 자발 형성 반-양자구조물의 제조 방법
KR101429118B1 (ko) 2013-02-04 2014-08-14 한국과학기술연구원 자기조립 나노 구조물을 이용한 반사 방지막 및 그 제조방법
KR101832340B1 (ko) 2016-11-10 2018-02-26 광운대학교 산학협력단 방울 에피택시를 이용하여 성장된 InGaAs 양자점-고리 구조체 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10316498A (ja) 1997-03-14 1998-12-02 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法
US6833306B2 (en) 1996-01-16 2004-12-21 Board Of Trustees Of The University Of Illinois Deuterium treatment of semiconductor device
KR20050088664A (ko) * 2004-03-02 2005-09-07 엘지이노텍 주식회사 질화물 반도체 소자 및 그 제조방법
JP2006344877A (ja) 2005-06-10 2006-12-21 National Institute For Materials Science 金属ナノ粒子埋込み材料の作製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833306B2 (en) 1996-01-16 2004-12-21 Board Of Trustees Of The University Of Illinois Deuterium treatment of semiconductor device
JPH10316498A (ja) 1997-03-14 1998-12-02 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法
KR20050088664A (ko) * 2004-03-02 2005-09-07 엘지이노텍 주식회사 질화물 반도체 소자 및 그 제조방법
JP2006344877A (ja) 2005-06-10 2006-12-21 National Institute For Materials Science 金属ナノ粒子埋込み材料の作製法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021899B1 (ko) * 2009-02-11 2011-03-18 한국과학기술연구원 자발 형성 반-양자구조물의 제조 방법
KR101429118B1 (ko) 2013-02-04 2014-08-14 한국과학기술연구원 자기조립 나노 구조물을 이용한 반사 방지막 및 그 제조방법
US9190541B2 (en) 2013-02-04 2015-11-17 Korea Institute Of Science And Technology Antireflection coating using self-assembly nano structure and manufacture method thereof
KR101832340B1 (ko) 2016-11-10 2018-02-26 광운대학교 산학협력단 방울 에피택시를 이용하여 성장된 InGaAs 양자점-고리 구조체 및 그의 제조방법

Similar Documents

Publication Publication Date Title
JP2018529610A (ja) グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法
Lee et al. Evolution between self-assembled single and double ring-like nanostructures
Wang et al. Thickness influence of thermal oxide layers on the formation of self-catalyzed InAs nanowires on Si (111) by MOCVD
KR100861763B1 (ko) 후열처리 공정을 통한 금속 나노고리 형성 방법
Qiu et al. Self-assembled InAsSb quantum dots on (001) InP substrates
US6696372B2 (en) Method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
KR100760845B1 (ko) 열처리를 이용한 저밀도 양자점 구조를 가지는 반도체소자의 제조 방법
Semenova et al. Epitaxial growth of Quantum Dots on InP for device applications operating in the 1.55 µm wavelength range
Nakamura et al. Two-dimensional InGaAs Quantum-Dot arrays with periods of 70–100 nm on artificially prepared nanoholes
CN103820848B (zh) 一种在InP衬底上外延生长II型GaSb/InGaAs量子点的方法
JP3251236B2 (ja) 半導体量子ドットの作製方法
JPS6394615A (ja) 縦型半導体超格子の製造方法
CN107919269B (zh) 一种预后制备量子点的量子点耦合微结构及其制备方法
CN1312813C (zh) 自组织砷化铟/砷化镓盘状量子点材料的制作方法
KR101021899B1 (ko) 자발 형성 반-양자구조물의 제조 방법
Zhang et al. Effect of the InAlGaP matrix on the growth of self-assembled InP quantum dots by metalorganic chemical vapor deposition
CN103225109A (zh) 一种ii型iii-v族量子点材料的生长方法
Nötzel et al. Self-organized quantum dots
JP5504468B2 (ja) 半導体量子ドット及び同形成方法
JP6635462B2 (ja) 半導体量子ドット素子の製造方法
Sormunen et al. Evolution of self-assembled InAs/InP islands into quantum rings
WO2005022640A1 (ja) 半導体量子ドット素子及びその製造方法
Balakirev et al. Independent control of size and shape of GaAs nanostructures during droplet epitaxy using ultra-low arsenic flux
JP5493124B2 (ja) 量子ドット構造製造方法
Pohl et al. Special Growth Techniques

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee