JP5493124B2

JP5493124B2 - 量子ドット構造製造方法

Info

Publication number: JP5493124B2
Application number: JP2009287212A
Authority: JP
Inventors: 俊介大河内; 直人熊谷; 泰彦荒川
Original assignee: NEC Corp; University of Tokyo NUC
Current assignee: NEC Corp; University of Tokyo NUC
Priority date: 2009-12-18
Filing date: 2009-12-18
Publication date: 2014-05-14
Anticipated expiration: 2029-12-18
Also published as: JP2011129733A

Description

本発明は、情報通信、量子情報処理分野等において使用されるキーデバイスに適用可能な量子ドットを用いた量子ドット構造の製造方法及び量子ドット構造に関するものである。

バンドギャップの狭い半導体の微細構造が、バンドギャップの広い半導体によって２次元もしくは３次元にわたって囲まれた、いわゆる低次元量子構造は光・電子素子の高機能化、高性能化に有望であり、将来の光・電子産業発展の鍵として、近年多大な関心を集めている。

特に３次元量子閉じこめ構造である量子ドットは、電子の強い閉じこめ効果に基づく状態密度の先鋭化に由来して、顕著な量子効果が多岐に渡り発現するため、従来にない優れた機能・性能を有する光・電子デバイスの基本構造としてその実現が期待されている。

化合物半導体を用いた量子ドットの代表的な形成方法には、例えば、Stranski-Krastanov (SK) モード成長と呼ばれる成長方法がある（非特許文献１、特許文献１）。

これは、半導体の基板上に、基板とは格子定数が異なる、いわゆる、格子不整合系材料を、材料に依存して決まる臨界膜厚と呼ばれる所定の厚みを超えた成長量の材料を供給し、エピタキシャル成長する方法である。

この結果として、ウェッティングレイヤーと呼ばれる薄い薄膜の上に、島状のドット構造が自己組織的に形成される。この方法は、リソグラフィーを必要とせず結晶成長のみによるため、良質な結晶ドットが形成可能な手法として注目されている。

近年、この量子ドット１個を孤立させて製造し、その特性を調べたり、また、その孤立量子ドットを利用して高度な発光素子を製造したりすることが盛んに行われるようになってきた。

この際に量子ドットに要求される特性の一つとして、高感度なシリコン製光検出器を用いるために、１μｍ帯の発光波長であることが要求されている。

そこで、量子ドット発光波長の短波長化を行うためにインジウムフラッシュ法が提案されている（非特許文献２、特許文献２）。

この手法は通常のＳＫモード成長法を用いて形成された発光波長〜１．３μｍ帯のＩｎＡｓを有する量子ドットに薄いＧａＡｓキャップ層を成長した後に熱処理を行い、量子ドット上部を熱により再蒸発せしめることにより、量子ドットの高さを実効的に低減し、量子ドットの発光波長の短波長化を行うというものである。

インジウムフラッシュ法の代表的な工程図を図８および図９に示す。

まず、図８（ａ）に示すように、半導体の基板１１を用意し、図８（ｂ）に示すように通常のＳＫモードの自己形成法により、量子ドット１３を半導体の基板１１上に形成後、図８（ｃ）および図９に示すように薄膜１４を堆積し、その後熱処理を施すことにより図８（ｄ）に示すように、薄膜上に露出した量子ドット１３の上部を再蒸発させる。

特開２００３−１２４５７４号公報特開平１０−２８９９９６号公報

D.Leonard, M.Krishnamurthy, C.M.Reaves, S.P.Denbaars, and P.M.Petroff "Drect formation of quantum-sized dots form uniform coherent islands of InGaAs on GaAs surface", Appl. Phys. Lett, 63(23),6 December 1993, p3203-3205 Wasilewski. Z. R, Fafard. S, Mccaffrey .J. P," Size and shape engineering of vertically stacked self-assembled quantum dots", Journal of Crystal Growth, volume201/202, 1999, p1131

ここで、従来のインジウムフラッシュ法により製造された量子ドットを用いた構造の場合、短波長化された量子ドットの発光波長はある発光波長を中心に密集して分布している。

しかしながら、単一光子光源、エンタングル光子対光源等への適用を考えた時、素子設計の自由度をあげる意味でも、発光波長は広い波長領域で均一に分布していることが望ましい。

特に、同一ウエハ上に複数の発光波長を有する単一光子光源を集積する場合等には、ウエハ上の任意の領域において所望の波長で発光する単一量子ドットが必要になるため、発光波長の広域化は必須の技術となる。

本発明は上記課題に鑑みてなされたものであり、その目的は、従来よりも発光波長が広い波長領域で均一に分布している量子ドット構造を製造する方法を提供することにある。

前記課題を解決するため、本発明の第１の態様は、（ａ）基板上に、量子ドットを設け、（ｂ）前記量子ドットよりも低く、かつ表面拡散が抑制されるように前記基板上に薄膜を堆積し、（ｃ）前記量子ドットの、前記薄膜から露出した部分を除去する、ことを特徴とする量子ドット製造方法である。

本発明の第２の態様は、第１の態様に記載の量子ドット製造方法を用いて製造されたことを特徴とする量子ドット構造である。

本発明によれば、従来よりも発光波長が広い波長領域で均一に分布している量子ドット構造を製造する方法を提供することができる。

量子ドット構造１を示す断面図である。図１のＡ１方向矢視図である。量子ドット構造１の製造の手順を示す図である。量子ドット構造１ａを示す断面図である。量子ドット構造１ｂの製造の手順を示す図である。実施例１のフォトルミネッセンス測定結果を示す図である。比較例のフォトルミネッセンス測定結果を示す図である。従来のインジウムフラッシュ法の代表的な工程図である。図８（ｃ）のＡ２方向矢視図である。

以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。

まず、図１〜３を参照して、本発明の実施形態に係る量子ドット構造１の構成の概略および製造方法の概略を説明する。

まず、図１および図２を参照して量子ドット構造１の構成の概略について説明する。

図１および図２に示すように、量子ドット構造１は、基板１１と、基板１１上に形成された量子ドット１３と、基板１１上（の量子ドット１３の周囲）に形成された薄膜１４とを有している。

ここで、図１から明らかなように、薄膜１４は基板１１上の表面拡散が抑制された状態で基板１１上に生成されており、これにより、各量子ドット１３は、基板１１からの高さが異なるように形成されている。

このように薄膜１４の表面拡散が抑制された構造にすることで、量子ドット構造１は、従来よりも発光波長が広い波長領域で均一に分布した構造となる（詳細は後述）。

次に、図３を参照して量子ドット構造１の製造方法について説明する。

まず、図３（ａ）に示すように、基板１１を用意する。基板１１は例えばIII族およびＶ族元素を含む化合物半導体を有する基板であり、より具体的にはＧａＡｓ、ＩｎＰ等の半導体の基板である。

また、基板１１は通常は（００１）結晶面が露出している基板が用いられるが、高指数面が露出した基板、具体的には法線方向が[１１０]方向もしくは[１１１]方向になるように切り出した、（１１０）面、もしくは（１１１）Ａ面が露出した基板を用いても良い。これは、後述するように、本手法により薄膜１４の表面拡散の抑制効果が期待されるためである（Physical Review Letters 第79巻 3938頁 (1997)参照）。

次に、図３（ｂ）に示すように、ＳＫモードの自己形成法により、量子ドット１３を基板１１上に成長させる。

量子ドット１３としては、例えばIII族およびＶ族元素を含む化合物半導体を有する
ものが用いられ、より具体的にはＩｎＡｓ、ＩｎＧａＡｓが用いられる。

次に、図３（ｃ）に示すように、基板１１に薄膜１４を量子ドット１３よりも低く堆積させる。薄膜１４は例えばIII族およびＶ族元素を含む化合物半導体を有する膜であり、より具体的にはＧａＡｓ、ＩｎＰ等の半導体膜である。

次に、図３（ｄ）に示すように、熱処理を施すことにより薄膜１４から露出した量子ドット１３の上部を再蒸発させて量子ドット構造１が完成する。

ここで、薄膜１４を形成する際は、薄膜１４の基板１１上の表面拡散が抑制されるような条件で薄膜１４を形成する。

このような条件で薄膜１４を形成すると、図３（ｃ）に示すように、量子ドット１３近傍で薄膜１４の厚さに局所的な分布が生じ、図３（ｄ）に示すように、熱処理後の量子ドット１３の高さの分布を引き起す。

そのため、広い波長範囲で均一に発光波長が分布する量子ドット構造１を製造することが可能になる。

表面拡散が抑制されるような条件とは、具体的には以下の条件が挙げられる。

（１）温度
薄膜１４の表面拡散を抑制するためには、薄膜１４を堆積させる際の（基板１１の）温度を量子ドット１３の成長時の温度よりも低い温度とするのが望ましい。具体的には、量子ドット１３の成長時の温度よりも６０℃以上低い温度とするのが望ましい。

なお、量子ドット１３の上部を再蒸発させる際の温度も量子ドット１３の成長時の温度よりも低い温度とするのが望ましい。

（２）Ｖ族元素(Ａｓ)の分圧
薄膜１４を堆積する際にIII族元素（例えばＧａ）の表面拡散が大きく抑制されれば薄膜１４の表面拡散を抑制することができる。

具体的には、薄膜１４を堆積する際に、薄膜１４のＶ族元素（例えばＡｓ）の分圧を量子ドット１３の成長時の分圧よりも大きくする。一般にIII族元素はＶ族元素の分圧が低下すると表面拡散距離が伸び、Ｖ族元素の分圧が大きくなると表面拡散距離が短くなる。

そのため、Ｖ族元素の分圧を大きくすると薄膜１４の表面拡散距離が短くなり、結果として成長温度を低下させたのと同様の表面拡散抑制効果が得られる。

具体的には、薄膜１４の堆積時のＶ族元素の分圧は、量子ドット１３の成長時の分圧の２倍以上であるのが望ましい。

なお、薄膜１４を堆積させる際の温度の低減およびＶ族元素の分圧の上昇は互いに相乗効果がある。基板１１の温度を低くし、かつ、Ｖ族元素の分圧を上昇させればIII族元素の表面拡散抑制効果は著しく発現することとなるが、仮に、基板温度が高い場合でも、Ｖ族元素の分圧を上昇させることにより、III族元素の表面拡散が抑制される。また、Ｖ族元素の分圧が低い場合でも、基板１１の温度を低下させることにより、III族元素の表面拡散を抑制することができる。

（３）Ｖ族元素の単位分子あたりの原子数
Ｖ族元素（例えばＡｓ）は通常、固体状の原料を直接加熱し、固体から昇華させる形で成長時に供給している。この手法により供給した場合、例えばＶ族元素がＡｓの場合は４個原子が結合したＡｓ_４分子の形態で供給される。これに対し、基板１１上へ供給する直前に再加熱することによりこのＡｓ_４分子を熱分解し、Ａｓ_２の形態、即ち、Ｖ族元素の単位分子あたりの原子数を加熱前よりも低減させた状態で供給することも可能である。このＡｓ_２の形態で基板１１上に供給することによっても、Ｇａ（III族元素）の表面拡散距離が抑制されることが知られており、薄膜１４の表面拡散を抑制することができる。（例えばJapanese Journal of Applied Physics 第36巻 5670頁 (1997)参照）。なお、薄膜１４を構成するＶ族元素がＰの場合は、ＡｓではなくＰを用い、Ｐ_４分子をＰ_２分子に分解して供給してもよい。

このように、本実施形態によれば、量子ドット構造１を製造する際に、薄膜１４の基板１１上の表面拡散が抑制されるような条件で薄膜１４を形成することにより、量子ドット１３近傍で薄膜１４の厚さに局所的な分布を生じさせ、熱処理後の量子ドット高さの分布を生じさせている。

そのため、広い波長範囲で均一に発光波長が分布する量子ドット構造１を製造することができる。

次に、第２の実施形態に係る量子ドット構造１ａの構造および製造方法について、図４を参照して説明する。

第２の実施形態は、第１の実施形態において、量子ドット１３および薄膜１４を覆うように基板１１上にカバー層１５を設けたものである。

なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の符号を付し、説明を省略する。

まず、量子ドット構造１ａの構造について図４を参照して説明する。

図４に示すように、量子ドット構造１ａは量子ドット１３、および薄膜１４を覆うように基板１１上にカバー層１５が形成されている。

カバー層１５は量子ドットをバンドギャップの大きな材料で埋め込むことにより、量子ドット内にキャリアを効率的に閉じこめるための層であり、例えばＧａＡｓを有する層である。

次に、量子ドット構造１ａの製造方法について説明する。

量子ドット構造１ａの製造方法は最後にカバー層１５を形成する工程が追加される以外は、量子ドット１の製造方法と同様である。即ち、まず、基板１１を用意し、ＳＫモードの自己形成法により、量子ドット１３を基板１１上に成長させる。

次に、基板１１に薄膜１４を堆積させる。

次に、熱処理を施すことにより薄膜１４から露出した量子ドット１３の上部を再蒸発させる。

最後に、量子ドット１３、および薄膜１４を覆うように基板１１上にカバー層１５を形成して量子ドット構造１ａが完成する。

このように、第２の実施形態によれば、量子ドット構造１ａがカバー層１５を備えており、第１の実施形態と同等以上の効果を奏する。

以下、本発明を実施例により具体的に説明する。

（実施例１）
以下に示す手順で、図５に示す量子ドット構造１ｂを製造し、発光特性を評価した。

まず、ＧａＡｓの基板１１を用意した（図５（ａ））。

次に、基板１１をＭＢＥ（分子線エピタキシャル）装置（オックスフォード社製Ｖ８０Ｈ）内へ導入し、固体Ａｓを加熱し昇華させることにより得られるＡｓ_４分子線を照射しながら基板温度を６００℃まで上昇させ、基板１１表面の自然酸化膜を除去し、ＧａＡｓのバッファ層１２を５８０℃で３００ｎｍ成長させた（図５（ｂ））。

その後、基板１１の温度を４８５℃まで降温させ、Ａｓ分圧６×１０^−６Ｔｏｒｒ（８×１０^−４Ｐａ）の圧力下で、Ｉｎを１．８ＭＬ相当分基板１１上に供給し、ＩｎＡｓの量子ドット１３を製造した（図５（ｃ））。

次に、基板１１の温度を４２５℃までさらに降温し、ＧａＡｓの薄膜１４を１ｎｍ成長させた（図５（ｄ））。

その後、基板１１の温度を再び昇温させ、量子ドット１３の頂上部を除去した（図５（ｅ））。

この工程により、量子ドット１３の周辺に堆積したＧａＡｓは、基板１１の温度が低いため、表面拡散が極端に抑制され、図４に示すように不均一に量子ドット近傍に集結し、その厚さも不均一となった。

その後、ＧａＡｓのカバー層１５を１００ｎｍ成長させ、量子ドット構造１ｂが完成した（図５（ｆ））。

この量子ドット構造１ｂの低温１０Ｋでのフォトルミネッセンス測定を行った。結果を図６に示す。

図６から明らかなように、単一量子ドット発光に起因する輝線が広域波長にわたって分布する発光特性が得られた。

（実施例２）
薄膜１４堆積時のＡｓの分圧を、Ａｓの蒸発源の設定温度を昇温させ、１．２×１０^−５Ｔｏｒｒ（１．６×１０^−３Ｐａ）に上昇させたこと以外は、第１の実施例と同じ条件で量子ドット構造１ｂを製造し、発光特性を評価した。その結果、実施例１と同様に、単一量子ドット発光に起因する輝線が広域波長にわたって分布する発光特性が得られた。

（実施例３）
薄膜１４の堆積時のＡｓ分子線の単位分子線あたりの原子数を低減させた以外は実施例１と同じ条件で量子ドット構造１ｂを製造し、発光特性を評価した。具体的には以下の手法を用いた。

Ａｓ分子線の単位分子線あたりの原子数は、Ａｓ固体を加熱して昇華させるタイプの場合、４個で１分子を形成している（つまりＡｓ_４の形態をとる。）。この場合の加熱温度は通常３００℃程度である。この手法により得られたＡｓ_４分子線をさらに高温で加熱することにより、Ａｓ_２分子線を得ることができる。このために開発された蒸発源はクラッキングセルと呼ばれており、セル内部で昇華により発生したＡｓ_４分子は、セル出口に設けられた加熱ヒーターにより再度加熱・分解されＡｓ_２の状態となる。

そこで、実施例３では、クラッキングセルを用いて、出口ヒーターの温度を９００℃に設定し、Ａｓ_２分子線を得た。このＡｓ_２分子線を、第１、および第２の実施例と同様、量子ドットウエハ製造工程に置いて、ＧａＡｓの薄膜堆積時のＡｓ分子線をＡｓ_２分子線照射下で堆積した。

その結果、その結果、実施例１と同様に、単一量子ドット発光に起因する輝線が広域波長にわたって分布する発光特性が得られた。

（実施例４）
基板１１として、高指数面で切り出した基板１１を用いたこと以外は実施例１と同様の条件で量子ドット構造１ｂを製造し、発光特性を評価した。

具体的には、基板１１として、ＧａＡｓ半導体結晶のインゴットから、基板の法線方向が[１１０]方向もしくは[１１１]方向になるように切り出した、（１１０）面、もしくは（１１１）Ａ面のＧａＡｓ（半導体）基板を用いた。

その結果、実施例１と同様に、単一量子ドット発光に起因する輝線が広域波長にわたって分布する発光特性が得られた。

（比較例１）
薄膜１４の形成時の温度を量子ドット１３形成時の温度と同じ温度としたこと以外は実施例１と同様の条件で量子ドット構造を製造し、発光特性を評価した。

その結果、図７に示すように、量子ドットの発光波長はある波長（この場合、約９７５ｎｍ）をピーク中心として長短波長両側にほぼ正規分布に従い、密集して分布していた。

以上より、薄膜１４の基板１１上の表面拡散が抑制されるような条件で薄膜１４を形成することにより、製造された量子ドット構造が、従来よりも広域波長にわたって分布する発光特性を得られることがわかった。

以上、本発明の実施形態および実施例について具体的に説明したが、本発明は上述の実施形態および実施例に限定されるものではなく、本発明技術的思想に基づく各種の変形が可能である。例えば、結晶成長方法についてはＭＢＥ法を用いた例について説明したが、有機金属熱分解法等、他の成長手法によっても構わないし、また、上述の実施形態および実施例において挙げた数値、物質、原料等はあくまでも例にすぎないので、必要に応じてこれらと異なるものを用いても構わない。

１………量子ドット構造
１ａ……量子ドット構造
１ｂ……量子ドット構造
１１……基板
１２……バッファ層
１３……量子ドット
１４……薄膜
１５……カバー層

Claims

（ａ）基板上に、量子ドットを設け、
（ｂ）前記量子ドットよりも基板からの高さが低く、かつ表面拡散が抑制されるように前記基板上に薄膜を堆積し、
（ｃ）前記量子ドットの、前記薄膜から露出し、かつ基板からの高さが前記薄膜よりも高い部分を除去する、
ことを特徴とする量子ドット構造製造方法。
前記量子ドット、前記基板、および前記薄膜を構成する材料は、III族およびＶ族元素を含む化合物半導体を有することを特徴とする請求項１記載の量子ドット構造製造方法。
前記量子ドットの材料としてＩｎＡｓもしくはＩｎＧａＡｓを有する材料を用いることを特徴とする請求項２に記載の量子ドット構造製造方法。
前記基板および／または薄膜の材料としてＧａＡｓもしくはＩｎＰを有する材料を用いることを特徴とする請求項２または３のいずれか一項に記載の量子ドット構造製造方法。
前記（ｂ）は、前記薄膜を堆積する時の基板温度を、前記（ａ）で量子ドットを設ける際の温度よりも下げることにより前記薄膜のIII族元素の表面拡散を抑制することを特徴とする請求項２〜４のいずれか一項に記載の量子ドット構造製造方法。
前記（ｂ）は、前記薄膜を堆積する時の基板温度を、請求項４に記載の薄膜の堆積温度が前記（ａ）における量子ドット成長時の温度より６０度以上低くすることを特徴とする請求項５記載の量子ドット構造製造方法。
前記（ｂ）は、前記薄膜を堆積する時のＶ族元素の分圧を、前記（ａ）における量子ドット成長時の分圧よりも高くすることにより、前記薄膜のIII族元素の表面拡散を抑制することを特徴とする請求項２〜６のいずれか一項に記載の量子ドット構造製造方法。
前記（ｂ）は、前記薄膜を堆積する時のＶ族元素の分圧を、前記（ａ）における量子ドット成長時の分圧の２倍以上にすることを特徴とする請求項７の記載の量子ドット構造製造方法。
前記Ｖ族元素を供給前に加熱することにより、単位分子あたりの原子数を加熱前よりも低減させた前記Ｖ族元素を用いることを特徴とする請求項２〜８のいずれか一項に記載の量子ドット構造製造方法。
単位分子あたりの原子数を加熱前よりも低減させた前記Ｖ族元素が、Ａｓ_２もしくはＰ_２であることを特徴とする請求項９記載の量子ドット構造製造方法。
前記（ａ）は、前記基板の高指数面に前記量子ドットを設けることを特徴とする請求項１〜１０のいずれか一項に記載の量子ドット構造製造方法。
前記高指数面は（１１０）面もしくは（１１１）Ａ面であることを特徴とする請求項１１記載の量子ドット構造製造方法。
前記（ｃ）は、熱処理を行い量子ドットの実効的な高さを低減することにより、前記量子ドットの、前記薄膜から露出した部分を除去することを特徴とする請求項１〜１２のいずれか一項に記載の量子ドット構造製造方法。