CN107919266B - 一种量子点结构的制作方法 - Google Patents

一种量子点结构的制作方法 Download PDF

Info

Publication number
CN107919266B
CN107919266B CN201610876764.6A CN201610876764A CN107919266B CN 107919266 B CN107919266 B CN 107919266B CN 201610876764 A CN201610876764 A CN 201610876764A CN 107919266 B CN107919266 B CN 107919266B
Authority
CN
China
Prior art keywords
quantum dot
protective film
patterned array
film layer
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610876764.6A
Other languages
English (en)
Other versions
CN107919266A (zh
Inventor
张子旸
黄荣
黄源清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Yichen Radisson Technology Co ltd
Original Assignee
Qingdao Yichen Radisson Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Yichen Radisson Technology Co Ltd filed Critical Qingdao Yichen Radisson Technology Co Ltd
Priority to CN201610876764.6A priority Critical patent/CN107919266B/zh
Priority to JP2019518435A priority patent/JP6845926B2/ja
Priority to US16/340,108 priority patent/US10665749B2/en
Priority to PCT/CN2016/113894 priority patent/WO2018064869A1/zh
Publication of CN107919266A publication Critical patent/CN107919266A/zh
Application granted granted Critical
Publication of CN107919266B publication Critical patent/CN107919266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种量子点结构的制作方法，包括：在衬底上制备量子点膜层；在所述量子点膜层上制备第一保护膜；在所述第一保护膜上制备图形化阵列；在所述第一保护膜及所述图形化阵列上制备第二保护膜，获得中间体；对所述中间体进行退火处理，在所述衬底上获得量子点结构。根据本发明的量子点结构的制作方法，以图形化阵列作为模板，利用模板选择区域退火工艺来制作有序的量子点结构，并采用后续热处理工艺，一方面避免对衬底的表面造成损伤，提高量子点结构的性能；另一方面，可有效控制量子点密度及位置，使所获得的量子点结构应用于量子点器件时，性能更为优越。

Description

一种量子点结构的制作方法
技术领域
本发明属于半导体量子点及其制造技术领域，具体地讲，涉及一种量子点结构的制作方法。
背景技术
量子信息技术是物理学领域前沿的重大的研究方向之一，而基于单光子态操纵实现量子计算、量子通信是目前量子信息技术最重要的物理实现方法。但是目前缺乏理想的单光子发射器件，因此目前来说，量子密钥通信的实验演示都采用激光衰减光源来模拟单光子发射，但是这种实验需要极为复杂的光路系统，而且单光子产生效率很低，也不能消除多光子的存在，无法避免受到多光子攻击的可能性。这将会给量子通信带来安全隐患，如窃听者可以通过光子数分裂(PNS)方法进行窃听。因此如何得到一种稳定、高效、可靠的单光子源，已经成为量子通信和量子密码实用化的一个瓶颈问题。
半导体量子点结构因其在X、Y、Z三个方向的尺寸在几纳米到几十纳米之间，所以将受到很强的三维的量子限制效应，能级分布呈类氢光谱状，具有典型的“类原子”结构；并且半导体量子点结构还具备波长可调谐范围大、易于集成等优势，因此成为制备单光子发射器件的理想选择之一。
但是，传统的Stranski-Krastanow模式(简称SK模式)量子点生长工艺很难长出密度可控，尺寸、位置可控的量子点结构。为了解决这个问题，近年来采用在纳米图形化衬底上外延生长量子点结构的技术受到了广泛关注，但这些方法不仅工艺繁琐而且对衬底有较大的损伤，不利于得到高质量的量子点结构。
发明内容
为解决上述现有技术存在的问题，本发明提供了一种量子点结构的制作方法，该制作方法采用模板选区退火工艺，从而获得了其中量子点的密度及位置可控的量子点结构。
为了达到上述发明目的，本发明采用了如下的技术方案：
一种量子点结构的制作方法，包括：在衬底上制备量子点膜层；在所述量子点膜层上制备第一保护膜；在所述第一保护膜上制备图形化阵列；在所述第一保护膜及所述图形化阵列上制备第二保护膜，获得中间体；对所述中间体进行退火处理，在所述衬底上获得量子点结构。
进一步地，所述图形化阵列的材料选自TiO2、Al、HfO2、Si3N4、SrTiO3中的任意一种；所述图形化阵列的厚度为40nm～300nm，所述图形化阵列的长和/或宽为10nm～10μm。
进一步地，所述第一保护膜和所述第二保护膜的材料均为SiO2；所述第一保护膜的厚度为5nm～50nm，所述第二保护膜的厚度为50nm～300nm。
进一步地，对所述中间体进行退火处理的退火温度为550℃～1000℃，退火时间为30s～10min。
进一步地，所述量子点膜层的材料选自InAs、InGaAs、InGaAlAs、InSb、GaSb、InP中的任意一种；所述量子点膜层的生长温度为300℃～550℃；所述量子点膜层的厚度为1.4ML～10ML；所述量子点膜层中量子点的密度为108cm-2～1011cm-2。
进一步地，在所述第一保护膜上制备所述图形化阵列的方法具体包括：在所述第一保护膜上制备前驱体膜层；采用激光直写工艺对所述前驱体膜层进行图形化处理，所述前驱体膜层形成所述图形化阵列及围绕在所述图形化阵列周围的前驱体残膜；剥离所述前驱体残膜，在所述第一保护膜上形成所述图形化阵列。
进一步地，所述前驱体膜层的材料为Ti；所述前驱体膜层的厚度为40nm～300nm；所述图形化阵列的长和/或宽为100nm～500nm。
进一步地，在所述第一保护膜上制备所述图形化阵列的方法具体包括：在所述第一保护膜上制备光刻胶层；采用光刻工艺或电子束光刻工艺对所述光刻胶层进行图形化处理，形成与所述图形化阵列的形状相匹配的凹孔；在所述凹孔中沉积图形化膜层；剥离所述光刻胶层，在所述第一保护膜上形成所述图形化阵列。
进一步地，所述图形化膜层的材料选自TiO2、Al、HfO2、Si3N4、SrTiO3中的任意一种；所述图形化膜层的厚度为40nm～300nm；当采用光刻工艺对所述光刻胶层进行图形化处理时，所述图形化阵列的长和/或宽为200nm～10μm；当采用电子束光刻工艺对所述光刻胶层进行图形化处理时，所述图形化阵列的长和/或宽为10nm～200nm。
进一步地，所述衬底的材料选自GaAs、GaSb、InP中的任意一种。
有益效果：
(1)简化了工艺流程，优化了量子点结构的制作过程；本发明以图形化阵列作为模板，利用模板选择区域退火工艺来制作有序的量子点结构，并采用后续热处理工艺，相比现有技术中量子点结构的制作方法，避免对衬底的表面造成损伤，完整的衬底表面有利于减少量子点结构在生长过程中引入的缺陷，从而提高量子点结构的性能。
(2)制备密度可控的量子点，进而提高相应的量子点结构的性能，如可将低密度量子点结构应用于单光子器件中；本发明利用均匀的图形化阵列作为模板图形，有利于制备出均匀分布的量子点结构，从而可提高单光子器件、量子点激光器等量子点器件的性能。
(3)控制退火程度，可以在不同的模板区域得到不同密度、发射谱的量子点结构，有利于在宽光谱器件中的应用；本发明通过生长不同厚度的SiO2薄膜作为第一保护膜和第二保护膜，在相同的退火条件下，可以得到不同发射谱的量子点区域，而调控量子的发射谱，进而在同一块衬底上得到具有宽光谱性质的结构。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1-图7是根据本发明的实施例1的量子点结构的制作方法的工艺流程图示。
图8-图10是根据本发明的实施例2的量子点结构的制作方法的工艺流程图示。
图11是根据本发明的实施例3的量子点结构的制作方法获得的量子点结构的结构示意图。
图12是根据本发明的实施例4的量子点结构的制作方法获得的量子点结构的结构示意图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。
实施例1
图1-图7是根据本实施例的量子点结构的制作方法的工艺流程图示。
具体参照图1-图7，根据本实施例的量子点结构的制作方法包括下述步骤：
步骤一：在衬底1上制备量子点膜层2a。
具体地，在本实施例中，衬底1的材料为GaAs；量子点膜层2a的材料为InAs；量子点膜层2a的厚度为1.4ML～10ML，优选为1.4ML～5ML；量子点膜层2a中量子点的密度为108cm-2～1011cm-2。此处，ML即为单原子层(monolayer)，也即单层原子的厚度。
更为具体地，采用分子束外延SK模式生长量子点膜层2a，生长温度为300℃～550℃；关于该分子束外延SK模式来制备量子点膜层2a的具体工艺此处不再赘述，本领域技术人员参照现有技术即可。值得说明的是，当采用分子束外延SK模式制备量子点膜层2a的过程中，会伴生有浸润层2b，浸润层2b形成于衬底1上，而量子点膜层2a中的量子点阵列即“镶嵌”于该浸润层2b中，如图1所示。
当然，衬底1以及量子点膜层2a的材料并不限于本实施例中所述的GaAs及InAs；衬底1的材料还可以选用GaSb、InP或其他半导体材料衬底，量子点膜层2a的材料还可以选用InGaAs、InGaAlAs、InSb、GaSb、InP等。
步骤二：在量子点膜层2a上制备第一保护膜31，如图2所示。
具体地，可选择等离子体增强化学气相沉积法(简称PECVD)在量子点膜层2a上沉积一层厚度为5nm～50nm的SiO2作为第一保护膜31。
步骤三：在第一保护膜31上制备图形化阵列4。
参照图3-图5，本实施例采用激光直写工艺在第一保护膜31上制备图形化阵列4。
具体来讲，参照下述步骤：(1)采用电子束蒸发法在第一保护膜31上沉积厚度为40nm～300nm的Ti作为前驱体膜层4a，如图3所示；(2)采用激光直写工艺对前驱体膜层4a进行图形化处理，该前驱体膜层4a形成图形化阵列4和围绕在该图形化阵列4四周的前驱体残膜4a-1，如图4所示；(3)经HF酸显影后，前驱体残膜4a-1被剥离，即在第一保护膜31上形成图形化阵列4，如图5所示。
值得说明的是，在上述激光直写工艺处理的过程中，图形化区域的Ti即被氧化变成TiO2，也就是说，最终形成的图形化阵列4的材料为TiO2。
鉴于激光直写工艺的控制精度，最终获得的图形化阵列4的特征尺寸为100nm～500nm，也就是说，图形化阵列4的长和/或宽为100nm～500nm。同时，由于上述制备的前驱体膜层4a的厚度为40nm～300nm，因此最终获得的图形化阵列4的厚度也为40nm～300nm。
值得说明的是，当采用本实施例中的激光直写工艺在第一保护膜31上制备图形化阵列4时，Al、HfO2、Si3N4、SrTiO3等不适用于用作图形化阵列4的材料。
步骤四：在第一保护膜31及图形化阵列4上制备第二保护膜32，获得中间体10a，如图6所示。
具体地，采用PECVD在第一保护膜31及图形化阵列4上沉积一层厚度为50nm～300nm的SiO2作为第二保护膜32。
步骤五：对中间体10a进行退火处理，并剥离第一保护膜31、图形化阵列4及第二保护膜32，在衬底1上获得量子点结构10，如图7所示。
具体来讲，本实施例的退火温度为550℃～750℃，退火时间为30s～5min。
通过前述步骤一-步骤四的操作，可以看出，衬底1上量子点膜层2a中的量子点分为两个区域，一个区域的量子点上方即被第一保护膜31、图形化阵列4及第二保护膜32覆盖，而这一区域周围的其他区域的量子点上方仅被第一保护膜31和第二保护膜32覆盖。在对中间体10a进行退火的过程中，未被图形化阵列4覆盖的量子点的密度变低，随着退火时间的增加，密度趋于稳定的量子点经高温会促进互混扩散，直至消失。一般地，当控制退火温度为550℃～750℃，退火时间为30s～5min时，未被图形化阵列4覆盖的量子点即互混扩散形成如图7中所示的第二量子点阵列22，而被图形化阵列4覆盖的量子点在退火过程中未发生变化，形成如图7中所示的第一量子点阵列21，由此最终在衬底1上形成了量子点结构10。
实施例2
在实施例2的描述中，与实施例1的相同之处在此不再赘述，只描述与实施例1的不同之处。实施例2中的量子点结构的制作方法与实施例1中的不同之处在于，步骤三中在第一保护膜31上制备图形化阵列4的具体方法不同。
参照图8-图10，本实施例采用光刻工艺在第一保护膜31上制备图形化阵列4。
具体来讲，参照下述步骤：(1)用甩胶机在第一保护膜31上旋涂一层光刻胶层4b，如图8所示；(2)采用光刻工艺对光刻胶层4b进行图形化处理，该光刻胶层4b形成光刻残胶4b-2，同时，光刻残胶4b-2内形成与预制备的图形化阵列4的形状相匹配的凹孔4b-1，如图9所示；(3)采用电子束蒸发工艺在光刻残胶4b-2及凹孔4b-1上沉积厚度为40nm～300nm的TiO2作为图形化膜层4c，其中，覆盖在光刻残胶4b-2上的图形化膜层记为4c-1，而落入凹孔4b-1内并直接覆盖在第一保护膜31上的图形化膜层记为4c-2，如图10所示；(4)剥离光刻残胶4b-2及位于其表面的图形化膜层4c-2，位于凹孔4b-1内部的图形化膜层4c-1则形成如图5中所示图形，即在第一保护膜31上形成了以TiO2为材料的图形化阵列4。
当然，在本实施例中，图形化膜层4c的材料还可以是Al、HfO2、Si3N4、SrTiO3中的任意一种，由此，图形化阵列4的材料即对应与上述图形化膜层4c的材料相同。
鉴于光刻工艺的控制精度，最终获得的图形化阵列4的特征尺寸为200nm～10μm，也就是说，图形化阵列4的长和/或宽为200nm～10μm。同时，由于上述制备的图形化膜层4c的厚度为40nm～300nm，因此最终获得的图形化阵列4的厚度也为40nm～300nm。
其余步骤参照实施例1中所述，最终获得如图7中所示的量子点结构10。
实施例3
在实施例3的描述中，与实施例2的相同之处在此不再赘述，只描述与实施例2的不同之处。实施例3中的量子点结构的制作方法与实施例2中的不同之处在于，步骤三中在第一保护膜上制备图形化阵列的具体方法不同；同时，步骤五中对中间体进行退火的退火时间及退火温度不同。
具体来讲，本实施例将实施例2步骤三中步骤(2)的光刻工艺替换为电子束光刻工艺，以对光刻胶层进行图形化处理。
值得说明的是，鉴于电子束光刻工艺的控制精度，最终获得的图形化阵列的特征尺寸为10nm～200nm，即获得的图形化阵列的长和/或宽为10nm～200nm。
在本实施例中，中间体10a的退火温度为650℃～1000℃，退火时间为5min～10min，由此获得如图11所示的量子点结构10。
对比图7和图11中的量子点结构10的形状，可以看出，第二量子点阵列22消失，而第一量子点阵列21中的量子点也互混扩散，形成了第三量子点阵列23。这是由于，本实施例中图形化阵列采用电子束光刻工艺来制备，所获得的图形化阵列的特征尺寸较小，因为无法对位于其下方的量子点形成良好的保护作用，造成了位于其下方的多个量子点也出现了互混扩散的现象，由此形成了第三量子点阵列23，而又由于退火温度较高，退火时间较长，因此造成未被图形化阵列覆盖区域处的量子点互混扩散严重并导致消失。
实施例4
在实施例4的描述中，与实施例1的相同之处在此不再赘述，只描述与实施例1的不同之处。实施例4与实施例1的不同之处在于，在步骤五中，退火时间为650℃～1000℃，退火时间为5min～10min，由此获得如图12中的量子点结构10。
对比图7和图12中的量子点结构10的形状，可以看出，第二量子点阵列11消失，而第一量子点阵列21则保持原状。这是由于，本实施例中的退火温度较实施例1中的退火温度更高，且退火时间较实施例1中的退火时间更长，由此造成未被图形化阵列覆盖区域处的量子点互混扩散严重并导致消失，而由于本实施例中图形化阵列的制备方法为激光直写，所获得的图形化阵列的特征尺寸较大，因此被图形化阵列覆盖的多个量子点仍旧保持原状。
综上，可以看出，图形化阵列的制备方法以及退火温度、退火时间均会对最终获得的量子点结构的形状造成影响，由此，即可通过选择不同的图形化阵列的制备方法、以及控制中间体的退火温度和退火时间来制备密度、位置可控的量子点结构。
由此，本领域技术人员将理解的是，通过制备具有较小特征尺寸的图形化阵列、并控制较低退火温度及较短的退火时间，可制备获得第二量子点阵列和第三量子点阵列共存的量子点结构。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (9)

1.一种量子点结构的制作方法，其特征在于，包括：
在衬底上制备量子点膜层；
在所述量子点膜层上制备第一保护膜；
在所述第一保护膜上制备图形化阵列；
在所述第一保护膜及所述图形化阵列上制备第二保护膜，获得中间体；
对所述中间体进行退火处理，在所述衬底上获得量子点结构；
其中，对所述中间体进行退火处理的退火温度为550℃～1000℃，退火时间为30s～10min。
2.根据权利要求1所述的制作方法，其特征在于，所述图形化阵列的材料选自TiO2、Al、HfO2、Si3N4、SrTiO3中的任意一种；所述图形化阵列的厚度为40nm～300nm，所述图形化阵列的长和/或宽为10nm～10μm。
3.根据权利要求1所述的制作方法，其特征在于，所述第一保护膜和所述第二保护膜的材料均为SiO2；所述第一保护膜的厚度为5nm～50nm，所述第二保护膜的厚度为50nm～300nm。
4.根据权利要求1所述的制作方法，其特征在于，所述量子点膜层的材料选自InAs、InGaAs、InGaAlAs、InSb、GaSb、InP中的任意一种；所述量子点膜层的生长温度为300℃～550℃；所述量子点膜层的厚度为1.4ML～10ML；所述量子点膜层中量子点的密度为108cm-2～1011cm-2。
5.根据权利要求1所述的制作方法，其特征在于，在所述第一保护膜上制备所述图形化阵列的方法具体包括：
在所述第一保护膜上制备前驱体膜层；
采用激光直写工艺对所述前驱体膜层进行图形化处理，所述前驱体膜层变为所述图形化阵列及围绕在所述图形化阵列周围的前驱体残膜；
剥离所述前驱体残膜，在所述第一保护膜上形成所述图形化阵列。
6.根据权利要求5所述的制作方法，其特征在于，所述前驱体膜层的材料为Ti；所述前驱体膜层的厚度为40nm～300nm；所述图形化阵列的长和/或宽为100nm～500nm。
7.根据权利要求1所述的制作方法，其特征在于，在所述第一保护膜上制备所述图形化阵列的方法具体包括：
在所述第一保护膜上制备光刻胶层；
采用光刻工艺或电子束光刻工艺对所述光刻胶层进行图形化处理，形成与所述图形化阵列的形状相匹配的凹孔；
在所述凹孔中沉积图形化膜层；
剥离所述光刻胶层，在所述第一保护膜上形成所述图形化阵列。
8.根据权利要求7所述的制作方法，其特征在于，所述图形化膜层的材料选自TiO2、Al、HfO2、Si3N4、SrTiO3中的任意一种；所述图形化膜层的厚度为40nm～300nm；当采用光刻工艺对所述光刻胶层进行图形化处理时，所述图形化阵列的长和/或宽为200nm～10μm；当采用电子束光刻工艺对所述光刻胶层进行图形化处理时，所述图形化阵列的长和/或宽为10nm～200nm。
9.根据权利要求1所述的制作方法，其特征在于，所述衬底的材料选自GaAs、GaSb、InP中的任意一种。
CN201610876764.6A 2016-10-08 2016-10-08 一种量子点结构的制作方法 Active CN107919266B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610876764.6A CN107919266B (zh) 2016-10-08 2016-10-08 一种量子点结构的制作方法
JP2019518435A JP6845926B2 (ja) 2016-10-08 2016-12-30 量子ドット構造の製造方法
US16/340,108 US10665749B2 (en) 2016-10-08 2016-12-30 Manufacturing method of quantum dot structure
PCT/CN2016/113894 WO2018064869A1 (zh) 2016-10-08 2016-12-30 一种量子点结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610876764.6A CN107919266B (zh) 2016-10-08 2016-10-08 一种量子点结构的制作方法

Publications (2)

Publication Number Publication Date
CN107919266A CN107919266A (zh) 2018-04-17
CN107919266B true CN107919266B (zh) 2020-04-10

Family

ID=61830837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610876764.6A Active CN107919266B (zh) 2016-10-08 2016-10-08 一种量子点结构的制作方法

Country Status (4)

Country Link
US (1) US10665749B2 (zh)
JP (1) JP6845926B2 (zh)
CN (1) CN107919266B (zh)
WO (1) WO2018064869A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919266B (zh) * 2016-10-08 2020-04-10 青岛翼晨镭硕科技有限公司 一种量子点结构的制作方法
US10840676B2 (en) * 2018-05-10 2020-11-17 X Development Llc Optoelectronic devices having spatially varying distribution of quantum confined nanostructures
CN108751254B (zh) * 2018-06-01 2020-09-08 苏州大学 原位无损剥离量子点的方法
US11880139B2 (en) 2021-09-23 2024-01-23 Honeywell Federal Manufacturing & Technologies, Llc Photolithography system including selective light array

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265329B1 (en) * 1998-03-09 2001-07-24 Motorola, Inc. Quantum deposition distribution control

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288480A (ja) * 1995-04-12 1996-11-01 Sony Corp シリコン量子ドットの製造方法
JP2006269886A (ja) * 2005-03-25 2006-10-05 Advanced Telecommunication Research Institute International 量子ドットの形成方法、それを用いた半導体発光素子の製造方法およびその方法により形成された半導体発光素子
KR100699948B1 (ko) * 2005-03-26 2007-03-26 재단법인서울대학교산학협력재단 나노 와이어 또는 나노 튜브의 선택적 성장을 위한 촉매물질 양자점 배열방법
US7358101B2 (en) * 2005-09-06 2008-04-15 Institute Of Nuclear Energy Research Method for preparing an optical active layer with 1˜10 nm distributed silicon quantum dots
CN1929154A (zh) * 2005-09-08 2007-03-14 中国科学院半导体研究所 铟砷/镓砷量子点的分子束外延生长方法
JP5095260B2 (ja) * 2006-05-15 2012-12-12 富士通株式会社 半導体発光装置の製造方法
JP2008098299A (ja) * 2006-10-10 2008-04-24 Mitsubishi Electric Corp 半導体光素子及びその製造方法
US8222061B2 (en) * 2007-03-30 2012-07-17 The Penn State Research Foundation Mist fabrication of quantum dot devices
JP5125195B2 (ja) * 2007-04-13 2013-01-23 トヨタ自動車株式会社 量子ドットの製造方法
JPWO2009122458A1 (ja) * 2008-03-31 2011-07-28 国立大学法人広島大学 量子ドットの製造方法
KR101462652B1 (ko) * 2008-04-23 2014-11-17 삼성전자 주식회사 양자점-무기 매트릭스 복합체의 제조방법
CN101413110A (zh) * 2008-05-12 2009-04-22 长春理工大学 1.3微米波段InAs量子点材料的制备方法
US8642991B2 (en) 2008-11-11 2014-02-04 Samsung Electronics Co., Ltd. Photosensitive quantum dot, composition comprising the same and method of forming quantum dot-containing pattern using the composition
CN101752482B (zh) * 2008-12-17 2011-08-31 中国科学院半导体研究所 宽光谱自组织量子点材料的生长方法
CN101830430B (zh) 2010-05-24 2013-03-27 山东大学 一种大面积、高度均匀有序量子点阵列制造方法
KR101209151B1 (ko) * 2011-04-25 2012-12-06 광주과학기술원 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
JP2013051318A (ja) * 2011-08-31 2013-03-14 Fujifilm Corp 量子ドット構造体の製造方法、波長変換素子および光電変換装置
CN102290435B (zh) * 2011-09-14 2013-11-06 青岛理工大学 一种大面积量子点及其阵列制造方法
CN103137789A (zh) * 2013-01-28 2013-06-05 中国科学院半导体研究所 制备低密度、长波长InAs/GaAs 量子点的方法
JP6127626B2 (ja) * 2013-03-21 2017-05-17 富士通株式会社 量子ドットアレイデバイスの製造方法
JP6085805B2 (ja) * 2013-06-11 2017-03-01 富士通株式会社 光半導体装置の製造方法
JP6472883B2 (ja) * 2014-11-28 2019-02-20 ソウル大学校産学協力団Ｓｅｏｕｌ Ｎａｔｉｏｎａｌ Ｕｎｉｖｅｒｓｉｔｙ Ｒ＆Ｄｂ Ｆｏｕｎｄａｔｉｏｎ 量子ドット転写印刷方法
CN104835783A (zh) * 2015-05-12 2015-08-12 中山大学 一种量子点薄膜阵列制备方法
CN105319765B (zh) * 2015-11-16 2018-08-14 深圳市华星光电技术有限公司 量子点显示面板的制作方法
CN107919266B (zh) * 2016-10-08 2020-04-10 青岛翼晨镭硕科技有限公司 一种量子点结构的制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265329B1 (en) * 1998-03-09 2001-07-24 Motorola, Inc. Quantum deposition distribution control

Also Published As

Publication number Publication date
US10665749B2 (en) 2020-05-26
US20200028026A1 (en) 2020-01-23
CN107919266A (zh) 2018-04-17
JP6845926B2 (ja) 2021-03-24
WO2018064869A1 (zh) 2018-04-12
JP2020500416A (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
CN107919266B (zh) 一种量子点结构的制作方法
US7736919B2 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
KR20180053640A (ko) 그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드
US20110263108A1 (en) Method of fabricating semiconductor quantum dots
McCabe et al. Techniques for epitaxial site-selective growth of quantum dots
Su et al. Elimination of bimodal size in InAs/GaAs quantum dots for preparation of 1.3-μm quantum dot lasers
Elarde et al. Controlled fabrication of InGaAs quantum dots by selective area epitaxy MOCVD growth
JP2000188443A (ja) 半導体量子ドット素子とその製造方法
JPH10289996A (ja) 半導体量子ドット及びその製造方法
US4883769A (en) Method of making a multidimensional quantum-well array
JP6238360B2 (ja) ナノ構造の製造方法
US8895412B2 (en) Nano-structure manufacturing method using sacrificial etching mask
KR100331687B1 (ko) 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법
CN106356280A (zh) 一种利用模板定位生长有序量子点阵列的方法
US20060260676A1 (en) Photodetector
Mawst et al. Selectively-Grown Quantum Dot Active Region Lasers
CN114743864B (zh) 一种有序半导体量子点制备方法及装置
JP5493124B2 (ja) 量子ドット構造製造方法
CN111128723B (zh) 半导体纳米线的形成方法
JP2009016562A (ja) 半導体量子ドット素子、半導体量子ドット素子の形成方法および半導体量子ドット素子を利用した半導体レーザ
CN111081534B (zh) 半导体纳米线的形成方法
Ohkouchi et al. Selective growth of InAs quantum dots using In nano-dot arrays formed by nano-jet probe method
JPH08236748A (ja) 量子半導体装置及びその製造方法
JP2000124441A (ja) 半導体量子ドット素子の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191018

Address after: 266300 No. 1 Changjiang Road, Jiaozhou economic and Technological Development Zone, Shandong, Qingdao

Applicant after: Qingdao Yichen Radisson Technology Co.,Ltd.

Address before: 215123 Suzhou Industrial Park, Jiangsu Province, if the waterway No. 398, No.

Applicant before: SUZHOU INSTITUTE OF NANO-TECH AND NANO-BIONICS (SINANO), CHINESE ACADEMY OF SCIENCES

GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A fabrication method of quantum dot structure

Effective date of registration: 20220705

Granted publication date: 20200410

Pledgee: Qingdao Jiaozhou Shengyu Financing Guarantee Co.,Ltd.

Pledgor: Qingdao Yichen Radisson Technology Co.,Ltd.

Registration number: Y2022980009867

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20200410

Pledgee: Qingdao Jiaozhou Shengyu Financing Guarantee Co.,Ltd.

Pledgor: Qingdao Yichen Radisson Technology Co.,Ltd.

Registration number: Y2022980009867

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A method for fabricating quantum dot structures

Granted publication date: 20200410

Pledgee: Qingdao Jiaozhou Shengyu Financing Guarantee Co.,Ltd.

Pledgor: Qingdao Yichen Radisson Technology Co.,Ltd.

Registration number: Y2024980030833