JPH08288480A - シリコン量子ドットの製造方法 - Google Patents

シリコン量子ドットの製造方法

Info

Publication number
JPH08288480A
JPH08288480A JP8664195A JP8664195A JPH08288480A JP H08288480 A JPH08288480 A JP H08288480A JP 8664195 A JP8664195 A JP 8664195A JP 8664195 A JP8664195 A JP 8664195A JP H08288480 A JPH08288480 A JP H08288480A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
etching
etching mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8664195A
Other languages
English (en)
Inventor
Mikio Mukai
幹雄 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8664195A priority Critical patent/JPH08288480A/ja
Publication of JPH08288480A publication Critical patent/JPH08288480A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 本発明は、既存の製造技術によってシリコン
半導体からなるシリコン量子ドットの量産性の向上を図
るとともに低コスト化を実現する。 【構成】 絶縁層11上のシリコン層12にシリコン系パタ
ーン13を形成した後、熱酸化によってシリコン系パター
ン13の表面に酸化膜14を形成し(第1工程)、それをエ
ッチバックしてシリコン系パターン13の側壁にのみ酸化
膜14を残し(第2工程)、続いてその酸化膜14を横切る
状態に線状のエッチングマスク15を形成して酸化膜14を
エッチングし、柱状のエッチングマスク16を形成し(第
3工程)、その後線状のエッチングマスク15とシリコン
系パターン13とを除去して(第4工程)から、柱状のエ
ッチングマスク16を用いたエッチングによってシリコン
層12をパターニングしてシリコン量子ドット17を形成す
る(第5工程)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、量子デバイスを形成す
る際に必要となるシリコン量子ドットの製造方法に関す
るものである。
【0002】
【従来の技術】電子の波長はおよそ10nmであるの
で、それ以下の長さを有する量子ドットは電子の移動空
間が小さくなる。そのため、量子ドットを用いることに
よって、小電力で大出力の半導体レーザ発振装置や超大
容量の半導体記憶装置等を実現できる。そこで、電子の
波長程度の量子ドットを製造することが必要とされてい
る。現在、製造されている量子ドットデバイスはIII-V
族化合物半導体で製造されたものである。すなわち、半
導体基板上に、例えばIII-V 族化合物半導体の薄い層を
成長させることによって化合物半導体のヘテロ接合を形
成し、そのヘテロ接合でゲートを形成したいた。そして
そのゲートに適当な電圧を印加させることで量子ドット
デバイスとして動作させていた。
【0003】
【発明が解決しようとする課題】しかしながら、半導体
基板上に非常に薄い化合物半導体層を成長させて、量子
ドットを形成することは難しく、しかも装置コストも非
常に高くなる。そのため、化合物半導体による量子ドッ
トの製造は、一般には高価なものになるため、量産には
向かなかった。
【0004】本発明は、既存の技術によってコスト的に
安価なシリコン半導体からなるシリコン量子ドットの製
造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたシリコン量子ドットの製造方法で
ある。すなわち、第1工程で、少なくとも絶縁層上にシ
リコン層が形成された基板のシリコン層上の一部分に、
シリコン層に対してエッチング選択性を有するとともに
シリコン層表面に対してほぼ垂直な側壁を有するシリコ
ン系パターンを形成した後、熱酸化によって少なくとも
シリコン系パターンの表面に酸化膜を形成する。次いで
第2工程で、エッチバックによってシリコン系パターン
の側壁にのみ酸化膜を残した後、第3工程で、残した酸
化膜を少なくとも横切る状態に線状のエッチングマスク
を形成してからエッチングによって、残した酸化膜をパ
ターニングして柱状のエッチングマスクを形成する。そ
して第4工程で、線状のエッチングマスクを除去した
後、シリコン系パターンをエッチングして除去する。そ
の後第5工程で、柱状のエッチングマスクを用いたエッ
チングによってシリコン層をパターニングすることで、
シリコン量子ドットを形成する。
【0006】または、上記第1工程後、第2工程で、シ
リコン系パターンの側壁の酸化膜を少なくとも横切る状
態に線状のエッチングマスクを形成してからエッチング
によって、酸化膜をパターニングする。続いて第3工程
で、線状のエッチングマスクを除去した後、パターニン
グした酸化膜をエッチバックしてシリコン系パターンの
側壁にのみ酸化膜を残して柱状のエッチングマスクを形
成する。さらに第4でシリコン系パターンをエッチング
して除去する。その後上記第5工程を行ってシリコン量
子ドットを形成する。
【0007】
【作用】上記シリコン量子ドットの製造方法では、絶縁
層上のシリコン層でシリコン量子ドットを形成すること
から、シリコン量子ドットは絶縁層上に形成される。ま
た、シリコン層上に形成したシリコン系パターン表面を
熱酸化することから、シリコン系パターンの側壁に形成
される酸化膜は、緻密で所望の厚さの薄い酸化膜にな
る。次いで、酸化膜のエッチバックおよび線状のエッチ
ングマスクを形成した後の酸化膜のエッチングによっ
て、シリコン系パターンの側壁のみに酸化膜からなる柱
状のエッチングマスクを形成することから、酸化膜の膜
厚と線状のエッチングマスクの線幅とによって柱状のエ
ッチングマスクのパターン寸法が決定される。そして柱
状のエッチングマスクを用いてシリコン層をエッチング
することから、形成されたシリコン量子ドットのパター
ン寸法は、その柱状のエッチングマスクの平面視的なパ
ターン寸法によって決定される。
【0008】
【実施例】本発明の第1実施例を図1の製造工程図によ
って説明する。
【0009】図1の(1)に示すように、第1工程で
は、例えば酸化シリコンからなる絶縁層11上に例えば
単結晶シリコンからなるシリコン層12が形成された基
板1が用意される。このような構成の基板1としては、
いわゆるSOI(Silicon on Insulator)基板がある。
【0010】そして、例えば化学的気相成長法によって
上記シリコン層12上に、このシリコン層12に対して
エッチング選択性を有するドープトポリシリコン層(不
純物を導入した多結晶シリコン層)を成膜する。または
ドープトポリシリコンのかわりに多結晶シリコン層また
は非晶質シリコン層を形成してもよい。以下、ドープト
ポリシリコン層で説明する。次いで、リソグラフィー技
術(例えば、レジスト塗布、露光、現像、ベーキング
等)およびエッチングによってこのドープトポリシリコ
ン層をパターニングして、上記シリコン層12上の一部
分にこのシリコン層12の表面に対してほぼ垂直な側壁
を有するシリコン系パターン13を形成する。
【0011】その後、上記シリコン系パターン13の加
工で用いたレジストマスク(図示省略)をアッシングま
たは剥離液を用いたウェット処理によって除去する。続
いて熱酸化法によって、上記シリコン系パターン13お
よび上記シリコン層12の各表面を酸化して酸化膜14
を形成する。この酸化膜14は、例えば膜厚が2nm〜
10nm程度に形成される。上記熱酸化は、例えば、温
度が850℃の乾燥酸素(dry O2 )雰囲気中に1
5分間放置して行う。このように、熱酸化によって酸化
膜14を形成することから、酸化膜14は緻密で所望の
厚さの薄い膜に形成される。
【0012】次いで図1の(2)に示すように第2工程
では、エッチバックによって、シリコン系パターン13
の側壁に上記酸化膜14を残す。その結果、シリコン層
12上およびシリコン系パターン13上の各酸化膜(1
4)が除去される。
【0013】続いて図1の(3)の示す第3工程を行
う。この(3)の図では、図面左側に断面図を示し、図
面右側に平面図を示す。この工程では、少なくとも上記
残した酸化膜14を横切る状態に線状のエッチングマス
ク15を形成する。このとき、1個の量子ドットを形成
するのであれば、一方側の側壁の酸化膜14だけを覆う
状態に線状のエッチングマスク15を形成すればよい。
この線状のエッチングマスク15は、例えば電子線露光
用レジストで形成され、電子線リソグラフィー技術によ
ってパターン形成される。または、光露光用レジストで
形成され、光リソグラフィー技術によりパターン形成さ
れた後、アッシングによってパターン化した光露光用レ
ジストの線幅を細らせる。このように処理することで、
2nm〜10nm程度の線幅のエッチングマスク15が
形成される。その後、線状のエッチングマスク15を用
いた異方性エッチングによって、酸化膜14(2点鎖線
で示す部分)をエッチングして、シリコン系パターン1
3の側壁に酸化膜(14)からなる柱状のエッチングマ
スク16を形成する。
【0014】その後、例えばアッシングまたは剥離液を
用いたウェット処理によって、上記線状のエッチングマ
スク15を除去する。そして図1の(4)に示すように
第4工程では、エッチングによって、シリコン系パター
ン13(2点鎖線で示す部分)を除去する。このエッチ
ングでは、柱状のエッチングマスク16がほとんどエッ
チングされないような条件(例えばエッチング選択比が
少なくとも20以上のエッチング条件)で行う。例え
ば、フッ化水素(HF)と硝酸(HNO3 )と酢酸(C
3 COOH)とを用いたウェットエッチングによって
行う。
【0015】その後図1の(5)に示すように第5工程
では、柱状のエッチングマスク16を用いた異方性エッ
チングとして、例えば反応性イオンエッチングによっ
て、上記シリコン層12の2点鎖線で示す部分をエッチ
ングして、シリコン層(12)でシリコン量子ドット1
7を形成する。このエッチングでは、柱状のエッチング
マスク16がエッチングされないような条件(例えばエ
ッチング選択比が少なくとも30以上のエッチング条
件)で行う。例えば、エッチング装置にマグネトロン反
応性イオンエッチング装置を用い、エッチングガスに塩
素(Cl2 )を用い、エッチング雰囲気の圧力を7.5
μPa、基板温度を−20℃に設定する。このようにし
て、絶縁層11上にシリコン量子ドット17を形成す
る。
【0016】そして図示はしないが、例えば等方性エッ
チングによって、上記柱状のエッチングマスク16を除
去する。このとき、柱状のエッチングマスク16は2n
m〜10nm程度の厚さであるため、このエッチングに
よって上記絶縁層11もわずかにエッチングされる。
【0017】上記シリコン量子ドットの製造方法の第1
実施例では、絶縁層11上のシリコン層12でシリコン
量子ドット17を形成するので、シリコン量子ドット1
7は絶縁層11上に形成される。また、酸化膜14のエ
ッチバックによってシリコン系パターン13の側壁にの
み酸化膜14を残し、その酸化膜14を横切る状態に形
成した線状のエッチングマスク15を用いたエッチング
によって柱状のエッチングマスク15を形成することか
ら、柱状のエッチングマスク15のパターン寸法は酸化
膜14の膜厚と線状のエッチングマスク15の線幅によ
って決定される。そのため、柱状のエッチングマスク1
5は2nm〜10nm程度のパターン寸法に形成され
る。そして、柱状のエッチングマスク16を用いてシリ
コン層12をエッチングすることから、形成されるシリ
コン量子ドット17のパターン寸法は、その柱状のエッ
チングマスク16の平面視的なパターン寸法によって決
まる。そのため、シリコン量子ドット17は2nm〜1
0nm程度のパターン寸法に形成される。
【0018】次に第2実施例を図2の製造工程図によっ
て説明する。この説明では、上記第1実施例と同様の工
程は簡単に説明する。また図では、上記図1と同様の構
成部品には同一の符号を付す。
【0019】上記第1実施例の第1工程と同様にして、
図2の(1)に示すように、絶縁層11上に形成された
シリコン層12上の一部分にシリコン系パターン13を
形成した後、熱酸化によって、シリコン系パターン13
の表面およびシリコン層12の表面に酸化膜14を形成
する。このように、熱酸化によって酸化膜14を形成す
ることから、酸化膜14は緻密で所望の厚さの薄い膜に
形成される。
【0020】次いで図2の(2)に示す第2工程を行
う。この(2)の図では、図面左側に断面図を示し、図
面右側に平面図を示す。この工程では、少なくとも上記
シリコン系パターン13の側壁の酸化膜14を横切る状
態に線状のエッチングマスク15を形成する。この線状
のエッチングマスク15は上記第1実施例の第3工程で
説明したのと同様にして形成される。
【0021】その後、例えばアッシングまたは剥離液を
用いたウェット処理によって、上記線状のエッチングマ
スク15を除去する。続いて図2の(3)の示すように
第3工程では、上記第1実施例の第2工程で説明したの
と同様にして、エッチバックによって、上記残した酸化
膜14(2点鎖線で示す部分)を異方性エッチングし
て、シリコン系パターン13の側壁に酸化膜14からな
る柱状のエッチングマスク16を形成する。
【0022】そして図2の(4)に示すように第4工程
では、上記第1実施例の第4工程で説明したのと同様に
して、エッチングによってシリコン系パターン13(2
点鎖線で示す部分)を除去する。
【0023】その後上記第1実施例の第5工程で説明し
たのと同様にして、図2の(5)に示すように、柱状の
エッチングマスク16を用いた異方性エッチングによっ
て、上記シリコン層12の2点鎖線で示す部分をエッチ
ングして、シリコン層(12)でシリコン量子ドット1
7を形成する。このようにして、絶縁層11上にシリコ
ン量子ドット17を形成する。
【0024】そして図示はしないが、例えば等方性エッ
チングによって、上記柱状のエッチングマスク16を除
去する。このとき、柱状のエッチングマスク16は2n
m〜10nm程度の厚さであるため、このエッチングに
よって上記絶縁層11もわずかにエッチングされる。
【0025】上記シリコン量子ドットの製造方法の第2
実施例では、上記第1実施例で説明したのと同様に、シ
リコン量子ドット17は絶縁層11上に形成される。ま
た、線上のエッチングマスクを用いた酸化膜のエッチン
グおよびその酸化膜のエッチバックによって柱状のエッ
チバックマスク16を形成することから、柱状のエッチ
ングマスク15のパターン寸法は酸化膜14の膜厚と線
状のエッチングマスク15の線幅によって決定される。
そのため、柱状のエッチングマスク15は2nm〜10
nm程度のパターン寸法に形成される。そして、第1実
施例で説明したのと同様に、柱状のエッチングマスク1
6を用いてシリコン層12をエッチングすることから、
シリコン量子ドット17は2nm〜10nm程度のパタ
ーン寸法に形成される。
【0026】また、上記第1実施例または第2実施例で
説明した方法を用いて、シリコン量子ドットをアレイ状
に配列した状態に形成することも可能である。ここで
は、第1実施例を用いた場合を説明する。
【0027】すなわち、上記第1実施例で説明したのと
同様のプロセスによって、図3の(1)の断面図に示す
ように、絶縁層11上に形成したシリコン層12上に複
数列のシリコン系パターン13を形成する。その後、各
シリコン系パターン13およびシリコン層12の各表面
に酸化膜14を形成する。
【0028】次いで図3の(2)の断面図に示すよう
に、エッチバック処理によって、各シリコン系パターン
13の側壁に酸化膜14を残す。その後図3の(3)の
平面図に示すように、線状のエッチンクマスク15を各
シリコン系パターン13を横切る状態に形成する。そし
て、酸化膜14の2点鎖線で示す部分をエッチングし
て、各シリコン系パターン13の側面、ここでは両側面
に、酸化膜(14)からなる柱状のエッチングマスク1
6を形成する。
【0029】そして図3の(4)の断面図に示すよう
に、柱状のエッチングマスク16を用いたエッチングに
よって、シリコン層12の2点鎖線で示す部分を除去し
て、シリコン層(12)からなるシリコン量子ドット1
7を形成する。
【0030】このように製造することによって、シリコ
ン量子ドット17は、絶縁層11上に、いわゆるアレイ
状に形成される。ここでは、第1実施例で説明した方法
によって、アレイ状のシリコン量子ドット17を形成し
たが、上記第2実施例で説明した方法によっても、同様
にしてアレイ状のシリコン量子ドット17を形成するこ
とは容易である。
【0031】また、上記第1実施例または第2実施例で
説明した方法を用いて、シリコン量子ドットをマトリッ
クス状に配列した状態に形成することも可能である。こ
こでは、第1実施例を用いた場合を説明する。
【0032】すなわち、上記第1実施例で説明したのと
同様のプロセスによって、図4の(1)の断面図に示す
ように、絶縁層11上に形成したシリコン層12上に複
数のシリコン系パターン13を並列に形成する。次いで
各シリコン系パターン13の表面に酸化膜14を形成す
る。
【0033】次いで図4の(2)の断面図に示すよう
に、エッチバック処理によって、各シリコン系パターン
13の側壁に酸化膜14を残す。その後図3の(3)の
平面図に示すように、複数本の線状のエッチンクマスク
15を各シリコン系パターン13を横切る状態に形成す
る。そして、酸化膜14の2点鎖線で示す部分をエッチ
ングして、各シリコン系パターン13の各側面に、酸化
膜(14)からなる柱状のエッチングマスク16を形成
する。なお、図では代表して中央列のエッチングマスク
16を引き出し線によって示した。
【0034】そして図4の(4)の断面図に示すよう
に、柱状のエッチングマスク16を用いたエッチングに
よって、シリコン層12の2点鎖線で示す部分を除去し
て、シリコン層(12)からなるシリコン量子ドット1
7を形成する。
【0035】このように製造することによって、シリコ
ン量子ドット17は、絶縁層11上に、いわゆるマトリ
ックス状に形成される。ここでは、第1実施例で説明し
た方法によって、マトリックス状のシリコン量子ドット
17を形成したが、上記第2実施例で説明した方法によ
っても、同様にしてアレイ状のシリコン量子ドット17
を形成することは容易である。
【0036】次に、絶縁層11上にシリコン層12を形
成した基板1の製造方法を簡単に説明する。まず、基板
1が通常のSOI基板からなる場合の製造方法を図5に
よって説明する。
【0037】図5の(1)に示すように、通常のリソグ
ラフィー技術(例えば、レジスト塗布、露光、現像、ベ
ーキング等)とエッチングとによって、第1シリコン基
板21に溝22を形成する。
【0038】その後、図5の(2)に示すように、上記
溝22を埋め込む状態にかつ上記第1シリコン基板21
上に酸化シリコン膜23を形成し、さらに多結晶シリコ
ン膜24を形成した後、例えば研磨によって、多結晶シ
リコン膜24の表面を平坦化する。その後、多結晶シリ
コン膜24の表面に第2シリコン基板25を張り合わせ
る。
【0039】その後図5の(3)に示すように、例えば
研削研磨によって、上記溝22に埋め込まれた酸化シリ
コン膜23を研磨ストッパにして、上記第1シリコン基
板21の裏面側から除去する。そして、上記酸化シリコ
ン膜23が露出した状態で研磨を終了する。なお、この
(3)の図は上記(1),(2)の図で示した状態を上
下逆さに示してある。このようにして、酸化シリコン膜
23上に第1シリコン基板(21)からなるいわゆる島
状のシリコン層26を有するSOI基板27が形成され
る。このSOI基板27は、上記第1,第2実施例で説
明した基板1として用いることが可能である。
【0040】次に横方向の固相エピタキシャル成長法を
用いてSOI基板を製造する方法を図6によって説明す
る。図6に示すように、シリコン基板31上に酸化シリ
コン膜パターン32を形成する。そして横方向の固相エ
ピタキシャル成長法を用いて、シリコン基板31の露出
している表面からシリコンを横方向にエピタキシャル成
長させて、上記酸化シリコン膜パターン32上にシリコ
ン層33を形成する。このようにして、酸化シリコン膜
パターン32上にシリコン層33を有するSOI基板3
4が形成される。このSOI基板34は、上記第1,第
2実施例で説明した基板1として用いることが可能であ
る。
【0041】次にシリコン層に酸素ドーピング後、酸化
処理する方法によってSOI基板を製造する方法を図7
によって説明する。図7に示すように、例えばイオン注
入法によって、シリコン基板41の内部に酸素のドーピ
ング層を形成する。その後酸化処理を行って、上記ドー
ピング層を酸化して酸化シリコン層42を形成する。こ
のようにして、酸化シリコン層42上にシリコン基板4
1からなるシリコン層43を有するSOI基板44が形
成される。このSOI基板44は、上記第1,第2実施
例で説明した基板1として用いることが可能である。
【0042】次に酸化シリコン層上に多結晶シリコン層
または非晶質シリコン層を形成する方法によってSOI
基板を製造する方法を図8によって説明する。例えば熱
酸化法または化学的気相成長法によって、シリコン基板
51上に酸化シリコン膜52を形成する。その後、化学
的気相成長によって、多結晶シリコンまたは非晶質シリ
コンからなるシリコン層53を形成する。このようにし
て、酸化シリコン膜52上にシリコン層53を有するS
OI基板54が形成される。このSOI基板54は、上
記第1,第2実施例で説明した基板1として用いること
が可能である。
【0043】本発明のシリコン量子ドットを形成するた
めのSOI基板は、上記図5〜図8によって説明した製
造方法で形成されたものに限定されることはなく、他の
既知の方法によって形成されたものであっても差し支え
はない。
【0044】
【発明の効果】以上、説明したように本発明によれば、
絶縁層上のシリコン層でシリコン量子ドットを形成する
ので、シリコン量子ドットは絶縁層上に形成できる。ま
た、シリコン層上に形成したシリコン系パターンの側壁
表面に酸化膜を形成した後、酸化膜のエッチバックおよ
び線状のエッチングマスクを用いた酸化膜のエッチング
によって柱状のエッチングマスクを形成し、それを用い
たエッチングによってシリコン層をパターニングしたの
で、シリコン層で形成されるシリコン量子ドットは、酸
化膜の膜厚と線状のエッチングマスクの線幅とによって
決定される柱状のエッチングマスクによってパターン寸
法を決定することができる。そのため、シリコン量子ド
ットは2nm〜10nm程度のパターン寸法に形成する
ことができる。また特殊な製造方法を用いていないの
で、量産性に優れ、低コストでシリコン量子ドットを生
産できる。
【図面の簡単な説明】
【図1】本発明の第1実施例の製造工程図である。
【図2】本発明の第2実施例の製造工程図である。
【図3】アレイ状シリコン量子ドットの製造工程図であ
る。
【図4】マトリックス状シリコン量子ドットの製造工程
図である。
【図5】SOI基板の製法説明図である。
【図6】固相エピタキシャル成長法によるSOI基板の
製法説明図である。
【図7】酸素ドーピング法によるSOI基板の製法説明
図である。
【図8】多結晶(非晶質)シリコンを用いたSOI基板
の製法説明図である。
【符号の説明】
1 基板 11 絶縁層 12 シリコン層 13 シリコン
系パターン 14 酸化膜 15 線状のエ
ッチングマスク 16 柱状のエッチングマスク 17 シリコン
量子ドット

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも絶縁層上にシリコン層が形成
    された基板の該シリコン層上の一部分に、該シリコン層
    に対してエッチング選択性を有するとともに該シリコン
    層表面に対してほぼ垂直な側壁を有するシリコン系パタ
    ーンを形成した後、熱酸化によって少なくとも前記シリ
    コン系パターンの表面に酸化膜を形成する第1工程と、 エッチバックによって、前記シリコン系パターンの側壁
    にのみ前記酸化膜を残す第2工程と、 前記残した酸化膜を少なくとも横切る状態に線状のエッ
    チングマスクを形成してからエッチングによって、該酸
    化膜をパターニングして、前記シリコン系パターンの側
    壁に該酸化膜からなる柱状のエッチングマスクを形成す
    る第3工程と、 前記線状のエッチングマスクを除去した後、前記シリコ
    ン系パターンをエッチングして除去する第4工程と、 前記柱状のエッチングマスクを用いたエッチングによっ
    て前記シリコン層をパターニングして、シリコン量子ド
    ットを形成する第5工程とを備えたことを特徴とするシ
    リコン量子ドットの製造方法。
  2. 【請求項2】 少なくとも絶縁層上にシリコン層が形成
    された基板の該シリコン層上の一部分に、該シリコン層
    に対してエッチング選択性を有するとともに該シリコン
    層表面に対してほぼ垂直な側壁を有するシリコン系パタ
    ーンを形成した後、熱酸化によって少なくとも前記シリ
    コン系パターンの表面に酸化膜を形成する第1工程と、 前記シリコン系パターンの側壁の前記酸化膜を少なくと
    も横切る状態に線状のエッチングマスクを形成してから
    エッチングによって、前記酸化膜をパターニングする第
    2工程と、 前記線状のエッチングマスクを除去した後、前記パター
    ニングした酸化膜をエッチバックしてシリコン系パター
    ンの側壁にのみ該酸化膜を残して柱状のエッチングマス
    クを形成する第3工程と、 前記シリコン系パターンをエッチングして除去する第4
    工程と、 前記柱状のエッチングマスクを用いたエッチングによっ
    て前記シリコン層をパターニングして、シリコン量子ド
    ットを形成する第5工程とを備えたことを特徴とするシ
    リコン量子ドットの製造方法。
JP8664195A 1995-04-12 1995-04-12 シリコン量子ドットの製造方法 Withdrawn JPH08288480A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8664195A JPH08288480A (ja) 1995-04-12 1995-04-12 シリコン量子ドットの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8664195A JPH08288480A (ja) 1995-04-12 1995-04-12 シリコン量子ドットの製造方法

Publications (1)

Publication Number Publication Date
JPH08288480A true JPH08288480A (ja) 1996-11-01

Family

ID=13892658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8664195A Withdrawn JPH08288480A (ja) 1995-04-12 1995-04-12 シリコン量子ドットの製造方法

Country Status (1)

Country Link
JP (1) JPH08288480A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094238A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 半導体記憶装置およびその製造方法
CN107919266A (zh) * 2016-10-08 2018-04-17 中国科学院苏州纳米技术与纳米仿生研究所 一种量子点结构的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094238A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 半導体記憶装置およびその製造方法
CN107919266A (zh) * 2016-10-08 2018-04-17 中国科学院苏州纳米技术与纳米仿生研究所 一种量子点结构的制作方法

Similar Documents

Publication Publication Date Title
US20040018738A1 (en) Method for fabricating a notch gate structure of a field effect transistor
KR100395667B1 (ko) Mos구조용게이트전극제조방법
JPS60147133A (ja) 半導体基板内に溝を形成する方法
JP2008547238A (ja) 半導体構造を形成する方法
JP2009130035A (ja) 半導体装置の製造方法
US8084319B2 (en) Precisely tuning feature sizes on hard masks via plasma treatment
US7514282B2 (en) Patterned silicon submicron tubes
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US6709976B1 (en) Method for improving reliability in trench structures
JPH08288480A (ja) シリコン量子ドットの製造方法
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
JP3572713B2 (ja) 半導体量子細線デバイスの製造方法
JP4282391B2 (ja) 半導体装置の製造方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
JPH02271620A (ja) 半導体装置の製造方法
JPH0574745A (ja) 半導体装置の製造方法
JP2001156283A (ja) 量子細線の製造方法
JP2005085777A (ja) 半導体微細構造の製造方法および半導体デバイス
JPH05121656A (ja) 半導体装置の製造方法
JPH0313745B2 (ja)
JPH09260664A (ja) 半導体装置の製造方法
JP2002009144A (ja) 半導体装置の製造方法
KR100311485B1 (ko) 반도체소자의격리막형성방법
KR100252929B1 (ko) 메모리셀 제조방법
JPS62296537A (ja) 選択酸化膜の製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20041104