JPH0574745A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0574745A
JPH0574745A JP23750491A JP23750491A JPH0574745A JP H0574745 A JPH0574745 A JP H0574745A JP 23750491 A JP23750491 A JP 23750491A JP 23750491 A JP23750491 A JP 23750491A JP H0574745 A JPH0574745 A JP H0574745A
Authority
JP
Japan
Prior art keywords
etching
mask
oxide film
semiconductor
selective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23750491A
Other languages
English (en)
Inventor
Tsutomu Komatani
務 駒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Quantum Devices Ltd filed Critical Fujitsu Ltd
Priority to JP23750491A priority Critical patent/JPH0574745A/ja
Publication of JPH0574745A publication Critical patent/JPH0574745A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体の選択的なエッチング方法に関し。欠
陥を生ずることなくかつ精密にマスクパターンを転写す
ることを目的とする。 【構成】 半導体1上のマスク2を用いて半導体1を選
択的にエッチングする工程と,選択的エッチングにより
表出された半導体1の表出面4を酸化して酸化膜6を形
成する酸化工程と,マスク2を用いて酸化膜6を選択的
にエッチングして,エッチング領域の側壁部に形成され
た酸化膜6をマスク用酸化膜7として残し,マスク2の
開口3直下に位置する該酸化膜6を除去する酸化膜エッ
チング工程と,マスク2及びマスク用酸化膜7をマスク
として半導体1を選択的にエッチングする選択エッチン
グ工程とを有して構成し,及び,上記酸化工程,上記酸
化膜エッチング工程及び上記選択エッチング工程を複数
回繰り返し,所期の深さまでエッチングするように構成
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,半導体装置の製造方
法,特に半導体の選択的なエッチング方法に関する。
【0002】近年の半導体装置の微細化に伴い,マスク
パターンを半導体に精密に転写するエッチング方法が要
求されている。他方,微細な素子は小さな欠陥があって
も重大な影響を受けるから,エッチングによる欠陥の発
生を極力避けねばならない。
【0003】このため,欠陥を生ずることなくかつ精密
にマスクパターンを転写するエッチング方法が必要とさ
れている。
【0004】
【従来の技術】従来,半導体上に設けられたマスクを用
いた半導体の選択的エッチングでは,一度のエッチング
により所望の深さまで除去していた。
【0005】かかる方法では,エッチングを等方性エッ
チングでしたのでは,大きなサイドエッチングを生じ又
は特定の結晶面が表出するため,マスクパターンを精密
に半導体に転写することが難しい。
【0006】図2は従来の実施例説明図であり,エッチ
ングされる半導体の断面を表している。即ち,図2
(a)を参照して,半導体1上にマスク2を設け,マス
ク2の開口3直下の半導体1を除去するために等方性エ
ッチングをすると,図2(b)を参照して,マスクの下
にサイドエッチング5を生ずる。或いは,半導体1が単
結晶のとき,特に化合物半導体では,サイドエッチング
5部分に結晶面が表出することがある。
【0007】これらサイドエッチング又は結晶面の表出
が起こると,マスク2の開口3よりも大きな領域がエッ
チングされるため,マスクパターンの正確な転写ができ
ないのである。
【0008】このため,半導体素子の製造において素子
特性を精密に制御することができない。等方性エッチン
グのこの欠点を避けるため,異方性のイオンエッチン
グ,例えば反応性イオンエッチング(RIE)や電子サ
イクロトロン共鳴を利用したイオンエッチング(EC
R)を用いることが提案された。
【0009】しかし,化合物半導体はエッチングガスと
の反応が速く化学的エッチングが優先し易いため,イオ
ンの衝突による異方性エッチングは起こりにくい。この
ため,化合物半導体の異方性エッチングは,低圧かつ高
出力電力の下で発生させたプラズマを利用して実現され
ている。
【0010】しかし,この様な低圧かつ高出力電力の条
件下では,マスク材料,例えばレジスト,二酸化シリコ
ン等のエッチング速度に対する半導体のエッチング速度
が小さく,マスクとしての十分な選択比が得られない。
【0011】その結果,図2(c)を参照して,開口3
を有するマスク2を用いて異方性エッチングをすると,
図2(d)に示すようにマスク2がエッチングされ,正
確な転写ができない。
【0012】さらに,低圧かつ高出力電力の条件下で
は,エッチング面の面荒れを生じ,また高速のイオンの
衝突による欠陥を生ずるのである。このため,半導体素
子特性の制御を困難なものとし,また特性の変動,劣化
を招くことになる。
【0013】同様のことは,シリコンについても化学反
応の起こり易いエッチングガスをもちいるときにも起こ
る。
【0014】
【発明が解決しようとする課題】上述したように,従来
の選択エッチング方法は,等方性のエッチングによって
はサイドエッチング又は結晶面の表出によりマスクパタ
ーンの精密な転写ができないという問題がある。
【0015】さらに異方性エッチングによってはマスク
と半導体との選択比が小さくなりマスクパターンの精密
な転写ができない,またエッチング面に面荒れ,欠陥を
生ずるという問題がある。
【0016】本発明は,等方性エッチングにおけるサイ
ドエッチングを小さくすることにより,面荒れ,欠陥を
生ぜず,かつ精密にマスクパターンを転写する半導体装
置の製造方法を提供することを目的とする。
【0017】
【課題を解決するための手段】図1は本発明の実施例工
程図であり,半導体のエッチング工程を断面により表し
ている。
【0018】上記課題を解決するために,図1を参照し
て,本発明の第一の構成は,マスクを用いて半導体を選
択的に異方性エッチングする工程を有する半導体装置の
製造方法において,該半導体1上に設けられた該マスク
2を用いて該半導体1を選択的にエッチングする第一の
選択エッチング工程と,該半導体1の選択的エッチング
により表出された該半導体1の表出面4を酸化して酸化
膜6を形成する酸化工程と,次いで,該マスク2を用い
て該酸化膜6を選択的にエッチングして,該エッチング
領域の側壁部に形成された該酸化膜6をマスク用酸化膜
7として残し,該マスク2の開口3直下に位置する該酸
化膜6を除去する酸化膜エッチング工程と,次いで,該
マスク2及びマスク用酸化膜7をマスクとして該半導体
1を選択的にエッチングする第二の選択エッチング工程
とを有することを特徴として構成し,及び,第二の構成
は,第一の構成の半導体装置の製造方法であって,上記
酸化工程,上記酸化膜エッチング工程及び上記第二の選
択エッチング工程を順次行う一連の工程を複数回繰り返
し,所期の深さまでエッチングする工程を有することを
特徴として構成する。
【0019】
【作用】本発明の構成には,図1を参照して,半導体1
の選択エッチング工程と,選択エッチングにより表出さ
れた表出面4に酸化膜6を形成する酸化工程と,酸化膜
6をエッチングして半導体の選択エッチング用マスクの
一部となるマスク用酸化膜7を形成する酸化膜エッチン
グ工程とが含まれる。
【0020】選択エッチング工程では,マスク2又はマ
スク2及びマスク用酸化膜7をマスクとして浅い等方性
エッチングを行う。このエッチングの深さは,サイドエ
ッチング5量が許容される範囲にあるように最深の深さ
が制限される。
【0021】従って,サイドエッチング5は常に許容さ
れる範囲に止まり,それを越えて大きくなることはな
い。また,エッチングは等方性エッチングによるから,
エッチング面の面荒れ,欠陥の発生は回避される。
【0022】なお,一回のエッチングによるエッチング
深さは制限されるが,後述するように複数回エッチング
をすることにより任意の深さまでエッチングすることが
できるので問題はない。
【0023】酸化工程では,図1(b),(e)を参照
して,選択エッチング工程で表出された半導体1の表出
面4全面に,酸化膜を形成する。酸化膜の形成は,例え
ば低圧の酸素中での酸化,低圧の酸素プラズマを用いる
酸化,又は雰囲気中への酸素の導入による酸化によりな
される。
【0024】かかる酸化膜は,酸素より電気陰性度の小
さな元素例えば塩素,臭素によっては侵されず,これら
の元素を含むガスを用いる等方性エッチングにおいてマ
スク材料とすることができる。
【0025】他方,酸化膜は薄いので,次の酸化膜エッ
チング工程で述べる様に異方性イオンエッチング,例え
ばRIE法又はECR法により容易にエッチングされパ
ターンニングすることができる。
【0026】酸化膜エッチング工程では,図1(b),
(e)に示すエッチングによる表出面3の全面に形成さ
れた酸化膜6を,図1(c)を参照して,半導体1上に
当初から形成されているマスク2を用いて,異方性イオ
ンエッチングによりマスク2の開口3直下の酸化膜を除
去する。
【0027】この酸化膜除去のための異方性エッチング
は,酸化膜6が薄いため短時間で完了するから,マスク
2のエッチングによる消耗は通常は無視し得る程度にす
ぎない。従って,異方性エッチングの下では選択比の小
さなマスクであっても,その消耗による転写精度の劣化
は問題にされない程少ない。
【0028】また,異方性エッチングでは,イオンの平
均自由工程はエッチング深さよりも十分長いから,マス
ク2と酸化膜6とが離れていてもマスクパターンは精密
に酸化膜6に転写される。
【0029】さらに,マスク2と酸化膜6とが離れてい
てもサイドエッチングは起こらず,従って前にされた半
導体1のエッチングにより生じたサイドエッチング5部
分の表面,即ちエッチング領域の側壁部に形成された酸
化膜6はこの異方性エッチングによってはエッチングさ
れずに残される。
【0030】即ち,酸化膜6は,当初のマスク2の開口
3直下に当初マスク2と同じパターンの開口を有し,か
つサイドエッチングされた部分の表面を覆うマスク用酸
化膜7として形成される。
【0031】本発明は,マスク用酸化膜7が,当初マス
ク2の精密な複製となること,かつサイドエッチング部
分の表面を覆うこと,及び酸素より電気陰性度の小さな
ガスでは等方性エッチングされないという事実を利用し
たものである。
【0032】本発明の構成では,選択エッチング工程
で,マスク2とマスク用酸化膜7をマスクとする等方性
エッチングにより半導体1を除去する。このエッチング
では,前のエッチングで生じたサイドエッチング5部分
はマスク用酸化膜7で覆われているからそれ以上のサイ
ドエッチングは進行しない。
【0033】また,前述したように,エッチング量は少
ないからオーバエッチは小さい。さらに,マスク用酸化
膜7は当初マスクの精密な複製であるから,サイドエッ
チングが少ないこととともに半導体1の精密なエッチン
グがされるのである。
【0034】かかる,選択エッチングを複数回繰り返し
て,深いエッチングをすることもできる。即ち,選択エ
ッチングの後,再び表出面4にマスク用酸化膜7を形成
し,これをマスクとして選択エッチングを行うという工
程を繰り返すことができる。
【0035】このとき,マスク用酸化膜7は常に当初マ
スク2が転写されるが,等方性エッチングによる選択エ
ッチングを繰り返しても,等方性エッチングにおける当
初マスクの選択比は大きいから,マスク2の消耗による
パターンの変形は僅少である。
【0036】また,サイドエッチング部分は常にマスク
用酸化膜7に覆われ,等方性エッチングによってはエッ
チングされないから,エッチング部分の側壁のサイドエ
ッチングが進行しないことも前述の通りである。
【0037】従って,選択エッチングを繰り返すことに
より,深いエッチングを許容できる範囲のサイドエッチ
ング量内で,しかも当初マスクのパターンを精密に転写
することができるのである。
【0038】なお,選択エッチングに,マスクの消耗が
許される程度の異方性をもたせたイオンエッチングを用
いることもできる。これにより,エッチング深さに対し
てサイドエッチングを小さくできるから,一回のエッチ
ング量を深くでき,所望の深さまでエッチングするため
の工程を短縮できる。
【0039】さらになお,途中の選択エッチングに異方
性を持たせ,最後の選択エッチングを等方性エッチング
とすることにより,工程を短縮し,最終的に形成される
エッチング面の面荒れ又は欠陥の発生を防止することが
できる。
【0040】
【実施例】本発明を実施例を参照して説明する。図1に
示す実施例は,GaAsの(100)基板上に形成され
るFETの製造であって,チャネル上にリセスを形成す
る工程へ適用したものである。
【0041】先ず,図1(a)を参照して,チャネル上
のキャップ層表面に例えばレジストパターンからなるマ
スク2をフォトリソグラフィにより設ける。なお,マス
ク材料はCr,AuまたはSiO2 とすることもでき
る。
【0042】次いで,通常用いられるウエット又はドラ
イエッチングを用いた等方性エッチングにより,マスク
2の開口3領域の半導体1を例えば50nm除去する。
このとき,サイドエッチングは略50nmであり,その
部分は(111)面が表出する。
【0043】次いで,図1(b)を参照して,減圧酸素
プラズマのガス流の下流で,表出面4の全面に例えば厚
さ3nmの酸化膜6を形成する。次いで,図1(c)を
参照して,マスク2をエッチングマスクとする異方性イ
オンエッチングにより開口3直下の酸化膜を除去し,マ
スク用酸化膜7を形成する。
【0044】異方性エッチングは,ガス種が例えばCl
2,SiCl4,BCl3,Br2,クロロホルム,又はメタン
と水素との混合ガスを圧力0.5〜3.0Paで,基板
温度が例えば100〜150℃で行うことができる。
【0045】かかる,異方性エッチングではマスクと半
導体との選択比を10以上とすることは容易であり,マ
スクの消耗による精度の劣化は少ない。次いで,図1
(d)を参照して,マスク2及びマスク用酸化膜7をマ
スクとして例えば深さ略50nmの等方性エッチングを
行う。
【0046】このとき,マスク用酸化膜7により再度の
エッチングによるサイドエッチングの拡大は防止され
る。従って,サイドエッチング量は50nm以下に止ま
る。
【0047】かかる等方性エッチングは,例えば,圧力
5Pa〜一気圧のCl2,SiCl4,BCl3,Br2,クロ
ロホルム,又はメタンと水素との混合ガスを用いたイオ
ンエッチングによりなすことができる。また,ウエット
エッチングに依ってもすることができる。
【0048】次いで,図1(e)を参照して,再び表出
面4を酸化して酸化膜6を形成する。次いで,図1
(f)を参照して,異方性エッチングによりマスク用酸
化膜7を形成したのち,等方性エッチングを行う。
【0049】かかる工程により,略150nmのリセス
が形成された。このリセスのマスク2の開口3に対する
精度は50nm以下にされた。これは,通常の等方性エ
ッチングによるものの3倍の精度を有する。
【0050】また,エッチング面の面荒れ,欠陥は生ず
ることがないのは,等方性エッチングによるから当然で
ある。本実施例はGaAsについてであるが,本発明は
エッチングガスとの反応生成物が低温で蒸発する半導
体,例えばGa,As,Al,In,P,Sbを含む3
族─5族化合物半導体またはSiにも適用できることは
いうまでもない。
【0051】
【発明の効果】上述したように本発明によれば,酸化膜
からなるマスクがエッチング部分の側壁に形成されるた
め,等方性エッチングにおけるサイドエッチングが小さ
くなるから,面荒れ,欠陥を生ぜず,かつ精密にマスク
パターンを転写することができる半導体装置の製造方法
を提供することができ,半導体装置の性能向上に寄与す
るところが大きい。
【図面の簡単な説明】
【図1】 本発明の実施例工程図
【図2】 従来の実施例説明図
【符号の説明】
1 半導体 2 マスク 3 開口 4 表出面 5 サイドエッチング 6 酸化膜 7 マスク用酸化膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 マスクを用いて半導体を選択的に異方性
    エッチングする工程を有する半導体装置の製造方法にお
    いて, 該半導体(1)上に設けられた該マスク(2)を用いて
    該半導体(1)を選択的にエッチングする第一の選択エ
    ッチング工程と, 該半導体(1)の選択的エッチングにより表出された該
    半導体(1)の表出面(4)を酸化して酸化膜(6)を
    形成する酸化工程と, 次いで,該マスク(2)を用いて該酸化膜(6)を選択
    的にエッチングして,該エッチング領域の側壁部に形成
    された該酸化膜(6)をマスク用酸化膜(7)として残
    し,該マスク(2)の開口(3)直下に位置する該酸化
    膜(6)を除去する酸化膜エッチング工程と, 次いで,該マスク(2)及びマスク用酸化膜(7)をマ
    スクとして該半導体(1)を選択的にエッチングする第
    二の選択エッチング工程とを有することを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法で
    あって, 上記酸化工程,上記酸化膜エッチング工程及び上記第二
    の選択エッチング工程を順次行う一連の工程を複数回繰
    り返し,所期の深さまでエッチングする工程を有するこ
    とを特徴とする半導体装置の製造方法。
JP23750491A 1991-09-18 1991-09-18 半導体装置の製造方法 Withdrawn JPH0574745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23750491A JPH0574745A (ja) 1991-09-18 1991-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23750491A JPH0574745A (ja) 1991-09-18 1991-09-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0574745A true JPH0574745A (ja) 1993-03-26

Family

ID=17016301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23750491A Withdrawn JPH0574745A (ja) 1991-09-18 1991-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0574745A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729772A (ja) * 1993-07-09 1995-01-31 Nec Corp チップ形部品
WO2008062600A1 (en) * 2006-11-22 2008-05-29 Sumitomo Precision Products Co., Ltd. Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for the silicon structure
JP2008126373A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
JP2008126374A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム
JP2016537830A (ja) * 2013-11-06 2016-12-01 東京エレクトロン株式会社 ガスパルスを用いる深掘りシリコンエッチングのための方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729772A (ja) * 1993-07-09 1995-01-31 Nec Corp チップ形部品
WO2008062600A1 (en) * 2006-11-22 2008-05-29 Sumitomo Precision Products Co., Ltd. Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for the silicon structure
JP2008126373A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
JP2008126374A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム
JP2016537830A (ja) * 2013-11-06 2016-12-01 東京エレクトロン株式会社 ガスパルスを用いる深掘りシリコンエッチングのための方法

Similar Documents

Publication Publication Date Title
US7141460B2 (en) Method of forming trenches in a substrate by etching and trimming both hard mask and a photosensitive layers
JPH0329172B2 (ja)
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
US5369052A (en) Method of forming dual field oxide isolation
US5371035A (en) Method for forming electrical isolation in an integrated circuit device
JP4201646B2 (ja) 半導体デバイスの製造方法
US20050118755A1 (en) Phosphoric acid free process for polysilicon gate definition
JPH0574745A (ja) 半導体装置の製造方法
EP0594978A2 (en) Method for producing a field effect transistor
US5989979A (en) Method for controlling the silicon nitride profile during patterning using a novel plasma etch process
CN112992669B (zh) 半导体结构及其形成方法
US7560389B2 (en) Method for fabricating semiconductor element
KR100356807B1 (ko) 반도체소자의 게이트 형성방법
JP2906997B2 (ja) 半導体装置の製造方法
JP2001332613A (ja) 半導体装置の製造方法
CN112786436A (zh) 半导体结构及其形成方法
JP4874119B2 (ja) Bicmosプロセスにおいてシード層トポグラフィを軽減する方法
JPH07263406A (ja) 半導体装置の製造方法
KR20050019212A (ko) Sti 공정에서의 트렌치 깊이 제어 방법 및 소자 분리용트렌치 형성 방법
JPS59208744A (ja) 半導体装置
JPH05267246A (ja) 半導体装置の製造方法
JPS5911630A (ja) 半導体装置の製造方法
CN112071805A (zh) 半导体器件及其形成方法
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR0130369B1 (ko) 반도체 소자의 격리영역 형성방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203