KR20180053640A - 그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드 - Google Patents

그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드 Download PDF

Info

Publication number
KR20180053640A
KR20180053640A KR1020187004148A KR20187004148A KR20180053640A KR 20180053640 A KR20180053640 A KR 20180053640A KR 1020187004148 A KR1020187004148 A KR 1020187004148A KR 20187004148 A KR20187004148 A KR 20187004148A KR 20180053640 A KR20180053640 A KR 20180053640A
Authority
KR
South Korea
Prior art keywords
layer
substrate
nanowires
nano
seed layer
Prior art date
Application number
KR1020187004148A
Other languages
English (en)
Other versions
KR102564288B1 (ko
Inventor
동철 김
이다 마리에 이 회이아스
카를 필립 제이 하임달
뵈른 오베 엠 핌란드
헬게 웨만
Original Assignee
크래요나노 에이에스
노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB1512230.2A external-priority patent/GB201512230D0/en
Priority claimed from GBGB1600150.5A external-priority patent/GB201600150D0/en
Application filed by 크래요나노 에이에스, 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유) filed Critical 크래요나노 에이에스
Publication of KR20180053640A publication Critical patent/KR20180053640A/ko
Application granted granted Critical
Publication of KR102564288B1 publication Critical patent/KR102564288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

지지체상에 임의로 지지된 그라파이트 기판; 임의의 지지체상에 대향된, 상기 기판의 상부에 직접 침착된 50 ㎚ 이하의 두께를 갖는 시드층; 및 상기 시드층의 상부에 직접 있는 옥사이드 또는 나이트라이드 마스킹층을 포함하는 조성물로서, 여기에서 다수의 정공이 상기 시드층 및 상기 마스킹층을 관통하여 상기 그라파이트 기판까지 존재하고; 여기에서 다수의 나노와이어 또는 나노피라미드가 상기 기판으로부터 상기 정공 중에서 성장하고, 상기 나노와이어 또는 나노피라미드는 하나 이상의 반전도성 III-V족 화합물을 포함한다.

Description

그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드
본 발명은 바람직하게는 유기금속 기상 에피택시(MOVPE)법 또는 분자선 에피택시(MBE)법에 의해 성장된 나노와이어 또는 나노피라미드 배열을 위한, 투명하고 전도성이며 가요성인 기판으로서 얇은 그라파이트층상의 정공 패턴화된 마스크층의 제조에 관한 것이다. 상기 그라파이트 기판에는 나노와이어 또는 나노피라미드 배열과 같은 패턴화된 형태의 나노와이어 또는 나노피라미드 성장을 허용하도록 패턴화될 수 있는 시드층이 제공된다. 한편으로, 상기 시드층 자체에 나노와이어 또는 나노피라미드 성장을 허용하도록 (상기 시드층과 함께)패턴화될 수 있는 마크킹층이 제공된다. 상부에 시드 및 임의로 마스킹층이 있는 그라파이트층은 기판으로부터 다른 지지체 표면상으로 이동될 수 있으며, 이는 수직적인 나노와이어 또는 나노피라미드 성장을 증대시킬 수 있다.
최근 수년에 걸쳐, 반도체 나노와이어에 대한 관심은 나노기술이 중요한 공학 분야가 됨에 따라 증대되었다. 나노와이어(또한 일부 저자에 의해 나노위스커, 나노막대, 나노기둥, 나노컬럼 등으로 지칭된다)는 다양한 전기 장치, 예를 들어 센서, 태양전지에서 LED까지 중요한 용도가 발견되었다.
본 출원의 목적을 위해서, 나노와이어란 용어를 본질적으로 1차원 형태인 구조로서, 즉 그의 너비 또는 직경이 나노미터 치수이고 그의 길이는 전형적으로 수백 ㎚ 내지 수 ㎛의 범위를 갖는 것으로서 해석하고자 한다. 대개, 나노와이어는 500 ㎚ 이하, 예를 들어 350 ㎚ 이하, 특히 300 ㎚ 이하, 예를 들어 200 ㎚ 이하의 2개 이상의 치수를 갖는 것으로 간주된다.
금속성(예를 들어 Ni, Pt, Au, Ag), 반전도성(예를 들어 Si, InP, GaN, GaAs, ZnO) 및 절연성(예를 들어 SiO2, TiO2) 나노와이어를 포함한, 다수의 상이한 유형의 나노와이어가 존재한다. 본 발명자들은 주로 반도체 나노와이어에 관심을 갖지만, 하기에 상세히 개략된 원리를 모든 방식의 나노와이어 기술에 적용할 수 있을 것으로 구상한다.
통상적으로, 반도체 나노와이어는 상기 나노와이어 자체와 동일한 기판상에서 성장되었다(호모에피택셜 성장). 따라서, GaAs 나노와이어는 GaAs 기판 등에서 성장된다. 이는 물론 기판의 결정 구조와 성장하는 나노와이어의 결정 구조간에 격자 정합이 존재하게 한다. 상기 기판과 나노와이어가 모두 동일한 결정 구조를 가질 수 있다. 그러나, 본 발명은 그라파이트 기판상에서 성장된 나노와이어에 관한 것이다(헤테로에피택셜 성장).
그라파이트 기판은 단층 또는 다층의 그래핀 또는 그의 유도체로 구성된 기판이다. 그래핀은 그의 최고순도 형태에서, 벌집 격자 패턴으로 배열된 이중 전자 결합(sp2 결합이라 칭함)으로 함께 결합된 탄소 원자들의 1 원자층 두께 시트이다. 그라파이트 기판은 얇고, 경량이며, 가요성이나 매우 강하다.
다른 기존의 투명한 전도체, 예를 들어 ITO, ZnO/Ag/ZnO, TiO2/Ag/TiO2에 비해, 그래핀은 최근의 리뷰 논문[Nature Photonics 4(2010) 611]에 나타난 바와 같이 우수한 광전기 성질을 갖는 것으로 입증되었다.
그래핀상에서 나노와이어(NW)의 성장은 새롭지 않다. WO2012/080252에서, MBE를 사용하는 그래핀 기판상의 반전도성 나노와이어의 성장이 논의되어 있다. WO2013/104723은 그래핀상에서 성장된 NW에 그래핀 상부 접촉이 사용되는 상기 '252 명세에 대한 개선에 관한 것이다.
다수의 용도에 대해서 상기 나노와이어 또는 나노피라미드는 기판 표면에 직각을 이루어, 수직으로 성장할 수 있는 것이 중요할 것이다. 반도체 나노와이어는 통상적으로 [111] 방향(입방정계 결정 구조인 경우) 또는 [0001] 방향(육방정계 결정 구조인 경우)으로 성장한다. 이는 상기 기판 표면이, 상기 기판의 표면 원자들이 육각 대칭으로 배열되는 (111) 또는 (0001)로 배향될 필요가 있음을 의미한다.
그러나, 한 가지 문제는 나노와이어 또는 나노피라미드가 기판상에서 임의의 위치 또는 임의의 방향으로 랜덤하게 성장할 수 있다는 것이다. 따라서 상기 나노와이어를 위치결정하기 위해서, 나노와이어가 정공-패턴화된 영역에서만 성장이 허용되는 정공 배열 패턴을 갖는 마스크를 사용함이 공지되어 있다. 상기 마스크는 또한 상기 기판에 직각을 이루는 방향으로 NW 성장을 촉진할 수 있다. 전형적으로, 실리카층을 기판에 적용하고 에칭시켜 목적하는 패턴으로 정공을 생성시킨다. 이어서 나노와이어가 상기 정공의 위치에서만 성장한다. 문헌[Nano Letters 14(2014) 960-966]에서 먼쉬(Munshi) 등은 실리카 마스크를 사용하여 Si상에서 성장시킨 GaAs 나노와이어를 도시한다. 다른 간행물, 예를 들어 문헌[Journal of Crystal Growth 310 (2008) 1049-56]이 또한 마스킹된 결정 성장을 기술한다. 문헌[Nanotechnology 22 (2011) 275602]에서, 플리사드(Plissard) 등은 갈륨 소적 위치결정에 근거한 나노와이어 위치결정 기법을 기재한다. 나노와이어는 오직 Ga 소적으로부터 성장하며 따라서 그의 위치를 조절할 수 있다.
그러나, 본 발명자들은 그라파이트 기판상의 통상적인 실리카 또는 규소 나이트라이드 마스크의 침착이 문제가 있음을 깨달았다. 마스크는 불활성 화합물, 예를 들어 옥사이드 및 나이트라이드로 제조될 수 있다. 특히, 정공-패턴화된 마스크는 하나 이상의 절연 물질, 예를 들어 SiO2, Si3N4, HfO2, 또는 Al2O3를 포함한다. 이들 물질을 양질의 화학 증착(CVD), 플라스마 강화 CVD(PE-CVD), 스퍼터링 및 원자층 침착(ALD)에 의해 일반적인 반도체 기판상에 침착시킬 수 있다. 그러나, 이들 침착 방법은 그라파이트 기판에 쉽게 적용되지 않는다. CVD에 의한 옥사이드 또는 나이트라이드 물질의 침착은 항상 고도로 반응성인 산소 또는 질소 라디칼을 수반하며, 이들 라디칼은 그래핀 중의 탄소 결합을 쉽게 손상시켜, 높은 전기 전도성과 같은 유용한 성질의 심한 상실에 이르게 할 수 있다. 상기 손상은 상기 라디칼이 PE-CVD 침착에서 플라스마 형태로 더욱 활성화되는 경우 더 심해진다. 상기 문제는 플라스마 중 고도로 가속화된 옥사이드/나이트라이드 원소가 상기 그라파이트 표면에 충격을 주는 스퍼터링에서 매우 유사하다.
또한, 그라파이트 기판은 표면상에 불포화 결합(dangling bond)이 없으며, 따라서 소수성 성질과 함께 화학적으로 불활성이다. 이는 예를 들어 H2O-기재 ALD 기법으로 옥사이드 및 나이트라이드를 침착시키기 어렵게 하여, 그래핀 표면의 복잡한 화학적 기능화를 필요로 하게 하고, 이는 다시 그의 성질을 저하시킨다.
따라서 본 발명자들은 마스킹층의 적용 전에 또는 시드층의 옥사이드층으로의 전환 및 NW 또는 나노피라미드의 위치결정된 성장을 위한 패턴화 전에 그라파이트 기판상에 시드층의 적용을 제안한다.
본 발명자들은 그라파이트 기판의 표면을 손상시키지 않으면서 상기 기판상에 얇은 시드층을 침착시킬 수 있음을 인지하였다. 상기 얇은 시드층은 또한 상기 기판을 상기 기판상의 다른 불필요한 물질의 침착으로부터 보호한다.
특히, 상기 시드층은 그래핀과 반응하지 않는 불활성층이다. 이어서 상기 시드층을 산화시켜 옥사이드층을 형성시키거나 상기 시드층은 마스킹층의 침착을 위한 지지체를 형성할 수 있다. 이어서 이들 층을 에칭시켜 NW 또는 나노피라미드 성장을 위한 정공을 형성시킬 수 있다. 따라서 전체적인 해법은 훨씬 덜 공격적이며 상기 그래핀에 대한 결함 및 외부로부터의 오염의 위험이 보다 덜하게 된다.
양질의 옥사이드 침착을 위한 그래핀상의 얇은 시드층의 적용은 새로운 것이 아니다. 문헌[Appl. Phys. Lett. 94 (2009) 062107]에서, 킴(Kim) 등은 ALD에 의해 그래핀상에 알루미늄 옥사이드를 침착시키기 전에 얇은 알루미늄층을 침착시킴을 기술한다. 그러나, 이전에 어느 누구도 그라파이트 기판상의 나노와이어 또는 나노피라미드의 조절된 성장과 관련하여 시드층의 중요성을 고려하지 않았다.
또한, 발명자들은 시드 및 마스킹층의 적용이, NW 또는 나노피라미드 성장에 그래핀의 이동이 요구될 때, 그래핀에 대한 "탄소 오염-없는" 스캐폴드로서 사용될 수 있음을 발견하였다.
단층 및 다층 그래핀의 성장이 상이한 기판상에서 성공적으로 입증되었다. 고온에서 Si 승화를 사용하여, 그래핀을 SiC 기판상에서 성장시킬 수 있다. 그래핀의 CVD 성장은 주지된 기법이며, 이때 가장 인기있는 방식은 Cu, Ni, Pt, Ru 등과 같은 금속 촉매를 사용하는 것이다. 최근에 Ge 및 Si와 같은 반도체뿐만 아니라 SiO2 및 Al2O3와 같은 절연체상에서 그래핀의 성장이 보고되었다.
발명자들은 하부의 금속 촉매와 함께 성장된 그대로의 그래핀은 NW 성장에 쉽게 사용될 수 없음에 주목하였다. 예를 들어, Cu 상에서 성장된 CVD 그래핀의 사용은 상기 Cu가 상기 성장된 NW에, 특히 고온에서 Cu의 증발 및 외부-확산으로부터 성장 챔버에서 야기된 심한 오염을 야기할 수 있기 때문에, NW 성장에 사용될 수 없다. 금속 촉매상에서 CVD 성장된 그래핀은 대개 국소 결함 및 마이크로-(또는 나노) 균열을 가지며, 여기에서 기부의 금속 표면이 노출된다. 상기 노출된 금속 표면은 상기 NW 성장 동안 반도체 물질과 고도로 반응성일 수 있으며, 이는 그래핀 표면상에서의 적합한 NW 성장을 압도하고 파괴할 수 있다. 따라서, 상기 금속 촉매 표면으로부터 다른 표면으로의 CVD 성장된 그래핀의 이동은 NW 성장 전에 필요할 수 있다.
그래핀 이동을 위한 스캐폴드로서 상기 시드(및 가능한 마스크)층의 사용은 또 다른 중요한 이점을 갖는다. 상기 층들은 그래핀의 CVD 성장 직후에 침착될 수 있으며, 따라서 깨끗한 그래핀 표면을, 그래핀 이동을 위한 e-빔 레지스트와 같은 중합체-기재 물질의 침착을 수반하는 추가적인 가공으로부터 보호한다. CVD 성장된 그래핀상의 중합체-기재 물질의 직접적인 침착은 항상 상기 표면상에 탄소 잔사를 남기며, 이는 NW 성장 중에 탄소 오염을 생성시켜 NW의 도핑 조절 및 광학적 성질을 저하시킬뿐만 아니라 상기 성장 시스템을 오염시킨다. 상기 침착은 또한 상기 NW 성장 자체에 영향을 미칠 수 있다.
따라서, 중합체-기재 물질의 침착 전 시드(및 가능한 마스크)층의 침착은 그래핀 표면에 탄소-오염이 없게 할 수 있다. 또한, 상기 중합체-기재 물질을 정공 패턴화 공정에 통합시키는 것이 이로울 수 있다. 상기 정공 패턴화가 e-빔 리소그래피(나노-임프린팅)에 의해 수행되는 경우 상기는 e-빔 레지스트(또는 나노-임프린팅 레지스트)일 수 있다. 시드 또는 마스크층이 없는 맨 그래핀을 쉽게 파괴할 수 있는, 상기 시드 또는 마스크층상의 임의의 탄소 잔사를 산소 플라스마 처리 및 습식 화학 에칭에 의해 철저히 세정할 수 있다.
따라서, 하나의 태양에 비추어 본 발명은
지지체상에 임의로 지지된 그라파이트 기판;
임의의 지지체상에 대향된, 상기 기판의 상부에 직접 침착된 50 ㎚ 이하의 두께를 갖는 시드층; 및
상기 시드층의 상부에 직접 있는 옥사이드 또는 나이트라이드 마스킹층
을 포함하는 조성물을 제공하며; 여기에서
다수의 정공이 상기 시드층 및 상기 마스킹층을 관통하여 상기 그라파이트 기판까지 존재하고; 여기에서
다수의 나노와이어 또는 나노피라미드가 상기 기판으로부터 상기 정공 중에서 성장하고, 상기 나노와이어 또는 나노피라미드는 하나 이상의 반전도성 III-V족 화합물을 포함한다.
또 다른 태양에 비추어 본 발명은
지지체상에 임의로 지지된 그라파이트 기판;
임의의 지지체상에 대향된, 상기 기판의 상부에 직접 존재하는 50 ㎚ 이하의 두께를 갖는 산화되거나 질화된 시드층; 임의로
상기 산화되거나 질화된 시드층의 상부에 직접 있는 옥사이드 또는 나이트라이드 마스킹층
을 포함하는 조성물을 제공하며; 여기에서
다수의 정공이 상기 시드층 및 상기 마스킹층(존재하는 경우)을 관통하여 상기 그라파이트 기판까지 존재하고; 여기에서
다수의 나노와이어 또는 나노피라미드가 상기 기판으로부터 상기 정공 중에서 성장하고, 상기 나노와이어 또는 나노피라미드는 하나 이상의 반전도성 III-V족 화합물을 포함한다.
또 다른 태양에 비추어 본 발명은
(I) 지지체상에 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
(II) 상기 시드층을 산화시키거나 질화시켜 산화되거나 질화된 시드층을 형성시키고; 임의로
(III) 상기 산화되거나 질화된 시드층상에 마스킹층을 침착시키고;
(IV) 상기 그라파이트 기판을 상이한 지지체로 임의로 이동시키고;
(V) 상기 산화되거나 질화된 시드층 및 상기 마스킹층(존재하는 경우) 중에 다수의 정공을 도입시키고, 상기 정공은 상기 기판까지 침투하며;
(VI) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
을 포함하는 방법을 제공한다.
또 다른 태양에 비추어 본 발명은
(I) 지지체상에 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
(II) 상기 시드층상에 옥사이드 또는 나이트라이드 마스킹층을 침착시키고;
(III) 상기 시드층 및 상기 마스킹층 중에 상기 기판까지 침투하는 다수의 정공을 도입시키고;
(IV) 상기 그라파이트 기판을 상이한 지지체로 임의로 이동시키고;
(V) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
을 포함하는 방법을 제공한다.
또 다른 태양에 비추어 본 발명은 앞서 본 명세서에서 정의된 방법에 의해 수득된 생성물을 제공한다.
임의로, 상기 그라파이트 기판의 표면을, 상기 나노와이어 또는 나노피라미드의 에피택셜 성장을 증대시키기 위해 상기 다수의 정공 중에서 화학적으로/물리적으로 변형시킬 수 있다.
또 다른 태양에 비추어 본 발명은 앞서 본 명세서에서 정의된 바와 같은 조성물을 포함하는 장치, 예를 들어 전자 장치, 예를 들어 태양 전지, 발광 장치 또는 광검출기를 제공한다.
도 1a는 본 발명에 따른 조성물의 제조를 위한 흐름도이다.
도 1b는 그래핀 기판의 성장 흐름도이다.
도 2a 및 3a는 그라파이트 기판의 개략도이다.
도 2b 및 3b, 2c 및 2d는 각각 성장된 GaAs 나노와이어, GaN 나노막대 및 GaN 마이크로-피라미드를 도시한다.
도 4는 성장된 GaN 나노피라미드의 SEM 상이다.
정의
III-V족 화합물 반도체는 III족으로부터의 하나 이상의 원소 및 V족으로부터의 하나 이상의 원소를 포함하는 것을 의미한다. 각 족으로부터 존재하는 하나 초과의 원소, 예를 들어 InGaAs, AlGaN(즉 3원 화합물), AlInGaN(즉 4원 화합물) 등이 있을 수 있다. 반전도성 나노와이어 또는 나노피라미드란 용어는 III-V족 원소로부터의 반전도성 물질로 제조된 나노와이어 또는 나노피라미드를 의미한다.
나노와이어란 용어는 본 명세서에서 나노미터 치수의 고형의 와이어같은 구조를 기술하는데 사용된다. 나노와이어는 바람직하게는 상기 나노와이어 대부분을 통해, 예를 들어 그의 길이의 75% 이상이 고른 직경을 갖는다. 상기 나노와이어란 용어는 나노막대, 나노기둥, 나노컬럼 또는 나노위스커의 사용을 포함하고자 하며, 이들 중 일부는 끝이 점점 가늘어지는 구조를 가질 수도 있다. 상기 나노와이어는 그의 너비 또는 직경이 나노미터 치수이고 그의 길이가 전형적으로 수백 ㎚ 내지 수 ㎛의 범위의 본질적으로 1-차원인 형태라고 할 수 있다. 이상적으로 상기 나노와이어 직경은 500 ㎚를 초과하지 않는다. 이상적으로 상기 나노와이어 직경은 50 내지 500 ㎚이나, 상기 직경은 수 ㎛를 초과할 수 있다(마이크로와이어라 칭한다).
이상적으로, 상기 나노와이어의 기부 및 상기 나노와이어의 상부의 직경은 대략 동일하게(예를 들어 서로 20% 이내로) 남아있어야 한다.
상기 나노피라미드란 용어는 고형의 피라미드 유형 구조를 지칭한다. 피라미드란 용어는 본 명세서에서, 측면들이 일반적으로 기부 가운데 위의 단일 점까지 점점 가늘어지는 상기 기부를 갖는 구조를 한정하는데 사용된다. 상기 단일의 정점은 모접기(chamferred)로 보일 수도 있음을 알 것이다. 상기 나노피라미드는 다수의 면, 예를 들어 3 내지 8면, 또는 4 내지 7면을 가질 수 있다. 따라서, 상기 나노피라미드의 기부는 사각형, 오각형, 육각형, 칠각형, 팔각형 등일 수도 있다. 상기 피라미드는 상기 면들이 기부에서부터 중심점까지 점점 가늘어짐에 따라 형성된다(따라서 삼각형 면들을 형성한다). 상기 삼각형 면들은 통상적으로 (1-101) 또는 (1-102) 평면으로 종결된다. (1-101) 마면을 갖는 상기 삼각형 측면은 끝에서 단일점으로 수렴하거나 상기 끝에서 수렴하기 전에 새로운 마면((1-102) 평면)을 형성할 수 있다. 일부의 경우에, 상기 나노피라미드는 그의 상부가 절두되어 {0001} 평면으로 종결된다. 상기 기부 자체는 피라미드 구조를 형성하기 위해 점점 가늘어지기 시작하기 전에 고른 횡단면 부분을 포함할 수 있다. 따라서 상기 기부의 두께는 200 ㎚ 이하, 예를 들어 50 ㎚일 수 있다.
상기 나노피라미드의 기부는 그의 가장 넓은 점을 가로질러 직경이 50 내지 500 ㎚일 수 있다. 상기 나노피라미드의 높이는 200 ㎚ 내지 수 ㎛, 예를 들어 400 ㎚ 내지 1 ㎛ 길이일 수 있다.
상기 기판은 다수의 나노와이어 또는 나노피라미드를 포함함을 알 것이다. 이를 나노와이어 또는 나노피라미드의 배열이라 칭할 수 있다.
기판용 그라파이트층은 단층 또는 다층의 그래핀 또는 그의 유도체로 구성된 필름이다. 그래핀이란 용어는 벌집 결정 구조 중의 sp2-결합된 탄소 원자들의 평면 시트를 지칭한다. 그래핀의 유도체는 표면 변형을 갖는 것들이다. 예를 들어, 수소 원자가 상기 그래핀 표면에 부착되어 그래판을 형성할 수 있다. 탄소 및 수소 원자와 함께 표면에 부착된 산소 원자를 갖는 그래핀을 그래핀 옥사이드라 칭한다. 상기 표면 변형은 또한 화학적 도핑 또는 산소/수소 또는 질소 플라스마 처리에 의해 가능할 수 있다.
에피택시란 용어는 그리스어로 "위"를 의미하는 에피와, "정렬된 방식으로"를 의미하는 택시로부터 유래한다. 상기 나노와이어 또는 나노피라미드의 원자 배열은 기판의 결정학적 구조에 기반한다. 이는 당해 분야에서 널리 사용되고 있는 용어이다. 에피택셜 성장은 본 명세서에서 기판의 배향을 모방하는 나노와이어 또는 나노피라미드의 기판상 성장을 의미한다.
선택영역 성장(SAG)은 위치결정된 나노와이어 또는 나노피라미드의 성장에 가장 유망한 방법이다. 상기 방법은 금속 촉매 보조 증기-액체-고체(VLS)법(여기에서 금속 촉매는 나노와이어 또는 나노피라미드의 성장을 위한 핵형성 부위로서 작용한다)과 다르다. 나노와이어 또는 나노피라미드를 성장시키는 다른 무-촉매법은 자기-조립, 자발적인 MBE 성장 등이며, 이때 나노와이어 또는 나노피라미드는 랜덤 위치에서 핵형성된다. 이들 방법은 상기 나노와이어의 길이 및 직경 및 나노피라미드의 높이 및 너비에 막대한 변동을 초래한다. 위치결정된 나노와이어 또는 나노피라미드를 또한 촉매-보조 방법에 의해 성장시킬 수 있다.
상기 SAG 방법 또는 상기 촉매-보조 위치결정된 성장 방법은 전형적으로 기판상에 나노-정공 패턴을 갖는 마스크를 필요로 한다. 상기 나노와이어 또는 나노피라미드는 상기 기판상의 패턴화된 마스크의 정공에서 핵을 형성한다. 이는 상기 나노와이어 또는 나노피라미드의 균일한 크기 및 미리-한정된 위치를 발생시킨다.
상기 마스크란 용어는 시드층상에 직접 침착되는 마스크 물질을 지칭한다. 상기 마스크 물질은 이상적으로는 LED의 경우에 방출된 빛(가시광선, UV-A, UV-B 또는 UV-C일 수 있다)을 흡수하지 않거나 광검출기의 경우에 관심 유입광을 흡수하지 않아야 한다. 상기 마스크는 또한 전기적으로 비-전도성이어야 한다. 상기 마스크는 하나 또는 하나 초과의 물질(Al2O3, SiO2, Si2N4, TiO2, W2O3 등을 포함한다)을 함유할 수 있다. 후속으로, 상기 마스크 물질 중의 정공 패턴을 전자선 리소그래피 또는 나노임프린트 리소그래피 및 건식 또는 습식 에칭을 사용하여 제조할 수 있다.
분자선 에피택시(MBE)는 결정성 기판상에 침착을 형성시키는 방법이다. 상기 MBE 공정은 결정성 기판의 격자 구조를 에너지화하기 위해서 진공하에서 상기 기판을 가열함으로써 수행된다. 이어서, 원자 또는 분자 질량 빔을 상기 기판의 표면을 향하게 한다. 상기에 사용된 원소란 용어는 상기 원소의 원자, 분자 또는 이온의 적용을 포함하고자 한다. 상기 지향된 원자 또는 분자가 상기 기판의 표면에 도달하면, 상기 지향된 원자 또는 분자는 하기에 상세히 기재되는 바와 같이 상기 기판의 에너지화된 격자 구조 또는 촉매 소적과 만나게 된다. 시간이 지남에 따라, 상기 접근 원자들은 나노와이어를 형성한다.
유기금속 기상 에피택시(MOVPE)(또한 유기금속 화학적 증착(MOCVD)이라 칭한다)는 결정성 기판상에 침착을 형성시키기 위한 MBE의 또 다른 방법이다. MOVPE의 경우에, 침착 물질이 유기금속 전구체의 형태로 공급되며, 상기 전구체는 고온 기판에 도달시 분해되어 상기 기판 표면상에 원자를 남긴다. 또한, 상기 방법은 침착 물질(원자/분자)을 상기 기판 표면을 가로질러 수송하기 위해 운반체 기체(전형적으로 H2 및/또는 N2)를 필요로 한다. 이들 원자는 다른 원자들과 반응하여 상기 기판 표면상에 에피택셜층을 형성시킨다. 상기 침착 매개변수들의 신중한 선택으로 나노와이어가 형성된다.
상기 그래핀 이동 공정은 성장된 그대로의 그래핀을 금속 촉매로부터 다른 지지체로 이동시키는데 일반적으로 사용되는 공정이다. 전체적인 공정은 먼저 중합체-기재 층, 예를 들어 e-빔 레지스트 및 포토레지스트를 대개 회전-코팅 방법에 의해 0.1 내지 1 ㎛의 두께로 스캐폴드로서 그래핀상에 침착시키는 것이다. 이어서 상부에 중합체층을 갖는 그래핀을, 습식 에칭 용액에서 금속 촉매를 에칭시키거나 전해질에서 전기화학적 탈층(문헌[Nat. Commun. 3(2012)699])에 의해 금속 촉매로부터 탈착시킨다. 상부에 중합체층을 갖는 그래핀(이제 용액 중에 부유하고 있다)을 목적하는 지지체상으로 이동시킬 수 있다. 상기 이동 후에, 상기 중합체층을 아세톤에 의해 제거하거나 e-빔 리소그래피 또는 나노-임프린팅 리소그래피용 레지스트로서 추가로 처리할 수 있다.
발명의 상세한 설명
본 발명은 시드층 및 임의로 마스킹층과 함께 나노와이어 또는 나노피라미드 성장을 위한 기판으로서 그라파이트층의 용도에 관한 것이다. 이상적으로, 상기 그라파이트층은 투명하고, 전도성이며 가요성이다. 상기 반도체 나노와이어 또는 나노피라미드 배열은 상기 나노와이어 또는 나노피라미드 기판으로부터 에피택셜하게 성장된 다수의 나노와이어 또는 나노피라미드를 포함한다.
나노와이어 또는 나노피라미드가 에피택셜하게 성장됨은 형성된 물질에 균질성을 제공하며, 이는 다양한 최종 성질, 예를 들어 기계적, 광학적 또는 전기적 성질을 향상시킬 수 있다.
에피택셜 나노와이어 또는 나노피라미드는 기상, 액체 또는 고체 전구체로부터 성장될 수 있다. 기판은 시드 결정으로서 작용하기 때문에, 침착된 나노와이어 또는 나노피라미드는 기판과 유사한 격자 구조 및 배향을 띨 수 있다. 에피택시는, 심지어 단-결정 기판상에 다결정성 또는 비결정성 필름을 침착시키는 다른 박막 침착 방법과 다르다.
나노와이어 또는 나노피라미드 성장용 기판
나노와이어 또는 나노피라미드의 성장에 사용되는 기판은 그라파이트 기판이며, 보다 특히 그래핀이다. 본 명세서에 사용되는 바와 같이, 그래핀이란 용어는 벌집(육각형) 결정 격자 중에 치밀하게 충전된 sp2-결합된 탄소 원자들의 평면 시트를 지칭한다. 상기 그라파이트 기판은 바람직하게는 두께가 20 ㎚ 이하이어야 한다. 이상적으로, 상기 기판은 10층 이하, 바람직하게는 5층 이하의 그래핀 또는 그의 유도체(소수-층 그래핀이라 칭한다)를 함유해야 한다. 특히 바람직하게, 상기 기판은 그래핀의 1-원자-두께 평면 시트이다.
그라파이트의 결정성 또는 "박편" 형태는 함께 적층된(즉 10개 시트 초과) 다수의 그래핀 시트로 이루어진다. 따라서 그라파이트 기판은 하나 또는 다수의 그래핀 시트로부터 형성된 것을 의미한다.
상기 기판은 일반적으로 20 ㎚ 이하의 두께인 것이 바람직하다. 그래핀 시트는 0.335 ㎚의 평면간 간격을 갖는 그라파이트를 형성하도록 적층된다. 바람직한 그라파이트 기판은 단지 소수의 상기와 같은 층을 포함하며 이상적으로는 두께가 10 ㎚ 미만일 수 있다. 훨씬 더 바람직하게, 상기 그라파이트 기판은 두께가 5 ㎚ 이하일 수 있다. 상기 기판의 면적은 일반적으로 제한되지 않는다. 상기 면적은 0.5 ㎟ 이상, 예를 들어 5 ㎟ 이상, 예를 들어 10 ㎠ 이하만큼 클 수 있다. 따라서 상기 기판의 면적은 단지 실용성에 의해서만 제한된다.
대단히 바람직한 실시태양에서, 상기 기판은 화학적 증착(CVD) 방법을 사용하여 금속 촉매상에서 성장된 단층 또는 다층 그래핀이다. 금속 촉매는 예를 들어 Cu, Ni 또는 Pt로 제조된 금속성 필름 또는 호일일 수 있다. 상기 금속 촉매상에서 성장된 그래핀층의 또 다른 기판으로의 이동은 하기에 상세히 논의되는 기법에 의해 수행될 수 있다. 한편으로, 상기 기판은 키시(Kish) 그라파이트, 그라파이트의 단결정으로부터 박리된 적층된 그라파이트 기판이거나, 또는 고도로 정렬된 열분해 그라파이트(HOPG)이다.
상기 그라파이트 기판을 변형 없이 사용하는 것이 바람직할 수 있지만, 상기 그라파이트 기판의 표면을 변형시킬 수 있다. 예를 들어, 상기 표면을 수소, 산소, 질소, NO2 또는 이들의 조합의 플라스마로 처리할 수 있다. 상기 기판의 산화는 나노와이어 또는 나노피라미드 핵형성을 증대시킬 수도 있다. 상기 기판을 예를 들어 나노와이어 또는 나노피라미드 성장 전의 순도를 보장하기 위해서 전처리하는 것이 또한 바람직할 수도 있다. 강산, 예를 들어 HF 또는 BOE에 의한 처리는 선택적이다. 기판을 아이소-프로판올, 아세톤, 또는 n-메틸-2-피롤리돈으로 세척하여 표면 불순물을 제거할 수도 있다.
상기 세척된 그라파이트 표면을 도핑에 의해 추가로 변형시킬 수 있다. 도판트 원자 또는 분자는 나노와이어 또는 나노피라미드의 성장을 위한 시드로서 작용할 수 있다. FeCl3, AuCl3 또는 GaCl3의 용액이 도핑 단계에 사용될 수 있다.
그라파이트층, 보다 바람직하게 그래핀은 그의 우수한 광학적, 전기적, 열적 및 기계적 성질이 주지되어 있다. 상기 그래핀은 매우 얇지만 매우 강하고, 가벼우며, 가요성이고 불투과성이다. 본 발명에서 가장 중요하게, 상기 그래핀은 고도로 전기 및 열 전도성이고, 가요성이며 투명하다. 현재 상업적으로 사용되는 다른 투명 전도체, 예를 들어 ITO, ZnO/Ag/ZnO 및 TiO2/Ag/TiO2에 비해, 그래핀은 훨씬 더 투명하고(200 내지 2000 ㎚ 파장의 관심 스펙트럼 범위에서 약 98% 투과율) 전도성(1 ㎚ 두께에 대해서 <1000 Ohm/□시트 저항)인 것으로 입증되었다.
기판용 지지체
상기 나노와이어 또는 나노피라미드의 상기 그라파이트 기판상에서의 성장을 허용하기 위해서 상기 기판을 지지할 필요가 있을 수 있다. 상기 기판을 통상적인 반도체 기판 및 투명한 유리를 포함한 임의의 종류의 물질상에서 지지할 수 있다.
통상적인 반도체 기판은 표면에 직각으로 [111], [110] 또는 [100]의 결정 배향을 갖는 결정성 Si 및 GaAs일 수 있다. 상기 기판은 또한 상부에 옥사이드 또는 나이트라이드층, 예를 들어 SiO2, Si3N4를 가질 수 있다. 다른 지지체 기판의 일부 예는 융합된 실리카, 융합된 석영, 규소 카바이드, 융합된 알루미나 또는 AlN을 포함한다. 상기 지지체는 불활성이어야 한다. 나노와이어 또는 나노피라미드 성장 후 및 장치에 사용 전에, 상기 지지체를, 예를 들어 상기 그라파이트 기판으로부터 상기 지지체를 박리시킴으로써 제거할 수도 있다.
시드층 및 마스킹층
본 발명은 그라파이트 기판상에 얇은 시드층의 적용을 필요로 한다. 상기 시드층은 금속성, 반전도성 또는 절연성일 수 있다. 상기 시드층을 바람직하게는 열 또는 e-빔 증발을 사용하여 침착시킨다. 스퍼터링, CVD 또는 PE-CVD가 상기 그래핀 표면을 분해하지 않는 한 가능할 수 있다. 예를 들어, 상기 그래핀 표면을, 높은 동역학 에너지를 갖는 시드 물질의 직접적인 플라스마에 노출시키지 않고, 단지 저-에너지의 확산된 시드 물질에 노출시키는 원격 플라스마 기법이 적은 손상으로 선택적으로 침착시킬 수 있다.
상기 시드층은 두께가 50 ㎚ 이하, 예를 들어 40 ㎚ 이하, 특히 30 ㎚ 이하이어야 한다. 상기 시드층은 이론상 기판을 손상으로부터 보호하기 위해서 가능한한 얇을 수 있다, 예를 들어 1 또는 2 ㎚일 수 있다. 상기 층은 1 ㎚의 최소 두께를 가질 수 있다. 특히 바람직한 옵션은 2 내지 20 ㎚의 두께로, 이는 침착 후 스캐닝 전자 현미경검사에 의해 쉽게 검사될 수 있다.
관심의 반전도성 시드층은 III-V족 원소를 기본으로 하는 것들, 예를 들어 하기에 나노와이어 또는 나노피라미드 성장과 관련하여 기재되는 것들뿐만 아니라 IV족 원소, 예를 들어 Si 및 Ge를 기본으로 하는 것들이다. 그러나, 상기 시드층을 단일 원소로부터 형성시키는 것이 바람직하다. 이상적으로, 상기 원소는 금속 원소이며, 상기 용어는 이 경우에 Si를 포함할 것이다. 상기 금속성 시드층의 형성에 사용되는 금속은 바람직하게는 전이금속, Al, Si, Ge, Sb, Ta, W, 또는 Nb이다. B가 또한 사용될 수 있다. 이상적으로 제1열 전이금속(예를 들어 제1열 전이금속), Si 또는 Al이 사용된다. 이상적으로, 상기 금속은 Al, Si, Cr 또는 Ti이다. 상기 시드층 물질과 기판간에 반응이 없어야 함을 알 것이다. Al은 상기 그래핀을 산화시킬 수 있는 위험이 있으며 따라서 Al을 피하는 것이 바람직하다.
추정상 상기 그라파이트 기판(상기 시드층 아래에 놓인다)과 상기 마스킹층(상부에 침착된다)간에 이상적인 부착을 보장하기 위해서, 상기 시드층을 경우에 따라 다수의 층으로부터 형성시킬 수 있다. 동일한 시드층 물질을 이들 다른 층 모두에 부착시키는 것은 이상적이지 않을 수도 있으며 따라서 시드층의 스택을 사용할 수도 있다.
따라서 다중 시드층을 사용할 수 있지만, 금속 원소를 기본으로 하는 것이 여전히 바람직하다. 또한, 상기 시드층의 총 두께는 50 ㎚ 이하가 필수적이다.
일단 상기 시드층이 침착되었으면, 2가지 옵션이 존재한다. 상기 시드층 자체를 산화 또는 질화시키거나 마스킹층을 상기 시드층의 상부에 침착시킬 수 있다.
상기 첫 번째 실시태양에서, 상기 시드층을 산소 또는 질소에 노출시켜 상기 시드층이 상응하는 옥사이드 또는 나이트라이드로 산화 또는 질화되게 한다. 상기 산소/질소를 순수한 기체로서 공급할 수 있으나, 보다 편리하게 상기는 간단히 공기 중에서 공급된다. 상기 산화 공정의 온도 및 압력을, 상기 시드층이 산화/질화되지만 그라파이트층은 그렇게 되지 않도록 조절할 수 있다. 산소/질소 플라스마 처리를 또한 적용할 수 있다. 바람직한 옥사이드는 규소 다이옥사이드, 티타늄 다이옥사이드 또는 알루미늄 옥사이드이다.
상기 두 번째 실시태양에서 옥사이드 또는 나이트라이드 마스킹층, 바람직하게는 금속 옥사이드 또는 금속 나이트라이드층 또는 반금속 옥사이드 또는 반금속 나이트라이드를 상기 시드층의 상부에 침착시킨다. 이를 원자층 침착 또는 상기 시드층의 침착과 관련하여 논의된 기법들을 통해 성취할 수 있다. 상기 사용된 옥사이드는 바람직하게는 금속 또는 반금속(예를 들어 Si)을 기본으로 한다. 상기 마스킹층에 사용된 양이온의 성질은 상기 시드층과 동일한 옵션, 즉 Al, Si 또는 전이금속, 특히 제1열 3d 전이금속(Sc-Zn) 중에서 선택될 수 있다. 따라서 상기 마스킹층은 상기 시드층 원소의 옥사이드 또는 나이트라이드로부터 형성될 수 있다. 상기 시드층(상기 마스킹층에 인접한)의 금속 원자가 상기 마스킹층의 양이온과 동일한 것이 바람직하다. 그러나, 상기 마스킹층은 상기 시드층에 상이한 물질로 형성되어야 한다.
바람직한 마스킹층은 옥사이드, 예를 들어 SiO2, Si3N4, TiO2, 또는 Al2O3, W2O3 등을 기본으로 한다.
제2 마스킹층을, 특히 Al2O3가 하부 마스킹층으로서 사용되는 경우, 제1 마스킹층의 상부에 적용하는 것은 본 발명의 범위내에 있다. 다시, 상기 층에 사용되는 물질은 옥사이드 또는 나이트라이드, 예를 들어 전이금속, Al 또는 Si의 금속 옥사이드 또는 나이트라이드이다. 실리카의 사용이 바람직하다. 상기 제2 마스킹층이 상기 제1 마스킹층과 상이한 것이 바람직하다. 원자층 침착의 사용이 상기 제2 마스킹층의 적용에 적합하거나, 또는 상기 시드층 침착에 대해 기재된 동일한 기법들을 사용할 수 있다.
상기 마스킹층들은 각각 두께가 5 내지 100 ㎚, 예를 들어 10 내지 50 ㎚일 수 있다. 다수의 상기와 같은 층, 예를 들어 2, 3 또는 4개의 마스킹층이 존재할 수 있다.
상기 시드층과 마스킹층의 전체 두께는 200 ㎚ 이하, 예를 들어 30 내지 100 ㎚일 수 있다.
상기 시드층 및 마스킹층은 바람직하게는 연속적이며 기판을 전체로서 덮는다. 이는 상기 층들이 결함이 없게 하며 따라서 상기 시드/마스킹층상에서의 나노와이어 또는 나노피라미드의 핵형성을 방지하게 한다.
추가의 실시태양에서, 앞서 본 명세서에서 정의한 바와 같은 마스킹층을 앞서 본 명세서에서 정의한 바와 같은 산화되거나 질화된 시드층에 적용할 수 있다. 예를 들어 규소 다이옥사이드층을 PE-CVD에 의해 산화된 규소 시드층상에 적용할 수 있다. 다시, 상기 마스킹층은 두께가 5 내지 100 ㎚, 예를 들어 10 내지 50 ㎚일 수 있다.
상기 시드층 또는 마스킹층은 나노와이어 또는 나노피라미드가 상기 시드층상에서 핵형성할 수 없도록 매끄럽고 결함이 없어야 한다.
시드(및/또는 마스킹)층과 함께 그래핀의 이동
호일 또는 필름 형태로 Cu, Pt 및 Ni와 같은 금속 촉매 지지체를 사용하는 단층 및 다층 그래핀의 CVD 성장은 매우 잘-발달된 공정이다. 장치 제작에 그래핀을 사용하기 위해서, 그래핀을 금속 촉매로부터 탈착시킴으로써 또 다른 지지체, 예를 들어 앞서 본 명세서에서 정의한 것으로 이동시키는 것이 바람직하다. 이를 수행하는 가장 통상적인 방식은 상기 그래핀을 습식 에칭 방법을 사용하여 이동시키는 것이며, 여기에서 예를 들어 Cu 호일상에서 CVD 성장된 그래핀은 베이스이고, e-빔 레지스트가 스캐폴드로서 처음 침착되며 이어서 Cu 에칭 용액에 침지된다. 이어서 상기 CVD 그래핀/e-빔 레지스트층은 상기 에칭 용액 중에서 부유하는 채로 있으며 이를 다른 기판으로 이동시킬 수 있다. 그러나, 상기 방법은 항상 상기 이동된 그래핀상에, 상기 Cu 호일의 불완전한 습식 에칭 또는 상기 CVD 성장 중 그래핀상의 Cu의 재-침착으로부터 유래하는 잔류 Cu로부터 상당한 오염을 남긴다.
추가적인 오염이 상기 e-빔 레지스트 스캐폴드로부터의 탄소 잔사로서 존재할 수 있다. 이는 NW 또는 나노피라미드 성장에 유해할 수 있으며, 상기 NW 또는 나노피라미드뿐만 아니라 성장 시스템을 오염시킬 수 있다. e-빔 레지스트와 같은 상기 중합체-기재 층 스캐폴드의 침착 전 CVD 성장된 그래핀상의 시드층(또는 시드 및 마스크층)의 침착에 의해, 상기 그래핀 표면상의 탄소 잔사에 의한 오염 문제가 제거될 수 있다. 그래핀 이동을 위해, Pt상에서 CVD 성장된 그래핀을 전기화학적 탈층 방법과 함께 사용하는 것이 바람직하다. Pt는 약 1000 ℃의 그래핀 성장 온도에서 매우 낮은 증기압(<10-7 mmHg)과 함께 매우 높은 용융 온도(T>1500 ℃)를 갖는다. 상기 전기화학적 탈층 방법은 그래핀을, 전해질 용액 중에 전압을 인가함으로써 캐쏘드(여기에서 상기는 그래핀/Pt 스택일 것이다)에서 생성된 수소 기포에 의해 상기 금속 촉매 표면으로부터 탈층시키는 방법이다. 애노드는 또한 Pt로 제조될 것이다. 상기 애노드는 Pt의 어떠한 에칭도 수반하지 않는다. 따라서 상기는 상기 성장된 그래핀상에 어떠한 Pt 잔사로 제공하지 않을 것이며, 결과적으로 NW 또는 나노피라미드 성장에 어떠한 오염 문제도 제기하지 않는다.
후속의 패턴화 공정을 위해 중합체 스캐폴드를 사용하는 것이 또한 가능하다. 상기 사용된 중합체 스캐폴드가 e-빔 레지스트인 경우, 이를 건조 단계를 제외하고 임의의 다른 공정 없이 지지체로 전달 후 정공 패턴화의 e-빔 리소그래피에 직접 사용할 수 있다.
따라서, 또 다른 태양에 비추어 본 발명은
(I) 금속 촉매층, 예를 들어 Pt상에 CVD 성장된 단층 또는 다층 그래핀으로 구성된 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
(II) 상기 시드층을 산화시키거나 질화시켜 산화되거나 질화된 시드층을 형성시키고; 임의로
(III) 상기 산화되거나 질화된 시드층상에 마스킹층을 침착시키고;
(IV) 상기 마스킹층(존재하는 경우) 또는 상기 산화되거나 질화된 층상에 중합체층을 침착시키고, 상기 중합체 층은 상기 그라파이트 기판의 또 다른 지지체로의 이동을 위한 스캐폴드로서 작용할 수 있으며;
(V) 상기 그라파이트 기판을 상기 금속 촉매층으로부터 또 다른 지지체로 이동시키고;
(VI) 상기 중합체층을 임의로 제거하고, 상기 존재하는 상부층의 상부에 추가의 옥사이드 또는 나이트라이드 마스킹층을 임의로 침착시키고;
(VII) 존재하는 모든 층을 관통하여 상기 그라파이트 기판까지 침투하는 다수의 정공을 도입시키고;
(VIII) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
을 포함하는 방법을 제공한다.
또 다른 태양에 비추어 본 발명은
(I) 금속 촉매층, 예를 들어 Pt상에 CVD 성장된 단층 또는 다층 그래핀으로 구성된 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
(II) 상기 시드층상에 마스킹층을 침착시키고;
(III) 상기 마스킹층상에 중합체층을 침착시키고, 상기 중합체 층은 상기 그라파이트 기판의 또 다른 지지체로의 이동을 위한 스캐폴드로서 작용할 수 있으며;
(IV) 상기 그라파이트 기판을 상기 금속 촉매층으로부터 지지체로 이동시키고;
(V) 상기 중합체층을 임의로 제거하고, 상기 존재하는 상부층의 상부에 추가의 옥사이드 또는 나이트라이드 마스킹층을 임의로 침착시키고;
(VI) 존재하는 모든 층을 관통하여 상기 기판까지 침투하는 다수의 정공을 도입시키고;
(VII) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
을 포함하는 방법을 제공한다.
상기 중합체층은 e-빔 레지스트로서 사용될 수 있고 당해 분야에 주지된 것이다. 적합한 중합체는 폴리(메트)아크릴레이트, 메틸 메트아크릴레이트 및 메트아크릴산을 기본으로 하는 공중합체(PMMA/MA)로 구성된 공중합체 레지스트, 스타이렌 아크릴레이트, 노볼락 기재 e-빔 레지스트, 에폭시 기재 중합체 수지, 다른 아크릴레이트 중합체, 글루타르이미드, 페놀 폼알데하이드 중합체 등을 포함한다.
상기 중합체층은 두께가 100 내지 2000 ㎚일 수 있다.
패턴화
상기 나노와이어 또는 나노피라미드는 그라파이트 기판으로부터의 성장을 필요로 한다. 이는 정공을, 존재하는 모든 상부층들, 예를 들어 시드층 및 마스킹층(존재하는 경우)을 관통하여 상기 기판까지 패턴화시킬 필요가 있음을 의미한다. 상기 정공의 에칭은 주지된 공정이며 e-빔 리소그래피 또는 임의의 다른 공지된 기법을 사용하여 수행될 수 있다. 상기 마스크 중의 정공 패턴은 통상적인 광/e-빔 리소그래피 또는 나노임프린팅을 사용하여 쉽게 제작될 수 있다. 집속 이온 빔 기술을 또한 상기 나노와이어 또는 나노피라미드 성장을 위한 그라파이트 표면상의 핵행성 부위의 규칙적인 배열을 생성시키기 위해 사용할 수 있다. 상기 마스킹 및 시드층에 생성된 정공들을 목적하는 임의의 패턴으로 배열시킬 수 있다.
정공은 바람직하게는 횡단면이 실질적으로 환상이다. 각 정공의 깊이는 상기 시드층 및 마스킹층의 두께와 동일할 것이다. 상기 정공의 직경은 바람직하게는 500 ㎚ 이하, 예를 들어 100 ㎚ 이하, 이상적으로는 20 내지 200 ㎚ 이하이다. 상기 정공의 직경을 상기 나노와이어 또는 나노피라미드의 크기에 대한 최대 직경으로 설정하며 따라서 상기 정공 크기 및 나노와이어 또는 나노피라미드 직경은 합치해야 한다. 그러나, 상기 정공 크기보다 큰 나노와이어 또는 나노피라미드 직경은 코어-쉘 나노와이어 또는 나노피라미드 형태를 채용함으로써 성취될 수 있다.
상기 정공의 수는 상기 기판의 면적 및 목적하는 나노와이어 또는 나노피라미드 밀도의 함수이다.
상기 나노와이어 또는 나노피라미드가 정공내에서 성장하기 시작함에 따라, 이는 상기 나노와이어 또는 나노피라미드의 초기 성장이 상기 기판에 실질적으로 직각을 이루게 하는 경향이 있다. 이는 본 발명의 추가의 바람직한 특징이다. 바람직하게는 정공당 하나의 나노와이어 또는 나노피라미드가 성장한다.
나노와이어 또는 나노피라미드의 성장
상업적으로 중요한 나노와이어 또는 나노피라미드를 제조하기 위해서, 이들을 기판상에서 에피택셜하게 성장시키는 것이 바람직하다. 성장이 상기 기판에 직각을 이루어, 따라서 이상적으로는 [111](입방정계 결정 구조의 경우) 또는 [0001](육방정계 결정 구조의 경우) 방향으로 발생하는 것이 또한 이상적이다.
본 발명자들은 그러나, 그라파이트 기판상에서의 에피택셜 성장은 상기 그래핀 시트 중의 탄소 원자와 반도체 나노와이어 또는 나노피라미드 중의 원자간에 가능한 격자 정합을 측정함으로써 가능함을 판단하였다.
그래핀층 중의 탄소-탄소 결합 길이는 약 0.142 ㎚이다. 그라파이트는 육방정계 결정 형태를 갖는다. 본 발명자들은 앞서, 성장하는 나노와이어 또는 나노피라미드 물질과 그라파이트 기판간의 격자 부정합이 매우 낮을 수 있기 때문에, 상기 그라파이트가 반도체 나노와이어 또는 나노피라미드가 성장할 수 있는 기판을 제공할 수 있음을 깨달았다.
발명자들은 상기 그라파이트 기판의 육각 대칭 및 입방정계 결정 구조의 경우 [111] 방향으로 성장하는 나노와이어 또는 나노피라미드의 (111) 평면 중의(또는 육방정계 결정 구조의 경우 [0001] 방향으로 성장하는 나노와이어 또는 나노피라미드의 (0001) 평면 중의) 반도체 원자들의 육각 대칭으로 인해, 상기 성장하는 나노와이어 또는 나노피라미드와 상기 기판간에 격자 정합이 성취될 수 있음을 깨달았다. 여기에서 상기 과학의 포괄적인 설명을 WO2013/104723에서 찾을 수 있다.
이론에 얽매이고자 하는 것은 아니지만, 그라파이트층 중의 탄소 원자의 육각 대칭, 및 각각 [111] 및 [0001] 결정 방향(대부분의 나노와이어 또는 나노피라미드 성장에 바람직한 방향)의 입방형 또는 육각형 반도체의 원자들의 육각 대칭으로 인해, 상기 그라파이트 기판과 반도체간의 밀접한 격자 정합이, 상기 반도체 원자를 상기 그라파이트 기판의 탄소 원자위에, 이상적으로는 육각형 패턴으로 놓을 때 성취될 수 있다. 이는 새롭고 놀라운 발견이며 그라파이트 기판상에서 나노와이어 또는 나노피라미드의 에피택셜 성장을 가능하게 할 수 있다.
WO2013/104723에 기재된 바와 같은 반도체 원자들의 상이한 육각형 배열은 상기와 같은 물질의 반도체 나노와이어 또는 나노피라미드를 수직으로 성장시켜 얇은 탄소-기재 그라파이트 물질의 상부상에 자립 나노와이어 또는 나노피라미드가 형성되게 할 수 있다.
성장하는 나노피라미드에서, 삼각형 면은 통상적으로 (1-101) 또는 (1-102) 평면으로 종결된다. (1-101) 마면을 갖는 상기 삼각형 측면은 끝에서 단일 점까지 수렴하거나 상기 끝에서 수렴하기 전에 새로운 마면((1-102) 평면)을 형성할 수 있다. 일부의 경우에, 상기 나노피라미드를 그의 상부를 절두하여 {0001} 평면으로 종결시킨다.
성장하는 나노와이어 또는 나노피라미드와 기판간의 격자 부정합이 존재하지 않는 것이 이상적이지만, 나노와이어 또는 나노피라미드는 예를 들어 얇은 필름보다 훨씬 더 많은 격자 부정합을 수용할 수 있다. 본 발명의 나노와이어 또는 나노피라미드는 상기 기판과 약 10% 이하의 격자 부정합을 가질 수 있으며 에피택셜 성장이 여전히 가능하다. 이상적으로, 격자 부정합은 7.5% 이하, 예를 들어 5% 이하이어야 한다.
입방형 InAs(a = 6.058 Å), 입방형 GaSb(a = 6.093 Å)와 같은 일부 반도체의 경우, 격자 부정합은 너무 작아서(<약 1%) 이들 반도체 나노와이어 또는 나노피라미드의 탁월한 성장을 예상할 수 있다.
나노와이어/나노피라미드의 성장을 플럭스비(flux ratio)를 통해 조절할 수 있다. 나노피라미드는 예를 들어 높은 V족 플럭스가 사용되는 경우 권장된다.
성장되는 나노와이어를, 그의 너비 또는 직경이 나노미터 치수이고 그의 길이가 전형적으로 수백 ㎚ 내지 수 ㎛의 범위의 본질적으로 1-차원인 형태라고 할 수 있다. 이상적으로 상기 나노와이어 직경은 500 ㎚를 초과하지 않는다. 이상적으로 상기 나노와이어 직경은 50 내지 500 ㎚이나; 상기 직경은 수 ㎛를 초과할 수 있다(마이크로와이어라 칭한다).
따라서 본 발명에서 성장된 나노와이어는 250 ㎚ 내지 수 ㎛, 예를 들어 5 ㎛ 이하의 길이일 수 있다. 바람직하게 상기 나노와이어는 길이가 1 ㎛ 이상이다. 다수의 나노와이어를 성장시키는 경우, 이들 나노와이어가 모두 상기 치수 요건을 충족시키는 것이 바람직하다. 이상적으로, 기판상에서 성장된 나노와이어의 90% 이상은 길이가 1 ㎛ 이상일 것이다. 바람직하게 실질적으로 모든 상기 나노와이어는 길이가 1 ㎛ 이상일 것이다.
나노피라미드는 높이가 250 ㎚ 내지 1 ㎛, 예를 들어 높이가 400 내지 800 ㎚, 예를 들어 약 500 ㎚일 수 있다.
더욱이, 상기 성장된 나노와이어 또는 나노피라미드는 동일한 치수, 예를 들어 서로 10% 이내의 치수를 갖는 것이 바람직할 것이다. 따라서, 기판상의 나노와이어 또는 나노피라미드의 90% 이상(바람직하게는 실질적으로 모든)은 바람직하게는 동일한 직경 및/또는 동일한 길이(즉 서로의 직경/길이의 10% 이내)를 가질 것이다. 따라서, 필수적으로 숙련가는 치수에 관하여 실질적으로 동일한 나노와이어 또는 나노피라미드 및 균질성을 추구한다.
상기 나노와이어 또는 나노피라미드의 길이는 종종 성장 공정이 실행되는 시간의 길이에 의해 조절된다. 보다 긴 공정은 전형적으로 (훨씬)더 긴 나노와이어를 도출한다.
상기 나노와이어 또는 나노피라미드는 전형적으로 육각형 횡단면 모양을 갖는다. 상기 나노와이어는 25 ㎚ 내지 수 ㎛의 횡단면 직경(즉 그의 두께)을 가질 수 있다. 상기에 나타낸 바와 같이, 상기 직경은 이상적으로는 상기 나노와이어의 대부분을 통해 일정하다. 나노와이어 직경을 하기에 추가로 기재하는 바와 같이 상기 기판 온도의 조작 및 상기 나노와이어를 제조하는데 사용되는 원자들의 비에 의해 조절할 수 있다.
더욱이, 상기 나노와이어 또는 나노피라미드의 길이 및 직경은 이들이 형성되는 온도에 의해 영향을 받을 수 있다. 보다 고온은 높은 종횡비(즉 보다 긴 및/또는 보다 얇은 나노와이어)를 조장한다. 숙련가는 목적하는 치수의 나노와이어 또는 나노피라미드를 설계하기 위해 성장 공정을 조작할 수 있다.
본 발명의 나노와이어 또는 나노피라미드를 하나 이상의 III-V 화합물로부터 형성시킨다. III족 옵션은 B, Al, Ga, In 및 Tl이다. 여기에서 바람직한 옵션은 Ga, Al 및 In이다.
V족 옵션은 N, P, As, Sb이다. 모두 바람직하다.
물론 III족으로부터의 하나 초과의 원소 및/또는 V족으로부터의 하나 초과의 원소를 사용하는 것이 가능하다. 나노와이어 또는 나노피라미드 제조에 바람직한 화합물은 AlAs, GaSb, GaP, GaN, AlN, AlGaN, AlGaInN, GaAs, InP, InN, InGaAs, InSb, InAs, 또는 AlGaAs이다. N과 함께 Al, Ga 및 In을 기본으로 하는 화합물이 하나의 옵션이다. GaN, AlGaN, AlInGaN 또는 AlN의 사용이 매우 바람직하다.
상기 나노와이어 또는 나노피라미드는 Ga, Al, In 및 N(하기에 논의되는 바와 같은 임의의 도핑 원자와 함께)으로 이루어지는 것이 가장 바람직하다.
2원 물질의 사용이 가능하지만, 여기에서는 V족 음이온과 함께 2개의 III족 양이온이 존재하는 3원 나노와이어 또는 나노피라미드, 예를 들어 AlGaN의 사용이 바람직하다. 따라서 상기 3원 화합물은 화학식 XYZ(여기에서 X는 III족 원소이고, Y는 X와 상이한 III족이고, Z는 V족 원소이다)를 가질 수 있다. 상기 XYZ에서 X 대 Y 몰비는 바람직하게는 0.1 내지 0.9이다, 즉 상기 화학식은 바람직하게는 XxY1-xZ이고, 이때 아래첨자 x는 0.1 내지 0.9이다.
4원 시스템도 또한 사용될 수 있으며 이를 화학식 AxB1-xCyD1-y(여기에서 A 및 B는 III족 원소이고 C 및 D는 V족 원소이다)로 나타낼 수 있다. 다시 아래첨자 x 및 y는 전형적으로 0.1 내지 0.9이다. 다른 옵션들은 숙련가에게 명백할 것이다.
도핑
본 발명의 나노와이어 또는 나노피라미드는 예를 들어 LED에 상기의 사용이 가능하도록 p-n 또는 p-i-n 접합을 함유할 수 있다. 따라서 본 발명의 NW 또는 나노피라미드에 p-형 반도체와 n-형 반도체 영역 사이의 도핑되지 않은 고유의 반도체 영역을 임의로 제공한다.
따라서, 상기 나노와이어 또는 나노피라미드를 도핑시키는 것은 필수적이다. 도핑은 전형적으로 예를 들어 MBE 또는 MOVPE 성장 동안 상기 나노와이어에 불순물 이온을 도입시킴을 수반한다. 상기 도핑 수준을 약 1015/㎤ 내지 1020/㎤로 조절할 수 있다. 상기 나노와이어 또는 나노피라미드는 경우에 따라 p-형 도핑되거나 n-형 도핑될 수 있다. 도핑된 반도체는 외인성 반도체이다.
상기 n(p)-형 반도체는 고유의 반도체를 공여체(수용체) 불순물로 도핑시킴으로써 정공(전자) 농도보다 큰 전자(정공) 농도를 갖는다. III-V 화합물에 적합한 공여체(수용체)는 Te, Sn(Be, Mg 및 Zn)일 수 있다. Si는 성장하는 표면의 배향 및 성장 조건에 따라, Si가 주어지는 부위에 따라 공여체이거나 수용체인 양쪽성일 수 있다. 도판트를 상기 성장 공정 중에 도입시키거나 상기 나노와이어 또는 나노피라미드의 형성 후에 이들의 이온 주입법에 의해 도입시킬 수 있다.
보다 높은 운반체 주입 효율이 LED의 보다 높은 외부 양자 효율(EQE)을 획득하기 위해 요구된다. 그러나, AlGaN 합금 중 Al 함량의 증가와 함께 Mg 수용체의 이온화 에너지의 증가는 보다 높은 Al 함량을 갖는 AlGaN 합금 중에서 보다 높은 정공 농도를 획득하는 것을 어렵게 한다. 보다 높은 정공 주입 효율(특히 높은 Al 함량으로 이루어지는 클래드/장벽층에서)을 획득하기 위해서, 발명자들은 개별적으로 또는 함께 사용될 수 있는 다수의 전략을 고안하였다.
따라서 상기 도핑 공정에서 극복해야 할 문제들이 존재한다. 본 발명의 나노와이어 또는 나노피라미드는 Al을 포함하는 것이 바람직하다. Al의 사용은, 높은 Al 함량이 높은 밴드갭을 도출하여 나노와이어 또는 나노피라미드의 활성층으로부터 UV-C LED의 방출을 가능하게 하고/하거나 상기 도핑된 클래드/장벽층에서 방출된 빛의 흡수를 피할 수 있게 하므로 유리하다. 상기 밴드갭이 높은 경우, UV 광은 상기 나노와이어 또는 나노피라미드의 상기 부분에 의해 덜 흡수되는 듯하다. 따라서 나노와이어 또는 나노피라미드 중의 AlN 또는 AlGaN의 사용이 바람직하다.
그러나, 높은 전기 전도도(높은 정공 농도)를 성취하기 위한 AlGaN 또는 AlN의 p-형 도핑은 Mg 또는 Be 수용체의 이온화 에너지가 AlGaN 합금 중 증가하는 Al 함량에 따라 증가하므로 도전이다. 본 발명자들은 보다 높은 평균 Al 함량을 갖는 AlGaN 합금에서 전기 전도도를 최대화하는(즉 정공 농도를 최대화하는) 다양한 해법을 제안한다.
상기 나노와이어 또는 나노피라미드가 AlN 또는 AlGaN을 포함하는 경우, p-형 도판트를 도입시킴으로써 높은 전기 전도도를 성취하는 것은 도전이다. 한 가지 해법은 단기 초격자(SPSL)에 의존한다. 상기 방법에서, 우리는 보다 높은 Al 조성을 갖는 균질한 AlGaN 층 대신에 상이한 Al 함량을 갖는 교번층들로 이루어지는 초격자 구조를 성장시킨다. 예를 들어, 35% Al 함량을 갖는 클래드층을, 예를 들어 교번하는 AlxGa1-xN:Mg/AlyGa1-yN:Mg(이때 x=0.30/y=0.40)로 이루어지는 1.8 내지 2.0 ㎚ 두께의 SPSL로 대체할 수 있었다. 보다 낮은 Al 조성을 갖는 층 중의 수용체의 낮은 이온화 에너지는 상기 클래드층에서의 장벽 높이에 대한 훼손 없이 개선된 정공 주입 효율을 도출시킨다. 이러한 효과는 계면에서 분극계에 의해 추가로 증대된다. 보다 양호한 정공 주입을 위해서 상기 SPSL에 이어서 고도로 p-도핑된 GaN:Mg층이 있을 수 있다.
보다 일반적으로, 발명자들은 p형 도핑된 Al x Ga 1-x N/Al y Ga 1-y N 단기 초격자(즉 Al x Ga 1-x N 및 Al y Ga 1-y N의 교번하는 박층)를 p형 도핑된 Al z Ga 1-z N 합금(이때 x < z < y) 대신에 상기 나노와이어 또는 나노피라미드 구조(이때 Al 몰분율 x는 y 미만이다)에 도입시킬 것을 제안한다. x는 0만큼 낮을 수 있고(즉 GaN) y는 1만큼 높을 수 있는 것(즉 AlN)으로 인식된다. 상기 초격자 주기는 바람직하게는 5 ㎚ 이하, 예를 들어 2 ㎚이어야 하며, 이 경우에 상기 초격자는 단일 Al z Ga 1-z N 합금(이때 z는 x 및 y의 층 두께 가중 평균이다)으로서, 그러나 보다 낮은 Al 함량 Al x Ga 1-x N 층에 대한 보다 높은 p-형 도핑 효율로 인해 상기 Al z Ga 1-z N 합금의 경우보다 높은 전기 전도도로 작용할 것이다.
p-형 도핑된 초격자를 포함하는 상기 나노와이어 또는 나노피라미드에서, 상기 p-형 도판트는 알칼리 토금속, 예를들어 Mg 또는 Be인 것이 바람직하다.
Al 함유 나노와이어/나노피라미드의 도핑 문제를 해결하기 위한 추가의 옵션은 유사한 원리를 따른다. 낮은 Al 함량 또는 Al이 없는 얇은 AlGaN층을 함유하는 초격자 대신에, 상기 나노와이어 또는 나노피라미드내 AlGaN의 성장 방향으로 Al 함량(몰분율)의 구배를 함유하는 나노구조물을 설계할 수 있다. 따라서, 상기 나노와이어 또는 나노피라미드가 성장함에 따라, 상기 Al 함량은 감소/증가하고 이어서 다시 증가/감소하여 상기 나노와이어 또는 나노피라미드내에 Al 함량 구배가 생성된다.
이를 분극 도핑이라 칭할 수 있다. 한 가지 방법에서, 상기 층들을 GaN에서 AlN으로 또는 AlN에서 GaN으로 등급화한다. GaN에서 AlN으로 및 AlN에서 GaN으로 등급화된 영역은 각각 n-형 및 p-형 전도를 유도할 수 있다. 이는 그의 이웃하는 다이폴들에 비해 상이한 크기를 갖는 다이폴들의 존재에 기인하여 발생할 수 있다. 상기 GaN에서 AlN으로 및 AlN에서 GaN으로 등급화된 영역을 각각 n-형 도판트 및 p-형 도판트로 추가로 도핑시킬 수 있다.
바람직한 실시태양에서, p-형 도핑이 도판트로서 Be를 사용하는 AlGaN 나노와이어에 사용된다.
따라서, 한 가지 옵션은 GaN 나노와이어/나노피라미드로 출발하여 Al을 증가시키고 Ga 함량을 점차적으로 감소시켜, 아마도 100 ㎚의 성장 두께에 걸쳐 AlN을 형성시키는 것이다. 상기 등급화된 영역은 결정면, 극성 및 상기 Al 함량이 상기 등급화된 영역에서 각각 감소하거나 증가하는지의 여부에 따라, p- 또는 n-형 영역으로서 작용할 수 있다. 이어서, 반대되는 공정을 수행하여 GaN을 한번 더 생성시켜 n- 또는 p-형 영역(앞서 제조된 것과 반대되는)을 생성시킨다. 이들 등급화된 영역을 각각 n-형 도판트, 예를 들어 Si 및 p-형 도판트, 예를 들어 Mg 또는 Be로 추가로 도핑시켜 높은 전하 운반체 밀도를 갖는 n- 또는 p-형 영역을 획득할 수 있다. 상기 결정면 및 극성은 당해 분야에 공지된 바와 같이 나노와이어/나노피라미드의 유형에 의해 좌우된다.
따라서 또 다른 태양에 비추어, 본 발명의 나노와이어 또는 나노피라미드는 Al, Ga 및 N 원자를 포함하며, 여기에서 상기 나노와이어 또는 나노피라미드의 성장 중 Al의 농도를 변화시켜 상기 나노와이어 또는 나노피라미드내에 Al 농도 구배를 생성시킨다.
세 번째 실시태양에서, Al 함유 나노와이어 또는 나노피라미드에서의 도핑 문제를 터널 접합을 사용하여 다룬다. 터널 접합은 2개의 전기 전도성 물질사이의 장벽, 예를 들어 박층이다. 본 발명과 관련하여, 상기 장벽은 반도체 장치의 중앙에서 옴 전기 접촉으로서 기능한다.
한 가지 방법에서, 얇은 전자 차단층을 활성 영역 바로 다음에 삽입하고, 이어서 상기 활성층에 사용되는 Al 함량보다 더 높은 Al 함량을 갖는 p-형 도핑된 AlGaN 클래드층을 삽입한다. 상기 p-형 도핑된 클래드층에 이어서 고도로 p-형 도핑된 클래드층 및 매우 얇은 터널 접합층이 있고, 이어서 n-형 도핑된 AlGaN층이 있다. 상기 터널 접합층은, 전자들이 p-AlGaN 중의 원자가 밴드로부터 n-AlGaN 중의 전도 밴드까지 터널링하여 상기 p-AlGaN층내에 주입되는 정공을 생성시키도록 선택된다.
보다 일반적으로, 상기 나노와이어 또는 나노피라미드가 Al층, 예를 들어 매우 얇은 Al층에 의해 분리된 2개의 도핑된 GaN 영역(하나의 p- 및 하나의 n-도핑된 영역)을 포함하는 것이 바람직하다. 상기 Al층은 수 ㎚ 두께, 예를 들어 1 내지 10 ㎚의 두께일 수도 있다. 고도로 도핑된 InGaN 층을 포함하는 터널 접합부로서 작용할 수 있는 다른 임의의 물질이 존재함을 인식한다.
도핑된 GaN층을 상기 Al층상에서 성장시킬 수 있음은 특히 놀라운 것이다.
따라서 하나의 실시태양에서, 본 발명은 Al층에 의해 분리된 p-형 도핑된 (Al)GaN 영역 및 n-형 도핑된 (Al)GaN 영역을 갖는 나노와이어 또는 나노피라미드를 제공한다.
본 발명의 나노와이어 또는 나노피라미드를 방사상으로 또는 축방향으로 이종 구조 형태를 갖도록 성장시킬 수 있다. 예를 들어 축방향 이종구조 나노와이어 또는 나노피라미드의 경우, p-n 접합을 먼저 p-형 도핑된 코어를 성장시킴으로써 축방향으로 형성시키고, 이어서 계속해서 n-도핑된 코어로 형성시킨다(또는 이와 역으로). 방사성 이종구조 나노와이어 또는 나노피라미드의 경우, p-n 접합을 먼저 p-형 도핑된 나노와이어 또는 나노피라미드 코어를 성장시킴으로써 방사상으로 형성시키고, 이어서 n-형 도핑된 반전도성 쉘(코어 쉘 나노와이어)을 성장시킨다(또는 이와 역으로). 고유의 쉘을 p-i-n 나노와이어에 대해 도핑된 영역들 사이에 위치시킬 수 있다. 상기 NW 또는 나노피라미드를 축방향으로 또는 방사상으로 성장시키고 이어서 제1 섹션 및 제2 섹션으로부터 형성시킨다. 상기 두 섹션을 상이하게 도핑시켜 p-n 접합 또는 p-i-n 접합을 생성시킨다. 상기 NW 또는 나노피라미드의 제1 또는 제2 섹션은 p-형 도핑된 또는 n-형 도핑된 섹션이다.
본 발명의 나노와이어 또는 나노피라미드는 바람직하게는 에피택셜하게 성장한다. 이들은 공유, 이온 또는 준 반데르발스 결합을 통해 하부의 기판에 부착된다. 상응하게, 기판의 접합부 및 나노와이어의 베이스에서, 결정 평면이 상기 나노와이어내에서 에피택셜하게 형성된다. 이들은 겹겹이, 동일한 결정학적 방향으로 형성되고, 따라서 상기 나노와이어의 에피택셜 성장을 허용한다. 바람직하게 상기 나노와이어 또는 나노피라미드는 수직으로 성장한다. 여기에서 수직으로란 용어는 상기 나노와이어 또는 나노피라미드가 지지체에 직각을 이루어 성장함을 암시하는데 사용된다. 실험 과학에서 상기 성장 각도는 정확하게 90°는 아닐 수 있으며 상기 수직으로란 용어는 상기 나노와이어 또는 나노피라미드가 수직/직각의 약 10° 이내, 예를 들어 5°이내에 있음을 의미함을 알 것이다. 공유, 이온 또는 준 반데르발스 결합을 통한 에피택셜 성장으로 인해, 상기 나노와이어 또는 나노피라미드와 기판간에 긴밀한 접촉이 있을 것으로 예상된다. 상기 전기 접촉 성질을 증대시키기 위해서, 추가로 상기 기판을 도핑시켜 성장한 나노와이어 또는 나노피라미드의 주요 운반체들을 정합시킬 수 있다.
나노와이어 또는 나노피라미드는 고온에서 기판에 대한 물리적 및 화학적 결합을 수반하여 에피택셜하게 성장하기 때문에, 기부 접촉은 바람직하게는 옴 접촉이다.
상기 기판은 다수의 나노와이어 또는 나노피라미드를 포함함을 알 것이다. 바람직하게 상기 나노와이어 또는 나노피라미드는 서로에 대해서 대략 평행하게 성장한다. 따라서 90% 이상, 예를 들어 95% 이상, 바람직하게는 실질적으로 모든 나노와이어 또는 나노피라미드가 상기 기판의 동일 평면으로부터 동일한 방향으로 성장하는 것이 바람직하다.
에피택셜 성장이 발생할 수 있는 기판내에 다수의 평면이 존재함을 알 것이다. 실질적으로 모든 나노와이어 또는 나노피라미드가 동일한 평면으로부터 성장하는 것이 바람직하다. 상기 평면이 기판 표면에 평행한 것이 바람직하다. 이상적으로 상기 성장된 나노와이어 또는 나노피라미드는 실질적으로 평행하다. 바람직하게, 상기 나노와이어 또는 나노피라미드는 상기 기판에 대해 실질적으로 직각으로 성장한다.
본 발명의 나노와이어는 바람직하게는 입방정계 결정 구조를 갖는 나노와이어 또는 나노피라미드의 경우 [111] 방향으로 및 육방정계 결정 구조를 갖는 나노와이어 또는 나노피라미드의 경우 [0001] 방향으로 성장해야 한다. 상기 성장하는 나노와이어 또는 나노피라미드의 결정 구조가 입방정계인 경우, 상기 나노와이어 또는 나노피라미드와 그라파이트 기판간의 (111) 계면은 축 성장이 일어나는 평면을 나타낸다. 상기 나노와이어 또는 나노피라미드가 육방정계 결정 구조를 갖는 경우, 상기 나노와이어 또는 나노피라미드와 그라파이트 기판간의 (0001) 계면은 축 성장이 일어나는 평면을 나타낸다. 평면 (111) 및 (0001)은 모두 상기 나노와이어의 동일한(육각형) 평면을 나타내며, 상기 평면의 명명법은 상기 성장하는 나노와이어의 결정 구조에 따라 변할 뿐이다.
상기 나노와이어 또는 나노피라미드는 바람직하게는 MBE 또는 MOVPE에 의해 성장된다. 상기 MBE 방법의 경우, 상기 기판에 각 반응물, 예를 들어 바람직하게는 동시에 공급되는 III족 원소 및 V족 원소의 분자선이 제공된다. 상기 그라파이트 기판상에서 상기 나노와이어 또는 나노피라미드의 핵형성 및 성장의 보다 고도의 조절은 이동-증대된 에피택시(MEE)의 사용에 의한 MBE 또는 원자층 MBE(ALMBE)(여기에서 예를 들어 III 및 V족 원소가 교번하여 공급될 수 있다)에 의해 성취될 수 있다.
바람직한 기법은 고체-소스 MBE이며, 여기에서 매우 순수한 원소, 예를 들어 갈륨 및 비소가, 서서히 증발하거나(예를 들어 갈륨) 승화하기(예를 들어 비소) 시작할 때까지 별도의 분출 셀에서 가열된다. 이어서 상기 기상 원소들은 상기 기판상에서 응축하며, 여기에서 이들은 서로 반응할 수 있다. 갈륨 및 비소의 예에서, 단일-결정 GaAs가 형성된다. "빔"이란 용어의 사용은 증발된 원자(예를 들어 갈륨) 또는 분자(예를 들어 As4 또는 As2)가 상기 기판에 도달할 때까지 서로 또는 진공 챔버 기체와 반응하지 않음을 의미한다.
MBE는 초고 진공하에서 발생하며, 이때 배경 압력은 전형적으로 대략 10-10 내지 10-9 토르이다. 나노구조물은 전형적으로는 서서히, 예를 들어 시간당 수 ㎛ 이하, 예를 들어 약 10 ㎛의 속도로 성장한다. 이는 나노와이어 또는 나노피라미드가 에피택셜하에 성장하고 구조 성능을 극대화할 수 있게 한다.
상기 MOVPE 방법에서, 상기 기판을 반응기에서 유지시키며 여기에서 상기 기판에 바람직하게는 동시에 공급되는 운반체 기체 및 각 반응물의 유기금속 기체, 예를 들어 III족 원소를 함유하는 유기금속 전구체 및 V족 원소를 함유하는 유기금속 전구체가 제공된다. 전형적인 운반체 기체는 수소, 질소 또는 이 둘의 혼합물이다. 상기 그라파이트 기판상에서 상기 나노와이어 또는 나노피라미드의 핵형성 및 성장의 보다 고도의 조절은 펄스화된 층 성장 기법(이때 예를 들어 III 및 V족 원소가 교번하여 공급될 수 있다)을 사용함으로써 상기 MOVPE 기법에 의해 성취될 수 있다.
나노와이어 또는 나노피라미드의 선택 영역 성장
본 발명의 나노와이어 또는 나노피라미드를 예를 들어 III-나이트라이드 나노와이어의 경우, 선택 영역 성장(SAG) 방법에 의해 성장시킬 수 있다. 성장 챔버 내부에서, 상기 그라파이트 기판 온도를 문제의 상기 나노와이어 또는 나노피라미드의 성장에 적합한 온도로 설정할 수 있다. 상기 성장 온도는 300 내지 1000 ℃의 범위일 수 있다. 상기 사용되는 온도는 그러나 상기 나노와이어 중의 물질의 성질에 특유하다. GaN의 경우, 바람직한 온도는 700 내지 950 ℃, 예를 들어 800 내지 900 ℃, 예를 들어 810 ℃이다. AlGaN의 경우, 상기 범위는 약간 더 높다, 예를 들어 800 내지 980 ℃, 예를 들어 830 내지 950 ℃, 예를 들어 850 ℃이다.
따라서, 상기 나노와이어 또는 나노피라미드는 상기 나노와이어 내에 상이한 III-V족 반도체, 예를 들어 GaN 스템으로 출발한 다음 AlGaN 성분 또는 AlGaInN 성분 등을 포함할 수 있음을 알 것이다.
나노와이어 성장을 Ga 분출 셀, 질소 플라스마 셀, 및 도판트 셀의 셔터를 동시에 개방하여, 도핑된 GaN 나노와이어 또는 나노피라미드(이에 의해 스템으로서 지칭됨)의 성장을 개시시킴으로써 개시시킬 수 있다. 상기 GaN 스템의 길이를 10 ㎚ 내지 수백 나노미터로 유지시킬 수 있다. 후속으로, 필요한 경우 상기 기판 온도를 증가시키고, 상기 Al 셔터를 개방하여 AlGaN 나노와이어 또는 나노피라미드의 성장을 개시시킬 수 있다. 상기 GaN 스템의 성장 없이 그라파이트층상에서 AlGaN 나노와이어 또는 나노피라미드의 성장을 개시시킬 수 있다. n- 및 p-도핑된 나노와이어 또는 나노피라미드를 상기 나노와이어 또는 나노피라미드 성장 중에 n-도판트 셀 및 p-도판트 셀의 셔터를 각각 개방시킴으로써 수득할 수 있다. 예를 들어: 나노와이어 또는 나노피라미드의 n-도핑의 경우 Si 도판트 셀, 및 나노와이어 또는 나노피라미드의 p-도핑의 경우 Mg 도판트 셀.
상기 분출 셀의 온도를 사용하여 성장속도를 조절할 수 있다. 통상적인 평면(층상 조립법) 성장 동안 측정되는 바와 같은 편리한 성장속도는 시간당 0.05 내지 2 ㎛, 예를 들어 시간당 0.1 ㎛이다. Al/Ga의 비를, 상기 분출 셀의 온도를 변화시킴으로써 변화시킬 수 있다.
상기 분자선의 압력을 또한 상기 성장하는 나노와이어 또는 나노피라미드의 성질에 따라 조절할 수 있다. 빔 등가 압력에 적합한 수준은 1x10-7 내지 1x10-4 토르이다.
반응물들(예를 들어 III족 원자 및 V족 분자)간의 빔 플럭스비는 변할 수 있으며, 바람직한 플럭스비는 다른 성장 매개변수 및 성장하는 나노와이어 또는 나노피라미드의 성질에 따라 변한다. 나이트라이드의 경우에, 나노와이어 또는 나노피라미드는 항상 질소 풍부 조건하에서 성장한다.
본 발명의 하나의 실시태양은 예를 들어 상기 나노와이어 또는 나노피라미드 핵형성 및 나노와이어 또는 나노피라미드 성장을 별도로 최적화시키기 위해 다단계, 예를 들어 2 단계의 성장 과정을 사용하는 것이다.
MOVPE의 현저한 이점은 상기 나노와이어 또는 나노피라미드를 훨씬 더 빠른 성장속도로 성장시킬 수 있다는 것이다. 상기 방법은 방사상 이종구조 나노와이어 또는 나노피라미드 및 마이크로와이어, 예를 들어 고유의 AlN/Al(In)GaN 다중 양자 우물(MQW), AlGaN 전자 차단층(EBL), 및 p-도핑된 (Al)GaN 쉘로 이루어지는 쉘을 갖는 n-도핑된 GaN 코어의 성장에 유리하다. 상기 방법은 또한 예를 들어 보다 낮은 V/III 몰비 및 보다 높은 기판 온도에 대해서 변형된 성장 매개변수를 갖는 연속적인 성장 모드 또는 펄스화된 성장 기법과 같은 기법을 사용하여 축방향 이종구조 나노와이어 또는 나노피라미드의 성장을 허용한다.
보다 상세하게, 상기 반응기를 샘플 배치 후 흡기하고 N2로 퍼징시켜 상기 반응기 중의 산소 및 물을 제거해야 한다. 이는 상기 성장 온도에서 그래핀에 대한 임의의 손상을 피하고 산소 및 물과 상기 전구체와의 불필요한 반응을 피하기 위한 것이다. 전체 압력을 50 내지 400 토르로 설정한다. 상기 반응기를 N2로 퍼징시킨 후에, 상기 기판을 약 1200 ℃의 기판 온도에서 H2 분위기하에 열 세척한다. 이어서 상기 기판 온도를 문제의 나노와이어 또는 나노피라미드의 성장에 적합한 온도로 설정할 수 있다. 상기 성장 온도는 700 내지 1200 ℃의 범위일 수 있다. 그러나, 상기 사용된 온도는 상기 나노와이어 중의 물질의 성질에 특유하다. GaN의 경우, 바람직한 온도는 800 내지 1150 ℃, 예를 들어 900 내지 1100 ℃, 예를 들어 1100 ℃이다. AlGaN의 경우 상기 범위는 약간 더 높다, 예를 들어 900 내지 1250 ℃, 예를 들어 1050 내지 1250 ℃, 예를 들어 1250 ℃이다.
상기 나노와이어 또는 나노피라미드 성장을 위한 유기금속 전구체는 Ga의 경우 트라이메틸갈륨(TMGa) 또는 트라이에틸갈륨(TEGa), Al의 경우 트라이메틸알루미늄(TMAl) 또는 트라이에틸알루미늄(TEAl), 및 In의 경우 트라이메틸인듐(TMIn) 또는 트라이에틸인듐(TEIn)일 수 있다. 도판트용 전구체는 규소의 경우 SiH4 및 Mg의 경우 비스(사이클로펜타다이에닐)마그네슘(Cp2Mg) 또는 비스(메틸사이클로펜타다이에닐)마그네슘((MeCp)2Mg)일 수 있다. TMGa, TMAl 및 TMIn의 유량을 5 내지 100 sccm으로 유지시킬 수 있다. NH3 유량을 5 내지 150 sccm으로 변화시킬 수 있다.
특히, 단순한 증기-고체 성장의 사용이 나노와이어 또는 나노피라미드 성장을 가능하게 할 수 있다. 따라서, MBE와 관련하여, 임의의 촉매 없이 기판에의 반응물, 예를 들어 In 및 N의 단순한 적용으로 나노와이어를 형성시킬 수 있다. 따라서 이는 그라파이트 기판상에 상술한 원소들로부터 형성된 반도체 나노와이어 또는 나노피라미드의 직접적인 성장을 제공하는 본 발명의 추가의 태양을 형성한다. 따라서 직접적인이란 용어는 성장을 가능하게 하는 촉매 필름의 부재를 의미한다.
나노와이어 또는 나노피라미드의 촉매-보조 성장
본 발명의 나노와이어 또는 나노피라미드를 또한 촉매의 존재하에서 성장시킬 수 있다. 촉매를 상기 정공들에 도입시켜 나노와이어 또는 나노피라미드 성장을 위한 핵형성 부위를 제공할 수 있다. 상기 촉매는 소위 자기-촉매화된 나노와이어 또는 나노피라미드를 구성하는 원소들 중 하나이거나, 또는 상기 나노와이어를 구성하는 원소들 중 임의의 원소와 상이한 것일 수 있다.
촉매-보조 성장의 경우 상기 촉매는 Au 또는 Ag이거나 상기 촉매는 상기 나노와이어 또는 나노피라미드 성장에 사용되는 그룹으로부터의 금속(예를 들어 III족 금속), 특히 상기 실제 나노와이어 또는 나노피라미드를 구성하는 금속 원소들 중 하나(자기-촉매화)일 수 있다. 따라서 III-V 나노와이어 또는 나노피라미드의 성장을 위한 촉매로서 III족으로부터의 또 다른 원소를 사용하는 것, 예를 들어 Ga-V족 나노와이어 또는 나노피라미드용 촉매로서 Ga 등을 사용하는 것이 가능하다. 바람직하게 상기 촉매는 Au이거나 상기 성장은 자기-촉매화된다(즉 Ga-V족 나노와이어 또는 나노피라미드의 경우 Ga 등). 상기 촉매를 상기 나노와이어 또는 나노피라미드의 성장을 위한 핵형성 부위로서 작용하도록 시드층/마스킹층을 관통하여 패턴화된 정공들 중의 기판상에 침착시킬 수 있다. 이상적으로는, 이를 상기 시드층 또는 마스킹층 중에 정공을 에칭시킨 후에 상기 층들상에 형성된 촉매 물질의 박막을 제공함으로써 성취할 수 있다. 상기 촉매 필름이, 온도가 상기 NW 또는 나노피라미드 성장 온도로 증가함에 따라 용융되는 경우, 상기 촉매는 상기 기판상에 나노미터 크기의 입자-같은 소적들을 형성시키고 이들 소적은 나노와이어 또는 나노피라미드가 성장할 수 있는 점들을 형성한다.
이를, 상기 촉매가 액체이고, 상기 분자선이 증기이고 상기 나노와이어 또는 나노피라미드가 고체 성분을 제공하므로 증기-액체-고체 성장(VLS)이라 칭한다. 일부의 경우에 상기 촉매 입자는 또한 소위 증기-고체-고체 성장(VSS) 기전에 의해 상기 나노와이어 또는 나노피라미드 성장 동안 고체일 수 있다. 상기 나노와이어 또는 나노피라미드가 성장함에 따라(VLS 방법에 의해), 상기 액체(예를 들어 금) 소적이 상기 나노와이어의 상부상에 머무른다. 상기 소적은 성장 후 상기 나노와이어 또는 나노피라미드의 상부에 남아있으며 따라서 상부 전극 접촉에 중요한 역할을 할 수 있다.
상기에 나타낸 바와 같이, 자기-촉매화된 나노와이어 또는 나노피라미드를 제조하는 것이 또한 가능하다. 자기-촉매화된이란 상기 나노와이어 또는 나노피라미드의 성분들 중 하나가 그의 성장을 위한 촉매로서 작용함을 의미한다.
예를 들어, Ga 층을 시드/마스킹층에 적용하고, 용융시켜 Ga 함유 나노와이어 또는 나노피라미드의 성장을 위한 핵형성 부위로서 작용하는 소적을 형성시킬 수 있다. 다시, Ga 금속 부분은 상기 나노와이어의 상부에 위치한 상태로 놓일 수 있다.
보다 상세히, Ga/In 플럭스를 기판 가열시 표면상에 Ga/In 소적의 형성을 개시시키기 위한 기간 동안 상기 기판 표면에 적용할 수 있다. 이어서 상기 기판 온도를 문제의 나노와이어 또는 나노피라미드의 성장에 적합한 온도로 설정할 수 있다. 상기 성장 온도는 300 내지 700 ℃의 범위일 수 있다. 그러나, 상기 사용된 온도는 상기 나노와이어 중의 물질, 상기 촉매 물질 및 상기 기판 물질의 성질에 특유하다. GaAs의 경우, 바람직한 온도는 540 내지 630 ℃, 예를 들어 590 내지 630 ℃, 예를 들어 610 ℃이다. InAs의 경우 상기 범위는 더 낮다, 예를 들어 420 내지 540 ℃, 예를 들어 430 내지 540 ℃, 예를 들어 450 ℃이다.
나노와이어 성장을, 일단 촉매 필름이 침착되고 용융되었으면, Ga 분출 셀 및 대이온 분출 셀의 셔터를 동시에 개방하여 개시시킬 수 있다.
상기 분출 셀의 온도를 사용하여 성장속도를 조절할 수 있다. 통상적인 평면(층상 조립법) 성장 동안 측정되는 바와 같은 편리한 성장속도는 시간당 0.05 내지 2 ㎛, 예를 들어 시간당 0.1 ㎛이다.
상기 분자선의 압력을 또한 상기 성장하는 나노와이어 또는 나노피라미드의 성질에 따라 조절할 수 있다. 빔 등가 압력에 적합한 수준은 1x10-7 내지 1x10-5 토르이다.
반응물들(예를 들어 III족 원자 및 V족 분자)간의 빔 플럭스비는 변할 수 있으며, 바람직한 플럭스비는 다른 성장 매개변수 및 성장하는 나노와이어 또는 나노피라미드의 성질에 따라 변한다.
상기 반응물들간의 빔 플럭스비는 상기 나노와이어의 결정 구조에 영향을 미칠 수 있는 것으로 밝혀졌다. 예를 들어, 촉매로서 Au를 사용하는 경우, 540 ℃의 성장 온도, 시간당 0.6 ㎛의 평면(층상 조립법) 성장속도에 등가인 Ga 플럭스, 및 As4에 대한 9x10-6 토르의 빔 등가 압력(BEP)을 갖는 GaAs 나노와이어 또는 나노피라미드의 성장은 우르츠광 결정 구조를 생성시킨다. 이와 상반되게, 동일한 성장 온도에서, 그러나 시간당 0.9 ㎛의 평면 성장속도에 등가인 Ga 플럭스 및 As4에 대한 9x10-6 토르의 BEP를 갖는 GaAs 나노와이어 또는 나노피라미드의 성장은 아연 블렌데 결정 구조를 생성시킨다.
나노와이어 직경을 일부의 경우에 상기 성장 매개변수를 변화시킴으로써 변화시킬 수 있다. 예를 들어, 축방향 나노와이어 또는 나노피라미드 성장속도가 As4 플럭스에 의해 결정되는 조건하에서 자기-촉매화된 GaAs 나노와이어 또는 나노피라미드의 성장시, 상기 나노와이어 또는 나노피라미드 직경을 상기 Ga:As4 플럭스비의 증가/감소에 의해 증가/감소시킬 수 있다. 따라서 숙련가는 상기 나노와이어 또는 나노피라미드를 다수의 방식으로 조작할 수 있다. 더욱이, 상기 직경을 또한 상기 나노와이어 또는 나노피라미드 코어 둘레에 쉘을 성장시켜 코어-쉘 형태를 생성시킴으로써 변화시킬 수 있다.
따라서 본 발명의 실시태양은 예를 들어 상기 나노와이어 또는 나노피라미드 핵형성 및 나노와이어 또는 나노피라미드 성장을 별도로 최적화시키기 위해 다단계, 예를 들어 2 단계의 성장 과정을 사용하는 것이다.
더욱이, 상기 정공의 크기를, 각 정공에 오직 하나의 나노와이어 또는 나노피라미드만이 성장하게 할 수 있도록 조절할 수 있다. 따라서, 마스크 중의 정공당 단지 하나의 나노와이어 또는 나노피라미드만이 성장하는 것이 바람직하다. 최종적으로, 상기 정공은 상기 정공내에서 형성되는 촉매의 소적이 나노와이어 또는 나노피라미드 성장을 허용하기에 충분히 큰 크기로 만들어질 수 있다. 이렇게 하여, 심지어 Au 촉매화를 사용하는 경우에조차, 나노와이어 또는 나노피라미드의 규칙적인 배열이 성장될 수 있다.
상부 접촉
본 발명의 일부 장치를 생성시키기 위해서, 상기 나노와이어 또는 나노피라미드의 상부는 상부 접촉을 포함할 필요가 있다.
하나의 바람직한 실시태양에서, 상부 접촉은 또 다른 그라파이트층을 사용하여 형성된다. 본 발명은 상기 형성된 나노와이어 또는 나노피라미드의 상부에 그라파이트층을 놓아 상부 접촉을 생성시킴을 수반한다. 상기 그라파이트 상부 접촉층은 상기 기판층과 실질적으로 평행한 것이 바람직하다. 상기 그라파이트층의 면적이 상기 기판의 면적과 동일할 필요는 없음을 또한 알 것이다. 기판과 나노와이어 또는 나노피라미드의 배열과의 상부 접촉을 형성하기 위해서 다수의 그라파이트층이 요구될 수도 있다.
상기 사용된 그라파이트층은 상기에 기판과 관련하여 상세히 기재된 바와 동일할 수 있다. 상기 상부 접촉은 그라파이트이며, 보다 특히 그래핀이다. 상기 그래핀 기판은 10층 이하, 바람직하게는 5층 이하(이를 소수-층 그래핀이라 칭한다)의 그래핀 또는 그의 유도체를 함유해야 한다. 특히 바람직하게, 상기 기판은 그래핀의 1-원자-두께 평면 시트이다.
그라파이트의 결정성 또는 "박편" 형태는 함께 적층된(즉 10개 시트 초과) 다수의 그래핀 시트로 이루어진다. 상기 상부 접촉은 20 ㎚ 이하의 두께인 것이 바람직하다. 훨씬 더 바람직하게, 상기 그라파이트 상부 접촉은 5 ㎚ 이하의 두께일 수 있다.
그래핀을 반도체 나노와이어 또는 나노피라미드에 직접 접촉시키는 경우, 상기 그래핀은 대개 접촉 접합에 장벽을 생성시킴으로써 전류 흐름을 방해하는 쇼트키 접촉을 형성한다. 상기 문제로 인해, 반도체상에 침착된 그래핀에 대한 연구는 주로 그래핀/반도체 쇼트키 접합의 사용으로 국한되었다.
상기 형성된 나노와이어 또는 나노피라미드에의 상기 상부 접촉의 적용은 임의의 편리한 방법에 의해 성취될 수 있다. 앞서 그라파이트층의 기판 운반체로의 이동에 대해 언급한 바와 유사한 방법을 사용할 수 있다. 키시 그라파이트, 고도로 정렬된 열분해 그라파이트(HOPG) 또는 CVD로부터 상기 그라파이트층을 기계적 또는 화학적 방법에 의해 박리시킬 수 있다. 이어서 이들을 에칭 용액, 예를 들어 HF 또는 산 용액으로 옮겨 Cu(Ni, Pt 등)(특히 CVD 성장된 그라파이트층의 경우) 및 상기 박리 공정으로부터의 임의의 오염물질을 제거할 수 있다. 상기 에칭 용액을 다른 용액, 예를 들어 탈이온수로 추가로 교환하여 상기 그라파이트층을 세척할 수 있다. 이어서 상기 그라파이트층을 상부 접촉으로서 상기 형성된 나노와이어 또는 나노피라미드상으로 쉽게 이동시킬 수 있다. 다시 e-빔 레지스트 또는 포토레지스트를 사용하여 상기 박리 및 이동 공정 동안 상기 얇은 그라파이트층을 지지할 수 있으며, 이들은 침착후 쉽게 제거될 수 있다.
상기 그라파이트층을 에칭 및 세정후, 상기 나노와이어 또는 나노피라미드 배열의 상부로 이동시키기 전에 완전히 건조시키는 것이 바람직하다. 그라파이트층과 나노와이어 또는 나노피라미드간의 접촉을 증대시키기 위해서 순한 압력 및 열을 상기 "건조" 이동 동안 적용시킬 수 있다.
한편으로, 상기 그라파이트층을 용액(예를 들어 탈이온수)과 함께, 상기 나노와이어 또는 나노피라미드 배열의 상부상에 이동시킬 수 있다. 상기 용액이 건조됨에 따라, 상기 그라파이트층은 자연적으로 하부의 나노와이어 또는 나노피라미드와 밀접한 접촉을 형성한다. 이러한 "습식" 이동 방법에서, 상기 건조 공정 중 상기 용액의 표면 장력은 상기 나노와이어 또는 나노피라미드 배열을 구부리거나 녹아웃시킬 수도 있다. 이를 방지하기 위해서, 상기 습식 방법이 사용되는 경우, 보다 강건한 나노와이어 또는 나노피라미드를 사용하는 것이 바람직하다. >80 ㎚의 직경을 갖는 나노와이어가 적합할 수 있다. 또한 상기 건조 공정 동안 표면 장력에 의해 야기되는 임의의 손상을 피하기 위해서 임계-점 건조 기법을 사용할 수도 있다. 이를 방지하기 위한 또 다른 방법은 나노와이어 또는 나노피라미드간의 보결 물질로서 지지 및 전기절연 물질을 사용하는 것이다.
나노와이어 또는 나노피라미드 배열상에 수적이 존재하고 이를 제거하기 위한 시도가 예를 들어 질소 블로우를 수반하는 경우, 상기 물방울은 증발에 의해 보다 작아질 것이나, 상기 방울은 항상 표면 장력으로 인해 구형 형태를 유지하고자 할 것이다. 이는 상기 수적 둘레 또는 내부의 나노구조를 손상시키거나 파괴할 수 있다.
임계점 건조는 이 문제를 우회한다. 온도 및 압력을 증가시킴으로써, 액체와 기체 사이의 상 경계를 제거하고 물을 쉽게 제거할 수 있다.
또한 상기 그라파이트 상부 접촉의 도핑을 이용할 수 있다. 상기 그라파이트 상부 접촉의 주요 운반체를 도핑에 의해 정공 또는 전자로서 조절할 수 있다. 상기 그라파이트 상부 접촉 및 반전도성 나노와이어 또는 나노피라미드에 동일한 도핑 유형을 갖는 것이 바람직하다.
따라서, 상부 그라파이트층 및 기판을 모두 도핑시킬 수 있음을 알 것이다. 일부 실시태양에서, 상기 기판 및/또는 그라파이트층을 유기 또는 무기 분자, 예를 들어 금속 클로라이드(FeCl3, AuCl3 또는 GaCl3), NO2, HNO3, 방향족 분자 또는 화학 용액, 예를 들어 암모니아의 흡착을 수반하는 화학적 방법에 의해 도핑시킨다.
기판 및/또는 그라파이트층의 표면을 또한 그의 성장 동안 치환성 도핑 방법에 의해 B, N, S 또는 Si와 같은 도판트의 혼입으로 도핑시킬 수 있다.
응용
반도체 나노와이어 또는 나노피라미드는 광범위한 유용성을 갖는다. 상기 나노와이어 또는 나노피라미드는 반도체이며 따라서 반도체 기술이 유용한 임의의 분야에 응용을 제공할 것으로 예상할 수 있다. 상기 나노와이어 또는 나노피라미드는 주로 집적 나노전자공학 및 나노-광전자공학 응용에 유용하다.
그의 배치가 이상적인 장치는 태양 전지, LED 또는 광검출기일 수 있다. 한 가지 가능한 장치는 2개의 단자로서 2개의 그래핀층 사이에 샌드위치된 나노와이어 또는 나노피라미드 태양 전지이다.
상기와 같은 태양 전지는 동시에 효율적이고, 저렴하며 가요성일 가능성을 갖는다. 이는 빠르게 전개되고 있는 분야이며 이들 귀중한 물질에 대한 추가의 응용이 다음 수년내에 발견될 것이다. 동일한 개념을 사용하여 다른 광-전자 장치, 예를 들어 발광 다이오드(LED), 도파관 및 레이저를 또한 제작할 수 있다.
본 발명의 장치에 전극을 제공하여 전하가 상기 장치내로 통과되게 할 수 있음을 알 것이다.
이제 본 발명을 하기의 비제한적인 실시예 및 도면과 관련하여 추가로 논의할 것이다.
도 1a는 본 명세서에 청구된 바와 같은 조성물의 제조를 위한 흐름도를 도시한다. 그래핀층(1)은 지지체(2)상에서 지지된다. 얇은 시드층(3)이 상기 그래핀층상에서 증발된다. 첫 번째 실시태양에서, 상기 시드층은 산화되어 산화된 시드층(4)을 형성시키고 정공(5)이 상기 산화된 시드층을 관통하여 하부 그라파이트 기판까지 패턴화된다. 이어서 나노와이어가 상기 정공에서 성장된다.
또 다른 공정에서, 금속 옥사이드 또는 나이트라이드층(6)이, 정공(5)이 시드 및 마스킹층 모두를 관통하여 패턴화되기 전에, 상기 시드층(3)상에 침착된다. 이어서 나노와이어가 상기 정공에서 성장된다.
도 1b는 그래핀 기판(1)이 호일 또는 필름의 형태로 금속 촉매층(10)상에서 성장되는 흐름도를 도시한다. 이어서 시드층(3)이 상기 그래핀에 적용된다. 상기 시드층은 층(4)로 산화될 수 있고/있거나 또한 마스킹층(6)이 적용될 수 있다. 이어서 상기 그래핀층(1)이 금속 촉매층(10)으로부터 제거되고 전기화학적 탈층 방법(여기에서 산, 하이드록사이드, 카보네이트 또는 클로라이드 용액을 기본으로 하는 수성 전해질이 사용된다)에 의해 새로운 기판(11)으로 이동된다. 이어서 패턴화 전에 추가의 마스킹층(6')이 침착될 기회가 존재한다.
도 2a는 Al 옥사이드 및 실리카로부터 형성된 2개의 마스킹층과 Al 시드층을 관통하여 정공이 패턴화되는 그라파이트 기판의 개략도를 도시한다. 도 2b는 MBE를 사용하여 상기 생성된 기판상에서 성장된 코어-쉘 유형 GaAs 나노와이어를 도시한다. 도 2c는 MBE를 사용하여 상기 생성된 기판상에서 성장된 GaN 나노막대를 도시한다. 도 2d는 MOCVD를 사용하여 상기 생성된 기판상에서 성장된 GaN 마이크로-피라미드를 도시한다.
도 3a는 실리카로 산화된 Si 시드층 및 그 위에 침착된 실리카 마스크를 갖는 그라파이트 기판의 개략도를 도시한다. 도 3b는 MBE를 사용하여 상기 생성된 기판상에서 성장된 GaAs 나노와이어를 도시한다.
도 4: MOVPE에 의해 패턴화된 단층 또는 이중층 그래핀상에서 성장된 GaN 나노피라미드의 (a) 저배율 및 (b) 고배율의 기울어진 시야의 SEM 상들.

Claims (24)

  1. 지지체상에 임의로 지지된 그라파이트 기판;
    임의의 지지체상에 대향된, 상기 기판의 상부에 직접 침착된 50 ㎚ 이하의 두께를 갖는 시드층; 및
    상기 시드층의 상부에 직접 있는 옥사이드 또는 나이트라이드 마스킹층
    을 포함하는 조성물로서,
    다수의 정공이 상기 시드층 및 상기 마스킹층을 관통하여 상기 그라파이트 기판까지 존재하고;
    다수의 나노와이어 또는 나노피라미드가 상기 기판으로부터 상기 정공 중에서 성장하고, 상기 나노와이어 또는 나노피라미드는 하나 이상의 반전도성 III-V족 화합물을 포함하는, 조성물.
  2. 제 1 항에 있어서,
    시드층이 금속층 또는 산화되거나 질화된 금속의 층인 조성물.
  3. 제 1 항 또는 제 2 항에 있어서,
    기판이 그래핀인 조성물.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 기판으로부터 에피택셜하게 성장하는 조성물.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    기판이 두께가 20 ㎚ 이하인 조성물.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    시드층이 제1(3d) 전이 시리즈(Sc-Zn), B, Al, Si, Ge, Sb, Ta, W, 또는 Nb로부터의 금속층 또는 그의 산화된 층인 조성물.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    마스킹층이 금속 옥사이드 또는 금속 나이트라이드를 포함하는 조성물.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    마스킹층이 Al2O3, TiO2, SiO2, AlN, BN 또는 Si3N4를 포함하는 조성물.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    지지체가 반도체 기판, 투명 유리, AlN 또는 규소 카바이드를 포함하는 조성물.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    지지체가, 상부에 SiO2, Si3N4와 같은 옥사이드 또는 나이트라이드층이 있거나 상기 층이 없는 표면에 직각으로 [111], [110], 또는 [100]의 결정 배향을 갖는 결정성 Si 또는 GaAs를 포함하는 반도체 기판; 또는 융합된 실리카 또는 융합된 알루미나의 투명한 유리를 포함하는 조성물.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 도핑된 조성물.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 코어-쉘 나노와이어 또는 나노피라미드 또는 방사상으로 이종구조의 나노와이어 또는 나노피라미드인 조성물.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드가 축방향으로 이종구조의 나노와이어 또는 나노피라미드인 조성물.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    그라파이트 상부 접촉층이 나노와이어 또는 나노피라미드의 상부상에 존재하는 조성물.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    마스킹층이 2개 이상의 상이한 층, 예를 들어 옥사이드층 및 나이트라이드층을 포함하는 조성물.
  16. (I) 지지체상에 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
    (II) 상기 시드층을 산화시키거나 질화시켜 산화되거나 질화된 시드층을 형성시키고; 임의로
    (III) 상기 산화되거나 질화된 시드층상에 마스킹층을 침착시키고;
    (IV) 상기 그라파이트 기판을 상이한 지지체로 임의로 이동시키고;
    (V) 상기 산화되거나 질화된 시드층 및 상기 마스킹층(존재하는 경우) 중에 다수의 정공을 도입시키고, 상기 정공은 상기 기판까지 침투하며;
    (VI) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
    을 포함하는 방법.
  17. (I) 지지체상에 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
    (II) 상기 시드층상에 옥사이드 또는 나이트라이드 마스킹층을 침착시키고;
    (III) 상기 시드층 및 상기 마스킹층 중에 상기 기판까지 침투하는 다수의 정공을 도입시키고;
    (IV) 상기 그라파이트 기판을 상이한 지지체로 임의로 이동시키고;
    (V) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
    을 포함하는 방법.
  18. (I) 금속 촉매층, 예를 들어 Pt상에 CVD 성장된 단층 또는 다층 그래핀으로 구성된 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
    (II) 상기 시드층을 산화시키거나 질화시켜 산화되거나 질화된 시드층을 형성시키고; 임의로
    (III) 상기 산화되거나 질화된 시드층상에 마스킹층을 침착시키고;
    (IV) 상기 마스킹층(존재하는 경우) 또는 상기 산화되거나 질화된 시드층상에 중합체층을 침착시키고, 상기 중합체 층은 상기 그라파이트 기판의 또 다른 지지체로의 이동을 위한 스캐폴드로서 작용할 수 있으며;
    (V) 상기 그라파이트 기판을 상기 금속 촉매층으로부터 지지체로 이동시키고;
    (VI) 상기 중합체층을 임의로 제거하고, 상기 존재하는 상부층의 상부에 추가의 옥사이드 또는 나이트라이드 마스킹층을 임의로 침착시키고;
    (VII) 존재하는 모든 층을 관통하여 상기 기판까지 침투하는 다수의 정공을 도입시키고;
    (VIII) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
    을 포함하는 방법.
  19. (I) 금속 촉매층, 예를 들어 Pt상에 CVD 성장된 단층 또는 다층 그래핀으로 구성된 그라파이트 기판을 제공하고 상기 기판상에 50 ㎚ 이하의 두께를 갖는 시드층을 침착시키고;
    (II) 상기 시드층상에 마스킹층을 침착시키고;
    (III) 상기 마스킹층상에 중합체층을 침착시키고, 상기 중합체 층은 상기 그라파이트 기판의 또 다른 지지체로의 이동을 위한 스캐폴드로서 작용할 수 있으며;
    (IV) 상기 그라파이트 기판을 상기 금속 촉매층으로부터 지지체로 이동시키고;
    (V) 상기 중합체층을 임의로 제거하고, 상기 존재하는 상부층의 상부에 추가의 옥사이드 또는 나이트라이드 마스킹층을 임의로 침착시키고;
    (VI) 존재하는 모든 층을 관통하여 상기 기판까지 침투하는 다수의 정공을 도입시키고;
    (VII) 바람직하게는 분자선 에피택시 또는 유기금속 기상 에피택시를 통해, 상기 정공 중에서 다수의 반전도성 III-V족 나노와이어 또는 나노피라미드를 성장시킴
    을 포함하는 방법.
  20. 제 18 항 또는 제 19 항에 있어서,
    그래핀 이동을, 산, 하이드록사이드, 카보네이트 또는 클로라이드 용액을 포함하는 수성 전해질을 사용하는 전기화학적 탈층 방법에 의해 수행하는 방법.
  21. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    나노와이어 또는 나노피라미드를 촉매의 존재 또는 부재하에서 성장시키는 방법.
  22. 전술한 방법에 의해 수득된 생성물.
  23. 제 1 항 내지 제 15 항 중 어느 한 항에 청구된 바와 같은 조성물을 포함하는 장치, 예를 들어 전자 장치, 예를 들어 태양 전지 또는 LED.
  24. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    그라파이트 기판의 표면이, 나노와이어 또는 나노피라미드의 에피택셜 성장을 증대시키기 위해 다수의 정공 중에서 화학적으로/물리적으로 변형된 조성물.
KR1020187004148A 2015-07-13 2016-07-13 그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드 KR102564288B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1512230.2 2015-07-13
GBGB1512230.2A GB201512230D0 (en) 2015-07-13 2015-07-13 Nanowires
GB1600150.5 2016-01-05
GBGB1600150.5A GB201600150D0 (en) 2016-01-05 2016-01-05 Nanomaterials
PCT/EP2016/066696 WO2017009395A1 (en) 2015-07-13 2016-07-13 Nanowires or nanopyramids grown on graphitic substrate

Publications (2)

Publication Number Publication Date
KR20180053640A true KR20180053640A (ko) 2018-05-23
KR102564288B1 KR102564288B1 (ko) 2023-08-04

Family

ID=56409620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187004148A KR102564288B1 (ko) 2015-07-13 2016-07-13 그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드

Country Status (12)

Country Link
US (2) US10347791B2 (ko)
EP (1) EP3323153B1 (ko)
JP (1) JP6959915B2 (ko)
KR (1) KR102564288B1 (ko)
CN (1) CN108352424B (ko)
AU (1) AU2016292850B2 (ko)
BR (1) BR112018000612A2 (ko)
CA (1) CA2992156A1 (ko)
EA (1) EA201890168A1 (ko)
ES (1) ES2821019T3 (ko)
TW (1) TWI711187B (ko)
WO (1) WO2017009395A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017021380A1 (en) * 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
FR3048817B1 (fr) * 2016-03-11 2018-06-15 Valeo Comfort And Driving Assistance Ecran et afficheur tete haute comprenant un tel ecran
KR102587958B1 (ko) * 2017-02-03 2023-10-11 삼성전자주식회사 메타 광학 소자 및 그 제조 방법
GB201701829D0 (en) 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6947386B2 (ja) * 2017-06-29 2021-10-13 学校法人 名城大学 半導体発光素子および半導体発光素子の製造方法
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
US10750619B2 (en) 2017-12-21 2020-08-18 Industrial Technology Research Institute Metallization structure and manufacturing method thereof
TWI667694B (zh) * 2017-12-21 2019-08-01 財團法人工業技術研究院 金屬化結構及其製造方法
EP3575447A1 (fr) * 2018-05-28 2019-12-04 The Swatch Group Research and Development Ltd Procede de fabrication d'un decor metallique sur un cadran et cadran obtenu selon ce procede
CN109801835A (zh) * 2018-12-14 2019-05-24 华南理工大学 一种低温下生长GaAs纳米线的方法
MY188501A (en) * 2018-12-26 2021-12-16 Mimos Berhad Method of forming graphene bump structure
US11799035B2 (en) * 2019-04-12 2023-10-24 The Research Foundation For The State University Of New York Gate all-around field effect transistors including quantum-based features
CN110690312A (zh) * 2019-10-31 2020-01-14 华南理工大学 生长在石墨烯基板上GaN纳米柱阵列的无损伤转移工艺获得柔性紫外探测器及方法
WO2021176518A1 (ja) * 2020-03-02 2021-09-10 株式会社 東芝 透明電極および透明電極の製造方法、ならびに透明電極を具備した光電変換素子
JP7487780B2 (ja) 2020-08-17 2024-05-21 株式会社村田製作所 半導体センサ
CN113061860B (zh) * 2021-03-23 2022-04-15 徐州工程学院 一种镁纳米线薄膜及其制备方法和应用
CN115369379B (zh) * 2021-05-18 2024-05-03 中国科学院半导体研究所 GaN纳米线的制备方法和GaN纳米线
CN113471327B (zh) * 2021-06-22 2022-08-02 中国科学院重庆绿色智能技术研究院 基于双栅压调控的高增益石墨烯光电探测器及其制备方法
WO2023074156A1 (ja) * 2021-10-29 2023-05-04 ソニーグループ株式会社 波動制御媒質、メタマテリアル、電磁波制御部材、センサ、電磁波導波路、演算素子、送受信装置、受発光装置、エネルギー吸収材、黒体材、消光材、エネルギー変換材、電波レンズ、光学レンズ、カラーフィルタ、周波数選択フィルタ、電磁波反射材、ビーム位相制御装置、エレクトロスピニング装置、波動制御媒質の製造装置及び波動制御媒質の製造方法
WO2023234793A1 (en) * 2022-06-02 2023-12-07 Qatar Foundation For Education, Science And Community Development Solar cell and method of making the same
CN115724689B (zh) * 2022-11-21 2023-05-26 景德镇陶瓷大学 一种碳化硅晶须涂层表面改性堇青石蜂窝陶瓷的低温原位合成方法及其制得的产品
CN115616041B (zh) * 2022-12-15 2023-06-16 太原理工大学 一种基于GaN基QDs薄膜的气体传感器及其制备方法
EP4389944A1 (en) * 2022-12-23 2024-06-26 ETH Zurich Electrochemical method for producing a nano- or micro-sheet element using an electrolyte membrane

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258631A (ja) * 2010-06-07 2011-12-22 Panasonic Corp 発光ダイオード素子およびその製造方法
KR20120036131A (ko) * 2010-10-07 2012-04-17 서울대학교산학협력단 발광소자 및 그 제조방법

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
JP3631157B2 (ja) 2001-03-21 2005-03-23 日本電信電話株式会社 紫外発光ダイオード
EP2273552A3 (en) 2001-03-30 2013-04-10 The Regents of the University of California Methods of fabricating nanstructures and nanowires and devices fabricated therefrom
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US6786341B2 (en) * 2002-07-09 2004-09-07 Harold K. Stinnett Article dispensing apparatus
CA2522358A1 (en) 2003-04-04 2004-10-14 Startskottet 22286 Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
WO2005095076A1 (en) 2004-03-30 2005-10-13 Solaicx, Inc. Method and apparatus for cutting ultra thin silicon wafers
US7528002B2 (en) 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
KR100533645B1 (ko) 2004-09-13 2005-12-06 삼성전기주식회사 발광 효율을 개선한 발광 다이오드
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
US20070240757A1 (en) 2004-10-15 2007-10-18 The Trustees Of Boston College Solar cells using arrays of optical rectennas
KR101405353B1 (ko) 2004-12-09 2014-06-11 원드 매터리얼 엘엘씨 연료 전지용의 나노와이어 기반 막 전극 조립체
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP2410582B1 (en) 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
JP4425194B2 (ja) 2005-08-18 2010-03-03 株式会社神戸製鋼所 成膜方法
ATE528811T1 (de) 2005-11-21 2011-10-15 Nanosys Inc Nanodraht-strukturen mit kohlenstoff
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
NZ570678A (en) 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
JP2008130877A (ja) 2006-11-22 2008-06-05 Sharp Corp 窒化物半導体発光素子の製造方法
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
CN101687631A (zh) 2007-03-28 2010-03-31 昆南诺股份有限公司 纳米线电路结构
JP2009010012A (ja) 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 半導体発光素子、その製造方法及び発光装置
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
EP2200934A4 (en) 2007-10-26 2012-10-17 Qunano Ab GROWTH OF NANOWILS ON DISSIMILAR MATERIAL
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
US8129763B2 (en) 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
JP5386747B2 (ja) 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
KR101445877B1 (ko) 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
JP5453045B2 (ja) 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
US20110220171A1 (en) 2009-01-30 2011-09-15 Mathai Sagi V Photovoltaic Structure and Solar Cell and Method of Fabrication Employing Hidden Electrode
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
WO2010138506A1 (en) 2009-05-26 2010-12-02 Nanosys, Inc. Methods and systems for electric field deposition of nanowires and other devices
WO2010141348A1 (en) 2009-05-31 2010-12-09 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) * 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN102868498B (zh) 2009-06-18 2015-12-09 华为技术有限公司 码本生成方法、数据传输方法及装置
US8409366B2 (en) 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
CN102482076B (zh) 2009-08-03 2014-12-24 仁济大学校产学协力团 新型结构的碳纳米复合体及其制造方法
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
US10164135B2 (en) 2009-08-07 2018-12-25 Guardian Glass, LLC Electronic device including graphene-based layer(s), and/or method or making the same
US20110081500A1 (en) 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
WO2011048808A1 (ja) 2009-10-20 2011-04-28 パナソニック株式会社 発光ダイオード素子およびその製造方法
WO2011048809A1 (ja) 2009-10-21 2011-04-28 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
US9306099B2 (en) 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
JP4806475B2 (ja) 2009-12-04 2011-11-02 パナソニック株式会社 基板およびその製造方法
KR101234180B1 (ko) 2009-12-30 2013-02-18 그래핀스퀘어 주식회사 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
CN103118777B (zh) 2010-05-24 2016-06-29 希路瑞亚技术公司 纳米线催化剂
CN102742024B (zh) 2010-06-07 2015-02-18 松下电器产业株式会社 太阳能电池及其制造方法
SG186261A1 (en) 2010-06-18 2013-01-30 Glo Ab Nanowire led structure and method for manufacturing the same
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
EP2586062A4 (en) 2010-06-24 2015-06-03 Glo Ab SUBSTRATE WITH BUFFER LAYER FOR ALIGNED NANODRAHT GROWTH
JP5988974B2 (ja) 2010-08-07 2016-09-07 ティーピーケイ ホールディング カンパニー リミテッド 表面埋込添加物を有する素子構成要素および関連製造方法
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
US9478699B2 (en) 2010-08-26 2016-10-25 The Ohio State University Nanoscale emitters with polarization grading
KR20150098246A (ko) 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
FR2975532B1 (fr) 2011-05-18 2013-05-10 Commissariat Energie Atomique Connexion electrique en serie de nanofils emetteurs de lumiere
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
CN103260627A (zh) 2010-11-12 2013-08-21 真蒂奥姆有限公司 去纤维蛋白多核苷酸用于预防和/或治疗移植物抗宿主病(gvhd)
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP6139511B2 (ja) 2011-05-06 2017-05-31 ザ・リサーチ・ファウンデーション・フォー・ザ・ステイト・ユニヴァーシティ・オブ・ニューヨーク 磁性グラフェン様ナノ粒子あるいは黒鉛ナノまたは微小粒子、およびそれらの生産および使用方法
US9564579B2 (en) 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
WO2013052541A2 (en) 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
EP2785458A2 (en) 2011-11-29 2014-10-08 Siluria Technologies, Inc. Nanowire catalysts and methods for their use and preparation
KR20130069035A (ko) 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
JP5795527B2 (ja) 2011-12-20 2015-10-14 日本電信電話株式会社 ナノワイヤの作製方法
GB201200355D0 (en) 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
US9653286B2 (en) 2012-02-14 2017-05-16 Hexagem Ab Gallium nitride nanowire based electronics
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
US20140014171A1 (en) 2012-06-15 2014-01-16 Purdue Research Foundation High optical transparent two-dimensional electronic conducting system and process for generating same
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
US9401452B2 (en) 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP2922891A1 (en) 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
CN103903973B (zh) * 2014-03-05 2017-03-29 复旦大学 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
KR102198694B1 (ko) 2014-07-11 2021-01-06 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
US9577176B1 (en) 2015-06-18 2017-02-21 Raytheon Bbn Technologies Corp. Josephson junction readout for graphene-based single photon detector
EP3453050B1 (en) 2016-05-04 2022-06-15 Nanosys, Inc. Light emitting device containing different color leds and method of making an array of such light emitting devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258631A (ja) * 2010-06-07 2011-12-22 Panasonic Corp 発光ダイオード素子およびその製造方法
KR20120036131A (ko) * 2010-10-07 2012-04-17 서울대학교산학협력단 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
EP3323153B1 (en) 2020-09-02
AU2016292850B2 (en) 2019-05-16
JP6959915B2 (ja) 2021-11-05
TWI711187B (zh) 2020-11-21
CN108352424B (zh) 2022-02-01
CN108352424A (zh) 2018-07-31
WO2017009395A1 (en) 2017-01-19
US20180204976A1 (en) 2018-07-19
KR102564288B1 (ko) 2023-08-04
AU2016292850A1 (en) 2018-02-22
BR112018000612A2 (pt) 2018-09-18
EA201890168A1 (ru) 2018-08-31
ES2821019T3 (es) 2021-04-23
US10347791B2 (en) 2019-07-09
EP3323153A1 (en) 2018-05-23
JP2018523631A (ja) 2018-08-23
TW201717425A (zh) 2017-05-16
US20200105965A1 (en) 2020-04-02
US11264536B2 (en) 2022-03-01
CA2992156A1 (en) 2017-01-16

Similar Documents

Publication Publication Date Title
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
US10243104B2 (en) Nanowire device having graphene top and bottom electrodes and method of making such a device
KR20180055803A (ko) 나노와이어/나노피라미드 형상 발광 다이오드 및 광검출기
US20220262978A1 (en) Nanowire device
TW202134169A (zh) 物質之組合

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant