JP4106397B2

JP4106397B2 - 光または放射線検出器の製造方法

Info

Publication number: JP4106397B2
Application number: JP2006249736A
Authority: JP
Inventors: 敏徳田; 保岡本
Original assignee: Shimadzu Corp; Institute of National Colleges of Technologies Japan
Current assignee: Shimadzu Corp; Institute of National Colleges of Technologies Japan
Priority date: 2006-09-14
Filing date: 2006-09-14
Publication date: 2008-06-25
Anticipated expiration: 2026-09-14
Also published as: US7736941B2; CN101517751A; WO2008032461A1; CN101517751B; JP2008071961A; US20100029037A1

Description

この発明は、医療分野，工業分野，さらには、原子力分野などに用いられる光または放射線検出器の製造方法に関する。

光または放射線検出器は、光または放射線の入射により電荷を生成する半導体と、その半導体を積層形成するために支持する支持基板とを備えている。放射線（例えばＸ線）検出器には、放射線（例えばＸ線）の入射により光を一旦生成して、その光から電荷を生成することで、放射線から電荷に間接的に変換して放射線を検出する「間接変換型」の検出器と、放射線の入射により電荷を生成することで、放射線から電荷に直接的に変換して放射線を検出する「直接変換型」の検出器とがある。「直接変換型」の検出器では、電荷を生成する半導体は放射線感応型の半導体である。

この放射線感応型の半導体として、物理蒸着法(Physical Vapor Deposition :PVD)によって形成されたＣｄＴｅ，ＺｎＴｅ，ＨｇＩ_２，ＰｂＩ_２，ＰｂＯ，ＢｉＩ_３，ＴｌＢｒ，Ｓｅ，Ｓｉ，ＧａＡｓ，ＩｎＰ等の膜が使用もしくは検討されている。例えば、ＣｄＴｅのような高感度材料の成膜方法としてスパッタリング・ＣＶＤ・昇華法・化学堆積法等が知られているが、これらの方法ではいずれも多結晶膜が得られる。多結晶膜の光または放射線に対する検出特性は、膜の結晶形態に大きく依存し、したがって膜の形成条件に大きく依存する。

ところで、物理蒸着法の中で「近接昇華法」と呼ばれる方法がある。この近接昇華法は、蒸着源であるソースと半導体を表面に形成させる対象物である支持基板とを近接させて、その支持基板の表面にソースの昇華物による半導体を形成する方法である。この近接昇華法ではソースが近接にあるので、比較的に容易に大面積の半導体を形成することができる。

しかし、これらの方法に代表される物理蒸着法によって形成される半導体膜では、ソースの表面層から初期に基板界面近傍に形成される膜は結晶性が悪い。特に、近接昇華法で形成されたＣｄＺｎＴｅ膜では、ソースの表面層から初期に基板に形成される膜は結晶性が悪く、検出特性を劣化させる原因となることを実験的に確認している。

そこで、蒸着源であるソースと基板の成膜面との間に遮蔽する手段を設けることで、初期に蒸着形成される膜をカットした後に、基板の表面に半導体膜を形成する手法がある（例えば、非特許文献１参照）。この手法によれば、初期状態ではソースに不純物が混ざっているので、その初期において遮蔽することで、初期に蒸着形成されるべき不良膜をカットする。したがって、それ以降に遮蔽を解除することで、解除後に形成される半導体膜は高品質なものとなり、検出特性を向上させることができる。
中井康雄著「薄膜の作製・評価とその応用技術ハンドブック」，フジテクノシステム，ｐ．２５０

このような遮蔽する手法によって、高品質な半導体を備えた光または放射線検出器を実現することができるが、上述した手法以外の手法においても、高品質な半導体を備えた光または放射線検出器を実現することが望まれる。

この発明は、このような事情に鑑みてなされたものであって、高品質な半導体を備えた検出器を実現することができる光または放射線検出器の製造方法を提供することを目的とする。

この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明の光または放射線検出器の製造方法は、光または放射線の入射により電荷を生成する多結晶の半導体膜と、その半導体膜を積層形成するために支持する支持基板とを備え、前記半導体膜の結晶粒が厚み方向に結晶粒界が存在しないように連続的に形成された光または放射線検出器を製造する製造方法であって、前記半導体膜を形成する際に、ダミー基板に所定厚みの半導体膜を蒸着によって形成した後に、そのダミー基板から前記支持基板に交換して、その支持基板に半導体膜を蒸着によって引き続き形成し、かつ、蒸着源と、前記支持基板またはダミー基板とを近接させて、その基板の表面に前記蒸着源の昇華物を堆積させる近接昇華法によって、前記支持基板に形成されるべき前記半導体膜または前記ダミー基板に形成されるべき前記半導体膜を形成することを特徴とするものである。

この発明の光または放射線検出器によれば、多結晶の半導体膜を形成する際に、ダミー基板に所定厚みの半導体膜を蒸着によって形成した後に、そのダミー基板から支持基板に交換して、その支持基板に半導体膜を蒸着によって引き続き形成する。ダミー基板に所定厚みの半導体膜を蒸着によって形成する際は初期状態なので、本来であれば形成される不良膜がダミー基板に形成される。その後に、交換された支持基板には初期状態でない半導体膜が形成されるので、従来よりも高品質な半導体を備えた検出器を実現することができる。また、このようにして製造された半導体膜は、半導体膜の結晶粒が厚み方向に結晶粒界が存在しないように連続的に形成されたものとなる。
この発明では、このような蒸着する手法の中でも、蒸着源と、支持基板またはダミー基板とを近接させて、その基板の表面に蒸着源の昇華物を堆積させる近接昇華法を採用している。すなわち、近接昇華法の場合には、支持基板またはダミー基板に半導体膜が形成される。この近接昇華法では蒸着源が近接にあるので、比較的に容易に大面積の半導体膜を形成することができる。

この発明に係る光または放射線検出器の製造方法によれば、多結晶の半導体膜を形成する際に、ダミー基板に所定厚みの半導体膜を蒸着によって形成した後に、そのダミー基板から支持基板に交換して、その支持基板に半導体膜を蒸着によって引き続き形成することで、従来よりも高品質な半導体を備えた検出器を実現することができる。また、このようにして製造された半導体膜は、半導体膜の結晶粒が厚み方向に結晶粒界が存在しないように連続的に形成されたものとなる。
さらに、蒸着源と、支持基板またはダミー基板とを近接させて、その基板の表面に蒸着源の昇華物を堆積させる近接昇華法を採用しており、近接昇華法の場合には、支持基板またはダミー基板に半導体膜が形成される。この近接昇華法では蒸着源が近接にあるので、比較的に容易に大面積の半導体膜を形成することができる。

以下、図面を参照してこの発明の実施例を説明する。
図１は、実施例に係る直接変換型のフラットパネル型Ｘ線検出器（以下、適宜「ＦＰＤ」と略記する）の概略断面図であり、図２は、フラットパネル型Ｘ線検出器（ＦＰＤ）のアクティブマトリックス基板の等価回路を示すブロック図である。本実施例では、放射線検出器としてフラットパネル型Ｘ線検出器（ＦＰＤ）を例に採って説明する。

本実施例に係るＦＰＤは、図１に示すように、検出器基板１０とアクティブマトリックス基板２０とを備えている。検出器基板１０は、導電性グラファイト基板１１と放射線感応型の半導体１３と２つのキャリア選択性の阻止層１２，１４とを備えている。アクティブマトリックス基板２０は、ガラス基板２１に電荷蓄積容量素子２２やＴＦＴ（薄膜電界効果トランジスタ）素子２３や画素電極２４などがパターン形成されて構成されている。検出器基板１０とアクティブマトリックス基板２０との間にはバンプ電極１５を介在させており、バンプ電極１５を介して各画素電極２４毎に画素電極２４がキャリア選択性の阻止層１４に接続されている。導電性グラファイト基板１１は、この発明における支持基板に相当し、放射線感応型の半導体１３は、この発明における半導体膜に相当し、アクティブマトリックス基板２０は、この発明におけるアクティブマトリックス基板に相当し、電荷蓄積容量素子２２は、この発明における電荷蓄積容量素子に相当し、ＴＦＴ素子２３は、この発明におけるスイッチング素子に相当する。

図１に示すように、検出器基板１０とアクティブマトリックス基板２０とを、バンプ電極１５を介して貼り合わせることで、アクティブマトリックス基板２０は入射側に半導体１３を積層形成する。

半導体１３は、放射線（実施例ではＸ線）の入射により電荷を生成する。導電性グラファイト基板１１は、半導体１３を積層形成するために支持し、バイアス電圧印加用の共通電極としての機能を有する。

電荷蓄積容量素子２２は、半導体１３によって生成された電荷を蓄積する。ＴＦＴ素子２３は、蓄積された電荷をスイッチングによって読み出す。ガラス基板２１の表面には、電荷蓄積容量素子２２やＴＦＴ素子２３や画素電極２４などがパターン形成され、電荷蓄積容量素子２２の各電極や、ゲート電極／ソース・ドレイン電極間に絶縁層２５が介在するように積層形成されている。電荷蓄積容量素子２２の入射側の電極は、画素電極２４であって、その一部がＴＦＴ素子２３のソース電極を形成している。すなわち、電荷蓄積容量素子２２の画素電極２４はＴＦＴ素子２３のソース電極に接続されている。また、ＴＦＴ素子２３のゲート電極は、ゲート線２６（図２を参照）に接続され、ＴＦＴ素子２３のドレイン電極はデータ線２７（図２を参照）に接続される。

図２に示すように、これらのゲート線２６およびデータ線２７のような電極配線、ＴＦＴ素子２３および電荷蓄積容量素子２２を２次元状マトリックス配列で設定する。すなわち、ゲート線２６は行毎に配設されているとともに、データ線２７は列毎に配設されており、各ゲート線２６と各データ線２７とは互いに直交する。これらの２次元状マトリックス配列に応じて画素を割り当てることで、放射線で検出された電荷情報を画素値として変換することができる。すなわち、電荷蓄積容量素子２２の画素電極２４ごとに画素を割り当てる。したがって、画素領域２８は全画素電極２４が形成され得る領域となる。ゲート線２６およびデータ線２７は、この発明における電極配線に相当する。

ガラス基板２１の表面には、上述した電荷蓄積容量素子２２やＴＦＴ素子２３などの他に、ゲートドライバ２９や電荷電圧変換型増幅器３０やマルチプレクサ３１が画素領域２８の周囲にパターン形成されている。なお、画素領域２８の周辺には、Ａ／Ｄ変換器３２も配設されており、アクティブマトリックス基板２０とは別基板で接続されている。なお、ゲートドライバ２９、電荷電圧変換型増幅器３０、マルチプレクサ３１、Ａ／Ｄ変換器３２の一部または全部を、アクティブマトリックス基板２０に内蔵してもよい。

ＦＰＤによってＸ線を検出する際には、バイアス供給電源（図示省略）からバイアス電圧をバイアス電圧印加用の共通電極であるグラファイト基板１１に印加する。バイアス電圧を印加した状態で、放射線（実施例ではＸ線）の入射に伴って放射線感応型の半導体１３で電荷を生成する。この生成された電荷を、バンプ電極１５を介して、収集電極でもある画素電極２４で一旦収集する。収集された電荷を各画素電極２４毎の放射線検出信号（実施例ではＸ線検出信号）として取り出す。

具体的には、画素電極２４で収集された電荷が電荷蓄積容量素子２２で一旦蓄積される。そして、ゲートドライバ２９からゲート線２６を介して読み出し信号を各ＴＦＴ素子２３のゲート電極に順に与える。読み出し信号を与えることで、読み出し信号が与えられたＴＦＴ素子２３がＯＦＦからＯＮに移行する。その移行したＴＦＴ素子２３のドレイン電極に接続されたデータ線２７がマルチプレクサ３１によって順に切り換え接続されるのにしたがって、電荷蓄積容量素子２２に蓄積された電荷を、ＴＦＴ素子２３からデータ線２７を介して読み出す。読み出された電荷を電荷電圧変換型増幅器３０で増幅して、マルチプレクサ３１によって各画素電極２４毎の放射線検出信号（実施例ではＸ線検出信号）としてＡ／Ｄ変換器３２に送り出してアナログ値からディジタル値に変換する。

例えば、ＦＰＤをＸ線透視撮影装置に備えた場合には、Ｘ線検出信号を後段の画像処理回路に送り込んで、画像処理を行って２次元Ｘ線透視画像等を出力する。２次元状マトリックス配列の各画素電極２４は、放射線画像（ここでは２次元Ｘ線透視画像）の各画素にそれぞれ対応している。放射線検出信号（実施例ではＸ線検出信号）を取り出すことで、放射線の２次元強度分布に応じた放射線画像（ここでは２次元Ｘ線透視画像）を作成することができる。つまり、本実施例に係るＦＰＤは、放射線（実施例ではＸ線）の２次元強度分布を検出することができる２次元アレイタイプの放射線検出器である。

なお、電荷は一対の電子−正孔からなる。半導体１３と電荷蓄積容量素子２２とは、バンプ電極１５を介して直列に接続された構造になっているので、例えばグラファイト基板１１に負のバイアス電圧（−Ｖｈ）を印加すると、半導体１３内で発生した電荷のうち、電子はバンプ電極１５側に、正孔はグラファイト基板１１側に移動する。その結果、電荷蓄積容量素子２２に電荷が蓄積される。一方で、感度に寄与しない漏れ電荷が半導体１３に注入され易くなっており、グラファイト基板１１に負のバイアス電圧を印加する場合には、グラファイト基板１１から半導体１３へ電子が注入され易くなって、アクティブマトリックス基板２０からバンプ電極１５を介して半導体１３へ正孔が注入され易くなっている。その結果、リーク電流が増加する。

そこで、電荷の注入によるリーク電流を低減させるために、本実施例では、図１に示すように、グラファイト基板１１と半導体１３との間にキャリア選択性の阻止層１２を形成するとともに、半導体１３とアクティブマトリックス基板２０との間にキャリア選択性の阻止層１４を形成している。グラファイト基板１１に負のバイアス電圧を印加する場合には、阻止層１２は、グラファイト基板１１からの電子の注入を阻止する電子阻止層として機能するとともに、阻止層１４は、アクティブマトリックス基板２０からの正孔の注入を阻止する正孔阻止層として機能する。

このように、キャリア選択性の阻止層１２，１４を設けることによりリーク電流を低減させることができる。ここで言うキャリア選択性とは半導体中の電荷移動媒体（キャリア）である電子と正孔とで、電荷移動作用への寄与率が著しく異なる性質を指す。

半導体１３とキャリア選択性の阻止層１２，１４との組み合わせ方としては、次のような態様が挙げられる。グラファイト基板１１に正のバイアス電圧を印加する場合には、阻止層１２に電子の寄与率が大きい材料を使用する。これによりグラファイト基板１１からの正孔の注入が阻止され、リーク電流を低減させることができる。阻止層１４には正孔の寄与率が大きい材料を使用する。これによりアクティブマトリックス基板２０からの電子の注入が阻止され、リーク電流を低減させることができる。

逆に、グラファイト基板１１に負のバイアス電圧を印加する場合には、阻止層１２に正孔の寄与率が大きい材料を使用する。上述したように、これによりグラファイト基板１１からの電子の注入が阻止され、リーク電流を低減させることができる。阻止層１４には電子の寄与率が大きい材料を使用する。上述したように、これによりアクティブマトリックス基板２０からの正孔の注入が阻止され、リーク電流を低減させることができる。

阻止層１２，１４に用いられる半導体のうち、電子の寄与が大きいものとして、ｎ型半導体であるＣｅＯ₂，ＣｄＳ，ＣｄＳｅ，ＺｎＳｅ，ＺｎＳのような多結晶半導体や、アルカリ金属やＡｓやＴｅをドープして正孔の寄与率を低下させたアモルファスＳｅ等のアモルファス体が挙げられる。

また、正孔の寄与が大きいものとして、ｐ型半導体であるＺｎＴｅのような多結晶半導体や、ハロゲンをドープして電子の寄与率を低下させたアモルファスＳｅ等のアモルファス体が挙げられる。

さらに、Ｓｂ₂Ｓ₃，ＣｄＴｅ，ＣｄＺｎＴｅ，ＰｂＩ₂ ，ＨｇＩ₂，ＴｌＢｒや、ノンドープのアモルファスＳｅまたはＳｅ化合物の場合、電子の寄与が大きいものと正孔の寄与が大きいもとの両方がある。これらの場合、成膜条件の調節で電子の寄与が大きいものでも、正孔の寄与が大きいものでも、選択形成することができる。

本実施例のように、グラファイト基板１１に負のバイアス電圧を印加する場合には、グラファイト基板１１からの電子の注入を阻止する電子阻止層として阻止層１２を機能させるために、正孔の寄与率が大きいＺｎＴｅで阻止層１２を形成するとともに、アクティブマトリックス基板２０からの正孔の注入を阻止する正孔阻止層として阻止層１４を機能させるために、電子の寄与が大きいＺｎＳで阻止層１４を形成する。

アクティブマトリックス基板２０は、図１、図２に示すように、上述した電荷蓄積容量素子２２やＴＦＴ素子２３や画素電極２４や絶縁層２５やゲート線２６やデータ線２７やゲートドライバ２９や電荷電圧変換型増幅器３０やマルチプレクサ３１をガラス基板２１にスクリーン印刷等でパターン形成する。バンプ電極１５をスクリーン印刷やスタッドバンプ工程により形成する。ガラス基板２１の厚さは、例えば０．５ｍｍ〜１．５ｍｍ程度である。

半導体１３の厚さは、通常、０．５ｍｍ〜１．５ｍｍ前後の厚膜（本実施例では約０．４ｍｍ）であり、面積は、例えば縦２０ｃｍ〜５０ｃｍ×横２０ｃｍ〜５０ｃｍ程度のものである。放射線感応型の半導体１３は、高純度アモルファスセレン（ａ−Ｓｅ），Ｎａ等のアルカリ金属やＣｌ等のハロゲンもしくはＡｓやＴｅをドープしたセレンおよびセレン化合物のアモルファス半導体，ＣｄＴｅ，ＣｄＺｎＴｅ，ＰｂＩ₂ ，ＨｇＩ₂ ，ＴｌＢｒ等の非セレン系多結晶半導体のうちのいずれかであるのが好ましい。特に、ＣｄＴｅ，ＺｎＴｅ，ＨｇＩ_２，ＰｂＩ_２，ＰｂＯ，ＢｉＩ_３，ＴｌＢｒ，Ｓｅ，Ｓｉ，ＧａＡｓ，ＩｎＰ、もしくはこれらを含む混合の結晶物（混晶）で半導体１３を形成するのが好ましい。

半導体１３として、ＣｄＴｅ，ＺｎＴｅ，ＨｇＩ_２，ＰｂＩ_２，ＰｂＯ，ＢｉＩ_３，ＴｌＢｒ，ＧａＡｓを用いたものは、高感度でノイズ耐性の大きな検出器を得ることができる。Ｓｅを用いたものは、均一で大面積の検出器を容易に得ることができる。Ｓｉ，ＩｎＰを用いたものは、高エネルギー分解能の検出器を得ることができる。なお、半導体１３としてＣｄＺｎＴｅを用いた場合には、ＣｄＺｎＴｅは、ＣｄＴｅ，ＺｎＴｅの混合の結晶物（混晶）であるので、高感度でノイズ耐性の大きな検出器を得ることができる。

グラファイト基板１１は、導電性を有するカーボンである。グラファイト基板１１はバイアス電圧印加用の共通電極の機能を有するので、グラファイト以外で共通電極を形成してもよい。ＡｌやＭｇＡｇなどの金属で共通電極を形成してもよいし、表面にＩＴＯ（透明電極）などの電極を成膜したアルミナ基板などの電極基板で共通電極を形成してもよい。ＡｌやＭｇＡｇなどの金属で共通電極を形成する場合には、共通電極の厚さは０．１μｍ程度の薄膜である。グラファイト基板１１や電極基板で共通電極を形成する場合には、共通電極の厚さは２ｍｍ程度の厚膜である。また、阻止層１２，１４の厚さは、約２００ｎｍ、抵抗率は１０^１１Ω・ｃｍ台である。

次に、ＦＰＤの製造方法について説明する。アクティブマトリックス基板２０側では、上述したように、電荷蓄積容量素子２２やＴＦＴ素子２３や画素電極２４や絶縁層２５やゲート線２６やデータ線２７やゲートドライバ２９や電荷電圧変換型増幅器３０やマルチプレクサ３１をガラス基板２１にスクリーン印刷等でパターン形成する。より具体的には、液晶表示用アクティブマトリックス基板と同様に、半導体薄膜製造技術や微細加工技術を用いてガラス基板２１の表面に電荷蓄積容量素子２２やＴＦＴ素子２３を形成し、画素電極２４との接続部分を除いて、その表面を絶縁層２５で被膜する。画素領域２８の周辺にあるゲートドライバ２９や電荷電圧変換型増幅器３０やマルチプレクサ３１のような周辺回路を、シリコン等の半導体集積回路で構成し、異方導電性フィルム（ＡＣＦ）などを介してゲート線２６やゲート線２７にそれぞれ接続する。

一方の検出器基板１０側では、以下のように形成する。グラファイト基板１１に阻止層１２を積層形成する。阻止層１４も含めて阻止層１２を形成するには、物理蒸着（ＰＶＤ）や化学析出法、電析法などを用いればよい。阻止層１２が形成されたグラファイト基板１１を、図３（ｂ）に示すようにグラファイト基板Ｇとする。このグラファイト基板Ｇに半導体１３を、図３（ｂ）に示すような近接昇華法によって形成する。図３に示す近接昇華法については詳しく後述する。半導体１３の形成後、表面を化学機械研磨(Chemical Mechanical Polishing :CMP)などの研磨等で平坦化処理する。そして、阻止層１４を形成する。

本実施例に係る近接昇華法について図３を参照して説明する。図３（ａ）に示すように、真空に脱気したチャンバＣＨ内にＣｄＺｎＴｅの蒸着源であるソースＳとダミー基板Ｄとを近接させて収容する。この場合の近接の距離は、形成される物質や成膜条件等で異なるが、２ｍｍ〜数ｍｍ程度の範囲である。また、ダミー基板Ｄは、交換される共通電極と同じ物質、同じサイズで形成されるのが好ましい。本実施例では共通電極はグラファイトであるので、グラファイトでダミー基板Ｄを形成する。

ランプ加熱によってソースＳを加熱するとソースＳの固体が昇華して気化する。気化物はダミー基板Ｄに付着して再度固化してダミー基板Ｄの表面に形成される。ダミー基板Ｄに所定厚みのＣｄＺｎＴｅを形成した後に、図３（ｂ）に示すように、そのダミー基板Ｄからグラファイト基板Ｇに交換して、そのグラファイト基板ＧにＣｄＺｎＴｅを引き続き形成する。

ダミー基板Ｄからグラファイト基板Ｇに交換する際に、チャンバＣＨ内の真空状態が保てなくなるが、ＣｄＺｎＴｅの形成には支障がない。なお、グラファイト基板もダミー基板とともに予めチャンバＣＨ内に収容するとともに、グラファイト基板をＣｄＺｎＴｅの形成に影響がない場所に退避させて収容し、交換時にグラファイト基板をソースに近接させるようにチャンバＣＨ内で搬送してもよい。

上述した本実施例に係るＦＰＤの製造方法によれば、半導体１３を形成する際に、ダミー基板Ｄに所定厚みの半導体を蒸着によって形成した後に、そのダミー基板Ｄから支持基板であるグラファイト基板Ｇに交換して、そのグラファイト基板Ｇに半導体を蒸着によって引き続き形成する。ダミー基板Ｄに所定厚みの半導体を蒸着によって形成する際は初期状態なので、本来であれば形成される不良膜がダミー基板Ｄに形成される。その後に、交換されたグラファイト基板Ｄには初期状態でない半導体が形成されるので、従来よりも高品質な半導体１３を備えた検出器を実現することができる。また、このようにして製造された半導体１３は、少なくとも厚み方向に連続的に形成されたものとなる。かかる半導体１３を検出器が備えることで、検出特性を向上させることができる。

半導体１３は、少なくとも厚み方向に連続的に形成されているケースとして、例えば、図１に示すように、厚み方向に直交する横方向にも半導体１３は連続的に形成されているケースと、図４に示すように厚み方向に直交する横方向に半導体１３は粒界によって断続的に形成されているケースとがある。これらはグラファイト基板１１の温度によって、横方向の結晶粒径を制御することができ、温度が高いほど結晶粒径が大きくなる。したがって、図１に示すような厚み方向に直交する横方向にも連続的に形成された半導体１３を実現するためには温度を高くして、図４に示すような厚み方向に直交する横方向に粒界によって断続的に形成された半導体１３を実現するためには温度を低くする。

本実施例では、物理蒸着として近接昇華法を採用している。近接昇華法は、蒸着源であるソースと半導体１３を表面に形成させる対象物であるグラファイト基板１１とを近接させて、そのグラファイト基板１１の表面にソースの昇華物による半導体１３を形成する。この近接昇華法ではソースが近接にあるので、比較的に容易に大面積の半導体１３を形成することができる。

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。

（１）上述した実施例では、直接変換型であったが、間接変換型にも適用できる。この場合には、半導体を、放射線の入射で生じた光の入射により電荷を生成する光電変換型（例えばフォトダイオード）で形成する。フォトダイオードの入射面にはシンチレータを積層形成してＦＰＤを構成する。この場合にはシンチレータなどで放射線の入射により光を一旦生成して、その光から電荷をフォトダイオードが生成するので、ＦＰＤは、放射線から電荷に間接的に変換して放射線を検出する「間接変換型」となる。

（２）上述した実施例では、放射線検出器であったが、光検出器にも適用できる。この場合には、半導体を、光の入射により電荷を生成する光感応型で形成する。

（３）上述した実施例では、フラットパネル型Ｘ線検出器に代表される放射線検出器は、２次元アレイタイプであったが、この発明の放射線検出器は、画素電極が１次元状マトリックス配列で形成されている１次元アレイタイプでもよいし、放射線検出信号取り出し用の電極が１個だけの非アレイタイプでもよい。

（４）上述した実施例では、放射線検出器としてＸ線検出器を例に採って説明したが、Ｘ線以外の放射線（例えばガンマ線）を検出する放射線検出器（例えばガンマ線検出器）にも適用できる。

（５）上述した実施例では、負のバイアス電圧をグラファイト基板１１に代表される共通電極に印加して、阻止層１２を電子阻止層として機能させ、阻止層１４を正孔阻止層として機能させたが、正のバイアス電圧を印加する場合には、阻止層１２を正孔阻止層として機能させ、阻止層１４を電子阻止層として機能させるように阻止層１２，１４の材料を選択すればよい。

（６）上述した実施例では、グラファイト基板１１と半導体１３との間にキャリア選択性の阻止層１２を形成するとともに、半導体１３とアクティブマトリックス基板２０との間にキャリア選択性の阻止層１４を形成したが、グラファイト基板１１と半導体１３との間、半導体１３とアクティブマトリックス基板２０との間の少なくともいずれか一方に半導体１３への電荷の注入を阻止する阻止層を備えてもよいし、阻止層を備えなくてもよい。阻止層１２，１４の形態については特に限定されない。例えば、グラファイト基板１１と半導体１３との間に阻止層１２を形成せずに、図５に示すように、半導体１３とアクティブマトリックス基板２０との間に阻止層１４のみを形成してもよいし、半導体１３とアクティブマトリックス基板２０との間に阻止層１４を形成せずに、図６に示すように、グラファイト基板１１と半導体１３との間に阻止層１２を形成してもよい。また、図７に示すように、阻止層を備えなくてもよい。

（７）上述した実施例では、検出器基板１０とアクティブマトリックス基板２０とをバンプ電極１５を介して貼り合わせた構造であったが、アクティブマトリックス基板２０上に、阻止層１４、半導体１３、阻止層１２、グラファイト基板１１と順に積層する構造であってもよい。

（８）上述した実施例では、物理蒸着として近接昇華法を例に採って説明したが、蒸着によって半導体を形成するのであれば、スパッタリング・ＣＶＤ・昇華法・化学堆積法などに例示されるように、特に限定されない。

実施例に係る直接変換型のフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。フラットパネル型Ｘ線検出器（ＦＰＤ）のアクティブマトリックス基板の等価回路を示すブロック図である。（ａ）、（ｂ）は、実施例に係る近接昇華法での半導体の形成を模式的に表した図である。厚み方向に直交する横方向に半導体が粒界によって断続的に形成されている場合のフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。変形例に係る直接変換型のフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。さらなる変形例に係る直接変換型のフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。さらなる変形例に係る直接変換型のフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。

符号の説明

１１ … （導電性）グラファイト基板
１３ … （放射線感応型の）半導体
２０ … アクティブマトリックス基板
２２ … 電荷蓄積容量素子
２３ … ＴＦＴ（薄膜電界効果トランジスタ）素子
２６ … ゲート線
２７ … データ線

Claims

光または放射線の入射により電荷を生成する多結晶の半導体膜と、その半導体膜を積層形成するために支持する支持基板とを備え、前記半導体膜の結晶粒が厚み方向に結晶粒界が存在しないように連続的に形成された光または放射線検出器を製造する製造方法であって、前記半導体膜を形成する際に、ダミー基板に所定厚みの半導体膜を蒸着によって形成した後に、そのダミー基板から前記支持基板に交換して、その支持基板に半導体膜を蒸着によって引き続き形成し、かつ、蒸着源と、前記支持基板またはダミー基板とを近接させて、その基板の表面に前記蒸着源の昇華物を堆積させる近接昇華法によって、前記支持基板に形成されるべき前記半導体膜または前記ダミー基板に形成されるべき前記半導体膜を形成することを特徴とする光または放射線検出器の製造方法。