JP6127626B2 - 量子ドットアレイデバイスの製造方法 - Google Patents

Description

本発明は、量子ドットアレイデバイスの製造方法に関するものである。

量子ドット型太陽電池は、理論的には変換効率を６０％以上にまで高められるため、実用化に向けた期待が高まっている。即ち、量子ドットの直径を変えることにより、吸収する光の波長を制御できる量子サイズ効果を利用し、紫外光から近赤外光にわたって幅広い光を電力に変換することによってエネルギー変換効率を高めることができる。

このような高効率の量子ドット型太陽電池は、サイズの異なる量子ドットを有する多層量子ドットアレイ構造を作成することにより実現することが可能である（例えば、特許文献１参照）。図１０は、理想的な量子ドット型太陽電池の概念的断面図であり、シリコン基板８１上に母材となるＳｉＯ_２膜８２中にサイズの異なるＳｉ量子ドット８４が順に整列している。

図１１は、量子ドットサイズとバンドギャップの関係の説明図であり、Ｓｉの最高占有分子軌道（ＨＯＭＯ：Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）と最低非占有分子軌道（ＬＵＭＯ：Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）は、分子、クラスター、ナノ粒子、バルクと原子の数が増加するにしたがって順次分離する。

右端に示すように、バルクになると各軌道が連続し、ＬＵＭＯは伝導帯となり、ＨＯＭＯは価電子帯となる。したがって、集合する原子数を少なくすればバンドギャップが大きくなることを意味し、実際に、ＱＤＩＰにおいて、量子ドットのサイズが小さくなると吸収波長が短波長側にずれることが確認されている。

図１２は従来の量子ドット型太陽電池の製造工程の説明図であり、まず，図１２（ａ）に示すように、シリコン基板８１上に、ＳｉＯ_２膜８２とＳｉＯ_ｘ（ｘ＜２）膜８３を交互に積層する。次いで、図１２（ｂ）に示すように、熱処理を行うことによってＳｉリッチなＳｉＯ_ｘ膜８３中でＳｉ量子ドット８４が析出して、量子ドットアレイ構造が形成される。このようなＳｉＯ_ｘ膜８３中でのＳｉ量子ドット８４の析出は、ＳｉＯ_２と比較してＳｉリッチなＳｉＯ_ｘの構造が不安定であり、ＳｉとＳｉＯ_２に分離した方がより安定となるために起こる現象である。なお、ＳｉＯ_ｘ膜８３はＳｉ量子ドット８４の析出によりほぼＳｉＯ_２組成の酸化シリコン膜８５となる。

特開２０１０−１２９５７９号公報

しかしながら、従来の製造方法では作成される量子ドットのサイズや位置のバラツキが大きいため、デバイスを作成した際に特性のバラツキを生じてしまうという問題があるのでその事情を図１３を参照して説明する。

図１３に示すように、従来の方法では、熱処理前に大きさの揃ったＳｉクラスターは存在しないので、熱処理によるＳｉＯ_ｘ層８３中でのＳｉ量子ドット８４の形成は偶発的に起こるものであり、形成されるＳｉ量子ドット８４のサイズもバラツキが大きくなる。

したがって、量子ドットアレイデバイスの製造方法において、形成されるＳｉ量子ドットのサイズや位置を制御することを目的とする。

開示する一観点からは 基板上に化学量論比の組成ＳｉＡからなる第１の層を成長させる第１の成膜工程と、前記第１の層上に化学量論比よりＳｉリッチな組成ＳｉＡ_１−ｘ（ｘ＜１）からなり、内部に面内方向位で位置制御されたＳｉクラスターを含む第２の層を成長させる第２の成膜工程とを前記Ｓｉクラスターが積層方向で互いに投影的に重なるように交互に成長させて積層構造を形成する工程と、前記積層構造を熱処理することにより前記Ｓｉクラスターを成長核としてＳｉ量子ドットを成長させる工程とを有し、得ようとする前記Ｓｉ量子ドットのサイズに応じて前記第２の層に含まれる前記ＳｉクラスターにおけるＳｉ原子数及び前記第２の層の前記ＳｉＡ_１−ｘの層厚を設定することを特徴とする量子ドットアレイデバイスの製造方法が提供される。

開示の量子ドットアレイデバイスの製造方法によれば、形成されるＳｉ量子ドットのサイズや位置を制御することが可能になり、それによって、量子ドットアレイデバイスの特性のバラツキを少なくすることができる。

本発明の実施の形態の量子ドットアレイデバイスの製造工程の説明図である。 本発明の実施例１の量子ドットアレイデバイスの製造工程の途中までの説明図である。 本発明の実施例１の量子ドットアレイデバイスの製造工程の図２以降の説明図である。 本発明の実施例２の量子ドットアレイデバイスの製造工程の途中までの説明図である。 本発明の実施例２の量子ドットアレイデバイスの製造工程の図４以降の説明図である。 本発明の実施例３の量子ドットアレイデバイスの製造工程の途中までの説明図である。 本発明の実施例３の量子ドットアレイデバイスの製造工程の図６以降の説明図である。 本発明の実施例４の量子ドットアレイデバイスの製造工程の途中までの説明図である。 本発明の実施例４の量子ドットアレイデバイスの製造工程の図８以降の説明図である。 理想的な量子ドット型太陽電池の概念的断面図である。 量子ドットサイズとバンドギャップの関係の説明図である。 従来の量子ドット型太陽電池の製造工程の説明図である。 従来の量子ドット型太陽電池の製造工程における問題点の説明図である。

ここで、図１を参照して、本発明の実施の形態の量子ドットアレイデバイスの製造方法を説明する。まず、図１（ａ）に示すように、基板１上に化学量論比の組成ＳｉＡからなる第１の層２を成長させたのち、第１の層２上に化学量論比よりＳｉリッチな組成ＳｉＡ_１−ｘ（ｘ＜１）からなり、内部に面内方向位で位置制御されたＳｉクラスター４を含む第２の層３を成膜させる。この工程をＳｉクラスター４が積層方向で互いに投影的に重なるように交互に繰り返して積層構造を形成する。なお、Ｓｉクラスター４のピッチは、典型的には１０ｎｍ〜５０ｎｍであり、高密度な量子ドットアレイ構造を得るためには、可能な限りピッチを小さくする。また、積層数は任意であり、通常は１０層以下である。また、成膜方法としては、熱ＣＶＤ法やプラズマＣＶＤ法を用いる。

次いで、図１（ｂ）に示すように、積層構造を熱処理することによって、Ｓｉクラスター４を成長核としてＳｉ量子ドット５を成長させる。この時、Ｓｉクラスター４の位置が制御されているので、成長するＳｉ量子ドット５の位置も制御されたものとなる。なお、この熱処理工程において、ＳｉＡ_１−ｘ（ｘ＜１）からなる第２の層３は化学量論比とほぼ同じ組成の第３の層６になる。以降は電極を設けることにより量子ドットアレイデバイスとなる。

この場合、第２の層３の厚さは、最終的に形成するＳｉ量子ドットのサイズに合わせて設定すれば良く、Ｓｉ量子ドットのサイズは典型的には１ｎｍ〜１０ｎｍであるので、第２の層３の厚さは、１ｎｍ〜１０ｎｍとする。また、第１の層２の厚さは、トンネル効果によりＳｉ量子ドット間でキャリアの移動が可能なように、なるべく薄く形成するものであり、典型的には１ｎｍ〜３ｎｍとし、積層構造における各第１の層２の厚さは同じ厚さにすることが特性の安定化の観点から望ましい。

上記の第２の層３を成膜する工程としては、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜したのち、このＳｉＡ_１−ｘ（ｘ＜１）層上に位置制御してＳｉクラスターを堆積し、さらに、Ｓｉクラスターを覆うように、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜するようにしても良い。なお、Ｓｉクラスターを堆積する工程においては、クラスターイオンビーム法を用い、加速電圧を低くすることによって、ＳｉＡ_１−ｘ（ｘ＜１）層上に堆積させれば良い。

或いは、第２の層３を成膜する工程としては、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜したのち、クラスターイオンビーム法を用い、加速電圧を高くしてＳｉＡ_１−ｘ（ｘ＜１）層中に位置制御してＳｉクラスターを打ち込むようにしても良い。

或いは、第２の層３を成膜する工程としては、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜したのち、クラスターイオンビーム法を用い、加速電圧を高くして位置制御された開口部を有するマスクを介してＳｉＡ_１−ｘ（ｘ＜１）層中にＳｉクラスターを打ち込むようにして良い。この場合のマスクとしては、フォトレジストを用いても良いし、第１の層２と同じ組成のＳｉＡ層を用いても良く、ＳｉＡ層を用いた場合には、次の第１の層２の成膜工程においてＳｉＡからなるマスクの開口部をＳｉＡで埋め込む工程とすれば良い。

また、Ｓｉクラスター４を構成するＳｉ原子数は、全ての第２の層３において等しくするようにしても良いし、或いは、積層方向に向かって順次少なくするようにしても良い。Ｓｉクラスター４を構成するＳｉ原子数、即ち、クラスターのサイズを等しくすると特定の波長に対応するデバイスとなり、順次少なくするとブロードな波長に対応するデバイスとなる。

なお、クラスターのサイズを制御するためには、クラスターを加速する加速電極とターゲット基板との間にクラスターサイズ選別部を設ければ良い。クラスターサイズ選別部において、飛行時間式（ＴＯＦ：Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）によりクラスターサイズを選別することにより、ターゲット基板に達するクラスターのサイズを選別することができる。Ｓｉクラスターを構成するＳｉ原子数は典型的には１０個〜１００００個である。

ＳｉＡは、典型的にはＳｉＯ_２或いはＳｉＣであり、ＳｉＯ_２の場合に、Ｓｉ量子ドット５のサイズを順次異なるようにすれば、広い波長領域で吸収特性を示す太陽電池となり、Ｓｉ量子ドット５のサイズを均一にすれば特定に波長に感度を有するフォトダイオードになる。

一方、ＳｉＣの場合には、太陽電池やフォトダイオードのほかに発光ダイオードを構成することが可能になり、Ｓｉ量子ドット５のサイズを制御することで、所定の波長範囲で任意の発光波長の発光ダイオードとすることができる。発光ダイオードを形成する場合には、基板をｎ型或いはｐ型のＳｉＣ基板とし、最上層をｐ型或いはｎ型のＳｉＣ層として量子ドット層を挟み込むようにすれば良い。因みに、粒径が約５ｎｍのＳｉ量子ドットのバンドギャップは１．３ｅＶ（波長９５０ｎｍ）程度であり、粒径が約２ｎｍのＳｉ量子ドットのバンドギャップは１．７ｅＶ（波長７３０ｎｍ）程度となる。さらには、量子ドットメモリへの応用も可能である。

このように、本発明の実施の形態においては、同一の第２の層３中にサイズの揃ったＳｉクラスター４が存在するので、熱処理後のＳｉ量子ドット５のサイズも同一の第２の層３中でバラツキが少なく、大きさが揃ったものとなる。それによって、量子ドットアレイデバイスの特性のバラツキを少なくすることができる。

次に、図２及び図３を参照して、本発明の実施例１の量子ドットアレイデバイスの製造工程を説明する。まず、図２（ａ）に示すように、Ｓｉ基板１１上に、プラズマＣＶＤ法を用いて、厚さが２ｎｍのＳｉＯ_２層１２を堆積した後、引き続いて、厚さが４ｎｍのＳｉリッチなＳｉＯ_ｘ層１３を堆積する。なお、ｘ＝１．００とする。

次いで、図２（ｂ）に示すように、クラスターイオンビーム法を用いてＳｉ原子数が１００個のＳｉクラスター１４をＳｉＯ_ｘ層１３上に３０ｎｍのピッチで堆積させる。次いで、図２（ｃ）に示すように、厚さが４ｎｍのＳｉリッチなＳｉＯ_ｘ層１５を堆積する。次いで、図２（ｄ）に示すように、厚さが２ｎｍのＳｉＯ_２層１２を堆積した後、引き続いて、厚さが４ｎｍのＳｉリッチなＳｉＯ_ｘ層１３を堆積する。

次いで、図３（ｅ）に示すように、Ｓｉクラスター１４の堆積、ＳｉリッチなＳｉＯ_ｘ層１５の堆積、ＳｉＯ_２層１２の堆積、及び、ＳｉリッチなＳｉＯ_ｘ層１３の堆積を交互に繰り返すことによって、積層構造１６を形成する。繰り返し数は６回とする。

次いで、図３（ｆ）に示すように、１１００℃で熱処理することによって、Ｓｉクラスター１４を成長核としてＳｉ量子ドット１７を析出させる。この時、ＳｉＯ_ｘ層１３及びＳｉＯ_ｘ層１５は一体化してほぼＳｉＯ_２組成の酸化シリコン層１８となる。

このように、本発明の実施例１においては、クラスターイオンビーム法を用いてクラスターサイズの揃ったＳｉクラスターを位置制御して堆積させているので、熱処理により析出するＳｉ量子ドットの位置とサイズを精度良く制御することが可能になる。

次に、図４及び図５を参照して、本発明の実施例２の量子ドットアレイデバイスの製造工程を説明する。まず、図４（ａ）に示すように、Ｓｉ基板１１上に、プラズマＣＶＤ法を用いて、厚さが２ｎｍのＳｉＯ_２層１２を堆積した後、引き続いて、厚さが１０ｎｍのＳｉリッチなＳｉＯ_ｘ層１９を堆積する。なお、ｘ＝１．００とする。

次いで、図４（ｂ）に示すように、クラスターイオンビーム法を用いてＳｉ原子数が１００００個のＳｉクラスター２０をＳｉＯ_ｘ層１９中に３０ｎｍのピッチで打ち込む。次いで、図４（ｃ）に示すように、厚さが２ｎｍのＳｉＯ_２層１２を堆積した後、引き続いて、厚さが９ｎｍのＳｉリッチなＳｉＯ_ｘ層２１を堆積する。

次いで、図５（ｄ）に示すように、ＳｉリッチなＳｉＯ_ｘ層２１中にＳｉ原子数が５０００個のＳｉクラスター２２を３０ｎｍのピッチで打ち込む。ＳｉＯ_２層１２の堆積、ＳｉリッチなＳｉＯ_ｘ層の堆積、Ｓｉクラスターの打ち込みをＳｉＯ_ｘ層の厚さが順次薄くなり、ＳｉクラスターのＳｉ原子数が順次少なくなるように交互に繰り返すことによって、積層構造３１を形成する。繰り返し数は６回とし、図における符号２３，２５，２７，２９はＳｉリッチなＳｉＯ_ｘ層であり、符号２４，２６，２８，３０はＳｉクラスターである。

次いで、図５（ｅ）に示すように、１１００℃で熱処理することによって、Ｓｉクラスターを成長核としてＳｉ量子ドット３２〜３７を析出させる。この時、ＳｉＯ_ｘ層１９，２１，２３，２５，２７，２９はほぼＳｉＯ_２組成の酸化シリコン層３８〜４３となる。

このように、本発明の実施例２においては、クラスターイオンビーム法を用いてクラスターサイズの揃ったＳｉクラスターを位置制御して打ち込んでいるので、熱処理により析出するＳｉ量子ドットの位置とサイズを精度良く制御することが可能になる。また、ＳｉリッチなＳｉＯ_ｘ層の堆積工程を半分にすることができる。

また、Ｓｉ量子ドットのサイズを積層方向に沿って順次小さくしているので、広い波長範囲で感度を有する太陽電池を構成することが可能になる。

次に、図６及び図７を参照して、本発明の実施例３の量子ドットアレイデバイスの製造工程を説明する。まず、図６（ａ）に示すように、Ｓｉ基板１１上に、プラズマＣＶＤ法を用いて、厚さが２ｎｍのＳｉＯ_２層１２を堆積した後、引き続いて、厚さが８ｎｍのＳｉリッチなＳｉＯ_ｘ層４４及び厚さが２ｎｍのＳｉＯ_２層４５を順次堆積する。なお、ｘ＝１．００とする。

次いで、図６（ｂ）に示すように、レジストパターン４６をマスクとしてＳｉＯ_２層４５を選択的にエッチング除去して開口部４７を形成する。次いで、図６（ｃ）に示すように、レジストパターン４６及びＳｉＯ_２層４５をマスクとしてクラスターイオンビーム法を用いてＳｉ原子数が１００個のＳｉクラスター４８をＳｉＯ_ｘ層４４中に３０ｎｍのピッチで打ち込む。次いで、図６（ｄ）に示すように、レジストパターン４６を除去した後、開口部４７をＳｉＯ_２４９で埋め込む。

次いで、図７（ｅ）に示すように、ＳｉリッチなＳｉＯ_ｘ層４４の堆積、ＳｉＯ_２層４５の堆積、開口部４７の形成、Ｓｉクラスター４８の打ち込み、及び、ＳｉＯ_２４９による埋め込みを交互に繰り返すことによって、積層構造５０を形成する。繰り返し数は６回とする。

次いで、図７（ｅ）に示すように、１１００℃で熱処理することによって、Ｓｉクラスター４８を成長核としてＳｉ量子ドット５１を析出させる。この時、ＳｉＯ_ｘ層４４はほぼＳｉＯ_２組成の酸化シリコン層５２となる。

このように、本発明の実施例３においては、クラスターイオンビーム法を用いてクラスターサイズの揃ったＳｉクラスターを打ち込む際にマスクを使用しているので、位置制御性がより高まることになる。

次に、図８及び図９を参照して、本発明の実施例４の量子ドットアレイデバイスの製造工程を説明する。まず、図８（ａ）に示すように、ｎ型ＳｉＣ基板６１上に、ＭＯＣＶＤ法を用いて厚さが２ｎｍのＳｉＣ層６２を堆積した後、引き続いて、厚さが２ｎｍのＳｉリッチなＳｉＣ_ｘ層６３を堆積する。なお、ｘ＝０．５とする。

次いで、図８（ｂ）に示すように、開口部６５を有するレジストパターン６４を設ける。次いで、図８（ｃ）に示すように、レジストパターン６４をマスクとしてクラスターイオンビーム法を用いてＳｉ原子数が１００個のＳｉクラスター６６をＳｉＣ_ｘ層６３中に３０ｎｍのピッチで打ち込む。

次いで、図９（ｄ）に示すように、レジストパターン６４を除去した後、ＳｉＣ層６２の堆積、ＳｉリッチなＳｉＣ_ｘ層６３の堆積、及び、Ｓｉクラスター６６の打ち込みを交互に繰り返し、最後にｐ型ＳｉＣ層６７を成膜することによって、積層構造６８を形成する。繰り返し数は６回とする。

次いで、図９（ｅ）に示すように、１２００℃で熱処理することによって、Ｓｉクラスター６６を成長核としてＳｉ量子ドット６９を析出させる。この時、ＳｉＣ_ｘ層６３はほぼＳｉＣ組成の炭化シリコン層７０となる。この時、Ｓｉ量子ドット６９のサイズはＳｉＣ_ｘ層６３の厚さに規定されて２ｎｍ程度の粒径になるので、７３０ｎｍの単色光に近い狭い波長帯で発光する赤色発光ダイオードとなる。

このように、本発明の実施例４においては、母材を半導体で構成しているので、サイズの揃った量子ドットによる単色発光ダイオードを実現することができる。

ここで、実施例１乃至実施例４を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）基板上に化学量論比の組成ＳｉＡからなる第１の層を成長させる第１の成膜工程と、前記第１の層上に化学量論比よりＳｉリッチな組成ＳｉＡ_１−ｘ（ｘ＜１）からなり、内部に面内方向位で位置制御されたＳｉクラスターを含む第２の層を成長させる第２の成膜工程とを前記Ｓｉクラスターが積層方向で互いに投影的に重なるように交互に成長させて積層構造を形成する工程と、前記積層構造を熱処理することにより前記Ｓｉクラスターを成長核としてＳｉ量子ドットを成長させる工程とを有し、得ようとする前記Ｓｉ量子ドットのサイズに応じて前記第２の層に含まれる前記ＳｉクラスターにおけるＳｉ原子数及び前記第２の層の前記ＳｉＡ_１−ｘの層厚を設定することを特徴とする量子ドットアレイデバイスの製造方法。
（付記２）前記第２の成膜工程が、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程と、前記ＳｉＡ_１−ｘ（ｘ＜１）層上に位置制御してＳｉクラスターを堆積する工程と、前記Ｓｉクラスターを覆うように、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程とを有することを特徴とする付記１に記載の量子ドットアレイデバイスの製造方法。
（付記３）前記第２の成膜工程が、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程と、前記ＳｉＡ_１−ｘ（ｘ＜１）層中に位置制御してＳｉクラスターを打ち込む工程とを有することを特徴とする付記１に記載の量子ドットアレイデバイスの製造方法。
（付記４）前記第２の成膜工程が、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程と、前記ＳｉＡ_１−ｘ（ｘ＜１）層中に位置制御された開口部を有するマスクを介してＳｉクラスターを打ち込む工程とを有することを特徴とする付記１に記載の量子ドットアレイデバイスの製造方法。
（付記５）前記マスクがＳｉＡからなり、次の第１の成膜工程が、前記ＳｉＡからなるマスクの開口部をＳｉＡで埋め込む工程であることを特徴とする付記４に記載の量子ドットアレイデバイスの製造方法。
（付記６）前記Ｓｉクラスターを構成するＳｉ原子数が、積層方向に向かって順次少なくすることを特徴とする付記１乃至付記５のいずれか１に記載の量子ドットアレイデバイスの製造方法。
（付記７）前記ＳｉＡが、ＳｉＯ_２或いはＳｉＣのいずれかであることを特徴とする付記１乃至付記６のいずれか１に記載の量子ドットアレイデバイスの製造方法。

１ 基板
２ 第１の層
３ 第２の層
４ Ｓｉクラスター
５ Ｓｉ量子ドット
６ 第３の層
１１ Ｓｉ基板
１２，４５ ＳｉＯ_２層
１３，１５，１９，２１，２３，２５，２７，２９，４４ ＳｉＯ_ｘ層
１４，２０，２２，２４，２６，２８，３０，４８ Ｓｉクラスター
１６，３１，５０ 積層構造
１７，３２〜３７，５１ Ｓｉ量子ドット
１８，３８〜４３，５２ 酸化シリコン層
４６ レジストパターン
４７ 開口部
４９ ＳｉＯ_２
６１ ｎ型ＳｉＣ基板
６２ ＳｉＣ層
６３ ＳｉＣ_ｘ層
６４ レジストパターン
６５ 開口部
６６ Ｓｉクラスター
６７ ｐ型ＳｉＣ層
６８ 積層構造
６９ Ｓｉ量子ドット
７０ 炭化シリコン層
８１ シリコン基板
８２ ＳｉＯ_２膜
８３ ＳｉＯ_ｘ膜
８４ Ｓｉ量子ドット
８５ 酸化シリコン膜

Claims (5)

1. 基板上に化学量論比の組成ＳｉＡからなる第１の層を成長させる第１の成膜工程と、前記第１の層上に化学量論比よりＳｉリッチな組成ＳｉＡ_１−ｘ（ｘ＜１）からなり、内部に面内方向位で位置制御されたＳｉクラスターを含む第２の層を成長させる第２の成膜工程とを前記Ｓｉクラスターが積層方向で互いに投影的に重なるように交互に成長させて積層構造を形成する工程と、
   前記積層構造を熱処理することにより前記Ｓｉクラスターを成長核としてＳｉ量子ドットを成長させる工程と
   を有し、
   得ようとする前記Ｓｉ量子ドットのサイズに応じて前記第２の層に含まれる前記ＳｉクラスターにおけるＳｉ原子数及び前記第２の層の前記ＳｉＡ_１−ｘの層厚を設定することを特徴とする量子ドットアレイデバイスの製造方法。
2. 前記第２の成膜工程が、
   ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程と、
   前記ＳｉＡ_１−ｘ（ｘ＜１）層上に位置制御してＳｉクラスターを堆積する工程と、
   前記Ｓｉクラスターを覆うように、ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程と
   を有することを特徴とする請求項１に記載の量子ドットアレイデバイスの製造方法。
3. 前記第２の成膜工程が、
   ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程と、
   前記ＳｉＡ_１−ｘ（ｘ＜１）層中に位置制御してＳｉクラスターを打ち込む工程と
   を有することを特徴とする請求項１に記載の量子ドットアレイデバイスの製造方法。
4. 前記第２の成膜工程が、
   ＳｉＡ_１−ｘ（ｘ＜１）層を成膜する工程と、
   前記ＳｉＡ_１−ｘ（ｘ＜１）層中に位置制御された開口部を有するマスクを介してＳｉクラスターを打ち込む工程と
   を有することを特徴とする請求項１に記載の量子ドットアレイデバイスの製造方法。
5. 前記ＳｉＡが、ＳｉＯ_２或いはＳｉＣのいずれかであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の量子ドットアレイデバイスの製造方法。

Images