JP4795747B2 - 量子ドット光半導体素子の製造方法 - Google Patents

量子ドット光半導体素子の製造方法 Download PDF

Info

Publication number
JP4795747B2
JP4795747B2 JP2005225005A JP2005225005A JP4795747B2 JP 4795747 B2 JP4795747 B2 JP 4795747B2 JP 2005225005 A JP2005225005 A JP 2005225005A JP 2005225005 A JP2005225005 A JP 2005225005A JP 4795747 B2 JP4795747 B2 JP 4795747B2
Authority
JP
Japan
Prior art keywords
quantum dot
quantum dots
quantum
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005225005A
Other languages
English (en)
Other versions
JP2007042840A (ja
Inventor
理人 植竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005225005A priority Critical patent/JP4795747B2/ja
Publication of JP2007042840A publication Critical patent/JP2007042840A/ja
Application granted granted Critical
Publication of JP4795747B2 publication Critical patent/JP4795747B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は量子ドット光半導体素子の製造方法に関するものであり、光通信に用いる量子ドット光半導体素子、特に半導体光増幅器(SOA;Semiconductor Optical Amplifier)に適した偏波依存性の小さな量子ドットを構成するための手法に特徴のある量子ドット光半導体素子の製造方法に関するものである。
近年の光ファイバ通信の高速化・大容量化に伴い、光信号を電気に変換せず光のまま処理する全光信号処理が要求されている。
このような全光信号処理を行うためには光信号処理デバイスが必要になるが、光信号処理デバイスの中では、小型、高速応答などの特長から半導体光増幅器が重要な位置づけとなっている。
特に、利得媒質に量子ドットを用いた半導体光増幅器では、利得帯域が広い、光出力が高い、パターン効果が小さいなどの優れた特性が実験的に実証されている。
一般に、光ファイバの間や出力側で使用される光素子は、光ファイバから出力される光信号がランダムな偏光状態を持つために、その動作特性が光の偏光状態に依存しないことが要求される。
これに対して、歪み系ヘテロエピタキシャル成長の初期に出現する、所謂S−K(Stranski−Krastanow)モード成長により形成した量子ドットでは、ドット形状が扁平なこと、量子ドット内部の歪みが非等方的なことに起因してTE偏光に対する利得が大きく、偏波依存性が大きいことが知られている。
このような量子ドットの偏波依存性を改善するためには、量子ドットを扁平な形状から等方的な形状へと制御することが必要となるが、量子ドットを積層することで結晶成長方向に複数の量子ドットを接合させ、量子力学的結合によりあたかも1つの等方的な形状の量子ドットと見なせる複合量子ドットを形成することが提案されている(例えば、非特許文献1参照)。
このように、複数の量子ドットを接合させるためにはバリア層の厚みを精密に制御することが要求され、また、結晶欠陥を抑えて積層成長させることが必要となるために、各層において表面を平坦にしたのちに積層成長させることが好適である。
表面を平坦にする従来技術として、分子線エピタキシー法(Molecular Beam Epitaxy;MBE)を用いて量子ドットの高さよりも高い膜厚で量子ドットを埋め込んだ後に、砒素を照射しながら分子層エッチングをすることで量子ドットの頂部を平坦にする方法が提案されている(例えば、特許文献1参照)。
また、ガスソース分子線エピタキシー法(gas source Molecular Beam Epitaxy;gas source MBE)を用いて量子ドットの高さよりも低い膜厚で量子ドットを埋め込んだ後に、燐雰囲気中で基板温度を上昇させることで、量子ドットの頂部を平坦にする方法が提案されている(例えば、非特許文献2参照)。
特開2004−063957号公報 Japanese Journal of Apllied Physics,Vol.36−2A,pp.L158−L1 61,1997 C.Paranthoen.,et al.,Appl.Ph ys.Lett.,Vol.78,p.1751,2001
しかしながら、上述の特許文献1の場合には、エッチングによる平坦化であるため、埋込層の堆積厚さとエッチング時間を精密に制御する必要があるが、このような堆積厚さとエッチング時間の制御は非常に困難であり製造工程が複雑化するとともに、高さの制御が困難であるため得られた複合量子ドットにおける偏波依存性の改善が充分でない虞がある。
また、我々の鋭意研究により、上述の非特許文献2の手法により表面を平坦にしたのちに量子ドットを積層させた場合、後述するように、発光波長(フォトルミネッセンス波長)が個々の量子ドットの発光波長と同じで変化しないことが観測された。
これは、燐雰囲気中の熱処理により量子ドット間に燐と反応した中間層が形成されて個々の量子ドットの結合を阻害していることを反映しており、したがって、各量子ドットが接合した複合量子ドットとして機能しないため、偏波依存性が改善されないという問題がある。
したがって、本発明は、精度の高い製造工程の制御を要することなく偏波依存性の小さな量子ドットを形成することを目的とする。
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記課題を解決するために、本発明は、量子ドット光半導体素子の製造方法において、下地半導体層1上にIII-V族化合物半導体からなる量子ドット2を形成したのち、量子ドット2の高さよりも低い膜厚のIII-V族化合物半導体からなる埋込層3を形成し、次いで、量子ドット2と前記埋込層3を形成しているIII-V族化合物半導体と化合物を形成しない不活性な気体雰囲気4中において基板温度を量子ドット形成温度よりも上げることにより量子ドット2の頂部を平坦にする工程を備え、量子ドット2の頂部を平坦にする工程の後に、基板温度を再び量子ドット形成温度まで下げたのち、量子ドット2形成工程及び量子ドット2の頂部の平坦化工程を複数回繰り返すことによって量子ドット2の積層体からなり且つ実効的に一個の量子ドット2とみなせる複合量子ドット5を形成することを特徴とする。
このように、量子ドット2と埋込層3を形成している半導体と化合物を形成しない不活性な気体雰囲気4中において熱処理を行うことにより、量子ドット2の表面における蒸発及び拡散により表面を埋込層3の高さと同程度の高さに平坦化することができるとともに、量子ドット2の表面に不所望な雰囲気ガスと反応した中間層が形成されることがない。 なお、熱処理を砒素雰囲気中で行うと、砒素の再蒸発が抑制されるために量子ドット2の頂部が平坦にならず、この量子ドット2を用いて積層構造を形成すると結晶欠陥が多く発生することを見出した。
特に、量子ドット2の頂部の平坦化工程の後に、基板温度を再び量子ドット形成温度まで下げたのち、量子ドット2形成工程及び量子ドット2の頂部の平坦化工程を複数回繰り返すことによって量子ドット2の積層体からなり且つ実効的に一個の量子ドット2とみなせる複合量子ドット5を形成しているので、積層数を変えることで量子ドット2の形状、量子ドット2に生じる歪を制御することが可能なため、偏光に対する複合量子ドット5の光学特性を任意に変えることができる。
したがって、この複合量子ドット5を利得媒質に用いることで、量子ドット光半導体素子を偏波無依存にすることが可能となる。
また、複合量子ドット5の形成工程後に、バリア層6を形成することにより、複合量子ドット5を利得媒質とした量子ドット2半導体光増幅器を形成することができる。
また、複合量子ドット5の形成工程とバリア層6の形成工程を複数回繰り返すことにより複合量子ドット5を多重構造とすることができ、光出力の増大が可能になる。
なお、不活性な気体雰囲気4を構成するガス種としては、水素、窒素、或いは、He,Ne,Ar,Kr,Xe等の希ガスの中の少なくとも1つを含むガス種であれば良い。
また、量子ドット2としては、InAs、InAsP、InAsSb、InGaAs、GaAsSb等のIII-V族化合物半導体、埋込層3としてはInGaAsP、AlGaInAs、AlGaInP、InGaAs、InGaAsSb等のIII-V族化合物半導体が典型的なものである。
本発明では、平坦化工程においてエッチングを用いていないので、簡単な熱処理工程により量子ドットの平坦化が可能になるとともに、平坦化のための熱処理を量子ドットと埋込層を形成している半導体と化合物を形成しない不活性な気体雰囲気中で行うことによって複合量子ドットを構成する各量子ドット間に不所望な中間層が形成されることがない。
本発明は、有機金属気相成長法(MOCVD法)等を用いて下地半導体層上にInAs、InAsP、InAsSb、InGaAs、GaAsSb等からなる量子ドットを自己形成したのち、量子ドットの高さよりも低い膜厚のInGaAsP、AlGaInAs、AlGaInP、InGaAs、InGaAsSb等からなる埋込層を堆積させる量子ドット形成工程と、その後の水素、窒素、或いは、He,Ne,Ar,Kr,Xe等の希ガスからなる不活性な気体雰囲気中において基板温度を量子ドット形成温度よりも上げることにより量子ドットの頂部を表面の蒸発及び拡散により埋込層の高さと同程度の高さにする平坦化工程とを複数回繰り返すことによって量子ドットの積層体からなり且つ実効的に一個の量子ドットとみなせる複合量子ドットを形成したのち、バリア層を設けて量子ドット光半導体素子を製造するものである。
ここで、図2乃至図4を参照して、本発明の実施例1の量子ドット半導体光増幅器の製造工程を説明する。
図2参照
まず、トリメチルインヂウム(TMIn)、フォスフィン(PH3 )、及び、n型不純物源としてのH2 Seを用いたMOCVD法により、(001)面を主面とするn型InP基板11上に、例えば、成長温度600℃、成長速度1.0μm/時間の成長条件において、厚さが、例えば、2μmのn型InP下部クラッド層12を形成する。
次いで、トリエチルガリウム(TEGa)及びアルシン(AsH3 )を加えて、例えば、0.3μm/時間の成長速度で、InPに格子整合するIn0.85Ga0.15As0.330.67(バンドギャップ波長:1.1μm)からなる厚さが、例えば、100nmのn型下地層13を形成する。
次いで、成長中断し、AsH3 とPH3 を含む水素雰囲気中で、例えば、基板温度を460℃に下げたのち、TEGaとAsH3 の流量比を例えば、V/III 比を10とし、成長速度を0.1μm/時間の成長条件で、約2分子層分に相当する原料供給量で成長を行う。
この場合、InAsの格子定数がInP基板11の格子定数よりも大きいため、S−Kモード成長により、例えば、底辺の直径が30〜45nmで高さが4〜7nmの島状のInAs量子ドット14が3.2×1010/cm2 程度の密度で形成されるとともに、S−Kモードで成長する面にはウェッティング層15と呼ばれる非常に薄いInAs層が同時に形成される。
次いで、同じくMOCVD法を用いてn型InP基板11に対して、例えば、1%の引張歪のIn0.71Ga0.29As0.330.67からなるi型埋込層16を、例えば、1.5nmの厚さに相当する原料供給量で0.1μm/時の成長速度で成長させてInAs量子ドット14を埋め込む。
この時、i型埋込層16はInAs量子ドット14の間を埋め込むように堆積するので、InAs量子ドット14の間における実際の膜厚は約3nmとなる。
また、i型埋込層16の格子定数をn型InP基板11の格子定数より小さくしているので、i型埋込層16の歪によってInAs量子ドット14の内部に生じる歪の異方性を減少させることができる。
次いで、MOCVD原料の供給を停止した状態で、キャリアガスとして水素を例えば7LM流してチャンバー内の雰囲気圧力を50Torrにした水素雰囲気17中にて基板温度をInAs量子ドット14の成長温度より20℃〜100℃高い、例えば、500℃に上昇した条件下で熱処理することによって、InAs量子ドット14を表面のAsを蒸発させるとともに、Inを表面拡散させることによってInAs量子ドット14の高さとi型埋込層16の厚さが実効的に等しくなることによって平坦化される。
この場合、エッチングによる平坦化ではないので、熱処理時間をある程度長くとっても過剰エッチングされることはないので、厳密な時間制御を要することなく平坦化を行うことができる。
図3参照
次いで、基板温度を460℃まで降下させたのち、再び、InAs量子ドット14の形成工程、i型埋込層16の形成工程、水素雰囲気17中での平坦化工程を複数回、例えば、7回繰り返すことによってInAs量子ドット14が結晶成長方向に接合して複数の量子ドットが実効的に1つの量子ドットと見なせる複合量子ドット18を形成する。
なお、図においては、図示を容易にするために4層積層した状態を示している。
次いで、再び、p型不純物源としてジメチル亜鉛(DMZn)を用いたMOCVD法により、0.3μm/時間の成長速度で、n型下地層13と同じ組成比のInGaAsPからなる厚さが、例えば、100nmのp型バリア層19及び厚さが、例えば、0.2μmのp型InP上部クラッド層20を順次形成する。
次いで、p型InP上部クラッド層20上に、例えば、幅2μmのSiO2 ストライプマスク(図示を省略)をパターニングし、n型InP下部クラッド層12の一部にまで達するストライプ状メサを形成したのち、ストライプ状メサの両側にp型InP層21及びn型InP層22を順次形成する。
図4参照
次いで、SiO2 ストライプマスクを除去したのち、厚さが、例えば、2μmのp型InP上部クラッド層23及び厚さが、例えば、0.5μmのp型InGaAsコンタクト層24を順次形成する。
最後に、n型InP基板11の裏面にAuGeからなるn側電極25を形成するとともに、p型InGaAsコンタクト層24の表面にAu/Zn/Auからなるp側電極26を形成することによって、複合量子ドット18を利得媒質とした量子ドット半導体光増幅器の基本構造が完成する。
図5参照
図5は、p型バリア層19を形成した段階における複合量子ドットの発光波長(フォトルミネッセンス波長)の積層数依存性の説明図であり、参考のために、通常のS−KモードのInAs量子ドットの発光波長と埋込層の形成後の熱処理をPH3 雰囲気中で行った場合の発光波長を示している。
図から明らかなように、1層では、水素雰囲気中、PH3 雰囲気中ともに熱処理工程により、InAs量子ドット14の高さがi型埋込層16の厚さと実効的に等しくなることで、InAs量子ドット14の高さが低くなることにより生じる量子閉じ込め効果の増大による高エネルギーシフトによってS−KモードのInAs量子ドットに比べて短波長化している。
しかしながら、積層数が4層、5層と増えると、PH3 雰囲気中では、上下のInAs量子ドット間にInAsとPとが反応してできる中間層が形成されるため積層数が変化しても、InAs量子ドットの実効的な高さが変わらないために発光波長が変化しないのに対して、水素雰囲気中ではInAs量子ドット14が上下に接合することで、接合した複合量子ドット18の高さが高くなることにより生じる量子閉じ込め効果の減少による低エネルギーシフトによって長波長化している。
これらから、水素雰囲気中で量子ドットの平坦化を行い積層することにより、複数の量子ドットが結晶成長方向に接合し実効的に1つの量子ドットとなった複合量子ドット18が得られたことが分かり、このことは、SEM(走査型電子顕微鏡)断面像からも確認された。
なお、AsH3 雰囲気中で熱処理を行った場合には、InAs量子ドットの頂部が平坦にならないため、積層した際に結晶欠陥が生じていることがSEM断面像から確認された。
このように、実施例1においては、量子ドットの平坦化処理を量子ドットの高さより薄い膜厚の埋込層を形成したのち、量子ドット及び埋込層と反応して化合物を形成しない水素雰囲気中で行っているので、熱処理時間を厳密に制御することなく複数の量子ドットが接合して実効的に1つの量子ドットと見なせる複合量子ドットを形成することができ、それによって、偏波依存性を大幅に低減することができる。
次に、図6を参照して本発明の実施例2の量子ドット半導体光増幅器の製造工程を説明するが、基本的製造条件及び工程は上記の実施例1と同様であるので、量子ドット半導体光増幅器の断面図のみを示す。
図6参照
まず、上記の実施例1と同様に、TMIn、PH3 、及び、n型不純物源としてのH2 Seを用いたMOCVD法により、(001)面を主面とするn型InP基板11上に、例えば、基板温度600℃、成長速度1.0μm/時間の成長条件において、厚さが、例えば、2μmのn型InP下部クラッド層12を形成する。
次いで、TEGa及びAsH3 を加えて、例えば、0.3μm/時間の成長速度で、InPに格子整合するIn0.85Ga0.15As0.330.67(バンドギャップ波長:1.1μm)からなる厚さが、例えば、100nmのn型下地層13を形成する。
次いで、成長中断し、AsH3 とPH3 を含む水素雰囲気中で、例えば、基板温度を460℃に下げたのち、TEGaとAsH3 の流量比を例えば、V/III 比を10とし、成長速度を0.1μm/時間の成長条件で、約2分子層分に相当する原料を供給することによってInAs量子ドットとともにウェッティング層15を形成する。
次いで、同じくMOCVD法を用いてInP基板11に対して、例えば、1%の引張歪のIn0.71Ga0.29As0.330.67からなるi型埋込層16を、例えば、1.5nmの厚さに相当する原料供給量で0.1μm/時の成長速度で成長させてInAs量子ドットを埋め込む。
次いで、MOCVD原料の供給を停止した状態で、キャリアガスとして水素を例えば7LM流してチャンバー内の雰囲気圧力を50Torrにした水素雰囲気中にて基板温度をInAs量子ドットの成長温度より20℃〜100℃高い、例えば、500℃に上昇した条件下で熱処理することによって、InAs量子ドットを表面のAsを蒸発させるとともに、Inを表面拡散させることによってInAs量子ドットの高さとi型埋込層16の厚さが実効的に等しくなることによって平坦化される。
次いで、基板温度を460℃まで降下させたのち、再び、InAs量子ドットの形成工程、i型埋込層16の形成工程、水素雰囲気中での平坦化工程を複数回、例えば、7回繰り返すことによってInAs量子ドットが結晶成長方向に接合して複数の量子ドットが実効的に1つの量子ドットと見なせる複合量子ドット18を形成する。
なお、ここでは、図示を容易にするために3層積層した状態を示している。
次いで、再び、MOCVD法を用いてn型InP基板と格子整合するIn0.850 Ga0.150 As0.330.67(バンドギャップ波長:1.1μm)からなる厚さが、例えば、100nmのi型バリア層27を形成する。
次いで、上述の複合量子ドット18の形成工程と同じ工程を行うことによって2層目の複合量子ドット18を形成したのち、0.3μm/時間の成長速度で、In0.85Ga0.15As0.330.67組成比の厚さが、例えば、100nmのp型バリア層19及び厚さが、例えば、0.2μmのp型InP上部クラッド層20を順次形成する。
次いで、p型InP上部クラッド層20上に、例えば、幅2μmのSiO2 ストライプマスク(図示を省略)をパターニングし、n型InP下部クラッド層12の一部にまで達するストライプ状メサを形成したのち、ストライプ状メサの両側にp型InP層21及びn型InP層22を順次形成する。
次いで、SiO2 ストライプマスクを除去したのち、厚さが、例えば、2μmのp型InP上部クラッド層23及び厚さが、例えば、0.5μmのp型InGaAsコンタクト層24を順次形成する。
最後に、n型InP基板11の裏面にn側電極25を形成するとともに、p型InGaAsPコンタクト層25の表面にp側電極26を形成することによって、複合量子ドット18を利得媒質とした2重構造の量子ドット半導体光増幅器の基本構造が完成する。
この本発明の実施例2においては、利得媒質となる複合量子ドット18を2重構造としているので、上記の実施例1に比べて約2倍の光増幅出力を得ることができる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては量子ドットの形成の際にウェッティング層も同時に形成しているが、自己形成量子ドットの形成方法として知られているように、ウェッティング層の伴わない成長条件で量子ドットを形成しても良いものである。
また、上記の各実施例においては、平坦化工程を水素雰囲気中で行っているが、水素雰囲気に限られるものではなく、水素と同様に量子ドット及び埋込層と反応して化合物を形成しない量子ドット及び埋込層に対して不活性な窒素あるいはHe,Ne,Ar,Kr,Xe等の希ガスを用いても良いものであり、さらにはこれらの混合ガスを用いても良いものである。
なお、希ガスとしては、He及びArが入手容易性の観点から実用的である。
さらには、これらの雰囲気に限られるものではなく、真空雰囲気中で平坦化のための熱処理を行っても良いものであり、特に、成長方法としてMBE法を用いた場合に好適となる。
また、上記の各実施例においては量子ドットをInAsで構成しているが、InAsに限られるものではなく、InAsP,InAsSb,InGaAs,GaAsSb等の他のIII-V族化合物半導体を用いても良いものである。
また、上記の各実施例においては下地層、埋込層、及び、バリア層をInGaAsPで構成しているが、InGaAsPに限られるものではなく、量子ドットを構成する材料に応じて量子ドットを構成する半導体材料より禁制帯幅が大きくなるように、AlGaInAs,AlGaInP,InGaAs,InGaAsSb等の他のIII-V族化合物半導体を用いても良いものである。
また、上記の実施例2においては、複合量子ドットを含む層2周期繰り返して2重構造としているが、周期数は2周期に限られるものではなく、必要とする光増幅量に応じて決定すれば良いものである。
また、上記の各実施例においては、量子ドットを平坦化して複数積層させて複合量子ドットを構成しているが、1層の量子ドットを平坦化しただけでバリア層を形成しても良いものであり、この場合も各量子ドットの高さを熱処理時間を精密に制御することなく均一にすることができ、それによって、発光波長を均一化することができるので、量子ドット半導体レーザを構成する場合に好適となる。
本発明の活用例としては、量子ドット半導体光増幅器が典型的なものであるが、複数の量子ドット半導体光増幅器と光偏向素子及び光導波路とを組み合わせて光スイッチング装置を構成しても良いものであり、さらには、半導体レーザや発光ダイオードとしても適用されるものである。
本発明の原理的構成の説明図である。 本発明の実施例1の量子ドット半導体光増幅器の途中までの製造工程の説明図である。 本発明の実施例1の量子ドット半導体光増幅器の図2以降の途中までの製造工程の説明図である。 本発明の実施例1の量子ドット半導体光増幅器の図3以降の製造工程の説明図である。 複合量子ドットの発光波長の積層数依存性の説明図である。 本発明の実施例2の量子ドット半導体光増幅器の概略的断面図である。
1 下地半導体層
2 量子ドット
3 埋込層
4 気体雰囲気
5 複合量子ドット
6 バリア層
11 n型InP基板
12 n型InP下部クラッド層
13 n型下地層
14 InAs量子ドット
15 ウェッティング層
16 i型埋込層
17 水素雰囲気
18 複合量子ドット
19 p型バリア層
20 p型InP上部クラッド層
21 p型InP層
22 n型InP層
23 p型InP上部クラッド層
24 p型InGaAsコンタクト層
25 n側電極
26 p側電極
27 i型バリア層

Claims (4)

  1. 下地半導体層上にIII-V族化合物半導体からなる量子ドットを形成したのち、前記量子ドットの高さよりも低い膜厚のIII-V族化合物半導体からなる埋込層を形成し、次いで、前記量子ドットと前記埋込層を形成しているIII-V族化合物半導体と化合物を形成しない不活性な気体雰囲気中において基板温度を量子ドット形成温度よりも上げることにより前記量子ドットの頂部を平坦にする工程を備え、前記量子ドットの頂部を平坦にする工程の後に、基板温度を再び量子ドット形成温度まで下げたのち、量子ドット形成工程及び量子ドットの頂部の平坦化工程を複数回繰り返すことによって前記量子ドットの積層体からなり且つ実効的に一個の量子ドットとみなせる複合量子ドットを形成することを特徴とする量子ドット光半導体素子の製造方法。
  2. 前記複合量子ドットの形成工程後に、バリア層を形成することを特徴とする請求項1に記載の量子ドット光半導体素子の製造方法。
  3. 前記複合量子ドットの形成工程と前記バリア層の形成工程を複数回繰り返すことを特徴とする請求項1または請求項2に記載の量子ドット光半導体素子の製造方法。
  4. 前記不活性な気体雰囲気を構成するガス種が、水素、窒素、或いは、希ガスの中の少なくとも1つを含むガス種であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の量子ドット光半導体素子の製造方法。
JP2005225005A 2005-08-03 2005-08-03 量子ドット光半導体素子の製造方法 Active JP4795747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225005A JP4795747B2 (ja) 2005-08-03 2005-08-03 量子ドット光半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225005A JP4795747B2 (ja) 2005-08-03 2005-08-03 量子ドット光半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007042840A JP2007042840A (ja) 2007-02-15
JP4795747B2 true JP4795747B2 (ja) 2011-10-19

Family

ID=37800551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225005A Active JP4795747B2 (ja) 2005-08-03 2005-08-03 量子ドット光半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4795747B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791996B2 (ja) * 2007-03-30 2011-10-12 富士通株式会社 半導体光素子
JP2009076669A (ja) * 2007-09-20 2009-04-09 Fujitsu Ltd 活性層の評価方法及び光半導体装置の製造方法
JP5082839B2 (ja) * 2007-12-28 2012-11-28 富士通株式会社 量子ドット構造を備えた半導体光装置の製造方法
JP5222659B2 (ja) * 2008-08-06 2013-06-26 富士通株式会社 半導体デバイス及びその製造方法、光通信システム
JP5493124B2 (ja) * 2009-12-18 2014-05-14 日本電気株式会社 量子ドット構造製造方法
JP5672983B2 (ja) * 2010-11-04 2015-02-18 富士通株式会社 発光半導体素子及びその製造方法
JP2012209315A (ja) * 2011-03-29 2012-10-25 Fujitsu Ltd 光半導体装置
JP6259843B2 (ja) * 2016-01-12 2018-01-10 シャープ株式会社 間接遷移半導体材料を用いた量子構造を有する光電変換素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307015A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 3次元量子閉じ込めを利用した半導体装置の製造方法
JPH09298290A (ja) * 1996-05-08 1997-11-18 Hitachi Ltd 半導体素子の製造方法
JP3549728B2 (ja) * 1998-05-15 2004-08-04 昭和電工株式会社 Iii族窒化物半導体結晶体の形成方法およびそれを含む半導体素子
JP4151042B2 (ja) * 1998-06-23 2008-09-17 富士通株式会社 半導体レーザ
JP2000058978A (ja) * 1998-08-13 2000-02-25 Nec Corp 半導体量子ドット素子とその製造方法
JP2000196193A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法
JP3536056B2 (ja) * 1999-04-30 2004-06-07 独立行政法人理化学研究所 液滴エピタキシーによる窒化物半導体の量子ドットの形成方法
US6600169B2 (en) * 2000-09-22 2003-07-29 Andreas Stintz Quantum dash device
JP3854560B2 (ja) * 2002-09-19 2006-12-06 富士通株式会社 量子光半導体装置
JP2004335665A (ja) * 2003-05-06 2004-11-25 National Institute Of Information & Communication Technology 量子ドット発光素子
JP4526252B2 (ja) * 2003-08-26 2010-08-18 富士通株式会社 光半導体装置及びその製造方法
US7282732B2 (en) * 2003-10-24 2007-10-16 Stc. Unm Quantum dot structures

Also Published As

Publication number Publication date
JP2007042840A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4795747B2 (ja) 量子ドット光半導体素子の製造方法
JPWO2004055900A1 (ja) 不均一な量子ドットを有する半導体積層構造、それを用いた発光ダイオード、半導体レーザダイオード及び半導体光増幅器並びにそれらの製造方法
JP4922036B2 (ja) 量子ドット半導体デバイス
JPH11266004A (ja) 量子半導体装置および量子半導体発光装置
JP4704215B2 (ja) 半導体量子ドット装置
JP5095260B2 (ja) 半導体発光装置の製造方法
JP4961735B2 (ja) 半導体装置の製造方法
JP2004063957A (ja) 半導体量子ドットを有する半導体部材の製造方法、半導体レーザ及びそれを用いた光モジュール
JP2004087749A (ja) 量子ドットを有する半導体光装置
JP2008091420A (ja) 量子ドット光半導体素子の製造方法
JP2011124479A (ja) 光半導体装置及びその製造方法、中継装置、受信装置、光通信システム
JP3171307B2 (ja) 半導体レーザ装置及びその製造方法
JP5096824B2 (ja) ナノ構造およびナノ構造の作製方法
JP3768790B2 (ja) 量子ドット構造体及びそれを有する半導体デバイス装置
JP2000277867A (ja) 半導体レーザ装置
JP2006237045A (ja) 半導体量子ドット構造及びその製造方法
JP2980175B2 (ja) 量子ドット構造の製造方法及びそれを用いた半導体発光素子の製造方法
JP3903182B2 (ja) 低格子不整合系における量子ドットの形成方法および量子ドット半導体素子
JP5297519B2 (ja) 半導体装置の製造方法
JP4086465B2 (ja) 量子ドット構造体及びその形成方法、並びに該量子ドット構造体を有する半導体デバイス装置
JP2013187309A (ja) 半導体装置及びその製造方法
JP2000216101A (ja) 化合物半導体混晶の結晶成長方法および化合物半導体装置
JP5494464B2 (ja) 半導体素子及び半導体素子の製造方法
JP2005159152A (ja) Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。
JP2967719B2 (ja) 半導体結晶成長方法および半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110728

R150 Certificate of patent or registration of utility model

Ref document number: 4795747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20120131