JP5222659B2 - 半導体デバイス及びその製造方法、光通信システム - Google Patents
半導体デバイス及びその製造方法、光通信システム Download PDFInfo
- Publication number
- JP5222659B2 JP5222659B2 JP2008203486A JP2008203486A JP5222659B2 JP 5222659 B2 JP5222659 B2 JP 5222659B2 JP 2008203486 A JP2008203486 A JP 2008203486A JP 2008203486 A JP2008203486 A JP 2008203486A JP 5222659 B2 JP5222659 B2 JP 5222659B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- side barrier
- band
- energy level
- wetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体デバイス及びその製造方法、光モジュール、光通信システムに関し、特に量子ドットを用いて光信号を増幅する半導体光増幅器（ＳＯＡ；Semiconductor Optical Amplifier）に用いて好適の半導体デバイス及びその製造方法、光モジュール、光通信システムに関する。
近年の通信需要の飛躍的な増大に伴い、加入者に身近なメトロ・アクセス系にも大容量で高速なフォトニックネットワークの適用範囲が広がっている。
特に、ＬＡＮシステムのＯＴＤＭ−ＮＩＣ（光時分割多重−ネットワークインターフェースカード）への集積化に向けて、高効率で低消費電力のＳＯＡが必要である。また、ＳＯＡには例えば５０度以上での高温動作が要求されると考えられる。
N. Yasuoka, K. Kawaguchi, H. Ebe, T. Akiyama, M. Ekawa, S. Tanaka, K. Morito, M. Sugawara, and Y. Arakawa, "Demonstration of transverse-magnetic dominant gain in quantum dot semiconductor optical amplifiers", Appl. Phys. Lett. 92 101108 (2008) 特開２００７−２２７５６８号公報
特に、ＬＡＮシステムのＯＴＤＭ−ＮＩＣ（光時分割多重−ネットワークインターフェースカード）への集積化に向けて、高効率で低消費電力のＳＯＡが必要である。また、ＳＯＡには例えば５０度以上での高温動作が要求されると考えられる。
N. Yasuoka, K. Kawaguchi, H. Ebe, T. Akiyama, M. Ekawa, S. Tanaka, K. Morito, M. Sugawara, and Y. Arakawa, "Demonstration of transverse-magnetic dominant gain in quantum dot semiconductor optical amplifiers", Appl. Phys. Lett. 92 101108 (2008)
ところで、活性層に量子ドットを用いたＳＯＡ（量子ドットＳＯＡ）は、利得帯域が広く、その実用化が望まれる。
また、３次元ナノスケールでキャリアを閉じ込める量子ドットＳＯＡは、状態数がエネルギに対して離散的に存在するため、高温で良好な温度特性が得られると期待される。
しかしながら、実際には、従来の量子ドットＳＯＡ（ＳＣＨ層とサイドバリア層とが同一の材料・組成になっているもの）では、高温で十分な利得が得られないことが分かった。
また、３次元ナノスケールでキャリアを閉じ込める量子ドットＳＯＡは、状態数がエネルギに対して離散的に存在するため、高温で良好な温度特性が得られると期待される。
しかしながら、実際には、従来の量子ドットＳＯＡ（ＳＣＨ層とサイドバリア層とが同一の材料・組成になっているもの）では、高温で十分な利得が得られないことが分かった。
そこで、量子ドットを用いた半導体デバイスにおいて、高温で十分な利得が得られるようにしたい。
このため、本半導体デバイスは、複数の量子ドットを積層させてなる複合量子ドットと、量子ドットのそれぞれに連なる複数のウェッティング層と、各ウェッティング層上に形成され、各量子ドットの側面に接する複数のサイドバリア層と、複合量子ドットを挟む光ガイド層とを備える。そして、ウェッティング層とサイドバリア層とを交互に積層した積層部のバンド構造の伝導帯の基底準位が、光ガイド層の伝導帯のエネルギ準位と等しい若しくはそれよりも高い、又は、積層部のバンド構造の価電子帯の基底準位が、光ガイド層の価電子帯のエネルギ準位と等しい若しくはそれよりも高いことを要件とする。
本光通信システムは、上記半導体デバイスを含む光モジュールを備えることを要件とする。
本半導体デバイスの製造方法は、半導体基板上に、第１の光ガイド層を形成し、第１の光ガイド層上に量子ドット及び量子ドットに連なるウェッティング層を形成し、ウェッティング層上に量子ドットの側面に接するサイドバリア層を形成して、量子ドット、ウェッティング層及びサイドバリア層を含む一の量子ドット層を形成し、一の量子ドット層上に、少なくとも１層の他の量子ドット層を形成し、他の量子ドット層上に、第２の光ガイド層を形成することを含む。そして、サイドバリア層は、ウェッティング層とサイドバリア層とを交互に積層した積層部のバンド構造の伝導帯の基底準位が、第１の又は第２の光ガイド層の伝導帯のエネルギ準位と等しい若しくはそれよりも高くなるように、又は、積層部のバンド構造の価電子帯の基底準位が、第１の又は第２の光ガイド層の価電子帯のエネルギ準位と等しい若しくはそれよりも高くなるように形成することを要件とする。
本半導体デバイスの製造方法は、半導体基板上に、第１の光ガイド層を形成し、第１の光ガイド層上に量子ドット及び量子ドットに連なるウェッティング層を形成し、ウェッティング層上に量子ドットの側面に接するサイドバリア層を形成して、量子ドット、ウェッティング層及びサイドバリア層を含む一の量子ドット層を形成し、一の量子ドット層上に、少なくとも１層の他の量子ドット層を形成し、他の量子ドット層上に、第２の光ガイド層を形成することを含む。そして、サイドバリア層は、ウェッティング層とサイドバリア層とを交互に積層した積層部のバンド構造の伝導帯の基底準位が、第１の又は第２の光ガイド層の伝導帯のエネルギ準位と等しい若しくはそれよりも高くなるように、又は、積層部のバンド構造の価電子帯の基底準位が、第１の又は第２の光ガイド層の価電子帯のエネルギ準位と等しい若しくはそれよりも高くなるように形成することを要件とする。
したがって、本半導体デバイス及びその製造方法、光通信システムによれば、量子ドットを用いた半導体デバイスにおいて、高温で十分な利得が得られるという利点がある。
以下、図面により、本実施形態にかかる半導体デバイス及びその製造方法、光モジュール、光通信システムについて説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体デバイス及びその製造方法について、図１〜図８を参照しながら説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体デバイス及びその製造方法について、図１〜図８を参照しながら説明する。
本実施形態にかかる半導体デバイス（光半導体素子）は、量子ドットを用いて光信号を増幅する半導体光増幅器（ＳＯＡ；Semiconductor Optical Amplifier；量子ドットＳＯＡ）であって、図２に示すように、半導体基板（ここではｎ−ＩｎＰ基板）１上に、下側クラッド層（ここではｎ−ＩｎＰ層）２、量子ドット活性層３、上側クラッド層（ここではｐ−ＩｎＰ層）４、電流狭窄層（ここでは半絶縁性ＩｎＰ埋込層；ＳＩ−ＩｎＰ埋込層）５、電極６、シリコン酸化膜７を備える埋込型量子ドットＳＯＡとして構成される。
本実施形態では、量子ドット活性層３は、図３に示すように、複数の量子ドット（ここではＩｎＡｓ量子ドット）８を積層させてなるコラムナ量子ドット（ここではＩｎＡｓコラムナ量子ドット；コラムナドット；複合量子ドット）９と、各量子ドット８のそれぞれに連なる複数のウェッティング層（ここではＩｎＡｓウェッティング層）１０と、各量子ドット８のそれぞれに連なる各ウェッティング層１０上に形成され、各量子ドット８の側面に接する複数のサイドバリア層（ここではＡｌＡｓサイドバリア層）１１と、コラムナドット９の上下に設けられたＳＣＨ層（Separate Confinement Heterostructure；分離閉じ込めヘテロ構造；ここではＩｎＧａＡｓＰ−ＳＣＨ層；光ガイド層；光閉じ込め層；バリア層）１２とを備えるものとして構成される。なお、図３では、１つのコラムナドット９及びその周辺を拡大して示している。
つまり、本実施形態では、量子ドット活性層３は、図２に示すように、複数（複数段；ここでは２段）のコラムナドット９を含む層１４を備え、これらの層１４がＳＣＨ層１２を介して積層された構造になっている。
また、本実施形態では、図３に示すように、一つの量子ドット８、一層のウェッティング層１０及び一層のサイドバリア層１１によって一層の量子ドット層１３が形成され、このような量子ドット層１３を複数積層させたものとして、コラムナドット９を含む層１４が構成される。なお、量子ドット層１３の積層数、即ち、コラムナドット９を構成する量子ドット８の積層数は任意に設定すれば良い。
また、本実施形態では、図３に示すように、一つの量子ドット８、一層のウェッティング層１０及び一層のサイドバリア層１１によって一層の量子ドット層１３が形成され、このような量子ドット層１３を複数積層させたものとして、コラムナドット９を含む層１４が構成される。なお、量子ドット層１３の積層数、即ち、コラムナドット９を構成する量子ドット８の積層数は任意に設定すれば良い。
ここで、コラムナドット９は、図３に示すように、量子ドット８を近接積層させた構造になっている。このようなコラムナドット９を用いることによって、量子ドットＳＯＡにおいて、利得特性の偏波無依存化を実現することができる。
また、ウェッティング層１０とは、量子ドット８を形成するときに同時に形成される薄膜層である。つまり、ウェッティング層１０は、量子ドット８と同一の材料・組成になっている。
また、ウェッティング層１０とは、量子ドット８を形成するときに同時に形成される薄膜層である。つまり、ウェッティング層１０は、量子ドット８と同一の材料・組成になっている。
また、サイドバリア層１１には、歪みが導入されている。これにより、コラムナドット９に蓄積される歪みを緩和するようにしている。
ところで、従来の量子ドットＳＯＡ（ＳＣＨ層とサイドバリア層とが同一の材料・組成になっているもの）の利得の温度依存性を解析した結果、コラムナドット９を形成する際に同時に形成される、ウェッティング層１０とサイドバリア層１１とが交互に積層されてなる積層部１５（図３参照）のバンド構造（ミニバンド）が、高温動作を阻害する原因になっていることが分かってきた。つまり、ＳＯＡ動作時のキャリアの注入による擬フェルミ準位の変化は、積層部１５のバンド構造の影響を受けることが計算から分かってきた。
ところで、従来の量子ドットＳＯＡ（ＳＣＨ層とサイドバリア層とが同一の材料・組成になっているもの）の利得の温度依存性を解析した結果、コラムナドット９を形成する際に同時に形成される、ウェッティング層１０とサイドバリア層１１とが交互に積層されてなる積層部１５（図３参照）のバンド構造（ミニバンド）が、高温動作を阻害する原因になっていることが分かってきた。つまり、ＳＯＡ動作時のキャリアの注入による擬フェルミ準位の変化は、積層部１５のバンド構造の影響を受けることが計算から分かってきた。
特に、高温動作させるためには、擬フェルミ準位が高エネルギレベルに存在していることが必要であるが、積層部１５のバンド構造の基底準位によっては、キャリアを注入しても擬フェルミ準位を高エネルギレベルに位置させることができないことが分かってきた。つまり、積層部１５（ミニバンド）の状態数がコラムナドット９の状態数と比較して大きいため、擬フェルミ準位がピンディングされ、これにより、高温動作時の利得が減少してしまうことが分かってきた。
このため、高温動作時に十分な利得が得られるようにするためには、状態数が大きいミニバンドの影響を抑える必要がある。
ここで、図４は、ＩｎＰ基板上にＩｎＡｓ量子ドットを積層させてコラムナドットを形成してなる従来の量子ドットＳＯＡ（ＳＣＨ層とサイドバリア層とが同一の材料・組成になっているもの）において、ウェッティング層とサイドバリア層とが交互に積層されて形成される積層部のバンド構造を示している。
ここで、図４は、ＩｎＰ基板上にＩｎＡｓ量子ドットを積層させてコラムナドットを形成してなる従来の量子ドットＳＯＡ（ＳＣＨ層とサイドバリア層とが同一の材料・組成になっているもの）において、ウェッティング層とサイドバリア層とが交互に積層されて形成される積層部のバンド構造を示している。
なお、ここでは、ＩｎＡｓ量子ドットと同時に形成されるＩｎＡｓウェッティング層の厚さを０．５ｎｍとし、ＳＣＨ層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層（厚さ１．０ｎｍ）としている。また、図４中、左側のバンド構造は、コラムナドット及びＳＣＨ層が形成するバンド構造であり、図４中、右側のバンド構造は、ウェッティング層とサイドバリア層とが交互に積層されて形成される積層部のバンド構造である。
図４に示すように、コラムナドット及びＳＣＨ層が形成するバンド構造のほかに、ウェッティング層とサイドバリア層とが交互に積層されて形成される積層部のバンド構造があり、この積層部のバンド構造の伝導帯の基底準位が、ＳＣＨ層の伝導帯のエネルギ準位よりも低く、かつ、その価電子帯の基底準位が、ＳＣＨ層の価電子帯のエネルギ準位よりも低くなっていると［即ち、積層部（ミニバンド）のバンドギャップＥｇｗがＳＣＨ層のバンドギャップＥｇＳＣＨよりも狭くなっていると］、状態数が大きいミニバンドの影響を受け、キャリアを注入しても擬フェルミ準位を高エネルギレベルに位置させることができず、高温動作時の利得が減少してしまうことが分かってきた。
一方、ミニバンドの影響を受けない構造として、ウェッティング層とサイドバリア層とが交互に積層されて形成される積層部のバンド構造の基底準位を、ＳＣＨ層のエネルギ準位まで広げることが有効であることが計算結果から分かった。
そこで、本実施形態では、図１に示すように、ウェッティング層１０とサイドバリア層１１とが交互に積層されて形成された積層部１５のバンド構造の伝導帯の基底準位が、ＳＣＨ層（光ガイド層）１２の伝導帯のエネルギ準位と等しいか又はそれよりも高くなるようにしている。
そこで、本実施形態では、図１に示すように、ウェッティング層１０とサイドバリア層１１とが交互に積層されて形成された積層部１５のバンド構造の伝導帯の基底準位が、ＳＣＨ層（光ガイド層）１２の伝導帯のエネルギ準位と等しいか又はそれよりも高くなるようにしている。
また、本実施形態では、ウェッティング層１０とサイドバリア層１１とによって形成されるバンド構造の価電子帯の基底準位が、ＳＣＨ層（光ガイド層）１２の価電子帯のエネルギ準位と等しいか又はそれよりも高くなるようにしている。
ここで、図５（Ａ），（Ｂ）は、従来の量子ドットＳＯＡの伝導帯側の擬フェルミ準位及び状態数（状態密度）を示す図であり、図５（Ｃ），（Ｄ）は、本実施形態の構造の伝導帯側の擬フェルミ準位及び状態数（状態密度）を示す図である。
ここで、図５（Ａ），（Ｂ）は、従来の量子ドットＳＯＡの伝導帯側の擬フェルミ準位及び状態数（状態密度）を示す図であり、図５（Ｃ），（Ｄ）は、本実施形態の構造の伝導帯側の擬フェルミ準位及び状態数（状態密度）を示す図である。
なお、図５（Ａ），（Ｂ），（Ｃ），（Ｄ）中、濃い部分は温度が６０℃の場合、薄い部分は温度が２５℃の場合を示している。また、図５（Ａ），（Ｂ）中、Ｅｆ２５は２５℃の場合の擬フェルミ準位であり、Ｅｆ６０は６０℃の場合の擬フェルミ準位である。
図５（Ａ），（Ｂ）に示すように、従来の量子ドットＳＯＡでは、伝導帯側の擬フェルミ準位（擬フェルミエネルギ）は、ウェッティング層とサイドバリア層とが交互に積層されて形成されるミニバンドのエネルギレベルの中のコラムナトッドのエネルギレベルに近い側に位置する。なお、価電子帯では、擬フェルミ準位（擬フェルミエネルギ）は、コラムナドットのエネルギレベルとミニバンドのエネルギレベルの境界あたりに位置する。また、ミニバンドの状態数（状態密度）は、コラムナドットの状態数（状態密度）よりも１桁高い。
図５（Ａ），（Ｂ）に示すように、従来の量子ドットＳＯＡでは、伝導帯側の擬フェルミ準位（擬フェルミエネルギ）は、ウェッティング層とサイドバリア層とが交互に積層されて形成されるミニバンドのエネルギレベルの中のコラムナトッドのエネルギレベルに近い側に位置する。なお、価電子帯では、擬フェルミ準位（擬フェルミエネルギ）は、コラムナドットのエネルギレベルとミニバンドのエネルギレベルの境界あたりに位置する。また、ミニバンドの状態数（状態密度）は、コラムナドットの状態数（状態密度）よりも１桁高い。
これに対し、本実施形態では、図５（Ｃ），（Ｄ）に示すように、ミニバンドが形成するエネルギ位置（基底準位）を高くすることで、擬フェルミ準位（フェルミエネルギ）を高エネルギレベルに位置させることができる。これにより、コラムナドットの基底準位と擬フェルミ準位（フェルミエネルギ）との差が大きくなり、高温での利得の減少率が小さくなる。
特に、本実施形態では、図１に示すように、サイドバリア層１１のバンドギャップが、ＳＣＨ層（光ガイド層）１２のバンドギャップよりも広くなっている。つまり、サイドバリア層１１は、ＳＣＨ層１２のバンドギャップよりも広いバンドギャップを有する材料及び組成によって形成されている。
このように、ウェッティング層１０のバンドギャップがＳＣＨ層１２のバンドギャップよりも狭い場合、サイドバリア層１１の材料・組成によってサイドバリア層１１のバンドギャップを制御することで、図１に示すように、ミニバンドのバンドギャップＥｇｗをＳＣＨ層１２のバンドキャップＥｇＳＣＨよりも広く設定することができる。
このように、ウェッティング層１０のバンドギャップがＳＣＨ層１２のバンドギャップよりも狭い場合、サイドバリア層１１の材料・組成によってサイドバリア層１１のバンドギャップを制御することで、図１に示すように、ミニバンドのバンドギャップＥｇｗをＳＣＨ層１２のバンドキャップＥｇＳＣＨよりも広く設定することができる。
具体的には、ＳＣＨ層１２をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層１１をＡｌＡｓ層（厚さ１．０ｎｍ）とすれば良い。なお、ウェッティング層１０はＩｎＡｓ層（厚さ０．５ｎｍ）であり、基板１はＩｎＰ基板である。
この場合、図６に示すように、サイドバリア層１１の伝導帯のエネルギ準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも高くなり、その差ΔＳｃは０．３８ｅＶとなる。
この場合、図６に示すように、サイドバリア層１１の伝導帯のエネルギ準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも高くなり、その差ΔＳｃは０．３８ｅＶとなる。
一方、ウェッティング層１０の伝導帯のエネルギ準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．３７ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１とによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも高くなり、その差ΔＭｂｃは０．３４ｅＶとなる。
したがって、ウェッティング層１０とサイドバリア層１１とによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも高くなり、その差ΔＭｂｃは０．３４ｅＶとなる。
一方、ＡｌＡｓサイドバリア層１１には歪みが導入されているため、価電子帯のバンド構造は軽い正孔（ライトホール）と重い正孔（ヘビーホール）とで分離する。
サイドバリア層１１の重い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＳｈｈは０．４２ｅＶとなる。
一方、ウェッティング層１０の重い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．３５ｅＶである。
サイドバリア層１１の重い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＳｈｈは０．４２ｅＶとなる。
一方、ウェッティング層１０の重い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．３５ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｈｈは０．２５ｅＶとなる。
また、サイドバリア層１１の軽い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＳｌｈは０．１６ｅＶとなる。
また、サイドバリア層１１の軽い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＳｌｈは０．１６ｅＶとなる。
一方、ウェッティング層１０の軽い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低く、その差ΔＷｌｈは０．２０ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｌｈは０．０９ｅＶとなる。
したがって、ウェッティング層１０とサイドバリア層１１とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｌｈは０．０９ｅＶとなる。
なお、サイドバリア層１１の構成はこれに限られるものではない。例えば、サイドバリア層をＩｎＡｌＡｓ層（厚さ１．０ｎｍ）としても良い。また、ＳＣＨ層１２は、ＡｌＧａＩｎＡｓによって形成しても良い。これらの場合も、ミニバンドの伝導帯の基底準位が、ＳＣＨ層１２の伝導帯のエネルギ準位と等しいか又はそれよりも高くなり、かつ、ミニバンドの価電子帯の基底準位が、ＳＣＨ層１２の価電子帯のエネルギ準位と等しいか又はそれよりも高くなる。
これに対し、ＳＣＨ層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層（λｇ＝１．１μｍ）とし、サイドバリア層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層（厚さ１．０ｎｍ）とし、ＳＣＨ層とサイドバリア層とを同一の材料・組成にした比較例の場合、バンド構造は図７に示すようになる。なお、ウェッティング層はＩｎＡｓ層（厚さ０．５ｎｍ）であり、基板はＩｎＰ基板である。
まず、サイドバリア層の伝導帯のエネルギ準位は、ＳＣＨ層の伝導帯のエネルギ準位と同じであり、その差ΔＳｃは０．００ｅＶとなる。
一方、ウェッティング層の伝導帯のエネルギ準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．３７ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも低くなり、その差ΔＭｂｃは０．０２ｅＶとなる。
一方、ウェッティング層の伝導帯のエネルギ準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．３７ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも低くなり、その差ΔＭｂｃは０．０２ｅＶとなる。
また、サイドバリア層の価電子帯のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位と同じであり、その差ΔＳｈは０．００ｅＶとなる。
一方、ウェッティング層の価電子帯のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低く、その差ΔＷｈは０．３４ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低くなり、その差ΔＭｂｈは０．０２ｅＶとなる。
一方、ウェッティング層の価電子帯のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低く、その差ΔＷｈは０．３４ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低くなり、その差ΔＭｂｈは０．０２ｅＶとなる。
なお、この比較例の構成は、ひずみ系ではないため、バンドはスプリットしない。
このような比較例の構造では、ミニバンドのバンドギャップＥｇｗがＳＣＨ層のバンドキャップＥｇＳＣＨよりも狭くなる（Ｅｇｗ＜ＥｇＳＣＨ）。
これに対し、本実施形態のように、サイドバリア層１１にＡｌＡｓ層を用いることで、図６に示すように、ミニバンドのバンドギャップＥｇｗをＳＣＨ層１２のバンドキャップＥｇＳＣＨよりも広くすることができる（Ｅｇｗ＞ＥｇＳＣＨ）。
このような比較例の構造では、ミニバンドのバンドギャップＥｇｗがＳＣＨ層のバンドキャップＥｇＳＣＨよりも狭くなる（Ｅｇｗ＜ＥｇＳＣＨ）。
これに対し、本実施形態のように、サイドバリア層１１にＡｌＡｓ層を用いることで、図６に示すように、ミニバンドのバンドギャップＥｇｗをＳＣＨ層１２のバンドキャップＥｇＳＣＨよりも広くすることができる（Ｅｇｗ＞ＥｇＳＣＨ）。
次に、本実施形態にかかる半導体デバイス（量子ドットＳＯＡ）の製造方法について、図８を参照しながら説明する。
まず、図８（Ａ）に示すように、ｎ−ＩｎＰ基板１上に、例えばＭＢＥ法やＭＯＶＰＥ法によって、ｎ−ＩｎＰ下側クラッド層２を形成する。
次に、図８（Ａ）に示すように、クラッド層２上に、ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）１２、ＩｎＡｓコラムナドット９を含む層１４、ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）１２、ＩｎＡｓコラムナドット９を含む層１４、ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）１２を順に積層して量子ドット活性層３を形成する。
まず、図８（Ａ）に示すように、ｎ−ＩｎＰ基板１上に、例えばＭＢＥ法やＭＯＶＰＥ法によって、ｎ−ＩｎＰ下側クラッド層２を形成する。
次に、図８（Ａ）に示すように、クラッド層２上に、ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）１２、ＩｎＡｓコラムナドット９を含む層１４、ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）１２、ＩｎＡｓコラムナドット９を含む層１４、ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）１２を順に積層して量子ドット活性層３を形成する。
なお、ここでは、コラムナドット９を含む層１４を２つ積層した構造にしているが、これに限られるものではなく、積層数は任意に設定すれば良い。
ここで、コラムナドット９を含む層１４は、以下のようにして形成する。
まず、ＩｎＡｓ量子ドット８を形成する（図３参照）。具体的には、例えばＭＢＥ法又はＭＯＶＰＥ法等によって、半導体基板１を構成するＩｎＰとの間における格子不整合に起因して、島状の量子ドット８が自己形成される。このようにして、ＳＣＨ層１２上にＩｎＡｓからなる量子ドット８を形成する。この際、ＩｎＡｓ量子ドット８と同時にＩｎＡｓウェッティング層１０も形成される（図３参照）。
ここで、コラムナドット９を含む層１４は、以下のようにして形成する。
まず、ＩｎＡｓ量子ドット８を形成する（図３参照）。具体的には、例えばＭＢＥ法又はＭＯＶＰＥ法等によって、半導体基板１を構成するＩｎＰとの間における格子不整合に起因して、島状の量子ドット８が自己形成される。このようにして、ＳＣＨ層１２上にＩｎＡｓからなる量子ドット８を形成する。この際、ＩｎＡｓ量子ドット８と同時にＩｎＡｓウェッティング層１０も形成される（図３参照）。
次いで、ＡｌＡｓサイドバリア層１１を形成する（図３参照）。具体的には、例えばＭＢＥ法又はＭＯＶＰＥ法等によって、量子ドット８が埋設しない程度の膜厚のサイドバリア層１１を形成する。
次に、このようにして形成された量子ドット８及びサイドバリア層１１上に、同様の方法で、島状の量子ドット８を形成した後、サイドバリア層１１を形成する（図３参照）。
次に、このようにして形成された量子ドット８及びサイドバリア層１１上に、同様の方法で、島状の量子ドット８を形成した後、サイドバリア層１１を形成する（図３参照）。
以降、このような工程を所望の回数だけ繰り返し行なって、複数（図３では説明の便宜上、５つ積層したものを図示している）の量子ドット８を積層させてなるコラムナドット９が形成される（図３参照）。
ここで、量子ドット８及びサイドバリア層１１上に次の量子ドット８を形成する場合、量子ドット８は量子ドット８の直上に形成されやすく、量子ドット８が上下で接合されることになる。このため、量子ドット８上に量子ドット８が形成され、量子ドット８が積み重ねられたコラムナドット９（量子ドット積層体）が形成されることになる（図３参照）。また、ウェッティング層１０上にサイドバリア層１１が形成され、ウェッティング層１０とサイドバリア層１１とが交互に積層された積層部１５が形成されることになる。
ここで、量子ドット８及びサイドバリア層１１上に次の量子ドット８を形成する場合、量子ドット８は量子ドット８の直上に形成されやすく、量子ドット８が上下で接合されることになる。このため、量子ドット８上に量子ドット８が形成され、量子ドット８が積み重ねられたコラムナドット９（量子ドット積層体）が形成されることになる（図３参照）。また、ウェッティング層１０上にサイドバリア層１１が形成され、ウェッティング層１０とサイドバリア層１１とが交互に積層された積層部１５が形成されることになる。
このように、本実施形態では、まず、半導体基板１上に、下側の光ガイド層（ＳＣＨ層）１２を形成する（図３参照）。次いで、下側の光ガイド層１２上に量子ドット８及び量子ドット８に連なるウェッティング層１０を形成する（図３参照）。次に、ウェッティング層１０上に量子ドット８の側面に接するサイドバリア層１１を形成して、量子ドット８、ウェッティング層１０及びサイドバリア層１１を含む一の量子ドット層１３を形成する（図３参照）。その後、一の量子ドット層１３上に、少なくとも１層（ここでは５層）の他の量子ドット層１３を形成する（図３参照）。そして、他の量子ドット層１３上に、上側の光ガイド層（ＳＣＨ層）１２を形成する（図３参照）。
特に、本実施形態では、サイドバリア層１１は、ウェッティング層１０とサイドバリア層１１とが交互に積層されて形成された積層部１５のバンド構造の伝導帯の基底準位が、光ガイド層（ＳＣＨ層）１２の伝導帯のエネルギ準位と等しい又はそれよりも高くなり、かつ、積層部１５のバンド構造の価電子帯の基底準位が、光ガイド層（ＳＣＨ層）１２の価電子帯のエネルギ準位と等しい又はそれよりも高くなるように、その材料、組成及び厚さを設定すべく、ＳＣＨ層１２をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層１１をＡｌＡｓ層（厚さ１．０ｎｍ）とし、ウェッティング層１０をＩｎＡｓ層（厚さ０．５ｎｍ）としている。
ここでは、サイドバリア層１１は、光ガイド層（ＳＣＨ層）１２のバンドギャップよりも広いバンドギャップとなる材料及び組成に設定されている。また、本実施形態では、サイドバリア層１１は、歪みを生じる材料及び組成に設定されている。つまり、サイドバリア層１１として、歪みを有するサイドバリア層を形成する。
次に、図８（Ｂ）に示すように、最も上側のＳＣＨ層１２上に、ｐ−ＩｎＰ上側クラッド層４を形成する。
次に、図８（Ｂ）に示すように、最も上側のＳＣＨ層１２上に、ｐ−ＩｎＰ上側クラッド層４を形成する。
続いて、図８（Ｃ）に示すように、例えばリソグラフィー及びエッチングによって、ストライプ形状のメサ構造を形成する。
次いで、図８（Ｄ）に示すように、ストライプ形状のメサ構造の両側を埋め込むように、半絶縁性ＩｎＰ埋込層５を形成する。
続いて、図８（Ｅ）に示すように、クラッド層４及び埋込層５上に、シリコン酸化膜７を成膜する。
次いで、図８（Ｄ）に示すように、ストライプ形状のメサ構造の両側を埋め込むように、半絶縁性ＩｎＰ埋込層５を形成する。
続いて、図８（Ｅ）に示すように、クラッド層４及び埋込層５上に、シリコン酸化膜７を成膜する。
次に、図８（Ｅ）に示すように、シリコン酸化膜７を、例えばリソグラフィー及びエッチングによって、クラッド層４上の一部を露出させ、例えば電子ビーム蒸着法によって、例えばチタン（Ｔｉ）膜と、プラチナ（Ｐｔ）膜とを堆積させ、さらに、チタン膜及びプラチナ膜をシードとして、メッキ法によって、プラチナ膜上に金（Ａｕ）膜を堆積させて、図８（Ｆ）に示すように、電極６を形成する。
このようにして、本半導体デバイス（量子ドットＳＯＡ）が完成する。
したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、量子ドットを用いた半導体デバイス（量子ドットＳＯＡ）において、高温で十分な利得が得られるという利点がある。
［第２実施形態］
次に、第２実施形態にかかる半導体デバイス及びその製造方法について、図９〜図１１を参照しながら説明する。
したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、量子ドットを用いた半導体デバイス（量子ドットＳＯＡ）において、高温で十分な利得が得られるという利点がある。
［第２実施形態］
次に、第２実施形態にかかる半導体デバイス及びその製造方法について、図９〜図１１を参照しながら説明する。
本実施形態にかかる半導体デバイスは、そのバンド構造において、上述の第１実施形態のものに対し、図９に示すように、ウェッティング層とサイドバリア層とが交互に積層されて形成された積層部のバンド構造の価電子帯の基底準位が、ＳＣＨ層（光ガイド層）の価電子帯のエネルギ準位よりも低くなるのに対し、積層部のバンド構造の伝導帯の基底準位が、ＳＣＨ層（光ガイド層）の伝導帯のエネルギ準位と等しい又はそれよりも高くなるようにしている点が異なる。
このため、本実施形態では、図１０に示すように、サイドバリア層１１Ａは、ＩｎＧａＰ層である。なお、ＳＣＨ層１２は、上述の第１実施形態と同様に、ＩｎＧａＡｓＰ層である。また、図１０では、上述の第１実施形態のもの（図３参照）と同一のものには同一の符号を付している。
具体的には、ＳＣＨ層１２をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層１１ＡをＩｎ０．５６Ｇａ０．４４Ｐ層（厚さ１．０ｎｍ）とすれば良い。なお、ウェッティング層１０はＩｎＡｓ層（厚さ０．５ｎｍ）であり、基板１はＩｎＰ基板である。
具体的には、ＳＣＨ層１２をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層１１ＡをＩｎ０．５６Ｇａ０．４４Ｐ層（厚さ１．０ｎｍ）とすれば良い。なお、ウェッティング層１０はＩｎＡｓ層（厚さ０．５ｎｍ）であり、基板１はＩｎＰ基板である。
この場合、図９に示すように、サイドバリア層１１Ａの伝導帯のエネルギ準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも高くなり、その差ΔＳｃは０．２４ｅＶとなる。
一方、ウェッティング層１０の伝導帯のエネルギ準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．３７ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ａとによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも高くなり、その差ΔＭｂｃは０．２２ｅＶとなる。
一方、ウェッティング層１０の伝導帯のエネルギ準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．３７ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ａとによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層１２の伝導帯のエネルギ準位よりも高くなり、その差ΔＭｂｃは０．２２ｅＶとなる。
このようにして、本実施形態では、図９に示すように、ミニバンドが形成するエネルギ位置（基底準位）を高くすることで、擬フェルミ準位（フェルミエネルギ）を高エネルギレベルに位置させることができる。これにより、コラムナドット９の基底準位と擬フェルミ準位（フェルミエネルギ）との差が大きくなり、高温での利得の減少率が小さくなる。
なお、Ｉｎ０．５６Ｇａ０．４４Ｐサイドバリア層１１Ａに歪みが導入されているため、価電子帯のバンド構造は軽い正孔（ライトホール）と重い正孔（ヘビーホール）とで分離する。
なお、Ｉｎ０．５６Ｇａ０．４４Ｐサイドバリア層１１Ａに歪みが導入されているため、価電子帯のバンド構造は軽い正孔（ライトホール）と重い正孔（ヘビーホール）とで分離する。
サイドバリア層１１Ａの軽い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低くなり、その差ΔＳｌｈは０．００５ｅＶとなる。
一方、ウェッティング層１０の軽い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低く、その差ΔＷｌｈは０．３４ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ａとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低くなり、その差ΔＭｂｌｈは０．０４ｅＶとなる。
一方、ウェッティング層１０の軽い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低く、その差ΔＷｌｈは０．３４ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ａとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低くなり、その差ΔＭｂｌｈは０．０４ｅＶとなる。
また、サイドバリア層１１Ａの重い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＳｈｈは０．２８ｅＶとなる。
一方、ウェッティング層１０の重い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．１９ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ａとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｈｈは０．１６ｅＶとなる。
一方、ウェッティング層１０の重い正孔のエネルギ準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．１９ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ａとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２の価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｈｈは０．１６ｅＶとなる。
なお、その他の詳細は、上述の第１実施形態のものと同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第１実施形態の場合と同様に、量子ドットを用いた半導体デバイス（量子ドットＳＯＡ）において、高温で十分な利得が得られるという利点がある。
したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第１実施形態の場合と同様に、量子ドットを用いた半導体デバイス（量子ドットＳＯＡ）において、高温で十分な利得が得られるという利点がある。
ここで、図１１は、本構造と従来構造とを比較するために材料利得の温度変化（活性層の温度依存性）を計算した結果を示している。
なお、図１１では、６０℃の材料利得をｇ６０とし、２５℃の材料利得をｇ２５とした場合の材料利得変化率（ｇ６０−ｇ２５）／ｇ２５を示している。この材料利得変化率は、利得の温度依存性が小さく、２５℃と６０℃とで材料利得の差が小さいほど、０に近い値となる。また、図１１中、実線Ａは、本構造（ＳＣＨ層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層をＩｎ０．５６Ｇａ０．４４Ｐ層とした場合）の材料利得変化率を示しており、点線Ｂは、従来構造（ＳＣＨ層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とした場合）の材料利得変化率を示している。
なお、図１１では、６０℃の材料利得をｇ６０とし、２５℃の材料利得をｇ２５とした場合の材料利得変化率（ｇ６０−ｇ２５）／ｇ２５を示している。この材料利得変化率は、利得の温度依存性が小さく、２５℃と６０℃とで材料利得の差が小さいほど、０に近い値となる。また、図１１中、実線Ａは、本構造（ＳＣＨ層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層をＩｎ０．５６Ｇａ０．４４Ｐ層とした場合）の材料利得変化率を示しており、点線Ｂは、従来構造（ＳＣＨ層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とし、サイドバリア層をＩｎ０．８５Ｇａ０．１５Ａｓ０．３２７Ｐ０．６３７層とした場合）の材料利得変化率を示している。
図１１中、実線Ａで示すように、本構造の場合、波長１．５５μｍよりも長波長側で材料利得変化率が−０．１よりも小さくなっており、図１１中、点線Ｂで示す従来構造と比較して材料利得変化率を改善できることがわかる。
例えば、波長１．５５μｍにおける利得値は、従来構造では、温度が２５℃から６０℃に変化すると、１８ｄＢから１４ｄＢに減少するのに対し、本構造では、２５℃で２１ｄＢ、６０℃で２０ｄＢであり、ほとんど変化せず、温度依存性が小さい。
例えば、波長１．５５μｍにおける利得値は、従来構造では、温度が２５℃から６０℃に変化すると、１８ｄＢから１４ｄＢに減少するのに対し、本構造では、２５℃で２１ｄＢ、６０℃で２０ｄＢであり、ほとんど変化せず、温度依存性が小さい。
なお、上述の実施形態において、サイドバリア層１１Ａの構成はこれに限られるものではない。例えば、サイドバリア層をＩｎ０．３３Ｇａ０．７７Ａｓ０．４９５Ｐ０．５０５層（厚さ１．０ｎｍ；ＩｎＧａＡｓＰ層）としても良い。この場合も、ミニバンドの伝導帯の基底準位が、ＳＣＨ層の伝導帯のエネルギ準位と等しいか又はそれよりも高くなり、かつ、ミニバンドの価電子帯の基底準位が、ＳＣＨ層１２の価電子帯のエネルギ準位と等しいか又はそれよりも低くなる。
この場合、サイドバリア層の伝導帯のエネルギ準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも高くなり、その差ΔＳｃは０．１４ｅＶとなる。
一方、ウェッティング層の伝導帯のエネルギ準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．３７ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも高くなり、その差ΔＭｂｃは０．１１ｅＶとなる。
一方、ウェッティング層の伝導帯のエネルギ準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．３７ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層の伝導帯のエネルギ準位よりも高くなり、その差ΔＭｂｃは０．１１ｅＶとなる。
このようにして、本実施形態では、ミニバンドが形成するエネルギ位置（基底準位）を高くすることで（図９参照）、擬フェルミ準位（フェルミエネルギ）を高エネルギレベルに位置させることができる。これにより、コラムナドット９の基底準位と擬フェルミ準位（フェルミエネルギ）との差が大きくなり、高温での利得の減少率が小さくなる。
なお、Ｉｎ０．３３Ｇａ０．７７Ａｓ０．４９５Ｐ０．５０５サイドバリア層１１Ａに歪みが導入されているため、価電子帯のバンド構造は軽い正孔（ライトホール）と重い正孔（ヘビーホール）とで分離する。
なお、Ｉｎ０．３３Ｇａ０．７７Ａｓ０．４９５Ｐ０．５０５サイドバリア層１１Ａに歪みが導入されているため、価電子帯のバンド構造は軽い正孔（ライトホール）と重い正孔（ヘビーホール）とで分離する。
サイドバリア層の軽い正孔のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低くなり、その差ΔＳｌｈは０．１５ｅＶとなる。
一方、ウェッティング層の軽い正孔のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低く、その差ΔＷｌｈは０．１９ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低くなり、その差ΔＭｂｌｈは０．１３ｅＶとなる。
一方、ウェッティング層の軽い正孔のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低く、その差ΔＷｌｈは０．１９ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低くなり、その差ΔＭｂｌｈは０．１３ｅＶとなる。
また、サイドバリア層の重い正孔のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも高くなり、その差ΔＳｈｈは０．１０ｅＶとなる。
一方、ウェッティング層の重い正孔のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．３４ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｈｈは０．０２ｅＶとなる。
一方、ウェッティング層の重い正孔のエネルギ準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．３４ｅＶである。
したがって、ウェッティング層とサイドバリア層とによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層の価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｈｈは０．０２ｅＶとなる。
また、上述の実施形態において、ＳＣＨ層は、ＡｌＧａＩｎＡｓによって形成しても良い。また、上述の実施形態において、ＳＣＨ層は、ＩｎＡｌＧａＡｓＳｂ（例えばＩｎ０．３６Ａｌ０．３４Ｇａ０．３０Ａｓ０．８５３Ｓｂ０．１４７）によって形成し、サイドバリア層は、ＩｎＧａＡｓＰ層（例えばＩｎ０．３３Ｇａ０．７７Ａｓ０．４９５Ｐ０．５０５層）によって形成しても良い。これらの場合も、ミニバンドの伝導帯の基底準位が、ＳＣＨ層の伝導帯のエネルギ準位と等しいか又はそれよりも高くなり、かつ、ミニバンドの価電子帯の基底準位が、ＳＣＨ層の価電子帯のエネルギ準位と等しいか又はそれよりも低くなる。
［第３実施形態］
次に、第３実施形態にかかる半導体デバイス及びその製造方法について、図１２，図１３を参照しながら説明する。
［第３実施形態］
次に、第３実施形態にかかる半導体デバイス及びその製造方法について、図１２，図１３を参照しながら説明する。
本実施形態にかかる半導体デバイスは、そのバンド構造において、上述の第１実施形態のものに対し、図１２に示すように、ウェッティング層とサイドバリア層とが交互に積層されて形成された積層部のバンド構造の伝導帯の基底準位が、ＳＣＨ層（光ガイド層）の伝導帯のエネルギ準位よりも低くなるのに対し、積層部のバンド構造の価電子帯の基底準位が、ＳＣＨ層（光ガイド層）の価電子帯のエネルギ準位と等しい又はそれよりも高くなるようにしている点が異なる。
このため、本実施形態では、図１３に示すように、ＳＣＨ層１２Ａは、ＧａＡｓ層であり、サイドバリア層１１Ｂは、ＩｎＰ層である。なお、図１３では、上述の第１実施形態のもの（図３参照）と同一のものには同一の符号を付している。
具体的には、ＳＣＨ層１２ＡをＧａＡｓ層とし、サイドバリア層１１Ｂを歪ＩｎＰ層（厚さ１．０ｎｍ）とすれば良い。なお、ウェッティング層１０はＩｎＡｓ層（厚さ０．５ｎｍ）であり、基板はＧａＡｓ基板であり、クラッド層はＡｌ０．３５Ｇａ０．６５Ａｓ層である。
具体的には、ＳＣＨ層１２ＡをＧａＡｓ層とし、サイドバリア層１１Ｂを歪ＩｎＰ層（厚さ１．０ｎｍ）とすれば良い。なお、ウェッティング層１０はＩｎＡｓ層（厚さ０．５ｎｍ）であり、基板はＧａＡｓ基板であり、クラッド層はＡｌ０．３５Ｇａ０．６５Ａｓ層である。
この場合、図１２に示すように、ＩｎＰサイドバリア層１１Ｂに歪みが導入されているため、価電子帯のバンド構造は軽い正孔（ライトホール）と重い正孔（ヘビーホール）とで分離する。
サイドバリア層１１Ｂの軽い正孔のエネルギ準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも高くなり、その差ΔＳｌｈは０．０９ｅＶとなる。
サイドバリア層１１Ｂの軽い正孔のエネルギ準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも高くなり、その差ΔＳｌｈは０．０９ｅＶとなる。
一方、ウェッティング層１０の軽い正孔のエネルギ準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも低く、その差ΔＷｌｈは０．３５ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ｂとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位と等しくなり、その差ΔＭｂｌｈは０．００ｅＶとなる。
したがって、ウェッティング層１０とサイドバリア層１１Ｂとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位と等しくなり、その差ΔＭｂｌｈは０．００ｅＶとなる。
また、サイドバリア層１１Ｂの重い正孔のエネルギ準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも高くなり、その差ΔＳｈｈは０．１５ｅＶとなる。
一方、ウェッティング層１０の重い正孔のエネルギ準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．２０ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ｂとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｈｈは０．０８ｅＶとなる。
一方、ウェッティング層１０の重い正孔のエネルギ準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも低く、その差ΔＷｈｈは０．２０ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ｂとによって形成されるミニバンドの価電子帯の基底準位は、ＳＣＨ層１２Ａの価電子帯のエネルギ準位よりも高くなり、その差ΔＭｂｈｈは０．０８ｅＶとなる。
このようにして、本実施形態では、図１２に示すように、ミニバンドが形成するエネルギ位置（基底準位）を高くすることで、擬フェルミ準位（フェルミエネルギ）を高エネルギレベルに位置させることができる。これにより、コラムナドット９の基底準位と擬フェルミ準位（フェルミエネルギ）との差が大きくなり、高温での利得の減少率が小さくなる。
なお、サイドバリア層１１Ｂの伝導帯のエネルギ準位は、ＳＣＨ層１２Ａの伝導帯のエネルギ準位よりも低くなり、その差ΔＳｃは０．０８ｅＶとなる。
一方、ウェッティング層１０の伝導帯のエネルギ準位は、ＳＣＨ層１２Ａの伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．６６ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ｂとによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層１２Ａの伝導帯のエネルギ準位よりも低くなり、その差ΔＭｂｃは０．１１ｅＶとなる。
一方、ウェッティング層１０の伝導帯のエネルギ準位は、ＳＣＨ層１２Ａの伝導帯のエネルギ準位よりも低く、その差ΔＷｃは０．６６ｅＶである。
したがって、ウェッティング層１０とサイドバリア層１１Ｂとによって形成されるミニバンドの伝導帯の基底準位は、ＳＣＨ層１２Ａの伝導帯のエネルギ準位よりも低くなり、その差ΔＭｂｃは０．１１ｅＶとなる。
なお、その他の詳細は、上述の第１実施形態のものと同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第１実施形態の場合と同様に、量子ドットを用いた半導体デバイス（量子ドットＳＯＡ）において、高温で十分な利得が得られるという利点がある。
したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第１実施形態の場合と同様に、量子ドットを用いた半導体デバイス（量子ドットＳＯＡ）において、高温で十分な利得が得られるという利点がある。
なお、上述の実施形態の構成に限られるものではなく、例えば、サイドバリア層を、ＩｎＧａＰ層（例えばＩｎ０．５６Ｇａ０．４４Ｐ層；歪みが導入されているＩｎＧａＰ層）としても良い。また、サイドバリア層を、歪みが導入されていないＩｎ０．８５Ｇａ０．１５Ａｓ０．３３Ｐ０．６７層としても良い。また、サイドバリア層のバンドギャップが、ＳＣＨ層（光ガイド層）のバンドギャップよりも広くなるようにすることもできる。つまり、サイドバリア層１１Ｂは、ＳＣＨ層１２Ａのバンドギャップよりも広いバンドギャップを有する材料及び組成によって形成することもできる。このような場合も、ミニバンドの伝導帯の基底準位が、ＳＣＨ層の伝導帯のエネルギ準位よりも低くなるのに対し、ミニバンドの価電子帯の基底準位が、ＳＣＨ層の価電子帯のエネルギ準位と等しいか又はそれよりも高くなる。
［その他］
なお、上述の各実施形態及びその変形例におけるウェッティング層とサイドバリア層とが交互に積層されて形成される積層部は、混晶化していても良い。つまり、ウェッティング層を構成する材料とサイドバリア層を構成する材料とが例えば熱や応力等によって相互拡散して、混晶化していても良い。この場合も上述の各実施形態と同様の効果が得られる。
［その他］
なお、上述の各実施形態及びその変形例におけるウェッティング層とサイドバリア層とが交互に積層されて形成される積層部は、混晶化していても良い。つまり、ウェッティング層を構成する材料とサイドバリア層を構成する材料とが例えば熱や応力等によって相互拡散して、混晶化していても良い。この場合も上述の各実施形態と同様の効果が得られる。
また、上述の各実施形態及びその変形例の半導体デバイスは、他の素子とともに実装されて光モジュールが構成される。また、このように構成される光モジュールは、光通信用の送信装置や受信装置に設けられ、光通信システム（光通信システム）が構成される。
例えば、図１４に示すように、ＰＬＣプラットフォーム２０上に、本構造を用いたＳＯＡアレイ２１、ＣＭＯＳからなるマルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）２２、ドライバ／アンプ回路２３、光クロック２４、光源／ＰＤ２５などを実装することによって、集積化モジュール（光モジュール）としての光ゲート２６が構成される。
例えば、図１４に示すように、ＰＬＣプラットフォーム２０上に、本構造を用いたＳＯＡアレイ２１、ＣＭＯＳからなるマルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）２２、ドライバ／アンプ回路２３、光クロック２４、光源／ＰＤ２５などを実装することによって、集積化モジュール（光モジュール）としての光ゲート２６が構成される。
そして、このような光ゲート２６は、例えば図１５に示すように、ＯＴＤＭ送信器３０のフォーマット変換器３１やＯＴＤＭ受信器３２のデマルチプレクサ（ＤＥＭＵＸ）３３に設けられ、光通信システム３４が構成される。
また、上述の各実施形態及びその変形例における半導体基板、量子ドット及びウェッティング層、ＳＣＨ層、サイドバリア層、クラッド層を構成する各材料は、上述の各実施形態及びその変形例のものに限られるものではなく、ウェッティング層とサイドバリア層とが交互に積層されて形成された積層部のバンド構造の伝導帯の基底準位が、ＳＣＨ層（光ガイド層）の伝導帯のエネルギ準位と等しいか又はそれよりも高くなるか、又は、ウェッティング層とサイドバリア層とによって形成されるバンド構造の価電子帯の基底準位が、ＳＣＨ層（光ガイド層）の価電子帯のエネルギ準位と等しいか又はそれよりも高くなっていれば良い。
また、上述の各実施形態及びその変形例における半導体基板、量子ドット及びウェッティング層、ＳＣＨ層、サイドバリア層、クラッド層を構成する各材料は、上述の各実施形態及びその変形例のものに限られるものではなく、ウェッティング層とサイドバリア層とが交互に積層されて形成された積層部のバンド構造の伝導帯の基底準位が、ＳＣＨ層（光ガイド層）の伝導帯のエネルギ準位と等しいか又はそれよりも高くなるか、又は、ウェッティング層とサイドバリア層とによって形成されるバンド構造の価電子帯の基底準位が、ＳＣＨ層（光ガイド層）の価電子帯のエネルギ準位と等しいか又はそれよりも高くなっていれば良い。
また、上述の各実施形態では、本発明を埋込型量子ドットＳＯＡに適用した場合を例に説明しているが、これに限られるものではなく、本発明はリッジ型量子ドットＳＯＡに適用することもできる。
また、上述の各実施形態では、半導体デバイスとして量子ドットＳＯＡを例に説明しているが、これに限られるものではなく、本発明は、半導体レーザなどの量子ドットを用いる光半導体素子（量子ドット光半導体素子）に広く適用できるものである。
また、上述の各実施形態では、半導体デバイスとして量子ドットＳＯＡを例に説明しているが、これに限られるものではなく、本発明は、半導体レーザなどの量子ドットを用いる光半導体素子（量子ドット光半導体素子）に広く適用できるものである。
また、上述の各実施形態では、埋込層をＦｅ−ＩｎＰ層などの半絶縁性ＩｎＰ層（ＳＩ−ＩｎＰ層；高抵抗半導体層）としているが、これに限られるものではなく、埋込層を例えばｐ型ＩｎＰ層及びｎ型ＩｎＰ層としても良い。
また、本発明は、上述した各実施形態及びその変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
また、本発明は、上述した各実施形態及びその変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
１ ｎ−ＩｎＰ基板（半導体基板）
２ ｎ−ＩｎＰ下側クラッド層
３ 量子ドット活性層
４ ｐ−ＩｎＰ上側クラッド層
５ 半絶縁性ＩｎＰ埋込層（電流狭窄層）
６ 電極
７ シリコン酸化膜
８ ＩｎＡｓ量子ドット
９ コラムナ量子ドット
１０ ＩｎＡｓウェッティング層
１１ ＡｌＡｓサイドバリア層
１１Ａ ＩｎＧａＰサイドバリア層（Ｉｎ０．５６Ｇａ０．４４Ｐサイドバリア層）
１１Ｂ ＩｎＧａＰサイドバリア層（Ｉｎ０．１Ｇａ０．９Ｐサイドバリア層）
１２ ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）
１２Ａ ＧａＡｓ−ＳＣＨ層
１４ コラムナドットを含む層
１５ 積層部
２０ ＰＬＣプラットフォーム
２１ ＳＯＡアレイ
２２ マルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）
２３ ドライバ／アンプ回路
２４ 光クロック
２５ 光源／ＰＤ
２６ 光ゲート
３０ ＯＴＤＭ送信器
３１ フォーマット変換器
３２ ＯＴＤＭ受信器
３３ デマルチプレクサ（ＤＥＭＵＸ）
３４ 光通信システム
２ ｎ−ＩｎＰ下側クラッド層
３ 量子ドット活性層
４ ｐ−ＩｎＰ上側クラッド層
５ 半絶縁性ＩｎＰ埋込層（電流狭窄層）
６ 電極
７ シリコン酸化膜
８ ＩｎＡｓ量子ドット
９ コラムナ量子ドット
１０ ＩｎＡｓウェッティング層
１１ ＡｌＡｓサイドバリア層
１１Ａ ＩｎＧａＰサイドバリア層（Ｉｎ０．５６Ｇａ０．４４Ｐサイドバリア層）
１１Ｂ ＩｎＧａＰサイドバリア層（Ｉｎ０．１Ｇａ０．９Ｐサイドバリア層）
１２ ＩｎＧａＡｓＰ−ＳＣＨ層（光ガイド層）
１２Ａ ＧａＡｓ−ＳＣＨ層
１４ コラムナドットを含む層
１５ 積層部
２０ ＰＬＣプラットフォーム
２１ ＳＯＡアレイ
２２ マルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）
２３ ドライバ／アンプ回路
２４ 光クロック
２５ 光源／ＰＤ
２６ 光ゲート
３０ ＯＴＤＭ送信器
３１ フォーマット変換器
３２ ＯＴＤＭ受信器
３３ デマルチプレクサ（ＤＥＭＵＸ）
３４ 光通信システム
Claims (7)
- 複数の量子ドットを積層させてなる複合量子ドットと、
前記量子ドットのそれぞれに連なる複数のウェッティング層と、
前記各ウェッティング層上に形成され、前記各量子ドットの側面に接する複数のサイドバリア層と、
前記複合量子ドットを挟む光ガイド層とを備え、
前記ウェッティング層と前記サイドバリア層とを交互に積層した積層部のバンド構造の伝導帯の基底準位が、前記光ガイド層の伝導帯のエネルギ準位と等しい若しくはそれよりも高い、又は、前記積層部のバンド構造の価電子帯の基底準位が、前記光ガイド層の価電子帯のエネルギ準位と等しい若しくはそれよりも高いことを特徴とする半導体デバイス。 - 前記サイドバリア層は、歪みが導入されていることを特徴とする、請求項１記載の半導体デバイス。
- 前記光ガイド層が、ＩｎＧａＡｓＰ層又はＡｌＧａＩｎＡｓ層であり、
前記サイドバリア層が、ＡｌＡｓ層又はＩｎＡｌＡｓ層であることを特徴とする、請求項１又は２記載の半導体デバイス。 - 前記光ガイド層が、ＩｎＧａＡｓＰ層、ＡｌＧａＩｎＡｓ層又はＩｎＡｌＧａＡｓＳｂ層であり、
前記サイドバリア層が、ＩｎＧａＰ層又はＩｎＧａＡｓＰ層であることを特徴とする、請求項１又は２記載の半導体デバイス。 - 前記光ガイド層が、ＧａＡｓ層であり、
前記サイドバリア層が、ＩｎＧａＡｓＰ層又はＩｎＧａＰ層であることを特徴とする、請求項１又は２記載の半導体デバイス。 - 半導体デバイスを含む光モジュールを備え、
前記半導体デバイスが、
複数の量子ドットを積層させてなる複合量子ドットと、
前記量子ドットのそれぞれに連なる複数のウェッティング層と、
前記各ウェッティング層上に形成され、前記各量子ドットの側面に接する複数のサイドバリア層と、
前記複合量子ドットを挟む光ガイド層とを備え、
前記ウェッティング層と前記サイドバリア層とを交互に積層した積層部のバンド構造の伝導帯の基底準位が、前記光ガイド層の伝導帯のエネルギ準位と等しい若しくはそれよりも高い、又は、前記積層部のバンド構造の価電子帯の基底準位が、前記光ガイド層の価電子帯のエネルギ準位と等しい若しくはそれよりも高いことを特徴とする光通信システム。 - 半導体基板上に、第１の光ガイド層を形成し、
前記第１の光ガイド層上に量子ドット及び前記量子ドットに連なるウェッティング層を形成し、前記ウェッティング層上に前記量子ドットの側面に接するサイドバリア層を形成して、前記量子ドット、前記ウェッティング層及び前記サイドバリア層を含む一の量子ドット層を形成し、
前記一の量子ドット層上に、少なくとも１層の他の量子ドット層を形成し、
前記他の量子ドット層上に、第２の光ガイド層を形成することを含み、
前記サイドバリア層は、前記ウェッティング層と前記サイドバリア層とを交互に積層した積層部のバンド構造の伝導帯の基底準位が、前記第１の又は第２の光ガイド層の伝導帯のエネルギ準位と等しい若しくはそれよりも高くなるように、又は、前記積層部のバンド構造の価電子帯の基底準位が、前記第１の又は第２の光ガイド層の価電子帯のエネルギ準位と等しい若しくはそれよりも高くなるように形成することを特徴とする半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008203486A JP5222659B2 (ja) | 2008-08-06 | 2008-08-06 | 半導体デバイス及びその製造方法、光通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008203486A JP5222659B2 (ja) | 2008-08-06 | 2008-08-06 | 半導体デバイス及びその製造方法、光通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010040872A JP2010040872A (ja) | 2010-02-18 |
| JP5222659B2 true JP5222659B2 (ja) | 2013-06-26 |
Family
ID=42013080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008203486A Active JP5222659B2 (ja) | 2008-08-06 | 2008-08-06 | 半導体デバイス及びその製造方法、光通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5222659B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016539A (ja) * | 2011-06-30 | 2013-01-24 | Fujitsu Ltd | 半導体光増幅器及び光通信システム |
| JP7050279B2 (ja) * | 2017-12-08 | 2022-04-08 | 株式会社Ｑｄレーザ | 半導体レーザおよびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112592A (ja) * | 1990-09-03 | 1992-04-14 | Hitachi Ltd | 半導体レーザ |
| JPH04260377A (ja) * | 1991-02-15 | 1992-09-16 | Fujitsu Ltd | 化合物光半導体装置 |
| JP4139577B2 (ja) * | 2001-05-11 | 2008-08-27 | 富士通株式会社 | 光信号処理方法及び光信号処理装置 |
| JP4583726B2 (ja) * | 2003-05-23 | 2010-11-17 | 富士通株式会社 | 量子半導体装置およびその作製方法 |
| JP4737745B2 (ja) * | 2005-03-04 | 2011-08-03 | 富士通株式会社 | 半導体装置 |
| JP2006278860A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
| JP4795747B2 (ja) * | 2005-08-03 | 2011-10-19 | 富士通株式会社 | 量子ドット光半導体素子の製造方法 |
| JP4707580B2 (ja) * | 2006-02-22 | 2011-06-22 | 富士通株式会社 | 光半導体装置及びその製造方法 |
| JP4952005B2 (ja) * | 2006-03-07 | 2012-06-13 | 富士通株式会社 | 半導体素子およびその製造方法 |
| JP4849915B2 (ja) * | 2006-03-15 | 2012-01-11 | 富士通株式会社 | 光集積素子及び光モジュール |
-
2008
- 2008-08-06 JP JP2008203486A patent/JP5222659B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010040872A (ja) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4737745B2 (ja) | 半導体装置 | |
| JP4526252B2 (ja) | 光半導体装置及びその製造方法 | |
| JP4922036B2 (ja) | 量子ドット半導体デバイス | |
| JP3362356B2 (ja) | 光半導体装置 | |
| JP4861112B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2015015396A (ja) | 光半導体素子 | |
| JP5475398B2 (ja) | 半導体発光素子 | |
| JP5207381B2 (ja) | 結合量子井戸構造 | |
| JP2003031902A (ja) | 半導体レーザ | |
| JP4676068B2 (ja) | 半導体光素子の作製方法 | |
| JP2007227744A (ja) | 量子ドット型光半導体装置及びその製造方法 | |
| US20060209914A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4961735B2 (ja) | 半導体装置の製造方法 | |
| JP5222659B2 (ja) | 半導体デバイス及びその製造方法、光通信システム | |
| JP2001235713A (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| US20110140084A1 (en) | Optical semiconductor device and method of manufacturing optical semiconductor device | |
| JP2008091420A (ja) | 量子ドット光半導体素子の製造方法 | |
| JP4072937B2 (ja) | 半導体光素子 | |
| JP2007103581A (ja) | 埋込型半導体レーザ | |
| JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
| JP2003124574A (ja) | 光半導体装置及びその製造方法 | |
| JP2019102581A (ja) | 光半導体集積装置、光半導体集積装置の製造方法および光通信システム | |
| JP2012009674A (ja) | 半導体素子 | |
| JPH1197790A (ja) | 半導体レーザ | |
| US8654430B2 (en) | Electro-absorption modulator and optical semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5222659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |